KR100846369B1 - Device for driving output data - Google Patents

Device for driving output data Download PDF

Info

Publication number
KR100846369B1
KR100846369B1 KR1020050123978A KR20050123978A KR100846369B1 KR 100846369 B1 KR100846369 B1 KR 100846369B1 KR 1020050123978 A KR1020050123978 A KR 1020050123978A KR 20050123978 A KR20050123978 A KR 20050123978A KR 100846369 B1 KR100846369 B1 KR 100846369B1
Authority
KR
South Korea
Prior art keywords
driving
pull
slew
output
driving means
Prior art date
Application number
KR1020050123978A
Other languages
Korean (ko)
Other versions
KR20070036554A (en
Inventor
노광명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to JP2006182836A priority Critical patent/JP5089094B2/en
Priority to US11/477,482 priority patent/US7498844B2/en
Priority to TW095124005A priority patent/TWI320932B/en
Priority to JP2006325417A priority patent/JP2007166603A/en
Publication of KR20070036554A publication Critical patent/KR20070036554A/en
Application granted granted Critical
Publication of KR100846369B1 publication Critical patent/KR100846369B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 PVT 변동 하에서도 안정적인 슬루-레이트를 유지할 수 있는 출력 드라이빙장치를 제공하기 위한 것은, 이를 위한 본 발명으로 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀업 드라이빙수단; 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀다운 드라이빙수단; 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙수단의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙수단; 및 상기 드라이빙수단의 슬루-레이트 변동을 감지하여 상기 프리-풀업 드라이빙수단 및 프리-풀다운 드라이빙수단의 구동력을 조절하기 위한 슬루-레이트 보상 제어수단을 구비하는 출력 드라이빙 장치를 제공한다.The present invention provides an output driving apparatus capable of maintaining a stable slew rate even under PVT fluctuations. The present invention provides a pre-pull-up driving means for driving an output signal by adjusting a driving force. Pre-pull down driving means for driving the output signal by adjusting the driving force; Driving means for driving data in response to output signals of the pre-pull-up driving means and the pre-pull-down driving means; And a slew-rate compensation control means for sensing the slew-rate variation of the driving means and adjusting the driving force of the pre-pull-up driving means and the pre-pull-down driving means.

슬루-레이트, PVT 변동, SI(Signal Integrity), 페시브 소자, 액티브 소자Slew-Rate, PVT Variation, Signal Integrity, Passive Device, Active Device

Description

출력 드라이빙 장치{DEVICE FOR DRIVING OUTPUT DATA}Output driving device {DEVICE FOR DRIVING OUTPUT DATA}

도 1은 종래 기술에 따른 반도체메모리소자 내 출력 드라이빙 장치.1 is an output driving device in a semiconductor memory device according to the prior art.

도 2는 본 발명에 따른 반도체메모리소자 내 출력 드라이빙 장치.2 is an output driving device in a semiconductor memory device according to the present invention.

도 3은 도 2의 슬루-레이트 보상 제어부의 내부회로도.3 is an internal circuit diagram of the slew-rate compensation controller of FIG.

도 4는 도 2의 프리-풀업 드라이빙부의 내부 회로도.4 is an internal circuit diagram of the pre-pull-up driving unit of FIG. 2.

* 도면의 주요 부분에 따른 부호의 설명* Explanation of symbols according to the main part of the drawing

100 : 드라이빙부100: driving part

200 : 프리-풀업 드라이이빙부200: pre-pull-up driving part

300 : 프리-풀다운 드라이빙부300: free-pull driving unit

400 : 슬루-레이트 보상 제어부400: slew-rate compensation controller

본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정적인 슬루-레이트를 유지할 수 있는 출력 드라이빙장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design techniques, and more particularly to an output driving apparatus capable of maintaining a stable slew rate.

일반적으로, DRAM 내 출력 드라이버의 구동능력을 가능하도록 크게 설계하는데, 이는 DRAM과 시스템 사이의 고속 데이터 전송을 위한 것이다.In general, it is designed largely to enable the driving capability of the output driver in the DRAM, for high speed data transfer between the DRAM and the system.

따라서, 고속 데이터 전송이 보장될 수 있는 출력 드라이버의 최소 슬루-레이트(Slew Rate) 값이 존재하며, 모든 PVT 변동 시에도 출력 드라이버의 슬루 레이터 값은 최소값 보다 크게 유지되어야 한다.Therefore, there is a minimum slew rate value of the output driver that can guarantee high-speed data transmission, and the slew value of the output driver must be kept larger than the minimum value even during all PVT variations.

한편, 출력 드라이버의 슬루 레이터가 지나치게 크면, 출력 드라이버의 소모 전류가 순간적으로 커져서 파워라인의 저항과 인덕턴스 효과에 의해 구동전압의 전압 강하가 발생되거나, 불안정한 레벨을 갖게 된다. 또한, 슬루-레이트가 증가하면, DRAM과 시스템 사이의 전송선에 불완전한 터미네이션에 의한 반사파 효과 또한 커져서 SI(Signal Integrity)의 품질 저하가 발생한다.On the other hand, if the slewator of the output driver is too large, the current consumption of the output driver is instantaneously increased, resulting in a voltage drop of the driving voltage or an unstable level due to the resistance and inductance effects of the power line. In addition, as the slew-rate increases, the reflected wave effect due to incomplete termination on the transmission line between the DRAM and the system also increases, resulting in deterioration of the quality of the signal integrity.

따라서, 출력 드라이버의 슬루 레이터가 가질 수 있는 최대값 역시 한정된다.Thus, the maximum value that the output driver's slewator can have is also limited.

그러므로, 출력 드라이버의 설계 시에는 모든 PVT(Process, Voltage, Temperature) 변동 하에서도, 슬루 레이터가 최대값 및 최소값의 범위 내에 존재하도록 고려하여야 한다.Therefore, the design of the output driver must consider that the slewator is within the range of maximum and minimum values, even under all PVT (Process, Voltage, Temperature) variations.

다음에서는 PVT 변동 하에서도 출력 드라이버의 슬루-레이트가 제한 범위 내의 값을 갖도록 하기 위해 제안된 종래기술에 대해 살펴보도록 한다.The following is a description of the proposed prior art to ensure that the slew rate of the output driver has a value within the limit even under PVT variation.

도 1은 종래 기술에 따른 반도체메모리소자 내 출력 드라이빙 장치이다.1 is an output driving apparatus in a semiconductor memory device according to the prior art.

도 1을 참조하면, 종래기술에 따른 출력 드라이빙 장치는 프리-풀업 구동신 호(PR_UPB_CTR)에 응답하여 드라이빙하기 위한 프리-풀업 드라이빙부(20)와, 프리-풀다운 구동신호(PR_DN_CTR)에 응답하여 드라이빙하기 위한 프리-풀다운 드라이빙부(30)와, 프리-풀업 드라이빙부(20) 및 프리-풀다운 드라이빙부(30)의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙부(10)를 구비한다.Referring to FIG. 1, the output driving apparatus according to the related art includes a pre-pull-up driving unit 20 for driving in response to a pre-pull-up driving signal PR_UPB_CTR and a pre-pull-down driving signal PR_DN_CTR. A pre-pull down driving unit 30 for driving, and a driving unit 10 for driving data in response to the output signals of the pre-pull-up driving unit 20 and the pre-pull-down driving unit 30.

구체적으로 살펴보면, 드라이빙부(10)는 프리-풀업 드라이빙부(20)의 출력신호를 게이트 입력으로 가지며 내부 전원전압(VDDQ)의 공급단에 자신의 소스단이 접속된 PMOS트랜지스터(PM1)와, PMOS트랜지스터(PM1)의 드레인단과 출력노드(A) 사이에 배치된 페시브 소자의 제1 저항(R1)과, 프리-풀다운 드라이빙부(30)의 출력신호를 게이트 입력으로 가지며 내부 접지전압(VSSQ)의 공급단에 자신의 소스단이 접속된 NMOS트랜지스터(NM1)와, NMOS트랜지스터(NM1)의 드레인단과 출력노드(A) 사이에 배치된 페시브 소자의 제2 저항(R2)을 구비한다.Specifically, the driving unit 10 includes a PMOS transistor PM1 having its output terminal connected to the supply terminal of the internal power supply voltage VDDQ and having the output signal of the pre-pull-up driving unit 20 as a gate input. The first resistor R1 of the passive element disposed between the drain terminal of the PMOS transistor PM1 and the output node A and the output signal of the pre-pull-down driving unit 30 are provided as gate inputs and have an internal ground voltage VSSQ. NMOS transistor NM1 having its source terminal connected to its supply terminal, and a second resistor R2 of the passive element disposed between the drain terminal of NMOS transistor NM1 and the output node A.

또한, 프리-풀업 드라이빙부(20)는 프리-풀업 구동신호(PR_UPB_CTR)를 게이트 입력으로 가지며 내부 전원전압(VDDQ)의 공급단과 자신의 출력노드(B) 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)와, 프리-풀업 구동신호(PR_UPB_CTR)를 게이트 입력으로 가지며 내부 접지전압(VSSQ)의 공급단에 자신의 소스단이 접속된 NMOS트랜지스터(NM2)와, NMOS트랜지스터(NM2)의 드레인단과 출력노드(B) 사이에 배치된 페시브 소자의 저항(R3)을 구비한다.In addition, the pre-pull driving unit 20 has a pre-pull drive signal PR_UPB_CTR as a gate input and a PMOS transistor having a source-drain path between a supply terminal of the internal power supply voltage VDDQ and its output node B. And a drain terminal of the NMOS transistor NM2 having its source terminal connected to a supply terminal of the internal ground voltage VSSQ and having a pre- pull-up driving signal PR_UPB_CTR as a gate input. A resistor R3 of the passive element disposed between the output nodes B is provided.

또한, 프리-풀다운 드라이빙부(30) 역시 동일한 회로적 구현을 갖되, 페시브 소자의 저항(R4)이 PMOS트랜지스터(PM3)와 출력노드(C) 사이에 배치되는 점만 다르다.In addition, the pre-pull-down driving unit 30 also has the same circuit implementation, except that the resistor R4 of the passive element is disposed between the PMOS transistor PM3 and the output node C.

이와같이, 종래기술에 따른 출력 드라이빙장치는 프리-풀업 드라이빙부, 프리-풀다운 드라이빙부(20, 30) 및 드라이빙부(10)를 통해 데이터를 출력한다.As such, the output driving apparatus according to the related art outputs data through the pre-pull-up driving unit, the pre-pull-down driving units 20 and 30, and the driving unit 10.

이때, 종래기술에 따른 출력 드라이빙장치는 PVT의 변동에 의한 슬루-레이트의 변화를 최소화시키기 위해, 페시브 소자의 저항(R1, R2, R3, R4)을 MOS트랜지스터(PM1, NM1, NM2, PM3)와 출력노드(A, B, C) 사이에 위치시킨다. 이는 페시브 소자의 저항(R1, R2, R3, R4)이 MOS트랜지스터와 같은 액티브 소자에 비해 PVT 변동이 작은 특성을 이용한 것으로, 페시브 소자의 저항 삽입에 따른 평균적인 슬루-레이트의 감소는 MOS트랜지스터의 크기를 크게 하므로서 보완한다.At this time, the output driving apparatus according to the prior art, the resistance (R1, R2, R3, R4) of the passive element to the MOS transistor (PM1, NM1, NM2, PM3) in order to minimize the change in the slew-rate caused by the PVT variation ) And the output nodes (A, B, C). This is because the resistance (R1, R2, R3, R4) of the passive device has a smaller PVT variation than an active device such as a MOS transistor, and the average slew-rate reduction due to the resistance insertion of the passive device is MOS. Compensation is made by increasing the size of the transistor.

그러나, 종래기술에 따른 출력 드라이빙 장치는 슬루-레이트의 변동을 최소화하고자 액티브 소자 보다 적은 변동 특성을 갖는 페시브 소자의 저항을 사용하나, PVT 변동 하에서 저항에 의한 슬루 레이터의 변동에 여전히 영향받는 문제점이 있다.However, the output driving apparatus according to the prior art uses the resistance of the passive element having less fluctuation characteristics than the active element in order to minimize the fluctuation of the slew rate, but is still affected by the fluctuation of the slewator due to the resistance under the PVT fluctuation. There is this.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, PVT 변동 하에서도 안정적인 슬루-레이트를 유지할 수 있는 출력 드라이빙장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide an output driving apparatus capable of maintaining a stable slew rate even under PVT fluctuations.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 출력 드라이빙 장치는 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀업 드라이빙수단; 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀다운 드라이빙수단; 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙수단의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙수단; 및 상기 드라이빙수단의 슬루-레이트 변동을 감지하여 상기 프리-풀업 드라이빙수단 및 프리-풀다운 드라이빙수단의 구동력을 조절하기 위한 슬루-레이트 보상 제어수단을 구비한다.According to an aspect of the present invention, there is provided an output driving apparatus including: pre-pull-up driving means for driving an output signal by adjusting a driving force; Pre-pull down driving means for driving the output signal by adjusting the driving force; Driving means for driving data in response to output signals of the pre-pull-up driving means and the pre-pull-down driving means; And a slew-rate compensation control means for sensing the slew-rate variation of the driving means and adjusting the driving force of the pre-pull-up driving means and the pre-pull-down driving means.

본 발명의 타측면에 따른 출력 드라이빙 장치는 MOS트랜지스터의 슬루-레이트 변동을 감지하여 복수의 슬루-레이트 보상신호를 생성하기 위한 슬루-레이트 보상 제어수단; 상기 복수의 슬루-레이트 보상신호에 응답하여 구동되는 드라이버의 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀업 드라이빙수단; 상기 복수의 슬루-레이트 보상신호에 응답하여 구동되는 드라이버의 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀다운 드라이빙수단; 및 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙수단의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙수단를 구비한다.According to another aspect of the present invention, an output driving apparatus includes: slew-rate compensation control means for generating a plurality of slew-rate compensation signals by sensing slew-rate variation of a MOS transistor; Pre-pull driving means for driving an output signal by adjusting a driving force of a driver driven in response to the plurality of slew-rate compensation signals; Pre-pull driving means for driving an output signal by adjusting a driving force of a driver driven in response to the plurality of slew-rate compensation signals; And driving means for driving data in response to the output signals of the pre-pull-up driving means and the pre-pull-down driving means.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 2는 본 발명에 따른 반도체메모리소자 내 출력 드라이빙 장치이다.2 is an output driving apparatus in a semiconductor memory device according to the present invention.

도 2를 참조하면, 본 발명에 따른 출력 드라이빙 장치는 PVT 변동에 따른 MOS트랜지스터의 슬루-레이트 변동을 감지하여 슬루-레이트 보상신호(EN[1:3], ENB[1:3])를 생성하기 위한 슬루-레이트 보상 제어부(400)와, 슬루-레이트 보상신호(EN[1:3], ENB[1:3])에 따라 구동능력을 조절하여 프리-풀업 구동신호(PR_UPB_CTR)에 따른 구동을 수행하기 위한 프리-풀업 드라이빙부(200)와, 슬루-레이트 보상신호(EN[1:3], ENB[1:3])에 따라 구동능력을 조절하여 프리-풀다운 구동신호(PR_DN_CTR)에 따른 구동을 수행하기 위한 프리-풀다운 드라이빙부(300)와, 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300)의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙부(100)를 구비한다.2, the output driving apparatus according to the present invention detects the slew-rate variation of the MOS transistor according to the PVT variation and generates the slew-rate compensation signals EN [1: 3] and ENB [1: 3]. Drive according to the pre-pull drive signal PR_UPB_CTR by adjusting the driving capability according to the slew rate compensation control unit 400 and the slew rate compensation signals EN [1: 3] and ENB [1: 3]. The pre-pull driving unit 200 and the slew-rate compensation signals EN [1: 3] and ENB [1: 3] to adjust the driving capability to the pre-pull driving signal PR_DN_CTR. The driving unit 100 for driving data in response to the pre-pull-down driving unit 300 for performing the driving, the output signal of the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300 Equipped.

드라이빙부(100)는 프리-풀업 드라이빙부(200)의 출력신호(UPB_CTR)를 게이트 입력으로 가지며 내부 전원전압(VDDQ)의 공급단에 자신의 소스단이 접속된 PMOS트랜지스터(PM4)와, PMOS트랜지스터(PM4)의 드레인단과 출력노드(D) 사이에 배치된 페시브 소자의 제1 저항(R5)과, 프리-풀다운 드라이빙부(300)의 출력신호(DN_CTR)를 게이트 입력으로 가지며 내부 접지전압(VSSQ)의 공급단에 자신의 소스단이 접속된 NMOS트랜지스터(NM4)와, NMOS트랜지스터(NM4)의 드레인단과 출력노드(D) 사이에 배치된 페시브 소자의 제2 저항(R6)을 구비한다.The driving unit 100 has the output signal UPB_CTR of the pre-pull driving unit 200 as a gate input, and has a PMOS transistor PM4 having its source terminal connected to a supply terminal of the internal power supply voltage VDDQ, and a PMOS. The first resistor R5 of the passive element disposed between the drain terminal of the transistor PM4 and the output node D, and the output signal DN_CTR of the pre-pull-down driving unit 300 as a gate input and have an internal ground voltage. The NMOS transistor NM4 having its source terminal connected to the supply terminal of the VSSQ, and the second resistor R6 of the passive element disposed between the drain terminal of the NMOS transistor NM4 and the output node D are provided. do.

이와같이, 본 발명에 따른 출력 드라이빙장치는 PVT 변동에 따라 구동력(드라이버 사이즈)이 변동되는 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300)를 구비하여, PVT 변동에 따른 슬루-레이트의 변화를 상쇄할 수 있다.As such, the output driving apparatus according to the present invention includes a pre-pull-up driving part 200 and a pre-pull-down driving part 300 in which a driving force (driver size) is changed according to the PVT fluctuation, and the slew-rate according to the PVT fluctuation. This can offset the change in.

프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300)의 구동능력의 조절은 슬루-레이트 보상 제어부(400)에 의해 제어되는데, 이에 대해서는 다음 도 면을 통해 구체적으로 살펴보도록 한다.Adjustment of the driving capability of the pre-pull driving unit 200 and the pre-pull driving unit 300 is controlled by the slew-rate compensation controller 400, which will be described in detail with reference to the following drawings.

도 3은 도 2의 슬루-레이트 보상 제어부(400)의 내부회로도이다.FIG. 3 is an internal circuit diagram of the slew-rate compensation controller 400 of FIG. 2.

도 3을 참조하면, 슬루-레이트 보상 제어부는(400)는 PVT 변동에 따른 MOS트랜지스터의 슬루-레이트 변화를 감지하기 위한 감지부(420, 440)와, 감지부(420, 440)의 출력신호에 따라 복수의 슬루-레이트 보상신호(EN[1:3], ENB[1:3])의 수를 조절하여 생성하기 위한 신호 생성부(460)를 구비한다.Referring to FIG. 3, the slew-rate compensation controller 400 detects the slew-rate change of the MOS transistor according to the PVT variation, and the output signals of the detectors 420 and 440. And a signal generator 460 for generating the plurality of slew-rate compensation signals EN [1: 3] and ENB [1: 3] by adjusting the number of slew-rate compensation signals.

감지부(420, 440)는 프리-풀업 드라이빙부 및 프리-풀다운 드라이빙부(200, 300) 내 MOS트랜지스터와 동일한 트랜지스터를 이용하여 슬루-레이트의 변동을 감지하기 위한 슬루-레이트 감지부(420)와, 슬루-레이트 감지부(420)의 출력신호를 디지털신호화하여 출력하기 위한 변환부(440)를 구비한다.The detectors 420 and 440 are slew-rate detectors 420 for detecting fluctuations in the slew rate using the same transistors as the MOS transistors in the pre-pull-up driving unit and the pre-pull-down driving units 200 and 300. And a converter 440 for digitally outputting the output signal of the slew-rate detector 420.

자세히 살펴보면, 슬루-레이트 감지부(420)는 내부 전원전압(VINT)과 내부 접지전압(VSSQ) 사이에 복수의 저항을 직렬 연결하여, 하나의 접속노드에 걸린 전압을 출력신호로 출력하되, 저항 중 하나는 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 MOS트랜지스터와 동일한 소자로 구현된다.In detail, the slew-rate detector 420 connects a plurality of resistors in series between the internal power supply voltage VINT and the internal ground voltage VSSQ to output a voltage applied to one connection node as an output signal. One is implemented with the same device as the MOS transistors in the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300.

슬루-레이트 감지부(420)는 내부 전원전압(VINT)과 출력노드 사이에 연결된 페시브 소자의 저항(R7)과, 외부전원(VDD)을 게이트 입력으로 가지며 출력노드에 자신의 드레인단이 접속된 NMOS트랜지스터(NM5)와, 감지시작신호(SEN)를 게이트 입력으로 가지며 NMOS트랜지스터(NM5)의 소스단과 내부 접지전압(VSSQ)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM6)를 구비한다.The slew-rate detector 420 has a resistor R7 of a passive element connected between an internal power supply voltage VINT and an output node, and an external power supply VDD as a gate input, and its drain terminal is connected to the output node. A NMOS transistor NM5 and a sensing start signal SEN as a gate input, and an NMOS transistor NM6 having a drain-source path between the source terminal of the NMOS transistor NM5 and the supply terminal of the internal ground voltage VSSQ. Equipped.

참고적으로, 외부전원(VDD)을 인가받는 NMOS트랜지스터(NM5)는 프리-풀업 드 라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 NMOS트랜지스터와 동일한 특성을 갖는 것을 특징으로 한다. 한편, NMOS트랜지스터(NM5)는 PMOS트랜지스터로 대체될 수 있으며, 이때의 PMOS트랜지스터는 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 PMOS트랜지스터와 동일한 특성을 갖도록 고려되어야 한다.For reference, the NMOS transistor NM5 to which the external power supply VDD is applied has the same characteristics as the NMOS transistors in the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300. Meanwhile, the NMOS transistor NM5 may be replaced with a PMOS transistor, and the PMOS transistor at this time should be considered to have the same characteristics as the PMOS transistors in the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300.

또한, 감지시작신호(SEN)는 슬루-레이트 감지부(420)의 전류소모를 줄이기 위해 필요한 주기 동안에만 구동되도록 하기 위한 제어신호이다.In addition, the sensing start signal SEN is a control signal for driving only during a period necessary to reduce current consumption of the slew-rate sensing unit 420.

변환부(440)는 복수의 기준전압을 공급하기 위한 기준전압 공급부(442)와, 기준전압 공급부(442)의 복수의 기준전압과 슬루-레이트 감지부(420)의 출력신호 각각을 비교하여 복수의 출력신호로 출력하기 위한 비교부(444)를 구비한다.The converter 440 compares the reference voltage supply unit 442 for supplying a plurality of reference voltages, the plurality of reference voltages of the reference voltage supply unit 442, and the output signals of the slew rate detector 420, respectively. And a comparator 444 for outputting an output signal.

자세히 살펴보면, 기준전압 공급부(442)는 내부 전원전압(VINT)과 내부 접지전압(VSSQ) 사이에 직렬 연결된 저항(R8, R9, 10)을 구비하며, 비교부(444)는 복수의 기준전압 중 하나와 슬루-레이트 감지부(420)의 출력신호를 차동 입력으로 갖는 복수의 차동증폭기(DAM1, DAM2)를 구비한다.In detail, the reference voltage supply unit 442 includes resistors R8, R9, and 10 connected in series between the internal power supply voltage VINT and the internal ground voltage VSSQ, and the comparison unit 444 includes a plurality of reference voltages. A plurality of differential amplifiers (DAM1, DAM2) having one and the output signal of the slew rate detection unit 420 as a differential input.

신호 생성부(460)는 변환부(440)의 복수의 출력신호에 따라 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300)의 구동력을 조절하는 복수의 슬루-레이트 보상신호(EN[1:3], ENB[1:3])를 생성한다. 이는 기본 로직과 이를 저장할 수 있는 래치로 구성된다.The signal generator 460 adjusts the driving force of the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300 according to the plurality of output signals of the converter 440 (EN). [1: 3], ENB [1: 3]). It consists of basic logic and a latch that can store it.

전술한 바와 같이, 슬루-레이트 보상 제어부(200)는 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 MOS트랜지스터와 동일한 소자를 슬루-레이트 감지부(420) 내 사용하므로서, 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 소자의 특성, 외부전원의 레벨, 및 주변온도에 따른 슬루-레이트의 변동을 감지할 수 있다. 또한, 외부환경에 관계없이 안정적인 레벨을 유지하는 내부 전원전압(VINT)을 감지부(42, 440)의 구동전원으로 사용하므로, 외부전원(VDD)에 의한 영향을 배제한 상황 하에서 외부전원(VDD)에 의한 MOS트랜지스터의 슬루-레이트 변화를 보다 정확하게 감지할 수 있다.As described above, the slew-rate compensation controller 200 uses the same device as the MOS transistors in the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300 in the slew-rate sensing unit 420. It is possible to detect fluctuations in the slew rate according to the characteristics of the elements in the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300, the level of an external power source, and the ambient temperature. In addition, since the internal power supply voltage VINT, which maintains a stable level regardless of the external environment, is used as the driving power of the sensing units 42 and 440, the external power supply VDD under the condition that the influence of the external power supply VDD is excluded. It is possible to more accurately detect the slew-rate change of the MOS transistor due to.

참고적으로, 전술한 슬루-레이트 보상 제어부(400) 내 변환부(440)에 의해 출력되는 신호의 수는 구체화하고자 하는 범주에 따라 세분화할 수 있다.For reference, the number of signals output by the converter 440 in the slew-rate compensation controller 400 may be divided according to a category to be specified.

도 4는 도 2의 프리-풀업 드라이빙부(200)의 내부 회로도이다.4 is an internal circuit diagram of the pre-pull-up driving unit 200 of FIG. 2.

도 4를 참조하면, 프리-풀업 드라이빙부(200)는 프리-풀업 구동신호(PR_UPB_CTR)를 반전시켜 풀업 구동신호(UPB_CTR)로 출력하기 위해 병렬 연결된 복수의 인버터와, 복수의 슬루-레이트 보상신호(EN[1:3], ENB[1:3])에 응답하여 각 인버터의 구동전원을 공급하기 구동전원 공급부(220)를 구비한다.Referring to FIG. 4, the pre-pull-up driving unit 200 includes a plurality of inverters connected in parallel and a plurality of slew-rate compensation signals to invert the pre-pull-up driving signal PR_UPB_CTR and output the pull-up driving signal UPB_CTR. And a drive power supply 220 for supplying drive power for each inverter in response to EN [1: 3] and ENB [1: 3].

참고적으로, 전술한 프리-풀업 드라이빙부 내 인버터의 수는 원하는 슬루-레이트의 변동폭에 따라 조절될 수 있다.For reference, the number of inverters in the pre-pull-up driving unit described above may be adjusted according to the fluctuation range of a desired slew rate.

프리-풀업 드라이빙부(200)를 구체적으로 살펴보면, 프리-풀업 구동신호(PR_UPB_CTR)를 게이트 입력으로 가지며 자신의 드레인단이 출력노드에 접속된 제1 내지 제3 PMOS트랜지스터(PM8, PM9, PM10)와, 프리-풀업 구동신호(PR_UPB_CTR)를 게이트 입력으로 가지며 자신의 드레인단이 출력노드에 접속된 제1 내지 제3 NMMOS트랜지스터(NM7, NM8, NM9)와, 해당 반전된 슬루-레이트 보상신호(ENB[1:3])를 게이트 입력으로 가지며 내부 전원전압(VDDQ) 공급단과 제1 내지 제3 PMOS트랜지스터 (PM8, PM9, PM10)의 소스단 사이에 각각 소스-드레인 경로를 갖는 제4 내지 제6 PMOS트랜지스터(PM5, PM6, PM7)와, 해당 슬루-레이트 보상신호(EN[1:3])를 게이트 입력으로 가지며 내부 접지전압(VSSQ) 공급단과 제1 내지 제3 NMOS트랜지스터(NM7, NM8, NM9)의 소스단과 출력 노드 사이에 각각 드레인-소스 경로를 갖는 제4 내지 제6 NMOS트랜지스터(NM10, NM11, NM12)를 구비한다.Looking at the pre-pull driving unit 200 in detail, the first to third PMOS transistors PM8, PM9, and PM10 having the pre-pull-up driving signal PR_UPB_CTR as a gate input and having their drain terminal connected to the output node. And first to third NMMOS transistors NM7, NM8, and NM9 having the pre-pull-up driving signal PR_UPB_CTR as a gate input and having a drain terminal thereof connected to an output node, and a corresponding inverted slew-rate compensation signal Fourth to fifth gates having ENB [1: 3] as a gate input and having a source-drain path between an internal power supply voltage VDDQ supply terminal and a source terminal of the first to third PMOS transistors PM8, PM9 and PM10, respectively. 6 PMOS transistors (PM5, PM6, PM7), the corresponding slew-rate compensation signal (EN [1: 3]) as a gate input, the internal ground voltage (VSSQ) supply terminal and the first to third NMOS transistors (NM7, NM8) A fourth drain-source path between the source terminal and the output node of NM9) To sixth NMOS transistors NM10, NM11, and NM12.

간략히 동작을 살펴보면, 프리-풀업 드라이빙부(200)는 프리-풀업 구동신호(PR_UPB_CTR)를 반전시켜 풀업 구동신호(UPB_CTR)로 출력한다. 이때, 슬루-레이트 보상신호(EN[1:3], ENB[1:3])의 수에 따라 액티브되는 인버터의 수가 달라지므로, 출력되는 풀업 구동신호(UPB_CTR)가 갖는 슬루-레이트가 조절된다.In brief, the pre-pull-up driving unit 200 inverts the pre-pull-up driving signal PR_UPB_CTR and outputs it as a pull-up driving signal UPB_CTR. At this time, the number of active inverters varies according to the number of slew rate compensation signals EN [1: 3] and ENB [1: 3], so that the slew rate of the output pull-up drive signal UPB_CTR is adjusted. .

한편, 프리-풀다운 드라이빙부는 프리-풀다운 구동신호에 의해 구동되는 것만을 제외하고는 프리-풀업 드라이빙부와 동일한 회로적 구현을 가지므로, 이에 관한 구체적 언급은 생략하도록 한다.Meanwhile, since the pre-pull driving unit has the same circuit implementation as the pre-pull driving unit except that the pre-pull driving unit is driven by the pre-pull driving signal, detailed description thereof will be omitted.

다음에서는 도 2 내지 도 4에 도시된 출력 드라이빙 장치의 동작을 간략히 살펴보도록 한다.Next, the operation of the output driving apparatus illustrated in FIGS. 2 to 4 will be briefly described.

먼저, 외부전원(VDD)의 레벨이 작거나 MOS트랜지스터의 구동능력이 작아 슬루-레이트가 작아지면, 감지부(420, 440)가 이를 감지하여 변동에 대응하는 레벨의 출력신호를 활성화시킨다.First, when the level of the external power supply VDD is small or the driving capability of the MOS transistor is small and the slew-rate is small, the sensing units 420 and 440 detect this and activate an output signal having a level corresponding to the variation.

이어, 신호 생성부(460)는 감지부의 출력신호의 레벨에 응답하여 활성화되는 슬루-레이트 보상신호(EN[1:3], ENB[1:3])의 수를 증가시킨다.Then, the signal generator 460 increases the number of slew-rate compensation signals EN [1: 3] and ENB [1: 3] that are activated in response to the level of the output signal of the detector.

따라서, 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 액티브되는 인버터의 수가 증가되어 각각의 풀다운 구동신호(UPB_CTR) 및 풀업 구동신호(DN_CTR)의 슬루-레이트가 증가된다.Accordingly, the number of active inverters in the pre-pull driving unit 200 and the pre-pull driving unit 300 is increased to increase the slew rate of each pull-down driving signal UPB_CTR and pull-up driving signal DN_CTR.

한편, 외부전원(VDD)의 레벨이 커지거나, MOS트랜지스터의 구동능력이 커켜 슬루-레이트가 커지는 상황 하에서는 슬루-레이트 보상 제어부(400)가 슬루-레이트 보상신호(EN[1:3], ENB[1:3])의 수를 감소시키므로, 프리-풀업 드라이빙부(200) 및 프리-풀다운 드라이빙부(300) 내 액티브되는 인버터의 수가 감소된다.On the other hand, in a situation where the level of the external power supply VDD increases or the driving capability of the MOS transistor increases, the slew rate increases, the slew rate compensation control unit 400 generates the slew rate compensation signals EN [1: 3] and ENB. [1: 3]), the number of inverters active in the pre-pull-up driving unit 200 and the pre-pull-down driving unit 300 is reduced.

그러므로, 전술한 본 발명에 따른 출력 드라이빙 장치는 동일한 소자를 이용하여 외부전원 및 온도 등에 의한 슬루-레이트의 변화를 감지하여, 이를 상쇄하도록 프리-풀업 드라이빙부 및 프리-풀다운 드라이빙부의 구동력(사이즈)을 조절한다.Therefore, the above-described output driving apparatus according to the present invention detects the change in the slew rate by the external power source and the temperature by using the same element, and the driving force (size) of the pre-pull-up driving unit and the pre-pull-down driving unit to offset the change. Adjust

따라서, PVT 변동에 따른 출력 드라이빙 장치의 슬루-레이트 변동을 억제할 수 있어, 출력신호의 SI품질 향상 효과 및 출력 드라이버의 구동전압 안전성을 확보한다.Therefore, the slew-rate fluctuation of the output driving device due to the PVT fluctuation can be suppressed, thereby ensuring the effect of improving the SI quality of the output signal and driving voltage safety of the output driver.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 PVT 변동에 따른 출력 드라이빙 장치의 슬루-레이트 변동을 억제할 수 있어, 출력신호의 SI품질 향상 효과 및 출력 드라이버의 구동전압 안전성을 확보함으로써 노이즈 감소효과도 얻을 수 있어, DRAM의 고속 동작을 가능하도록 한다.The present invention described above can suppress the slew-rate fluctuation of the output driving device due to the PVT fluctuation, and can also reduce the noise by improving the SI quality of the output signal and securing the driving voltage of the output driver. Enable high speed operation.

Claims (25)

삭제delete 삭제delete 삭제delete 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀업 드라이빙수단;Pre-pull-up driving means for driving the output signal by adjusting the driving force; 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀다운 드라이빙수단;Pre-pull down driving means for driving the output signal by adjusting the driving force; 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙수단의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙수단; 및Driving means for driving data in response to output signals of the pre-pull-up driving means and the pre-pull-down driving means; And 상기 드라이빙수단의 슬루-레이트 변동을 감지하여 상기 프리-풀업 드라이빙수단 및 프리-풀다운 드라이빙수단의 구동력을 조절하기 위한 슬루-레이트 보상 제어수단을 구비하며,And a slew-rate compensation control means for sensing the slew-rate variation of the driving means and adjusting the driving force of the pre-pull-up driving means and the pre-pull-down driving means. 상기 슬루-레이트 보상 제어수단은,The slew-rate compensation control means, 공정, 주변온도, 외부전원의 변동에 따른 상기 드라이빙수단 내 MOS트랜지스터의 슬루-레이트 변화를 감지하기 위한 감지부와, 상기 감지부의 출력신호에 따라 복수의 슬루-레이트 보상신호의 활성화 수를 조절하여 출력하기 위한 신호 생성부를 구비하며,A sensing unit for detecting a slew-rate change of the MOS transistor in the driving unit according to a process, an ambient temperature, and an external power source, and adjusting the number of activation of a plurality of slew-rate compensation signals according to the output signal of the sensing unit It has a signal generator for outputting, 상기 감지부는,The detection unit, 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙부 내 MOS트랜지스터와 동일한 트랜지스터를 이용하여 슬루-레이트의 변동을 감지하기 위한 슬루-레이트 감지부와, 상기 슬루-레이트 감지부의 출력신호를 디지털신호화하여 출력하기 위한 변환부를 구비하며,A slew-rate detector for detecting fluctuations in slew-rate using the same transistor as the MOS transistor in the pre-pull-up driving means and the pre-pull-down driving part, and digitally outputting the output signal of the slew-rate detector. A conversion unit for outputting the 상기 슬루-레이트 감지부는 제1 내부 전원전압과 내부 접지전압 사이에 복수의 저항을 직렬 연결하여 하나의 접속노드에 걸린 전압을 출력신호로 출력하되, 상기 복수의 저항 중 하나는 상기 프리-풀업 드라이빙부 및 상기 프리-풀다운 드라이빙부 내 MOS트랜지스터와 동일한 소자로 구현되는 것을 특징으로 하는 출력 드라이빙 장치.The slew-rate detecting unit connects a plurality of resistors in series between a first internal power supply voltage and an internal ground voltage to output a voltage applied to one connection node as an output signal, wherein one of the plurality of resistors is the pre-pull-up driving. And the same device as the MOS transistor in the pre-pull-down driving unit. 제4항에 있어서,The method of claim 4, wherein 슬루-레이트 감지부는,Slew rate detection unit, 상기 제1 내부 전원전압과 제1 출력노드 사이에 연결된 페시브 소자의 제1 저항과,A first resistor of the passive element connected between the first internal power supply voltage and the first output node; 상기 외부전원을 게이트 입력으로 가지며 상기 제1 출력노드에 자신의 드레인단이 접속된 제1 NMOS트랜지스터와,A first NMOS transistor having the external power supply as a gate input and having a drain terminal thereof connected to the first output node; 감지시작신호를 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 소스단과 상기 내부 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터A second NMOS transistor having a sensing start signal as a gate input and having a drain-source path between a source terminal of the first NMOS transistor and a supply terminal of the internal ground voltage; 를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.Output driving apparatus comprising a. 제5항에 있어서,The method of claim 5, 상기 제1 NMOS트랜지스터는 상기 프리-풀업 드라이빙수단 및 프리-풀다운 드라이빙수단 내 NMOS트랜지스터와 동일한 특성을 갖는 것을 특징으로 하는 출력 드라이빙 장치.And the first NMOS transistor has the same characteristics as the NMOS transistors in the pre-pull-up driving means and the pre-pull-down driving means. 제4항에 있어서,The method of claim 4, wherein 슬루-레이트 감지부는,Slew rate detection unit, 상기 제1 내부 전원전압과 제1 출력노드 사이에 연결된 페시브 소자의 제1 저항과,A first resistor of the passive element connected between the first internal power supply voltage and the first output node; 접지전압을 게이트 입력으로 하며 상기 제1 출력노드에 자신의 소오스단이 접속된 제1 PMOS트랜지스터와,A first PMOS transistor having a ground voltage as a gate input, and having a source end thereof connected to the first output node; 감지시작신호를 게이트 입력으로 가지며 상기 제1 PMOS트랜지스터의 드레인단과 상기 내부 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And a second NMOS transistor having a sensing start signal as a gate input and having a drain-source path between the drain terminal of the first PMOS transistor and the supply terminal of the internal ground voltage. 제4항 내지 제7항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 변환부는,The conversion unit, 복수의 기준전압을 공급하기 위한 기준전압 공급부와,A reference voltage supply unit for supplying a plurality of reference voltages; 상기 복수의 기준전압과 상기 슬루-레이트 감지부의 출력신호 각각을 비교하여 복수의 출력신호로 출력하기 위한 비교부A comparator for comparing the plurality of reference voltages with output signals of the slew rate detector and outputting the output signals as a plurality of output signals 를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.Output driving apparatus comprising a. 제8항에 있어서,The method of claim 8, 상기 기준전압 공급부는 상기 제1 내부 전원전압과 상기 내부 접지전압 사이에 직렬 연결된 복수의 저항을 구비하여, 상기 저항의 각 연결노드에 걸린 전압을 상기 기준전압으로 출력하는 것을 특징으로 하는 출력 드라이빙 장치.The reference voltage supply unit includes a plurality of resistors connected in series between the first internal power supply voltage and the internal ground voltage, and outputs a voltage applied to each connection node of the resistor as the reference voltage. . 제9항에 있어서,The method of claim 9, 상기 비교부는 상기 복수의 기준전압 중 하나와 상기 슬루-레이트 감지부의 출력신호를 차동 입력으로 갖는 복수의 차동증폭기를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And the comparing unit includes a plurality of differential amplifiers having one of the plurality of reference voltages and an output signal of the slew-rate detecting unit as a differential input. 제10항에 있어서,The method of claim 10, 상기 드라이빙수단은,The driving means, 상기 프리-풀업 드라이빙수단의 출력신호를 게이트 입력으로 가지며 제2 내부 전원전압의 공급단에 자신의 소스단이 접속된 제2 PMOS트랜지스터와,A second PMOS transistor having a gate input as an output signal of the pre-pull driving means, and having a source terminal thereof connected to a supply terminal of a second internal power supply voltage; 상기 제2 PMOS트랜지스터의 드레인단과 제2 출력노드 사이에 배치된 페시브 소자의 제2 저항과,A second resistor of the passive element disposed between the drain terminal of the second PMOS transistor and the second output node; 상기 프리-풀다운 드라이빙수단의 출력신호를 게이트 입력으로 가지며 상기 내부 접지전압의 공급단에 자신의 소스단이 접속된 제3 NMOS트랜지스터와,A third NMOS transistor having an output signal of the pre-pull driving means as a gate input and having its source terminal connected to a supply terminal of the internal ground voltage; 상기 제3 NMOS트랜지스터의 드레인단과 상기 제2 출력노드 사이에 배치된 페시브 소자의 제3 저항을 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And a third resistor of the passive element disposed between the drain terminal of the third NMOS transistor and the second output node. 제4항에 있어서,The method of claim 4, wherein 상기 드라이빙수단은,The driving means, 상기 프리-풀업 드라이빙수단의 출력신호를 게이트 입력으로 가지며 내부 전원전압의 공급단에 자신의 소스단이 접속된 PMOS트랜지스터와,A PMOS transistor having an output signal of the pre-pull driving means as a gate input and having its source terminal connected to a supply terminal of an internal power supply voltage; 상기 PMOS트랜지스터의 드레인단과 출력노드 사이에 배치된 페시브 소자의 제1 저항과,A first resistor of the passive element disposed between the drain terminal and the output node of the PMOS transistor; 상기 프리-풀다운 드라이빙수단의 출력신호를 게이트 입력으로 가지며 상기 내부 접지전압의 공급단에 자신의 소스단이 접속된 NMOS트랜지스터와,An NMOS transistor having an output signal of the pre-pull driving means as a gate input and having its source terminal connected to a supply terminal of the internal ground voltage; 상기 NMOS트랜지스터의 드레인단과 상기 출력노드 사이에 배치된 페시브 소자의 제2 저항을 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And a second resistor of the passive element disposed between the drain terminal of the NMOS transistor and the output node. 삭제delete 삭제delete 삭제delete MOS트랜지스터의 슬루-레이트 변동을 감지하여 복수의 슬루-레이트 보상신호를 생성하기 위한 슬루-레이트 보상 제어수단;Slew-rate compensation control means for detecting a slew-rate variation of the MOS transistor to generate a plurality of slew-rate compensation signals; 상기 복수의 슬루-레이트 보상신호에 응답하여 구동되는 드라이버의 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀업 드라이빙수단;Pre-pull driving means for driving an output signal by adjusting a driving force of a driver driven in response to the plurality of slew-rate compensation signals; 상기 복수의 슬루-레이트 보상신호에 응답하여 구동되는 드라이버의 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀다운 드라이빙수단; 및Pre-pull driving means for driving an output signal by adjusting a driving force of a driver driven in response to the plurality of slew-rate compensation signals; And 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙수단의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙수단를 구비하며,Driving means for driving data in response to an output signal of the pre-pull-up driving means and the pre-pull-down driving means, 상기 슬루-레이트 보상 제어수단은,The slew-rate compensation control means, 공정, 주변온도, 외부전원의 변동에 따른 상기 드라이빙수단 내 MOS트랜지스터의 슬루-레이트 변화를 감지하기 위한 감지부와, 상기 감지부의 출력신호에 따라 상기 복수의 슬루-레이트 보상신호의 활성화 수를 조절하여 출력하기 위한 신호 생성부를 구비하며,A sensing unit for detecting a slew-rate change of the MOS transistor in the driving means according to a process, an ambient temperature, and an external power source, and adjusting the number of activation of the plurality of slew-rate compensation signals according to the output signal of the sensing unit And a signal generator for outputting 상기 프리-풀업 드라이빙수단은,The pre-pull up driving means, 프리-풀업 구동신호를 반전시켜 풀업 구동신호로 출력하기 위해 병렬 연결된 복수의 인버터와, 상기 복수의 슬루-레이트 보상신호에 응답하여 상기 인버터의 구동전원을 선택적으로 공급하기 위한 구동전원 공급부를 구비하며,A plurality of inverters connected in parallel to invert the pre-pull driving signal and output the pull-up driving signal, and a driving power supply unit for selectively supplying driving power of the inverter in response to the plurality of slew-rate compensation signals; , 상기 복수의 인버터는 상기 프리-풀업 구동신호를 게이트 입력으로 가지며 자신의 드레인단이 출력노드에 접속된 복수의 PMOS트랜지스터와, 상기 프리-풀업 구동신호를 게이트 입력으로 가지며 자신의 드레인단이 상기 출력노드에 접속된 복수의 NMOS트랜지스터를 포함하며,The plurality of inverters include a plurality of PMOS transistors having the pre-pull-up driving signal as a gate input and a drain terminal thereof connected to an output node, and a pre-pull-up driving signal as a gate input and its drain terminal having the output. A plurality of NMOS transistors connected to the node, 상기 구동전원 공급부는 반전된 상기 슬루-레이트 보상신호를 게이트 입력으로 가지며 제1 내부 전원전압의 공급단과 상기 복수의 PMOS트랜지스터의 소스단 사이에 각각 소스-드레인 경로를 갖는 복수의 PMOS트랜지스터와, 상기 슬루-레이트 보상신호를 게이트 입력으로 가지며 상기 복수의 NMOS트랜지스터의 소스단과 내부 접지전압의 공급단 사이에 드레인-소스 경로를 각각 갖는 복수의 NMOS트랜지스터를 포함하는 것을 특징으로 하는 출력 드라이빙 장치.The driving power supply unit includes a plurality of PMOS transistors having the inverted slew-rate compensation signal as a gate input, each having a source-drain path between a supply terminal of a first internal power supply voltage and a source terminal of the plurality of PMOS transistors; And a plurality of NMOS transistors each having a slew-rate compensation signal as a gate input and each having a drain-source path between a source terminal of the plurality of NMOS transistors and a supply terminal of an internal ground voltage. MOS트랜지스터의 슬루-레이트 변동을 감지하여 복수의 슬루-레이트 보상신호를 생성하기 위한 슬루-레이트 보상 제어수단;Slew-rate compensation control means for detecting a slew-rate variation of the MOS transistor to generate a plurality of slew-rate compensation signals; 상기 복수의 슬루-레이트 보상신호에 응답하여 구동되는 드라이버의 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀업 드라이빙수단;Pre-pull driving means for driving an output signal by adjusting a driving force of a driver driven in response to the plurality of slew-rate compensation signals; 상기 복수의 슬루-레이트 보상신호에 응답하여 구동되는 드라이버의 구동력을 조절하여 출력신호를 드라이빙하기 위한 프리-풀다운 드라이빙수단; 및Pre-pull driving means for driving an output signal by adjusting a driving force of a driver driven in response to the plurality of slew-rate compensation signals; And 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙수단의 출력신호에 응답하여 데이터를 구동하기 위한 드라이빙수단를 구비하며,Driving means for driving data in response to an output signal of the pre-pull-up driving means and the pre-pull-down driving means, 상기 슬루-레이트 보상 제어수단은,The slew-rate compensation control means, 공정, 주변온도, 외부전원의 변동에 따른 상기 드라이빙수단 내 MOS트랜지스터의 슬루-레이트 변화를 감지하기 위한 감지부와, 상기 감지부의 출력신호에 따라 상기 복수의 슬루-레이트 보상신호의 활성화 수를 조절하여 출력하기 위한 신호 생성부를 구비하며,A sensing unit for detecting a slew-rate change of the MOS transistor in the driving means according to a process, an ambient temperature, and an external power source, and adjusting the number of activation of the plurality of slew-rate compensation signals according to the output signal of the sensing unit And a signal generator for outputting 상기 프리-풀업 드라이빙수단은,The pre-pull up driving means, 프리-풀업 구동신호를 반전시켜 풀업 구동신호로 출력하기 위해 병렬 연결된 복수의 인버터와, 상기 복수의 슬루-레이트 보상신호에 응답하여 상기 인버터의 구동전원을 선택적으로 공급하기 위한 구동전원 공급부를 구비하며,A plurality of inverters connected in parallel to invert the pre-pull driving signal and output the pull-up driving signal, and a driving power supply unit for selectively supplying driving power of the inverter in response to the plurality of slew-rate compensation signals; , 상기 감지부는,The detection unit, 상기 프리-풀업 드라이빙수단 및 상기 프리-풀다운 드라이빙부 내 MOS트랜지스터와 동일한 트랜지스터를 이용하여 슬루-레이트의 변동을 감지하기 위한 슬루-레이트 감지부와, 상기 슬루-레이트 감지부의 출력신호를 디지털신호화하여 출력하기 위한 변환부를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.A slew-rate detector for detecting fluctuations in slew-rate using the same transistor as the MOS transistor in the pre-pull-up driving means and the pre-pull-down driving part, and digitally outputting the output signal of the slew-rate detector. And a conversion unit for outputting the same. 제17항에 있어서,The method of claim 17, 상기 슬루-레이트 감지부는,The slew rate detector, 제2 내부 전원전압과 내부 접지전압 사이에 복수의 저항을 직렬 연결하여 하나의 접속노드에 걸린 전압을 출력신호로 출력하되, 상기 복수의 저항 중 하나는 상기 프리-풀업 드라이빙부 및 상기 프리-풀다운 드라이빙부 내 MOS트랜지스터와 동일한 소자로 구현되는 것을 특징으로 하는 출력 드라이빙 장치.A plurality of resistors are connected in series between a second internal power supply voltage and an internal ground voltage to output a voltage applied to one connection node as an output signal, wherein one of the plurality of resistors is the pre-pull-up driving unit and the pre-pull-down. Output driving device, characterized in that implemented by the same device as the MOS transistor in the driving unit. 제18항에 있어서,The method of claim 18, 상기 슬루-레이트 감지부는,The slew rate detector, 상기 제2 내부 전원전압과 제1 출력노드 사이에 연결된 페시브 소자의 제1 저항과,A first resistor of the passive element connected between the second internal power supply voltage and the first output node; 상기 외부전원을 게이트 입력으로 가지며 상기 제1 출력노드에 자신의 드레인단이 접속된 제1 NMOS트랜지스터와,A first NMOS transistor having the external power supply as a gate input and having a drain terminal thereof connected to the first output node; 감지시작신호를 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 소스단과 상기 내부 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터A second NMOS transistor having a sensing start signal as a gate input and having a drain-source path between a source terminal of the first NMOS transistor and a supply terminal of the internal ground voltage; 를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.Output driving apparatus comprising a. 제19항에 있어서,The method of claim 19, 상기 제1 NMOS트랜지스터는 상기 프리-풀업 드라이빙수단 및 프리-풀다운 드라이빙수단 내 NMOS트랜지스터와 동일한 특성을 갖는 것을 특징으로 하는 출력 드라이빙 장치.And the first NMOS transistor has the same characteristics as the NMOS transistors in the pre-pull-up driving means and the pre-pull-down driving means. 제18항에 있어서,The method of claim 18, 슬루-레이트 감지부는,Slew rate detection unit, 제1 내부 전원전압과 제1 출력노드 사이에 연결된 페시브 소자의 제1 저항과,A first resistor of the passive element connected between the first internal power supply voltage and the first output node, 접지전압을 게이트 입력으로 하며 상기 제1 출력노드에 자신의 소오스단이 접속된 제1 PMOS트랜지스터와,A first PMOS transistor having a ground voltage as a gate input, and having a source end thereof connected to the first output node; 감지시작신호를 게이트 입력으로 가지며 상기 제1 PMOS트랜지스터의 드레인단과 상기 내부 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And a second NMOS transistor having a sensing start signal as a gate input and having a drain-source path between the drain terminal of the first PMOS transistor and the supply terminal of the internal ground voltage. 제21항에 있어서,The method of claim 21, 상기 변환부는,The conversion unit, 복수의 기준전압을 공급하기 위한 기준전압 공급부와,A reference voltage supply unit for supplying a plurality of reference voltages; 상기 복수의 기준전압과 상기 슬루-레이트 감지부의 출력신호 각각을 비교하여 복수의 출력신호로 출력하기 위한 비교부A comparator for comparing the plurality of reference voltages with output signals of the slew rate detector and outputting the output signals as a plurality of output signals 를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.Output driving apparatus comprising a. 제22항에 있어서,The method of claim 22, 상기 기준전압 공급부는 상기 제2 내부 전원전압과 상기 내부 접지전압 사이에 직렬 연결된 복수의 저항을 구비하여, 상기 저항의 각 연결노드에 걸린 전압을 상기 기준전압으로 출력하는 것을 특징으로 하는 출력 드라이빙 장치.The reference voltage supply unit includes a plurality of resistors connected in series between the second internal power supply voltage and the internal ground voltage, and outputs a voltage applied to each connection node of the resistor as the reference voltage. . 제23항에 있어서,The method of claim 23, wherein 상기 비교부는 상기 복수의 기준전압 중 하나와 상기 슬루-레이트 감지부의 출력신호를 차동 입력으로 갖는 복수의 차동증폭기를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And the comparing unit includes a plurality of differential amplifiers having one of the plurality of reference voltages and an output signal of the slew-rate detecting unit as a differential input. 제24항에 있어서,The method of claim 24, 상기 드라이빙수단은,The driving means, 상기 프리-풀업 드라이빙수단의 출력신호를 게이트 입력으로 가지며 상기 제1 내부 전원전압의 공급단에 자신의 소스단이 접속된 제2 PMOS트랜지스터와,A second PMOS transistor having an output signal of the pre-pull driving means as a gate input, and having a source terminal thereof connected to a supply terminal of the first internal power supply voltage; 상기 제2 PMOS트랜지스터의 드레인단과 제2 출력노드 사이에 배치된 페시브 소자의 제2 저항과,A second resistor of the passive element disposed between the drain terminal of the second PMOS transistor and the second output node; 상기 프리-풀다운 드라이빙수단의 출력신호를 게이트 입력으로 가지며 상기 내부 접지전압의 공급단에 자신의 소스단이 접속된 제3 NMOS트랜지스터와,A third NMOS transistor having an output signal of the pre-pull driving means as a gate input and having its source terminal connected to a supply terminal of the internal ground voltage; 상기 제3 NMOS트랜지스터의 드레인단과 상기 제2 출력노드 사이에 배치된 페시브 소자의 제3 저항을 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And a third resistor of the passive element disposed between the drain terminal of the third NMOS transistor and the second output node.
KR1020050123978A 2005-09-29 2005-12-15 Device for driving output data KR100846369B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006182836A JP5089094B2 (en) 2005-09-29 2006-06-30 Output driver
US11/477,482 US7498844B2 (en) 2005-09-29 2006-06-30 Output driver for dynamic random access memory
TW095124005A TWI320932B (en) 2005-09-29 2006-06-30 Output driver for dynamic random access memory
JP2006325417A JP2007166603A (en) 2005-12-15 2006-12-01 Output driver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050091552 2005-09-29
KR1020050091552 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036554A KR20070036554A (en) 2007-04-03
KR100846369B1 true KR100846369B1 (en) 2008-07-15

Family

ID=37959258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123978A KR100846369B1 (en) 2005-09-29 2005-12-15 Device for driving output data

Country Status (3)

Country Link
KR (1) KR100846369B1 (en)
CN (1) CN100589200C (en)
TW (1) TWI320932B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544990A (en) * 2012-07-09 2014-01-29 智原科技股份有限公司 Static random access memory device and bit line voltage control circuit thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951659B1 (en) 2007-12-11 2010-04-07 주식회사 하이닉스반도체 Data output driving circuit
KR20090074427A (en) 2008-01-02 2009-07-07 삼성전자주식회사 Data output buffer circuit and semiconductor memory device including that
KR101020291B1 (en) 2009-02-03 2011-03-07 주식회사 하이닉스반도체 Predriver and output driver circuit using the same
KR101894470B1 (en) * 2012-05-21 2018-09-03 에스케이하이닉스 주식회사 Output driver circuit
CN103905028B (en) * 2012-12-25 2018-05-25 中芯国际集成电路制造(上海)有限公司 Signal receiver and signal transmission apparatus
CN104104383B (en) * 2013-04-09 2017-12-26 北京时代全芯科技有限公司 A kind of Slew Rate and the adjustable offline drive device of resistance
CN105306043B (en) * 2014-06-04 2018-11-06 晶豪科技股份有限公司 Input buffer
CN107919154B (en) * 2017-12-11 2018-10-26 长鑫存储技术有限公司 A kind of input/output driver calibration circuit, method and semiconductor memory
US10438649B2 (en) * 2018-02-17 2019-10-08 Micron Technology, Inc. Systems and methods for conserving power in signal quality operations for memory devices
KR102526256B1 (en) * 2018-03-06 2023-04-28 에스케이하이닉스 주식회사 Data output buffer
CN112383299B (en) * 2020-10-26 2024-04-02 中车株洲电力机车研究所有限公司 Signal logic conversion circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079297A (en) * 2002-04-03 2003-10-10 삼성전자주식회사 Output driver circuit for controlling up-slew rate and down-slew rate, up-driving strength and down-driving strength, each independently
KR20050088862A (en) * 2004-03-03 2005-09-07 주식회사 하이닉스반도체 Slew rate controlled output driver in semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079297A (en) * 2002-04-03 2003-10-10 삼성전자주식회사 Output driver circuit for controlling up-slew rate and down-slew rate, up-driving strength and down-driving strength, each independently
KR20050088862A (en) * 2004-03-03 2005-09-07 주식회사 하이닉스반도체 Slew rate controlled output driver in semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544990A (en) * 2012-07-09 2014-01-29 智原科技股份有限公司 Static random access memory device and bit line voltage control circuit thereof
CN103544990B (en) * 2012-07-09 2016-05-25 智原科技股份有限公司 Static random access memory device and bit line voltage control circuit thereof

Also Published As

Publication number Publication date
TWI320932B (en) 2010-02-21
CN100589200C (en) 2010-02-10
TW200713315A (en) 2007-04-01
CN1941199A (en) 2007-04-04
KR20070036554A (en) 2007-04-03

Similar Documents

Publication Publication Date Title
KR100846369B1 (en) Device for driving output data
JP5089094B2 (en) Output driver
KR100878310B1 (en) Data Output Driver Circuit
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
JP3712083B2 (en) Internal power supply potential supply circuit and semiconductor device
KR100772533B1 (en) On-die termination circuit and the driving method thereof
JP6084764B2 (en) Semiconductor device
KR100318685B1 (en) Programmable impedance control circuits
KR100630133B1 (en) Current driver circuit
KR100967099B1 (en) Semiconductor memory device and operation method thereof
KR20150037033A (en) Impedance calibration circuit
US20230370060A1 (en) Semiconductor integrated circuit device and semiconductor system including the same
US7795905B2 (en) On die termination (ODT) circuit having improved high frequency performance
JP2021129255A (en) Pulse signal transmission circuit
KR100500928B1 (en) Circuit for detecting switching point and semiconductor device using the same
KR100594287B1 (en) Input buffer responding to wide range input voltage
KR100708300B1 (en) Circuit for dynamic switching of a buffer threshold
JPH10334668A (en) Sense amplifier enable signal generation circuit of semiconductor memory device
JP2007166603A (en) Output driver
US7821847B2 (en) Circuit and method for controlling slew rate of data output circuit in semiconductor memory device
KR20070036571A (en) Output driving device
KR100640783B1 (en) Data output driver for reducing noise
KR20080061737A (en) Input buffer circuit
US9621142B1 (en) Semiconductor device
KR20190116023A (en) Receiver circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 11