KR20070026124A - 인쇄 배선 기판 및 그 제조 방법 - Google Patents

인쇄 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070026124A
KR20070026124A KR1020060082676A KR20060082676A KR20070026124A KR 20070026124 A KR20070026124 A KR 20070026124A KR 1020060082676 A KR1020060082676 A KR 1020060082676A KR 20060082676 A KR20060082676 A KR 20060082676A KR 20070026124 A KR20070026124 A KR 20070026124A
Authority
KR
South Korea
Prior art keywords
pad
plating layer
layer
wiring pattern
wiring board
Prior art date
Application number
KR1020060082676A
Other languages
English (en)
Inventor
고지 아라이
도모후미 기쿠치
아츠시 마루야마
히데유키 와카바야시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20070026124A publication Critical patent/KR20070026124A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Abstract

본 발명은 접속 단자로서 솔더 볼을 탑재하는 패드를 포함하는 배선 패턴을 구비한 인쇄 배선 기판에 관한 것이다.
패드는 배선 패턴을 구성하는 도전층, 하층 도금층 및 상층 도금층을 순서대로 적층함으로써 구성되며, 패드를 둘러싸는 근접 영역은 상기 도전층과, 하층 도금층 및 상층 도금층 중 적어도 상기 하층 도금층과, 솔더 레지스트층을 순서대로 적층함으로써 구성되며, 상층 도금층의 두께는 하층 도금층 및 솔더 레지스트층의 각각의 두께에 비해 무시할 수 있는 두께이며, 패드의 상면의 높이는 상기 근접 영역의 상면의 높이를 초과하지 않는다.
인쇄 배선 기판, 패드, 솔더 볼, 배선 패턴, 솔더 레지스트층

Description

인쇄 배선 기판 및 그 제조 방법{PRINTED WIRING BOARD AND METHOD FOR FABRICATING THE SAME}
도 1a는 종래 기술의 인쇄 배선 기판(패드 모드 : NSMD타입)의 단면도이고, 도 1b는 인쇄 배선 기판 상에 솔더 볼을 탑재한 상태를 도시하는 단면도.
도 2a 내지 2d는 도 1의 종래 기술의 인쇄 배선 기판의 제조 단계를 도시하는 단면도.
도 3a는 종래 기술의 인쇄 배선 기판(패드 모드 : SMD타입)의 단면도이고, 도 3b는 인쇄 배선 기판 상에 솔더 볼을 탑재한 상태를 도시하는 단면도.
도 4a 내지 4d는 도 3의 종래 기술의 인쇄 배선 기판의 제조 단계를 도시하는 단면도.
도 5a는 본 발명의 인쇄 배선 기판(패드 모드 : NSMD타입)의 단면도이고, 도 5b는 인쇄 배선 기판 상에 솔더 볼을 탑재한 상태를 도시하는 단면도.
도 6a 내지 6e는 도 5의 본 발명의 인쇄 배선 기판의 제조 단계를 도시하는 단면도.
도 7은 도 5의 본 발명의 인쇄 배선 기판의 변형된 모드를 도시하는 단면도.
도 8a 내지 8d는 도 7의 본 발명의 인쇄 배선 기판의 제조 단계를 도시하는 단면도.
도 9는 도 5의 본 발명의 인쇄 배선 기판의 다른 변형된 모드를 도시하는 단면도.
도 10a 내지 10g는 도 9의 본 발명의 인쇄 배선 기판의 제조 단계를 도시하는 단면도.
도 11a는 본 발명의 인쇄 배선 기판(패드 모드 : SMD타입)의 단면도이고, 도 11b는 인쇄 배선 기판 상에 솔더 볼을 탑재한 상태를 도시하는 단면도.
도 12a 내지 12e는 도 11의 본 발명의 인쇄 배선 기판의 제조 단계를 도시하는 단면도.
※도면의 주요 부분에 대한 부호의 설명※
14 : 배선 패턴
16 : Ni 도금층
20 : 패드
22 : 솔더 레지스트층
34 : 근접 영역
50, 52, 54 : 인쇄 배선 기판
본 발명은 접속 단자로서 솔더 볼을 탑재하는 패드를 포함하는 배선 패턴을 구비한 인쇄 배선 기판 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지용으로 사용되는 배선 기판의 배선 패턴에 따라, 배선 패턴의 소정 부분이 접속 단자로서의 솔더 볼을 탑재하는 패드로서 형성된다. 솔더 볼을 탑재하는 패드에 따라, 배선 패턴을 구성하는 Cu 등의 도전층 표면은 일반적으로 솔더 본딩 특성을 향상시키기 위해 Ni/Au 등의 도금을 실시한다.
도 1a는 종래 기술의 인쇄 배선 기판의 솔더 볼을 탑재하는 패드 주변의 단면 구조를 도시한다. 도시된 인쇄 회로 기판(10)은 수지 등의 절연 기판(12) 상에 Cu 등의 도전층을 포함하는 배선 패턴(14)을 구비하여 형성된다. 배선 패턴(14)은 솔더 볼을 탑재하는 패드용 부분(14A)과 이로부터 분리된 근접 배선(14B)을 포함한다.
솔더 볼을 탑재하는 패드(20)는 배선 패턴(14)의 패드용 부분(14A)의 표면 상에, 하층 도금층으로서의 Ni 도금층(16)과 상층 도금층으로서의 Au 도금층(18)을 순서대로 코팅함으로써 형성된다. 이는 도면에서 '20 : 14A + 16 + 18'로 부기하여 도시한다.
패드(20)로부터 분리된 근접 영역(24)은 배선 패턴(14)의 패드용 부분(14A)으로부터 분리된 근접 배선(14B)과, 근접 배선(14B)을 피복시키는 솔더 레지스트층(22)에 의해 형성된다. 이는 도면에서 '24 : 14B + 22'로 부기하여 도시한다.
층 구조에 있어서, 각각의 층들은 각각의 허용 공차(allowable tolerance) 범위 내에서 변동(variation)을 수반하여 형성된다. 결과적으로, 패드(20)의 상면(P)(Au 도금층(18)의 상면)과 근접 영역(24)의 상면(Q)(솔더 레지스트층(22)의 상면) 사이의 고저 관계가 일정하지 않다. 특히, 도 1a에 도시된 바와 같이, 패드 (20)의 상면(P)이 근접 영역(24)의 상면(Q)보다 높게 될 때, 문제가 제기된다.
즉, 도 1b에 도시된 바와 같이, 솔더 볼(26)이 위치되고 용융되어 패드(20) 상에 탑재될 때, 패드(20) 상에 탑재된 솔더 볼(26)의 주변 에지부가 낮은 근접 영역(24)으로 늘어지게 변형되어 소정 형상이 제공되지 않는다.
또한, 패드(20)가 근접 영역(24)으로부터 돌출하여, 처리 시에 다른 인쇄 배선 기판(10)이나 지그(jig)와 접촉에 의해, 패드(20)의 최상부의 Au 도금층(18)이 파손됨으로써, 솔더 본딩 특성이 열화될 위험이 있다.
도 1a에 도시된 종래 기술의 인쇄 배선 기판(10)의 제조 단계를 도 2를 참조하여 설명한다. 후술하는 프로세싱 단계는, 예를 들어 특허문헌 1 등에 개시된 일반적인 방법을 포함한다.
먼저, 도 2a에 도시된 바와 같이, 배선 패턴(14)은 Cu 등의 도전층을 패터닝함으로써 절연 기판(12) 등의 위에 형성된다. 이는 공지의 방법에 의한 하나의 일반적인 예로서, 양면이 구리 코팅된 적층판을 이용하여, 관통홀의 가공, 무전해 구리 도금 및 전해 구리 도금, 드라이 필름의 적층, 노광, 현상, 구리 도전층의 에칭, 드라이 필름의 박리의 순서로 행해진다. 배선 패턴(14)은 솔더 볼을 탑재하기 위한 패드용 부분(14A)과 이로부터 분리된 근접 배선(14B)을 포함한다.
다음, 도 2b에 도시된 바와 같이, 솔더 레지스트층(22)이 스크린 인쇄(screen printing)에 의해 기판(12)의 전체면 상에 형성된다.
다음, 도 2c에 도시된 바와 같이, 배선 패턴(14)의 패드용 부분(14A)은 노광 및 현상에 의해 솔더 레지스트층(22)을 패터닝함으로써 노출된다. 패드용 부분 (14A)으로부터 분리된 근접 배선(14B)은 솔더 레지스트층(22)에 의해 피복된다.
마지막으로, 도 2d에 도시된 바와 같이, 전해 도금이 수행되고, 하층 도금층으로서의 Ni 도금층(16)과 그 위의 상층 도금층으로서의 Au 도금층(18)이, 전술한 바와 같이 노출된 배선 패턴(14)의 패드용 부분(14A)의 전체면(상면 및 측면 전체)에 형성된다.
이에 의해, 솔더 볼 탑재 패드(20)(배선 패턴(14)의 패드용 부분(14A) + Ni 도금층(16) + Au 도금층(18))와 근접 영역(24)(근접 배선(14B) + 솔더 레지스트층(22))을 포함하는 인쇄 배선 기판(10)이 완성된다.
제공된 패드(20)와 근접 영역(24) 사이의 고저 관계는, 결과적으로 패드(20)의 Ni 도금층(16)의 두께와 근접 영역(24)의 솔더 레지스트층(22)의 두께 사이의 관계에 의해 결정된다.
고저 관계와 관련하여 다른 구성 부분의 기여를 고려할 때, 먼저 배선 패턴(14; 14A, 14B)은 양쪽 부분(20, 22)에 공통된 도전층에 의해 형성되므로, 배선 패턴(14)은 높이의 변동 요인으로서는 배제된다. 또한, 패드(20)의 Au 도금층(18)은 다른 층보다 매우 얇아서, 높이에 대한 기여는 무시할 수 있다.
일반적으로, Ni 도금층(16)에는 10㎛의 두께에 대해 약 ±5㎛의 허용 공차가 제공되고, 솔더 레지스트층(22)에는 15㎛의 두께에 대해 약 ±10㎛의 허용 공차가 제공된다. 그러므로, 패드(20)의 상면(P)의 높이(Hp)의 변동 요인을 구성하는 Ni 도금층(16)의 두께는 10 ± 5㎛ = 5㎛ 내지 15㎛ 범위 내에서 변하고, 근접 영역(24)의 상면(Q)의 높이(Hq)의 변동 요인을 구성하는 솔더 레지스트층(22)의 두께는 15 ± 10㎛ = 5㎛ 내지 25㎛ 범위 내에서 변한다.
그러므로, 패드 상면 높이(Hp)와 근접 영역 상면 높이(Hq) 사이의 고저 관계는 Hp - Hq = [Ni 도금층(16)의 두께] - [솔더 레지스트층(22)의 두께] = -20㎛ 내지 +10㎛ 범위에서 변동하고, 패드(20)가 근접 영역(24)보다 20㎛만큼 낮은 상태로부터 반대로 패드(20)가 근접 영역(24)보다 10㎛ 높은 상태까지의 범위에서 변동한다. 또한, Ni 도금층 및 솔더 레지스트층을 허용 공차 내에서 형성하도록 제어하여 처리를 수행할 때 변동이 야기되므로, 실제 처리 프로세스에서 패드/근접 영역의 고저 관계를 안정적으로 제어하는 것은 사실상 불가능하다.
상술한 종래 기술의 구조 및 방법은, 패드와 패드로부터 분리된 근접 영역 사이의 고저 관계에 의해 문제점을 제기하는 패드 모드이지만, 패드와 상기 패드와 접촉하는 근접 영역의 높이차에 의해 유사한 문제점을 제기하는 패드도 존재한다.
도 3a는 종래 기술의 인쇄 배선 기판의 솔더 볼을 탑재하는 패드 부근의 단면 구조를 도시한다. 도시된 인쇄 배선 기판(40)은 수지 등의 절연 기판(12) 상에 Cu 등의 도전층을 포함하는 배선 패턴(28)을 구비하여 형성된다. 도시된 위치에서, 배선 패턴(28)은 패드를 형성하기 위한 부분이다.
배선 패턴(28)의 상면의 주변 에지부는 솔더 레지스트층(22)에 의해 마스크되고, 패드(30)는 하층 도금층으로서의 Ni 도금층(16)과 상층 도금층으로서의 Au 도금층(18)을 형성함으로써 규정된 중앙부의 개구 내에 구성된다. 패드 모드는, 소위 SMD타입(Solder Mask Define Type)이나, 이와 대조적으로 전술한 패드 모드는 NSMD타입(Non Solder Mask Define Type)이다.
SMD타입의 경우에도, NSMD타입의 경우와 유사한 문제점이 제기된다.
즉, 패드(30)의 상면(P)이 근접 영역(32)의 솔더 레지스트층(22)의 상면(Q)보다 높게 될 때, 패드(30) 상에 탑재된 솔더 볼(26)의 주변 에지부가 낮은 근접 영역(32)의 높이로 늘어지게 변형되어 소정 형상이 제공되지 않는다.
또한, 패드(30)가 근접 영역(34)으로부터 돌출하여, 처리시에 다른 인쇄 배선 기판(40)과 지그와의 접촉에 의해, 패드(30)의 최상부의 Au 도금층(18)이 파손됨으로써 솔더 본딩 특성이 열화될 위험이 있다.
도 3a에 도시된 종래 기술의 SMD타입 인쇄 배선 기판(40)의 제조 단계를 도 4를 참조하여 설명한다. 또한 처리 단계는 공지된 일반적인 방법을 포함한다.
먼저, 도 4a에 도시된 바와 같이, 배선 패턴(28)은 Cu 등의 도전층을 패터닝함으로써 수지 등의 절연 기판(12) 상에 형성된다. 이는 주지의 방법에 의한 일반적인 예로서, 양면이 구리 코팅된 적층판을 이용하여, 관통홀의 가공, 무전해 구리 도금 및 전해 구리 도금, 드라이 필름의 적층, 노광, 현상, 구리 도전층의 에칭, 드라이 필름의 박리의 순서로 수행된다. 배선 패턴(28)은 솔더 볼을 탑재하기 위한 패드용 부분이다.
다음, 도 4b에 도시된 바와 같이, 솔더 레지스트층(22)이 스크린 인쇄에 의해 기판(12)의 전체면 상에 형성된다.
다음, 도 4c에 도시된 바와 같이, 솔더 레지스트층(22)은 노광 및 현상에 의해 패터닝되어, 배선 패턴(28)의 상면의 중앙부만을 노출시킨다. 배선 패턴(28)의 다른 부분은 솔더 레지스트층(22)에 의해 피복된다.
마지막으로, 도 4d에 도시된 바와 같이, 전해 도금이 수행되고, 하층 도금층으로서의 Ni 도금층(16)과 그 위의 상층 도금층으로서의 Au 도금층(18)이, 전술한 바와 같이 노출된 배선 패턴(28)의 상면의 중앙부에 형성된다.
이에 의해, 솔더 볼을 탑재하는 패드(30)(배선 패턴(28)의 중앙부 + Ni 도금층(16) + Au 도금층(18))를 포함하는 배선 패턴(28)을 구비한 인쇄 배선 기판(40)이 완성된다. 패드(30)와 근접 영역(32)은 서로 직접 접촉된다.
제공된 패드(30)와 근접 영역(32) 사이의 고저 관계는 결과적으로 패드(30)의 Ni 도금층(16)의 두께와 근접 영역(32)의 솔더 레지스트층(22)의 두께 사이의 관계에 의해 결정된다.
고저 관계와 관련하여 다른 구성 부분의 기여를 고려할 때, 먼저 배선 패턴(28)은 양쪽 부분에 공통되므로, 배선 패턴(28)은 높이의 변동 요인으로서는 배제되고, 또한 패드(30)의 Au 도금층(18)은 다른 층보다 매우 얇기 때문에, 높이에 대한 기여는 무시할 수 있다.
또한, SMD타입의 패드(30)의 경우에도, 고저 관계는 NSMD타입 패드(20)와 유사한 이유로 유사한 범위 내에서 변동하며, 심지어 Ni 도금층과 솔더 레지스트층이 허용 공차 내에서 제어될 때에도, 사실상 고저 관계를 제어하는 것은 불가능하다.
[특허 문헌 1] 일본국 특허 공개 2000-58563호 공보
본 발명의 목적은 배선 패턴에 설치되는 접속 단자로서, 솔더 볼을 탑재하는 패드를 근접 영역보다 높지 않게 제어함으로써, 탑재된 솔더 볼이 변형되거나 탑재 되기 전에 패드가 파손되는 것을 방지하는 인쇄 배선 기판을 제공하는데 있다.
전술한 본 발명의 목적을 달성하기 위해서, 패선 패턴과, 접속 단자로서 솔더 볼을 탑재하는 패드를 포함하는 인쇄 배선 기판이 제공되며, 배선 패턴은 패드를 포함하며, 패드는 상기 배선 패턴을 구성하는 도전층, 하층 도금층 및 상층 도금층을 순서대로 적층함으로써 구성되고, 패드를 둘러싸는 근접 영역은 상기 도전층과, 하층 도금층 및 상층 도금층 중 적어도 하층 도금층과 솔더 레지스트층을 순서대로 적층함으로써 구성되며, 상층 도금층의 두께는 하층 도금층 및 솔더 레지스트층의 각각의 두께에 비해 무시할 수 있는 두께이며, 패드의 상면의 높이는 근접 영역의 상면의 높이를 초과하지 않는다.
일반적으로, 도전층은 Cu로 이루어지고, 하층 도금층은 Ni로 이루어지며, 상층 도금층은 Au로 각각 이루어진다.
근접 영역은 패드로부터 분리되게 형성되거나, 패드와 접촉되게 형성될 수도 있다.
또한, 본 발명에 의해 인쇄 배선 기판의 제조 방법이 제공되며,
절연 기판 상의 일체적인 도전층을 패터닝하여, 상기 배선 패턴을 형성하는 단계,
배선 패턴을 구성하는 도전층 상에 하층 도금층을 형성하는 단계,
패드를 형성하는 하층 도금층 상의 적어도 소정 부분에 상층 도금층을 형성하는 단계, 및
패드를 형성하는 하층 도금층 상의 소정 부분 이외에 솔더 레지스트층을 형성하는 단계를 포함한다.
본 발명에 따르면, 패드는 배선 패턴용 도전층, 하층 도금층 및 상층 도금층을 적층함으로써 구성되고, 패드를 둘러싸는 근접 영역은 도전층, 하층 도금층(및 상층 도금층) 및 솔더 레지스트층을 적층함으로써 구성되며, 상층 도금층의 두께는 무시 가능하므로, 패드와 근접 영역의 높이 차는 단지 솔더 레지스트층의 두께에 의해서만 결정되고, 따라서 솔더 레지스트층의 두께를 허용 공차 내에서 제어함으로써, 패드의 상면의 높이가 근접 영역의 상면의 높이를 초과하지 않도록 제어될 수 있다.
[실시예 1]
도 5는 본 발명의 일 실시예에 따른 NSMD타입(Non Solder Mask Define Type, 비솔더 마스크 규정형) 패드를 포함하는 인쇄 배선 기판을 도시한다.
도 5a에 도시된 바와 같이, 본 발명의 인쇄 배선 기판(50)은 수지 등의 절연 기판(12) 상에 Cu 등의 도전층을 포함하는 배선 패턴(14)으로 형성된다. 배선 패턴(14)은 솔더 볼(solder ball)을 탑재하기 위한 패드용 부분(14A)과, 이로부터 분리된 근접 배선(14B)을 포함한다.
솔더 볼을 탑재하기 위한 패드(20)는 배선 패턴(14)의 패드용 부분(14A)의 표면 상에 하층 도금층으로서 Ni 도금층(16)과 상층 도금층으로서 Au 도금층(18)을 순서대로 피복함으로써 형성된다. 이는 도면에서 '20 : 14A + 16 + 18'로 부기하여 도시한다.
패드(20)로부터 분리된 근접 영역(34)은 배선 패턴(14)의 패드용 부분(14A)으로부터 분리된 근접 배선(14B)과, 근접 배선(14B)을 피복하는 하층 도금층으로서의 Ni 도금층(16)과, Ni 도금층(16)을 추가로 피복하는 솔더 레지스트층(22)에 의해 형성된다. 이는 도면에서 '34 : 14B + 16 + 22'로 부기하여 도시한다.
층 구조에 있어서, 각각의 층들은 각각의 허용 공차 범위 내에서 변동을 수반하여 형성되고, 패드(20)의 상면(P)(Au 도금층(18)의 상면)과 근접 영역(34)의 상면(Q)(솔더 레지스트층(22)의 상면) 사이의 고저 관계는 솔더 레지스트층(22)의 두께에 의해서만 결정된다.
그러므로, 낮은 패드/높은 근접 영역의 고저 관계는, 근접 영역(34)의 상면(Q)의 높이를 초과하지 않도록 패드(20)의 상면(P)의 높이를 제어함으로써, 항상 안정적으로 유지될 수 있다.
종래 기술에서 설명한 것과 동일한 층 구성의 예에 대하여 구체적으로 설명한다.
즉, 일반적으로 Ni 도금층(16)에는 10㎛의 두께에 대해 약 ±5㎛의 허용 공차가 제공되고, 솔더 레지스트층(22)에는 15㎛의 두께에 대해 약 ±10㎛의 허용 공차가 제공된다. 그러나, 본 발명에 따르면, 패드(20)와 근접 영역(34)은 공통 Ni 도금층(16)을 포함하며, Ni 도금은 동일한 도금 처리 단계에서 일괄적으로 수행되어서, 양쪽 부분의 Ni 도금층(16)은 항상 공통 두께로 형성되므로, Ni 도금층(16)의 허용 공차는 양쪽 부분의 고저 관계에 기여하지 않는다.
그러므로, 근접 영역(34)의 상면(Q)의 높이(Hq)의 변동 요인은 솔더 레지스 트층(22)의 두께로만 이루어지며, Hq는 15 ± 10㎛ = 5㎛ 내지 25㎛ 범위 내에서 변동한다.
상층 도금층으로서의 Au 도금층(18)의 두께는 일반적으로 1㎛ 미만(0.001 내지 1㎛ 미만)이며, 솔더 레지스트층의 두께의 1/10 이하이거나 1/100에 달해 무시할 수 있다. 결과적으로, 패드 상면 높이(Hp)와 근접 영역 상면 높이(Hq) 사이의 고저 관계는 Hp-Hq=[Au 도금층(18)의 두께≒0]-[솔더 레지스트층(22)의 두께] = -5㎛ 내지 -25㎛ 범위에 있고, 패드 상면 높이(Hp)는 항상 근접 영역 상면 높이(Hq)보다 낮은 상태로 제어된다.
그러므로, 솔더 볼(26)이 위치되고 용융되어 패드(20) 상에 탑재될 때, 패드(20) 상에 탑재된 솔더 볼(26)의 주변 에지부는 높은 근접 영역(34)에 의해 유지되고, 솔더 볼(26)은 우수한 형태로 탑재될 수 있다.
또한, 패드(20)가 근접 영역(34)보다 돌출하지 않기 때문에, 패드(20)의 최상부 처리 중에 접촉에 의해 파손되지 않고, 우수한 솔더 본딩 특성을 안정적으로 유지할 수 있다.
도 5a에 도시된 본 발명에 따른 인쇄 배선 기판(50)의 제조 단계를 도 6을 참조하여 설명한다.
먼저, 도 6a에 도시된 바와 같이, 배선 패턴(14)은 수지 등의 절연 기판(12) 상에 Cu 등의 도전층을 패터닝함으로써 형성된다. 공지의 방법에 의한 하나의 예로서, 양면이 구리로 피복된 적층판을 사용하여, 관통홀의 가공, 무전해 구리 도금 및 전해 구리 도금, 드라이 필름의 적층, 노광, 현상, 구리 도전층의 에칭, 드라이 필름의 박리의 순서로 수행된다. 배선 패턴(14)은 솔더 볼을 탑재하기 위한 패드용 부분(14A)과 이로부터 분리된 근접 배선(14B)을 포함한다.
다음, 도 6b에 도시된 바와 같이, 전해 Ni 도금이 수행되고 하층 도금층으로서의 Ni 도금층(16)이 배선 패턴(14; 14A, 14B)에 형성된다.
다음, 도 6c에 도시된 바와 같이, 솔더 레지스트층(22)이 스크린 인쇄에 의해 기판(12)의 전체 면에 형성된다.
다음, 도 6d에 도시된 바와 같이, 배선 패턴(14)의 패드용 부분(14A) 상에 형성된 Ni 도금층(16)은 노광 및 현상에 의해 솔더 레지스트층(22)을 패터닝함으로써 노출된다. 패드용 부분(14A)으로부터 분리된 근접 배선(14B)은 Ni 도금층(16)과 그 위의 솔더 레지스트층(22)으로 피복된다.
마지막으로, 도 6e에 도시된 바와 같이, 전해 Au 도금이 수행되고 상층 도금층으로서의 Au 도금층(18)이 전술한 바와 같이 노출된 배선 패턴(14)의 패드용 부분(14A)의 Ni 도금층(16)의 전체면(상면 및 측면 전체) 상에 형성된다. 이에 의해, 도 5a의 인쇄 배선 기판(50)이 제공된다.
본 발명에 의하면, 패드(20)와 근접 영역(34) 사이의 고저 관계가 Ni 도금층(16)의 두께에 의해 영향을 받지 않는 구조가, 전술한 바와 같이 모든 배선 패턴(14) 상에 Ni 도금층(16)을 형성하고, 그 후 솔더 레지스트층(22)을 형성하는 제조 방법을 채용함으로써 제공된다. 또한, Au 도금층(18)의 두께가 솔더 레지스트층(22)의 두께에 비해 무시 가능하기 때문에, 패드(20)의 상면은 항상 근접 영역(34)의 상면 보다 높지 않고 일반적으로 근접 영역(34)의 상면 보다 낮게 유지된다.
[실시예 2]
도 5a에 도시된 본 발명의 인쇄 배선 기판(50)은 도 7에 도시된 바와 같이 변형될 수도 있다.
도시된 인쇄 배선 기판(52)에 의하면, Au 도금층(18)은 패드(20) 뿐만 아니라 근접 영역(34)에서도 형성된다. Au 도금층(18)은 매우 얇아서, 심지어 본 실시예에서와 같이 Au 도금층(18)이 형성되어도, 패드(20)와 근접 영역(34) 사이의 고저 관계에 영향을 주지 않는다. 이 경우의 장점은 Ni 도금과 Au 도금이 분리되어 수행될 필요가 없고 연속적으로 수행될 수 있어 단계가 후술하는 바와 같이 단순해진다는 것이다. 반면, 단점은 Au의 도금량이 증가된다는 것이다.
도 7에 도시된 본 발명의 인쇄 배선 기판(52)의 제조 단계를 도 8을 참조하여 설명한다.
먼저, 도 8a에 도시된 바와 같이, 배선 패턴(14; 14A, 14B)이 절연 기판(12) 상에 형성된다. 이는 도 6a를 참조하여 설명된 실시예 1의 인쇄 배선 기판(50)의 경우와 유사하게 수행된다.
다음, 도 8b에 도시된 바와 같이, 전해 도금이 수행되고, 하층 도금층으로서의 Ni 도금층(16)과 그 위에 상층 도금층으로서의 Au 도금층(18)이 배선 패턴(14; 14A, 14B)에 형성된다.
다음, 도 8c에 도시된 바와 같이, 솔더 레지스트층(22)이 스크린 인쇄에 의해 기판(12)의 전체면 상에 형성된다.
다음, 도 8d에 도시된 바와 같이, 배선 패턴(14)의 패드용 부분(14A), Ni 도 금층(16) 및 Au 도금층(18)을 적층함으로써 구성된 패드(20)는 노광 및 현상에 의해 솔더 레지스트층(22)을 패터닝함으로써 노출된다. 이에 의해, 도 7의 인쇄 배선 기판(52)이 제공된다.
[실시예 3]
도 5a에 도시된 본 발명에 따른 인쇄 배선 기판(50)은 도 9에 도시된 바와 같이 변형될 수도 있다.
도시된 인쇄 배선 기판(54)에 의하면, 근접 영역(34)의 Ni 도금층(16)은 근접 배선(14B) 전체에 걸쳐 연장되지 않고 패드(20)에 인접한 근접 배선의 단부 근방에만 국부적으로 형성된다. 결국, 패드(20)와 근접 영역(34) 사이의 고저 관계가 Ni 도금층(16)의 두께에 의해 영향받는 것을 방지하기 위해, Ni 도금층(16)은 근접 영역(34)에 배열되며, 이러한 목적을 위해 심지어 Ni 도금층(16)이 패드(20)에 인접한 근접 영역(34)의 단부 근방에 배열되어도, 예상된 기능이 충분히 달성된다. 이 경우의 장점은 Ni 도금양이 감소될 수 있다는 것이다. 반면, 단점은 후술하는 바와 같이, Ni 도금 처리 전후에 각각 마스크를 형성하고 마스크를 제거하는 단계가 요구된다는 것이다.
도 9의 본 발명에 따른 인쇄 배선 기판(54)의 제조 단계를 도 10을 참조하여 설명한다.
먼저, 도 10a에 도시된 바와 같이, 배선 패턴(14; 14A, 14B)을 절연 기판(12) 상에 형성한다. 이는 도 6a를 참조하여 설명된 실시예 1의 인쇄 배선 기판(50)의 경우와 유사하게 수행된다.
다음, 도 10b에 도시된 바와 같이, 드라이 필름 마스크(도금 마스크)(36)를 형성한다. 마스크(36)는 배선 패턴(14)의 패드용 부분(14A)과 패드용 부분(14a)에 인접한 근접 배선(14B)의 단부 근방만을 노출시키는 개구(W)를 포함한다. 마스크(36)는 통상의 방법에 의해 형성되며, 일반적으로 드라이 필름의 적층과 노광 및 현상에 의한 패터닝에 의해 수행된다.
다음, 도 10c에 도시된 바와 같이, 전해 Ni 도금이 수행되고, 하층 도금층으로서의 Ni 도금층(16)이 마스크 개구(W)의 내측에서 노출된 배선 패턴(14)의 패드용 부분(14A)과 패드용 부분(14A)에 인접한 근접 배선(14B)의 단부 근방에 형성된다.
다음, 도 10d에 도시된 바와 같이, 드라이 필름 마스크(36)가 박리되어 제거된다. 이에 의해, Ni 도금층(16)이 형성되지 않은 근접 배선(14B)의 부분이 노출된다.
다음, 도 10e에 도시된 바와 같이, 솔더 레지스트층(22)이 기판(12)의 전체면 상에 형성된다.
다음, 도 10f에 도시된 바와 같이, 배선 패턴(14)의 패드용 부분(14A) 상에 형성된 Ni 도금층(16)이 노광 및 현상에 의해 솔더 레지스트층(22)을 패터닝함으로써 노출된다.
마지막으로, 도 10g에 도시된 바와 같이, 전해 Au 도금이 수행되고, 상층 도금층으로서의 Au 도금층(18)이 전술한 바와 같이 노출된 배선 패턴의 패드용 부분(14A)의 Ni 도금층(16)의 전체면(상면 및 측면 전체) 상에 형성된다. 이에 의해, 도 9의 인쇄 배선 기판(54)이 제공된다.
또한, 실시예 3에서, 예를 들어 상기 실시예는 도 10c의 단계에서, Au 도금층(18)이 근접 영역(34)의 Ni 도금층(16)과 패드용 부분(14A) 상에 형성되도록 변형될 수도 있다.
[실시예 4]
도 11은 SMD타입(Solder Mask Define Type, 솔더 마스크 규정형) 패드를 갖는 본 발명에 따른 인쇄 배선 기판의 실시예를 도시한다.
도시된 인쇄 배선 기판(60)은 수지 등의 절연 기판(12) 상에 Cu 등의 도전층을 포함하는 배선 패턴(28)을 구비하여 형성된다. 도시된 위치에서, 배선 패턴(28)은 패드를 형성하기 위한 부분이다.
배선 패턴(28)은 전체면(상면 및 측면 전체) 상에 하층 도금층으로서의 Ni 도금층(16)을 구비하여 형성된다.
또한, SMD타입(Solder Mask Define Type) 패드(30)는 배선 패턴(28) 상의 Ni 도금층(16)의 상면의 주변 에지부를 마스킹(masking)하고, 이에 의해 규정된 중앙부의 개구 내측에 상층 도금층으로서의 Au 도금층(18)을 형성함으로써 구성된다. 즉, 패드(30)는 배선 패턴(28), Ni 도금층(16), 및 Au 도금층(18)을 적층함으로써 형성된다. 이는 도면에서 '30 : 28 + 16 + 18'로 부기하여 도시한다.
패드(30)에 접촉하는 근접 영역(38)은 배선 패턴(28), Ni 도금층(16) 및 솔더 레지스트층(22)을 적층함으로써 형성된다. 이는 도면에서 '38 : 28 + 16 + 22'로 부기하여 도시한다.
실시예 1 내지 실시예 3에서 설명된 NSMD타입(Non Solder Mask Define Type) 패드(20)와 유사하게, SMD타입 패드(30)의 경우에도, 본 발명의 기능 및 효과가 달성된다.
즉, 도 11b에 도시된 바와 같이, 패드(30)의 상면(P)은 근접 영역(38)의 상면(Q)보다 낮게 된다. 패드(30)의 상면(P)과 근접 영역(38)의 상면(Q) 사이의 고저 관계는 양 부분에 공통된 배선 패턴(28)과 Ni 도금층(16)의 각각의 두께를 배제한 나머지 부분의 관계, 즉 패드(30)의 Au 도금층(18)과 근접 영역(38)의 솔더 레지스트층(22)의 두께에 의해 결정된다. 전술한 바와 같이, 일반적으로 Au 도금층(18)의 두께는 솔더 레지스트층(22)의 두께의 1/10 내지 1/100에 달해 무시할 수 있으므로, 결과적으로, 패드(30)의 상면(P)은 항상 근접 영역(38)의 상면(Q)보다 높지 않고 일반적으로 상면(Q)보다 낮게 유지된다.
그러므로, 패드(30) 상에 탑재된 솔더 볼(26)의 주변 에지부는 높은 근접 영역(38)에 의해 유지되고, 솔더 볼(26)은 우수한 상태로 탑재될 수 있다.
또한, 패드(30)가 근접 영역(38)으로부터 돌출하지 않아서, 패드(30)의 상부가 처리 중에 접촉에 의해 파손되지 않아, 우수한 솔더 본딩 특성이 안정적으로 유지될 수 있다.
도 11a에 도시된 본 발명에 따른 SMD타입 인쇄 배선 기판(60)의 제조 단계를 설명한다.
먼저, 도 12a에 도시된 바와 같이, 배선 패턴(28)은 Cu 등의 도전층을 패터닝함으로써, 수지 등의 절연 기판(12) 상에 형성된다. 이는 공지의 방법에 의해 하나의 전형적인 예로서, 양면이 구리 피복된 적층판을 이용하여, 관통홀의 가공, 무전해 구리 도금 및 전해 구리 도금, 드라이 필름의 적층, 노광, 현상, 구리 도전층의 에칭, 상기 드라이 필름의 박리에 의해 수행된다. 배선 패턴(28)의 도시된 부분은 솔더 볼을 탑재하기 위한 패드용 부분이다.
다음, 도 12b에 도시된 바와 같이, 전해 Ni 도금이 수행되고, 하층 도금층으로서의 Ni 도금층(16)이 배선 패턴(28)의 전체면(상면 및 측면 전체) 상에 형성된다.
다음, 도 12c에 도시된 바와 같이, 솔더 레지스트층(22)이 스크린 인쇄에 의해 기판(12)의 전체면 상에 형성된다.
다음, 도 12d에 도시된 바와 같이, 배선 패턴(28) 상의 Ni 도금층(16)의 상면의 중앙부만을, 솔더 레지스트층(22)을 노광 및 현상에 의해 패터닝함으로써 노출된다.
다음, 도 12e에 도시된 바와 같이, 전해 Au 도금이 수행되고, 전술한 바와 같이 노출된 배선 패턴(28) 상의 Ni 도금층(16)의 상면의 중앙부에 Au 도금층(18)이 형성된다. 이에 의해, SMD타입 패드(30)를 갖는 본 발명의 인쇄 배선 기판(60)이 제공된다.
또한, 실시예 4에서, Ni 도금층(16)은 배선 패턴(28)의 패드용 부분과 근접 영역(38)에만 제공될 수도 있다.
전술한 실시예 1 내지 실시예 4에서, 도금층으로서 Ni 층과 Au 층을 적층하는 예가 설명되었지만, 본 발명은 도금층으로서 하층로부터 Ni 층, Pd 층, Au 층을 연속적으로 적층하는 경우에도 적용가능하다. 이 경우에, 중간 도금층은 그 두께 측면에서 하층 도금층 또는 상층 도금층으로 취급된다.
배선 기판의 패드와, 접속 단자로서 솔더 볼은 배선 기판을 탑재 기판에 접속시키는 단자로서 사용되거나, 반도체 칩 등의 전자 부품을 접속시키는데 사용될 수도 있다.
본 발명에 의하면, 배선 패턴에 제공된 접속 단자로서 솔더 볼을 탑재하는 패드의 상면이 근접 영역보다 높지 않게 제어함으로써, 탑재된 솔더 볼이 변형되거나 탑재 전에 패드가 파손되는 것을 방지하는 인쇄 배선 기판이 제공된다.
솔더 볼의 형태와 패드의 표면 상태가 안정화되므로 탑재 효율이 개선된다.
제조 효율 또한 패드와 근접 영역의 두께 제어를 용이하게 함으로써 개선된다.
본 발명에 따라 배선 패턴에 제공된 접속 단자로서 솔더 볼을 탑재하는 패드의 상면이 근접 영역보다 높지 않게 제어함으로써 탑재된 솔더 볼이 변형되거나 탑재 전에 패드가 파손되는 것을 방지하는 인쇄 배선 기판을 제공할 수 있다.

Claims (6)

  1. 배선 패턴과,
    접속 단자로서 솔더 볼을 탑재하는 패드를 포함하며,
    상기 배선 패턴은 상기 패드를 포함하며,
    상기 패드는 상기 배선 패턴을 구성하는 도전층, 하층 도금층 및 상층 도금층을 순서대로 적층함으로써 구성되며,
    상기 패드를 둘러싸는 근접 영역은 상기 도전층과, 상기 하층 도금층 및 상기 상층 도금층 중 적어도 상기 하층 도금층과, 솔더 레지스트층을 순서대로 적층함으로써 구성되며,
    상기 패드의 상면의 높이는 상기 근접 영역의 상면의 높이를 초과하지 않는 인쇄 배선 기판.
  2. 제 1 항에 있어서,
    상기 도전층은 Cu로 이루어지며,
    상기 하층 도금층은 Ni로 이루어지고,
    상기 상층 도금층은 Au로 이루어지는 인쇄 배선 기판.
  3. 제 1 항에 있어서,
    상기 근접 영역은 상기 패드로부터 분리되게 형성되는 인쇄 배선 기판.
  4. 제 1 항에 있어서,
    상기 근접 영역은 상기 패드와 접촉하여 형성되는 인쇄 배선 기판.
  5. 제 1 항에 따른 인쇄 배선 기판의 제조 방법으로서,
    절연 기판 상의 도전층을 패터닝함으로써 상기 배선 패턴을 형성하는 단계,
    상기 배선 패턴을 구성하는 상기 도전층 상에 상기 하층 도금층을 형성하는 단계,
    상기 패드를 형성하는 상기 하부 도금층 상의 적어도 소정 부분에 상기 상층 도금층을 형성하는 단계, 및
    상기 패드를 형성하는 상기 하층 도금층 상의 상기 소정 부분 이외에 상기 솔더 레지스트층을 형성하는 단계를 포함하는 인쇄 배선 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 하층 도금층은 상기 배선 패턴의 패드용 부분과 상기 근접 영역에만 제공되는 인쇄 배선 기판.
KR1020060082676A 2005-08-31 2006-08-30 인쇄 배선 기판 및 그 제조 방법 KR20070026124A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005250815A JP2007067147A (ja) 2005-08-31 2005-08-31 プリント配線基板およびその製造方法
JPJP-P-2005-00250815 2005-08-31

Publications (1)

Publication Number Publication Date
KR20070026124A true KR20070026124A (ko) 2007-03-08

Family

ID=37607146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082676A KR20070026124A (ko) 2005-08-31 2006-08-30 인쇄 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20070045847A1 (ko)
EP (1) EP1761115A3 (ko)
JP (1) JP2007067147A (ko)
KR (1) KR20070026124A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034161B1 (ko) * 2007-02-02 2011-05-25 유니마이크론 테크놀로지 코퍼레이션 반도체 패키지 기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971211B1 (ko) 2007-12-28 2010-07-20 주식회사 동부하이텍 크랙 방지를 위한 반도체 칩 패키지 및 그 제조 방법
JP5269563B2 (ja) 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
JP2000058563A (ja) * 1998-08-03 2000-02-25 Sumitomo Kinzoku Electro Device:Kk プラスチックパッケ−ジ
US6485843B1 (en) * 2000-09-29 2002-11-26 Altera Corporation Apparatus and method for mounting BGA devices
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4699704B2 (ja) * 2003-03-18 2011-06-15 日本特殊陶業株式会社 配線基板
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034161B1 (ko) * 2007-02-02 2011-05-25 유니마이크론 테크놀로지 코퍼레이션 반도체 패키지 기판

Also Published As

Publication number Publication date
EP1761115A3 (en) 2009-02-18
JP2007067147A (ja) 2007-03-15
US20070045847A1 (en) 2007-03-01
EP1761115A2 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR101344800B1 (ko) 배선 기판 및 반도체 장치
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR20070028246A (ko) 다층 배선 기판과 그 제조 방법
KR101392950B1 (ko) 배선기판 및 배선기판 제조방법
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JP2008282842A (ja) 配線基板及びその製造方法
US8110752B2 (en) Wiring substrate and method for manufacturing the same
KR19980064450A (ko) 전자 회로에 금속제 스탠드-오프를 형성하는 공정
US8198550B2 (en) Printed circuit board and method of manufacturing the same
KR20070026124A (ko) 인쇄 배선 기판 및 그 제조 방법
KR100313611B1 (ko) 인쇄회로기판 제조방법
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
KR100693145B1 (ko) 인쇄회로기판의 제조방법
TWI383724B (zh) 印刷電路板及其製造方法
JP4326410B2 (ja) 回路基板の製造方法
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
US7213335B2 (en) Method for manufacturing printed circuit boards
US20230070624A1 (en) Wiring substrate
KR101085576B1 (ko) 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판
JP4267903B2 (ja) 多層配線基板の製造方法
JP2004111544A (ja) 多層配線基板
JP2003133714A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid