KR20070024439A - 화상 처리 장치 및 화상 처리 방법, 기록 매체 및 프로그램 - Google Patents

화상 처리 장치 및 화상 처리 방법, 기록 매체 및 프로그램 Download PDF

Info

Publication number
KR20070024439A
KR20070024439A KR20060081577A KR20060081577A KR20070024439A KR 20070024439 A KR20070024439 A KR 20070024439A KR 20060081577 A KR20060081577 A KR 20060081577A KR 20060081577 A KR20060081577 A KR 20060081577A KR 20070024439 A KR20070024439 A KR 20070024439A
Authority
KR
South Korea
Prior art keywords
decoding
pixel data
chip
picture
decoded
Prior art date
Application number
KR20060081577A
Other languages
English (en)
Other versions
KR101254341B1 (ko
Inventor
고이찌 미따니
마사까즈 오하시
아끼라 스기야마
노리오 고노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070024439A publication Critical patent/KR20070024439A/ko
Application granted granted Critical
Publication of KR101254341B1 publication Critical patent/KR101254341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

화상 처리 장치는 각각이 복호화된 스트림을 구성하는 각 프레임의 소정 영역을 복호화하는 복수의 복호화 장치와, 복수의 복호화 장치에 의한 ㅂ고호화 처리의 결과로서 취득된 픽셀 데이터를 수신하고 픽셀 데이터를 복호화된 화상 데이터로 결합하여 출력하는 출력부을 포함한다. 하나의 복호화 장치는, 복호화 장치에 의한 복호화 처리의 결과로서 취득된 픽셀 데이터 중, 다른 복호화 장치에 필요한 픽셀 데이터를 다른 복호화 장치에 공급하고, 또한, 다른 복호화 장치에 의한 복호화 처리의 결과로서 취득된 픽셀 데이터 중, 복호화 장치에 필요한 픽셀 데이터를 다른 복호화 장치로부터 취득한다. 복호화 장치는 복호화 장치에 의한 복호화 처리의 결과로서 취득된 픽셀 데이터 및 다른 복호화 장치로부터 취득된 픽셀 데이터를 참조하여 복호화 처리를 수행한다.
복호화, 픽셀 데이터, 프레임,

Description

화상 처리 장치 및 화상 처리 방법, 기록 매체 및 프로그램{IMAGE PROCESSING APPARATUS, IMAGE PROCESSING METHOD, RECORDING MEDIUM, AND PROGRAM}
도 1은 종래의 복호화 장치의 구성을 도시하는 블록도다.
도 2는 도 1의 복호화 장치가 2배속의 복호화 처리를 행하려고 한 경우에 대해 설명하는 도면이다.
도 3은 복호화 칩이 3개 설치되고 있을 경우의 처리에 대해서 설명하는 도면이다.
도 4는 복호화 칩이 3개 설치되어 있어도 2배속의 복호화가 실현되지 않을 경우의 처리에 대해서 설명하는 도면이다.
도 5는 종래의 복호화 장치로 폐쇄형 GOP를 복호화할 경우의 처리에 대해서 설명하는 도면이다.
도 6은 부호화 스트림의 공급을 받고, 일시 기억한 후, 고속 재생하면서 복호 하는 시스템을 도시하는 블록도다.
도 7a 및 7b는 본 발명을 적용한 복호화 장치의 제1 구성예를 도시하는 블록도다.
도 8a, 8b 및 8c는 프레임의 분할에 대해서 설명하기 위한 도면이다.
도 9 내지 도 14는 2개의 복호화 칩에 있어서의 참조 픽셀의 수수에 대해서 설명하기 위한 도면이다.
도 15는 복호화 처리 1에 대해서 설명하기 위한 플로우차트다.
도 16a 도 16b은 분할 프레임 복호화 처리 1에 대해서 설명하기 위한 플로우차트다.
도 17은 비디오 버퍼에의 액세스 시간에 대해서 설명하기 위한 도면이다.
도 18, 도 19 및 도 20은 복호화 처리의 순서와 복호화 처리의 처리 속도에 대해서 설명하는 도면이다.
도 21은 본 발명을 적용한 복호화 장치의 제2 구성예를 도시하는 블록도다.
도 22는 3개의 복호화 칩에 있어서의 참조 픽셀의 수수에 대해서 설명하기 위한 도면이다.
도 23은 복호화 처리의 순서와 복호화 처리의 처리 속도에 대해서 설명하는 도면이다.
도 24a 및 도 24b는 본 발명을 적용한 복호화 장치의 제3 구성예를 도시하는 블록도다.
도 25a 및 도 25b는 본 발명을 적용한 복호화 장치의 제4 구성예를 도시하는 블록도다.
도 26은 복호화 처리 2에 대해서 설명하기 위한 플로우차트다.
도 27a 및 도 27b는 분할 프레임 복호화 처리 2에 대해서 설명하기 위한 플로우차트다.
도 28a 및 도 28b는 본 발명을 적용한 복호화 장치의 제5 구성예를 도시하는 블록도다.
도 29는 복호화 처리 3에 대해서 설명하기 위한 플로우차트다.
도 30a 및 도 30b는 분할 프레임 복호화 처리 3에 대해서 설명하기 위한 플로우차트다.
도 31a 및 도 31b는 본 발명을 적용한 복호화 장치의 제6 구성예를 도시하는 블록도다.
도 32는 복호화 처리 4에 대해서 설명하기 위한 플로우차트다.
도 33a 및 도 33b는 분할 프레임 복호화 처리 4에 대해서 설명하기 위한 플로우차트다.
도 34는 본 발명을 적용한 복호화 장치의 제7 구성예를 도시하는 블록도다.
도 35a 및 도 35b는 본 발명을 적용한 복호화 장치의 제8 구성예를 도시하는 블록도다.
도 36은 복호화 처리 5에 대해서 설명하기 위한 플로우차트다.
도 37a 및 도 27b는 분할 프레임 복호화 처리 5에 대해서 설명하기 위한 플로우차트다.
도 38은 본 발명을 적용한 복호화 장치의 제9 구성예를 도시하는 블록도다.
<도면의 주요 부분에 대한 부호의 설명>
54: 복호화 장치
71: 제어기
72: 스트림 분할부
73: #1 복호화 칩
75: 비디오 버퍼
76: #2 복호화 칩
78: 비디오 버퍼
79: 선택기
96: 칩간 인터페이스
116: 칩간 인터페이스
201: 제어기
202: 스트림 분할부
203: #1 복호화 칩
204: 제１ 버퍼
205: #2 복호화 칩
206: 제２ 버퍼
207: #3 복호화 칩
208: 제３ 버퍼
299: 선택기
351: 제어기
352: #1 복호화 칩
353: #2 복호화 칩
381: 제어기
382: #1 복호화 칩
383: #2 복호화 칩
특허문헌1: 특허 제3564745호 공보
본 발명은 2005년 8월 26일 일본특허청에 제출된 일본특허출원 JP2005-245742호와 관련된 특허대상을 포함하고, 그 전체 내용은 본 명세서에 참조로 편입된다.
본 발명은 화상 처리 장치 및 화상 처리 방법, 기록 매체 및 프로그램에 관한 것으로, 특히, 프레임간 참조 부호화된 스트림 데이터를 복호할 경우에 이용하기 적합한, 화상 처리 장치 및 화상 처리 방법, 기록 매체 및 프로그램에 관한 것이다.
MPEG2(Moving Picture Experts Group2) 비디오는, ISO/IEC(International Standards Organization/International Electrotechnical Commission) 13818-2,및 ITU-T(International Telecommunication Union-Telecommunication Sector) 권고 H.262 권장에 규정되어 있는 비디오 신호의 고능률 부호화 방식이다.
MPEG에서는, 화상의 시간적 용장성을 이용하고, 근접한 화상간에서 움직임 보상 및 차분을 얻는 것에 의해, 부호화 효율을 개선하고 있다. 비디오 복호화 장 치에서는, 움직임 보상을 이용한 픽셀에 대해서는, 현재 복호화하고 있는 픽셀에 그 움직임 벡터가 나타내는 참조 화상의 픽셀 데이터를 가산함으로써 움직임 보상을 행하고, 부호화 전의 화상 데이터에 복호 한다.
MPEG2의 비디오 스트림은, 시퀀스, GOP(Group-Of-Picture), 픽쳐, 슬라이스, 매크로 블록, 블록의 각 층마다에, 계층적으로 구성되어 있다.
GOP내에는, 복수의 화상(picture)이 포함된다. MPEG2에서는 I 픽쳐(프레임내 예측 부호화 화상), P 픽쳐(전방향 예측 부호화 화상), 및 B 픽쳐(쌍방향 예측 부호화 화상)의 3종류의 픽쳐에 의해 화상을 구성하고 있다. I 픽쳐는 모든 매크로 블록을 인트라 부호화(프레임내 부호화)한다. P 픽쳐는 인트라 부호화,또는, 인터 부호화(순방향 프레임간 예측 부호화)가 행해지는 매크로 블록을 포함한다. B 픽쳐는, 인트라 부호화, 순방향(Forward) 프레임간 예측 부호화, 역방향(Backward) 프레임간 예측 부호화, 또는, 순방향과 역방향의 2개의 예측을 대응 픽셀간에서만 도금 평균하는 것에 의해 행해지는 내삽적(interpolative) 프레임간 예측 부호화가 행해지는 매크로 블록을 포함한다. 다른 픽쳐 없이 독립적으로 코딩될 수 있는 I 픽쳐뿐이다. 따라서, 랜덤 액세스와 같이 전후 관계가 붕괴되는 조작은, I 픽쳐에 액세스 함으로써 용이하게 실현할 수 있다.
GOP의 범위는, GOP 헤더로부터 다음 시퀀스 헤더 또는 GOP 헤더의 직전까지다. 또한, GOP 헤더는, 비트 스트림 상에서 I 픽쳐의 직전에만 삽입된다. 일반적으로는, B 픽쳐는, 쌍방향 예측 부호화를 이용해서 복호화되어 있으므로, 그 전후로 위치하는 Ｉ 픽쳐 및 P 픽쳐를 참조해서 복호화된다. 참조되는 픽쳐가 GOP를 넘어서 존재할 경우, 즉, 직전, 또는, 직후의 GOP에 포함되는 Ｉ 픽쳐 또는 P 픽쳐를 참조할 필요가 있는 B 픽쳐를 포함하는 GOP는, 개방형(Opened)이라 불리운다. 개방형 GOP가 단독으로 복호화된 경우, 복호화할 수 없는 B 픽쳐가 존재하게 된다.
그러나, B 픽쳐는, 항상 쌍방향 예측 부호화를 사용할 필요는 없고, 매크로 블록마다 쌍방향 예측, 전방 예측만, 후방 예측만, 또는 예측 없슴을 절환하는 것이 가능하다. 따라서, GOP 내의 B 픽쳐가, GOP 내의 Ｉ 픽쳐 또는 P 픽쳐만을 참조함으로써 복호화될 수 있는 GOP는, 폐쇄형이라 불린다. 폐쇄형 GOP는, 그 전후의 GOP의 데이터가 없더라도 단독으로 복호화하는 것이 가능하다.
또한, 복수 프레임에서 완결하는 부호화 방식에서 압축 부호화된 비디오 신호를, 예를 들면, 2배속, 또는, 3배속으로 재생할 경우에, 자연스러운 움직임의 재생 화상을 얻을 수 있도록 한 기술이 있다(예를 들면, 특허 문헌 1).
전술한 특허 문헌에 기재된 기술을 적용하고, MPEG의 개방형GOP를 2배속으로 재생하려고 했을 경우를, 도 1 및 도 2를 이용하여 설명한다.
도 1은, 1 배속으로 스트림을 복호화할 수 있는 복호화 칩을 2개 사용해서 병렬 처리를 행함으로써, 개방형의 스트림을 복호화하는 복호화 장치(1)의 구성을 도시하는 블록도다.
#1 복호화 칩(11-1) 및 #2 복호화 칩(11-2)은, 부호화 스트림의 입력을 받고, 1 픽쳐 단위로 1 배속으로 복호화 처리를 행하고, 복호화 화상 데이터를 선택기(13)에 공급한다. 버퍼(12-1) 및 버퍼(12-2)는, 각각, #1 복호화 칩(11-1) 및 #2 복호화 칩(11-2)에 공급되는 부호화 스트림을 버퍼링하거나, P 픽쳐 또는 B 픽 쳐를 복호화할 때의 참조 화상으로서 이용되는 복호화된 Ｉ 픽쳐 또는 P 픽쳐를 한시적으로 유지하기 위해서 이용된다.
선택기(13)는, #1 복호화 칩(11-1) 또는 #2 복호화 칩(11-2)부터 공급된 복호화된 화상 데이터 중, 복호 비디오 신호로서 출력되는 것을 선택해서 출력한다.
복호화 장치(1)에서, #1 복호화 칩(11-1) 또는 #2 복호화 칩(11-2)은, 각각, 1 GOP의 픽쳐를 연속해서 복호화하도록 이루어져 있다. 예를 들어, 고속 재생이 행해지는 경우, GOP는, GOP0이 #1 복호화 칩(11-1)으로 복호화되고, GOP1이 #2 복호화 칩(11-2)로 복호화 되고, GOP2이 #1 복호화 칩(11-1)로 복호화 되고, GOP3이 #2 복호화 칩(11-2)로 복호화되는 등의 방식으로 복호화된다.
도 2를 이용하고, 복호화 장치(1)가 2 배속의 복호화 처리를 행하는 경우에 대해 설명한다.
예를 들면, #1 복호화 칩(11-1)이 GOP1을 복호화할 경우, GOP1의 선두의 2매의 B 픽쳐를 복호화하기 위해는, GOP0의 최후의 P 픽쳐를 참조할 필요가 있고, GOP0의 최후의 P 픽쳐를 복호화하기 위해는, 그 직전의 P 픽쳐를 참조할 필요가 있고, 결국, GOP1의 선두의 2매의 B 픽쳐를 복호화하기 위해는, GOP0의 Ｉ 픽쳐 및 B 픽쳐를 사전에 모두 복호화할 필요가 있다.
유사하게, #2 복호화 칩(11-2)이 GOP2을 복호화할 경우, GOP2의 선두의 2매의 B 픽쳐를 복호화하기 위해는, GOP1의 최후의 P 픽쳐를 참조할 필요가 있고, GOP1의 최후의 P 픽쳐를 복호화하기 위해는, 그 직전의 P 픽쳐를 참조할 필요가 있고, 결국, GOP2의 선두의 2매의 B 픽쳐를 복호화하기 위해는, GOP1의 Ｉ 픽쳐 및 B 픽쳐를 사전에 모두 복호화할 필요가 있다.
즉, #1 복호화 칩(11-1) 및 #2 복호화 칩(11-2)은, 각각, 할당할 수 있었던 GOP의 복호화에 앞서, 그 1개 전의 GOP의 I 픽쳐 및 B 픽쳐를 복호화할 필요가 있다. 따라서, 복호화 장치(1)의 #1 복호화 칩(11-1) 및 #2 복호화 칩(11-2)에서, 1GOP씩 교대로 복호화 처리를 행함으로써, 2배속으로 재생 출력을 하려고 했을 경우, 참조 화상으로서 복호화되는 GOP 직전에 GOP의 I 픽쳐 및 B 픽쳐를 복호화하기 위해 필요한 시간만큼, GOP3 이후의 재생 개시 및 후속 픽쳐에에 지연이 발생해 버려, 2배속의 복호화 처리를 실현할 수 없다.
즉, 1배속의 복호화 능력을 갖는 복호화 칩을 복수 이용하여 2배속 재생을 실현하려고 했을 경우, 도 ３에 도시된 바와 같이, #1 복호화 칩(11-1) 및 #2 복호화 칩(11-2) 외에 추가로, 제３ 복호화 칩을 설치하고, 3칩 병렬 복호화 처리할 필요가 있다. 이러한 구성을 함으로써, 각각의 복호화 칩에 할당할 수 있었던 GOP을 복호화하기 위한 참조 화상으로서 1개 전의 GOP의 I 픽쳐 및 B 픽쳐를 복호화하기 위해 필요한 시간을 보충할 수 있으므로, 2배속의 복호화 처리가 가능하게 된다.
예를 들면, 어떤 GOP의 복호화에 관한 시간을 T라고 해서 도 4A에 도시된 바와 같이, GOP2를 복호화하기 위한 참조 화상으로서 GOP1의 I 픽쳐 및 B 픽쳐를 복호화하기 위해 필요한 시간 T1이 T/2보다 짧았을 경우, 전술한 바와 같이, 3개의 복호화 칩을 이용해서 2배속 복호화 처리가 가능하게 된다. 그러나, 예를 들면, 각각의 픽쳐의 복호화 시간이 동일하지 않을 경우, GOP2을 복호화하기 위한 참조 화 상으로서 GOP1의 I 픽쳐 및 B 픽쳐를 복호화하기 위해 필요한 시간 T2가 T/2보다 길었을 경우, 3개의 복호화 칩을 이용해도 2배속 복호화 처리를 행할 수 없기 때문에, 이러한 개방형을 2배속으로 복호화하기 위해서는, 복호화 칩을 1개 추가할 필요가 발생해 버린다.
또한, 스트림을 폐쇄형에 한정했을 경우에는, 도 5에 도시된 바와 같이, 참조 화상으로서 1개 전의 GOP의 I 픽쳐 및 B 픽쳐를 복호화할 필요가 없기 때문에, 2칩으로도 2배속 복호화 처리가 가능하게 된다. 그러나, 코드 모드, 즉, 스트림이 개방형인가 폐쇄형인가는, 복호화 장치(1)에 의해서가 아니라, 스트림이 코디되는 코더에 의해 결정된다. 또한, 폐쇄형은, 참조하는 픽쳐가 GOP 내에서 포함되기 때문에, 개방형을 사용하는 것보다는 처리 화질이 뒤떨어진다. 따라서, 일반적으로, 편집 부분 등의 특별할 경우를 제외하고는 이용되지 않는다.
또한, 프레임 주파수의 높은 부호화 비디오 스트림을 복호화하기 위해서는, 전술한 바와 같이, 1배속의 복호화 능력을 갖는 복호화 칩이 복수개 사용되든지, 또는, 클록 주파수가 증가되어야 한다.
본 발명은 이러한 상황에 감안하여 이루어진 것으로, 프레임간 참조 부호화 처리가 실시된 부호화 처리를, 고속 및 고성능으로 행하도록 하는 것이다.
본 발명의 일 실시예에 따르면, 부호화 스트림을 복호화해서 복호화 스트림 을 출력하는 화상 처리 장치가 제공된다. 화상 처리 장치는, 부호화 스트림을 구성하는 각 프레임의 소정의 영역을 복호화하는 복수의 복호화 수단과, 복수의 복호화 수단에 있어서의 각각의 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터의 공급을 받아서 합성하고, 복호 화상 데이터를 출력하는 출력 수단을 포함한다. 복수의 복호화 수단 중 하나의 복호화 수단은, 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 다른 복호화 수단에 공급함과 동시에, 다른 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터 중, 하나의 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 다른 복호화 수단으로부터 취득하고, 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 다른 복호화 수단으로부터 얻을 수 있는 픽셀 데이터를 참조하여 복호화 처리를 수행한다.
전술한 화상 처리 장치는 복수의 복호화 수단의 각각에 의해 수행되는 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터 또는 복수의 복호화 수단의 각각에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 일시적으로 유지하는 복수의 픽셀 데이터 유지 수단을 복수의 복호화 수단과 같은 개수만큼 더 포함한다. 복호화 수단은, 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 다른 복호화 수단으로부터 얻을 수 있는 픽셀 데이터를 픽셀 데이터 유지 수단에 유지하고, 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻어 픽셀 데이터 유지 수단에 유지되는 픽셀 데이터 및 다른 복호화 수단으 로부터 얻어 픽셀 데이터 유지 수단에 유지되는 픽셀 데이터를 참조하여 복호화 처리를 수행한다.
전술한 화상 처리 장치에서는, 다른 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터가, 다른 복호화 수단에 의해 복호화되는 소정의 영역 내에 포함되는 움직임 보상 기준 영역에 대한 움직임 벡터 탐색 범위 내에 포함되는 픽셀 데이터이고, 하나의 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터는 하나의 복호화 수단에 의해 복호화되는 소정의 영역 내에 포함되는 움직임 보상 기준 영역에 대한 움직임 벡터 탐색 범위 내에 포함되는 픽셀 데이터일 수 있다.
전술한 화상 처리 장치에서는, 복수의 복호화 수단 각각은 1개의 칩으로 구성되고 있고, 칩의 입출력 단자는 복수의 복호화 수단에 서로 연결되어 픽셀 데이터를 수수하도록 서로 연결된다.
전술한 화상 처리 장치는 복수의 복호화 수단의 처리에 의해 수행되는 복호화 처리를 제어하는 제어 수단을 더 포함할 수 있다. 제어 수단은 부호화 스트림을 구성하는 각각의 픽쳐의 픽쳐 타입을 검출하고, 복수의 복호화 수단 각각은 제어 수단에 의해 검출된 픽쳐 타입에 기초해서 복호화 처리를 수행한다.
복수의 복호화 수단 각각은, 부호화 스트림을 구성하는 각각의 픽쳐의 픽쳐 타입을 검출하고, 검출된 픽쳐 타입에 기초해서 복호화 처리를 수행한다.
전술한 화상 처리 장치는, 부호화 스트림을 분할하는 스트림 분할 수단을 더 포함한다. 복수의 복호화 수단 각각은, 스트림 분할 수단에 의해 분할된 부호화 스트림을 구성하는 각 프레임의 소정의 영역에 대해 복호화 처리를 수행한다.
상기 스트림 분할 수단은, 부호화 스트림을 구성하는 각 프레임을 소정의 영역 내에 슬라이스 단위로 분할하고, 슬라이스의 개수는 복수의 복호화 수단의 개수와 동일하다.
상기 복호화 수단 각각은, 부호화 스트림을 구성하는 각 프레임의 공급을 받고, 프레임을 슬라이스를 단위로 소정의 영역으로 분할하고, 소정의 영역 중 하나를 추출하고 복호화하며, 슬라이스의 개수는 복수의 복호화 수단과 같은 개수이다.
복수의 복호화 수단 각각은, 다른 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 우선적으로 복호화한다.
본 발명의 다른 실시예에 따르면, 부호화 스트림을 복호화하여 복호화 스트림을 출력하는 화상 처리 장치의 화상 처리 방법 또는 부호화 스트림을 복호화하여 복호화 스트림을 출력하는 처리를 컴퓨터가 실행토록 하는 프로그램이 제공된다. 화상 처리 방법 또는 프로그램은, 복수의 복호화부를 이용하여 부호화 스트림을 구성하는 각 프레임의 소정 영역에 대해 복호화 처리를 수행하는 스텝과, 복수의 복호화부 중 하나에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 다른 복호화부에 공급하는 스텝과, 다른 복호화부에 의해 수행되는 복호 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 하나의 복호화부에 의해 수해외는 복호화 처리에 필요한 픽셀 데이터를 다른 복호화부로부터 얻는 스텝과, 복수의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터를 공급받고, 공급받은 픽셀 데이터를 복호화 화상으로 합성하고, 복호화 화상 데이터를 출력하는 스텝을 포함한다. 복호화 스텝의 처리에서는, 프레임간 참조 부호화된 프레임의 상기소정의 영역을 복호화할 경우, 소정의 영역은 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 하나의 복호화부에 의해 수행되고 다른 복호화부로부터 얻을 수 있는 픽셀 데이터를 참조하여 복호화된다.
본 발명의 일 실시예에 따르면, 각각이 부호화 스트림을 구성하는 각 프레임의 소정의 영역에 대한 복호화 처리를 수행하는 복수의 복호화 수단/복호화부가 제공된다. 복수의 복호화 수단/복호화부 중에서, 하나의 복호화 수단/복호화부는, 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 다른 복호화부에 공급하고, 또한, 다른 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 하나의 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 다른 복호화부로부터 얻고, 하나의 복호화부는 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 다른 복호화부로부터 덩을 수 있는 픽셀 데이터를 참조하여 복호화 처리를 수행한다.
이상과 같이, 본 발명의 실시예에 따르면, 부호화 스트림을 복호화할 수가 있어, 특히, 복수의 복호 수단·복호부에 있어서 참조 픽셀이 수수될 수 있다. 따라서, 1프레임을 분할해서 각각을 고속 또는 고성능으로 복호화할 수 있다.
(실시예)
이하에 본 발명의 실시 형태를 설명하지만, 본 발명의 구성 요건과, 발명의 상세한 설명에 기재된 실시 형태와의 대응 관계를 예시하면, 다음과 같이 된다. 이 기재는, 본 발명을 서포트하는 실시 형태가, 발명의 상세한 설명에 기재되어 있는 것을 확인하기 위한 것이다. 따라서, 발명의 상세한 설명 중에는 기재되어 있지만, 본 발명의 구성 요건에 대응하는 실시 형태로서, 여기에는 기재되지 않고 있는 실시 형태를 만났다고 한들, 그것은, 그 실시 형태가, 그 구성 요건에 대응하지 않는 것을 의미하나 것은 아니다. 반대로, 실시 형태가 구성 요건에 대응하는 것으로서 여기에 기재되어 있었다고 한들, 그것은, 그 실시 형태가, 그 구성 요건 이외의 구성 요건에는 대응하지 않는 것을 의미하는 것이 아니다.
본 발명의 1측면의 화상 처리 장치(예를 들면, 도 7의 복호화 장치(54-1), 도 21의 복호화 장치(54-2), 도 24의 복호화 장치(54-3), 도 25의 복호화 장치(54-4), 도 28의 복호화 장치(54-5))는, 부호화 스트림을 복호해서 출력하는 화상 처리 장치로서, 상기 부호화 스트림을 구성하는 각 프레임의 소정의 영역을 복호화하는 복수의 복호화 수단(예를 들면, 도 7의 #1 복호화 칩(73)과 #2 복호화 칩(76), 도 21의 #1 복호화 칩(203)과 #2 복호화 칩(205)과 #3 복호화 칩(207), 도 24의 #1 복호화 칩(301)과 #2 복호화 칩(302), 도 25의 #1 복호화 칩(352)과 #2 복호화 칩(353), 도 28의 #1 복호화 칩(382)과 #2 복호화 칩(383))과, 복수의 상기 복호화 수단에 있어서의 각각의 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터의 공급을 받아서 합성하고, 복호 화상 데이터를 출력하는 출력 수단(예를 들면, 도 7, 도 24, 도 25,또는, 도 28의 선택기(79), 또는, 도 21의 선택기(209)를 구비하고, 복수의 상기 복호화 수단은, 자기 자신의 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 상기 복호화 수단의 복호화 처리에 필요한 픽셀 데이터(예를 들면, 도 10 등에 있어서 α 또는 β로 나타난 영역의 픽셀 데이터)를 다른 상기 복호화 수단에 공급하고, 다른 상기 복호화 수단의 복호화 처리의 결과로 얻은 픽셀 데이터 중, 자기 자신의 복호화 처리에 필요한 픽셀 데이터를 다른 상기 복호화 수단으로부터 취득하고, 자기 자신의 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터, 및 다른 상기 복호화 수단으로부터 취득한 픽셀 데이터를 참조함으로써 복호화 처리를 실행한다.
본 발명의 1측면의 화상 처리 장치는, 복수의 상기 복호화 수단의 각각의 복호화 처리의 결과 얻을 수 있은 픽셀 데이터, 또는 복수의 상기 복호화 수단의 각각의 복호화 처리에 필요한 픽셀 데이터를 일시 유지하는 복수의 픽셀 데이터 유지 수단(예를 들면, 도 7, 도 24, 도 25, 또는 도 28의 비디오 버퍼(75) 및 비디오 버퍼(78), 혹은 도 21의 제1 버퍼(204), 제2 버퍼(206), 및 제3 버퍼(208))을 상기 복수의 복호화 수단과 같은 갯수 만큼 더 구비할 수 있고, 상기 복호화 수단은, 상기 픽셀 데이터 유지 수단에 자기 자신의 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터, 및 다른 상기 복호화 수단으로부터 취득한 픽셀 데이터를 공급해서 유지시키고, 상기 픽셀 데이터 유지 수단에 유지되어 있는 자기 자신의 복호화 처리의 결과 얻을 수 있은 픽셀 데이터, 및 다른 상기 복호화 수단으로부터 취득한 픽셀 데이터를 참조함으로써 복호화 처리를 실행할 수 있다.
본 발명의 1측면의 화상 처리 장치는, 복수의 상기 복호화 수단의 처리를 제어하는 제어 수단(예를 들면, 도 7, 도 24의 제어기(71), 도 21의 제어기(201), 도 25의 제어기(351), 도 28의 제어기(381))을 더 구비할 수 있고, 상기제어 수단은, 상기 부호화 스트림을 구성하는 각각의 픽쳐의 픽쳐 타입을 검출할 수가 있으며, 상기 복호화 수단은, 상기 제어 수단에 의해 검출된 상기 픽쳐 타입에 기초해서 복호화 처리를 실행할 수 있다.
본 발명의 1측면의 화상 처리 장치는, 상기 부호화 스트림을 분할하는 스트림 분할 수단(예를 들면, 스트림 분할부(72) 또는 스트림 분할부(202))을 더 구비할 수 있고, 복수의 상기 복호화 수단은, 상기 스트림 분할 수단에 의해 분할된 상기 부호화 스트림을 구성하는 각 프레임의 소정의 영역을 각각 복호 할 수 있다.
복수의 상기 복호화 수단은, 다른 상기 복호화 수단의 복호화 처리에 필요한 픽셀 데이터(예를 들면, 도 10 등에 있어서 α 또는 β로 나타난 영역의 픽셀 데이터)을 우선해서 복호화할 수 있다.
본 발명의 1측면의 화상 처리 방법은, 부호화 스트림을 복호화해서 출력하는 화상 처리 장치(예를 들면, 도 7의 복호화 장치(54-1), 도 21의 복호화 장치(54-2), 도 24의 복호화 장치(54-3), 도 25의 복호화 장치(54-4), 도 28의 복호화 장치(54-5))의 화상 처리 방법이며, 본 발명의 1측면의 프로그램은, 부호화 스트림을 복호화해서 출력하는 처리를 컴퓨터에 실행시키기 위한 프로그램이며, 상기 부호화 스트림을 구성하는 각 프레임을, 복수의 복호부(예를 들면, 도 7의 #1 복호화 칩(73)과 #2 복호화 칩(76), 도 21의 #1 복호화 칩(203)과 #2 복호화 칩(205)과 #3 복호화 칩(207), 도 24의 #1 복호화 칩(301)과 #2 복호화 칩(302), 도 25의 #1 복호화 칩(352)과 #2 복호화 칩(353), 도 28의 #1 복호화 칩(382)과 #2 복호화 칩(383))를 이용해서 소정의 영역 마다 복호화하는 복호 스텝(예를 들면, 도 16의 스텝 S24, 스텝 S29, 스텝 S34 등의 처리)과, 복수의 상기 복호부에 있어서 실행되는 상기복호 스텝의 처리에 의해 얻을 수 있은 픽셀 데이터 중, 다른 상기 복호부에 있어서 실행되는 상기 복호 스텝의 복호화 처리에 필요한 픽셀 데이터(예를 들면, 도 10 등에 있어서 α 또는 β로 나타난 영역의 픽셀 데이터)를 다른 상기 복호부에 공급하는 픽셀 데이터 공급 스텝(예를 들면, 도 16의 스텝 S26, 스텝 S31 등의 처리)와, 다른 상기 복호부에 의한 상기 복호 스텝의 처리에 의해 얻을 수 있은 픽셀 데이터 중, 자기 자신의 복호화 처리에 필요한 픽셀 데이터를 다른 상기 복호부에서 취득하는 픽셀 데이터 취득 스텝(예를 들면, 도 16의 스텝 S27, 스텝 S32 등의 처리)과, 복수의 상기 복호부에 있어서 실행되는 상기복호 스텝의 처리에 의해 얻을 수 있은 픽셀 데이터의 공급을 받아서 합성하고, 복호 화상 데이터를 출력하는 출력 스텝(예를 들면, 도 15의 스텝 S6 등의 처리)를 포함하고, 상기 복호 스텝의 처리에서는, 프레임간 참조 부호화된 프레임의 상기 소정의 영역을 복호화할 경우, 자기 자신의 복호 스텝에 있어서의 처리의 결과 얻을 수 있은 픽셀 데이터, 및 상기 화상 데이터 취득 스텝의 처리에 의해 취득된 픽셀 데이터를 참조함으로써 복호화 처리를 실행한다.
이하, 도면을 참조하여, 본 발명의 실시 형태에 대해서 설명한다.
도 6은, 예를 들면, MPEG2 비디오 등의 방식에서 부호화된 부호화 스트림의 공급을 받고, 일시 기억한 후, 고속 재생하면서 복호 하는 시스템을 도시하는 블록도다.
부호화 장치(51)는, 비압축의 비디오 입력을 받고, 예를 들면, MPEG2 방식을 이용해서 부호화하고, 부호화 스트림을, 기록 재생 장치(52)에 공급한다.
기록 재생 장치(52)는, 공급된 부호화 스트림을, HDD(53)에 기록함과 동시에, HDD(53)에 기록되어 있는 부호화 스트림을 재생하고, 재생 스트림(부호화 스트림)을 복호화 장치(54)에 공급한다. 기록 재생 장치(52)는, HDD(53)에 기록되어 있는 부호화 스트림을, 1배속뿐만 아니라, 고속 재생을 포함하는 가변속으로 재생할 수 있다. 즉, 기록 재생 장치(52)로부터 복호화 장치(54)에 공급되는 스트림은 가변속 재생 스트림이다.
복호화 장치(54)는, 공급된 가변속 재생 스트림을 복호화하고, 복호화된 비디오 데이터를 출력한다. 복호화 장치(54)는, 공급된 가변속 재생 스트림(부호화 스트림)을, 복수의 복호화 칩을 이용하여 고속 재생할 수 있도록 이루어져 있다. 복호화 장치(54)의 상세한 구성에 대해서는 후술하지만, 이하에 기재되는 것 같이, 복수의 구성을 갖는 것이 가능하다.
도 7은, 복호화 장치(54)의 제１ 구성예인 복호화 장치(54-1)의 구성을 도시하는 블록도다. 여기에서는, 복호화 장치(54-1)는, MPEG2 방식으로 부호화된 부호화 스트림의 공급을 받고, 복호화해서 출력할 수 있도록 이루어져 있는 것으로서 설명한다.
복호화 장치(54-1)는, 제어기(71), 스트림 분할부(72), #1 복호화 칩(73), 스트림 버퍼(74), 비디오 버퍼(75), #2 복호화 칩(76), 스트림 버퍼(77), 비디오 버퍼(78), 및 선택기(79)로 구성되어 있다. 복호화 장치(54-1)에는, 3개 이상의 복호화 칩을 구비하도록 해도 좋지만, 여기에서는, #1 복호화 칩(73) 및 #2 복호화 칩(76)의 2개의 복호화 칩이 구비되어 있는 것으로서 설명한다.
제어기(71)는, 사용자의 조작 입력, 또는 외부의 장치로부터 공급되는 제어 신호, 또는 스트림 분할부(72)로부터 공급된 정보에 기초하여, 복호화 장치(54-1)의 동작을 제어하는 것이다.
스트림 분할부(72)는, 제어기(71)의 제어에 기초하여, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행하고, 부호화 스트림의 각각의 픽쳐를 복호화 칩의 개수분(여기서는 2개)으로 분할하여, #1 복호화 칩(73) 및 #2 복호화 칩(76)에 공급한다. 픽쳐의 분할의 방법은, 예를 들면, 도 8a에 도시된 바와 같이, 입력 스트림에 포함되는 픽쳐의 각각을 슬라이스를 단위로서 복호화 칩의 개수분(여기서는 2개)으로 분할하거나, 도 ８b에 도시된 바와 같이, 입력 스트림에 포함되는 픽쳐의 각각을 종으로 복호화 칩의 개수분 (여기서는 2개)으로 분할하거나, 도 ８c에 도시된 바와 같이, 입력 스트림에 포함되는 픽쳐의 각각을, 비스듬히 복호화 칩의 개수분(여기서는 2개)으로 분할하는(그러나, 예를 들면, 복호화 방식이 MPEG2 등일 경우에는, 세로나 비스듬한 분할은, 슬라이스 단위의 분할과 비교해서 곤란할 수도 있다) 등의 방법이 있다.
MPEG2 비디오 스트림에서, 슬라이스는 동일한 수평행에 위치하는 일련의 매크로 블록인 것으로 규정되고 있어, 각 슬라이스에 대한 수직 위치는, slice_start_code 내에 나타내져 있다. 따라서, 스트림 분할부(72)는, 예를 들면, 1매의 픽쳐를 슬라이스를 단위로서 복호화 칩의 개수분으로 분할할 때, 슬라이 스 스타트 코드를 기본으로 하고, 각 프레임을 분할할 수 있다.
또한, 스트림 분할부(72)는, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행한 결과로 얻은, 예를 들면, 픽쳐 타입 등의 정보를 제어기(71)에 공급한다.
또한, 스트림 분할부(72)는, 입력 스트림에 포함되는 픽쳐의 각각을 복호화 칩의 개수보다 많이 분할하고, 그 복수의 분할된 픽쳐를 구비되어 있는 복호화 칩의 개수로 나누어 공급하도록 해도 좋지만, 도 8에 도시한 바와 같이, 입력 스트림에 포함되는 픽쳐의 각각을 복호화 칩의 개수가 결정된(분리되지 않음) 복호화 단위로 분할하는 편이, 각각의 복호화 칩에 대해 복호화되는 영역 내의 다른 복호화 팁의 복호화에 대해 참조되는 화상 영역의 비율이 적게 되므로, 후술 하는 참조 부분의 픽셀의 복호화 칩간의 수수의 처리가 복잡하게 안 되기 때문에 매우 적합하다.
또한, 픽쳐의 분할의 방법은, 등분할이여도, 불등분한 분할이여도 좋다. 스트림 분할부(72)는, 예를 들면, 화상의 복잡함을 검출하는 기능을 갖추도록 하고, 픽쳐의 부분에 의해 화상의 복잡함이 현저하게 상이할 경우, 화상의 복잡함 (부호화 난이도)에 기초하여, 픽쳐의 분할 폭(도 8a 또는 도 8b의 ａ 및 b)을 결정할 수 있도록 해도 된다.
#1 복호화 칩(73)은, 스트림 입력 회로(91), 버퍼 제어 회로(92), 복호화 장치(93), 움직임 보상 회로(94), 버퍼 제어 회로(95), 칩간 인터페이스(I/F)(96), 및 표시 출력 회로(97)로 구성되며, 제어기(71)의 제어에 기초하du, 스트림 분할 부(72)에 의해 공급된 분할 후의 픽쳐를 복호화한다. 이때, #1 복호화 칩(73)은, #2 복호화 칩(76)의 복호화 처리의 참조 화상으로서 필요해질 가능성이 있는 영역의 픽셀 데이터를 #2 복호화 칩(76)에 공급하고, #2 복호화 칩(76)으로부터 공급되는 복호화된 픽셀 데이터를 비디오 버퍼(75)에 공급해서 기억시켜, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
스트림 버퍼(74)는, 예를 들면, DRAM 등으로 구성되어, #1 복호화 칩(73)에 공급된 부호화 스트림을 일시 보존한다. 비디오 버퍼(75)는, 예를 들면, DRAM 등으로 구성되어, #1 복호화 칩(73)에 있어서 복호화된 비디오 신호(픽셀 데이터)나, #2 복호화 칩(76)으로부터 공급된 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 일시 보존한다.
#2 복호화 칩(76)은, 스트림 입력 회로(111), 버퍼 제어 회로(112), 복호화 장치(113), 움직임 보상 회로(114), 버퍼 제어 회로(115), 칩간 인터페이스(I/F)(116), 및 표시 출력 회로(117)로 구성되며, 제어기(71)의 제어에 기초하여, 스트림 분할부(72)에 의해 공급된 분할 후의 픽쳐를 복호화한다. 이때, #2 복호화 칩(76)은, #1 복호화 칩(73)의 복호화 처리의 참조 화상으로서 필요해지는 영역의 픽셀 데이터를 #1 복호화 칩(73)에 공급함과 동시에, 복호화 칩(73)으로부터 공급되는 복호화된 픽셀 데이터를 비디오 버퍼(78)에 공급해서 기억시켜, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
스트림 버퍼(77)는, 예를 들면, DRAM 등으로 구성되어, #2 복호화 칩(76)에 공급된 부호화 스트림을 일시 보존한다. 비디오 버퍼(78)는, 예를 들면, DRAM 등 으로 구성되어, #2 복호화 칩(76)에 있어서 복호화된 비디오 신호(픽셀 데이터)나, #1 복호화 칩(73)으로부터 공급된 복호화된 비디오 신호(픽셀 데이터)의 공급을 받아, 일시 보존한다.
선택기(79)는, #1 복호화 칩(73) 및 #2 복호화 칩(76)으로부터, 복호화된 픽셀 데이터의 공급을 받고, 복호 비디오 데이터로서 출력한다.
또한, 복호화 장치(54-1)는, 필요에 따라, 드라이브(80)를 설치할 수 있다. 드라이브(80)는 제어기(71)와 접속되어, 장착되는 탈착형 매체(81)와 정보의 수수가 가능하도록 이루어져 있다.
다음으로, #1 복호화 칩(73)의 구성 및 동작에 대해서 설명한다.
스트림 입력 회로(91)는, 스트림 분할부(72)에 의해 분할된 부호화 스트림의 입력을 받고, 버퍼 제어 회로(92)에 공급한다. 버퍼 제어 회로(92)는, 도시하지 않은 클럭 발생 회로로부터 공급되는 기본 클럭을 따라, 입력된 부호화 스트림을 스트림 버퍼(74)에 입력한다. 또한, 스트림 버퍼(74)에 보존되어 있는 부호화 스트림을 판독하고, 복호화 장치(93)에 출력한다. 또한, 버퍼 제어 회로(92)는, 스트림 버퍼(74)에 먼저 기입된 데이터로부터 순서대로, 슬라이스를 단위로서 부호화 스트림을 판독하고, 복호화 장치(93)에 출력하도록 해도 좋고, 후술하는 바와 같이, 소정의 순서에서, 슬라이스를 단위로서 부호화 스트림을 판독하고, 복호화 장치(93)에 출력하도록 하여도 된다.
복호화 장치(93)는, 입력된 스트림을 MPEG 신택스에 기초해서 복호화하고, 움직임 보상 회로(94)에 공급한다. 구체적으로는, 복호화 장치(93)는, 슬라이스층 을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다.
움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있는지의 여부에 기초하여, 필요에 따라, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)로부터 복호화된 참조 픽셀 데이터를 판독해서 움직임 보상을 행하고, 픽셀 데이터를, 버퍼 제어 회로(95)에 공급한다.
구체적으로는, 복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하지 않고 있을 경우, 움직임 보상 회로(94)는 그 픽셀 데이터를, 버퍼 제어 회로(95)를 통해 비디오 버퍼(75)에 기입하고, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 다른 화상의 참조 데이터로 되는 경우에 대비한다.
복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있을 경우, 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)로부터 참조 픽셀 데이터를 판독한다. 그리고, 움직임 보상 회로(94)는, 판독한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 움직임 보상 회로(94)는, 움직임 보상을 행한 픽셀 데이터를, 버퍼 제어 회로(95)를 통해서 비디오 버퍼(75)에 기입하고, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 참조 데이터로 되는 경우를 대비한다.
버퍼 제어 회로(95)는, 도시하지 않은 클럭 발생 회로로부터 공급되는 기본 클럭을 따라, 움직임 보상 회로(94)로부터 입력된 픽셀 데이터를, 비디오 버퍼(75) 에 입력한다. 버퍼 제어 회로(95)는 칩간 인터페이스(96)를 통해서 #2 복호화 칩(76)으로부터 공급되는 픽셀 데이터를, 비디오 버퍼(75)에 입력한다. 버퍼 제어 회로(95)는 움직임 보상 회로(94)로부터 지정된 참조 픽셀 데이터를, 비디오 버퍼(75)에 보존되어 있는 픽셀 데이터로부터 판독하고, 움직임 보상 회로(94)에 공급한다. 또한, 버퍼 제어 회로(95)는 비디오 버퍼(75)에 보존되어 있는 픽셀 데이터를 판독하고, 표시 출력 회로(97)에 공급한다. 또한, 버퍼 제어 회로(95)는, 비디오 버퍼(75)에 보존되어 있는 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리의 참조 픽셀로서 이용되는 영역(움직임 벡터의 탐색 범위)의 픽셀 데이터를 판독하고, 칩간 인터페이스(96)를 통해, #2 복호화 칩(76)에 공급한다.
표시 출력 회로(97)는, 복호화된 픽셀 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)로부터 픽셀 데이터를 판독하고, 복호 비디오 데이터로서 출력한다.
또한, #2 복호화 칩(76)의 스트림 입력 회로(111) 및 표시 출력 회로(117)의 기능은, 기본적으로, #1 복호화 칩(73)의 스트림 입력 회로(91) 및 표시 출력 회로(97)와 동일해서, #2 복호화 칩(76)의 동작도, 기본적으로 #1 복호화 칩(73)와 동일하므로, 그 상세한 설명은 생략한다.
즉, 스트림 입력 회로(111)는, 부호화된 부호화 스트림의 입력을 받고, 버퍼 제어 회로(112)는, 입력된 부호화 스트림을 스트림 버퍼(77)에 입력함과 동시에, 스트림 버퍼(77)에 보존되어 있는 부호화 스트림을 판독하고, 복호화 장치(113)에 출력한다.
복호화 장치(113)는, 입력된 스트림을 MPEG 신택스에 기초해서 복호화하고, 움직임 보상 회로(114)에 공급한다. 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있는지의 여부에 기초하여, 필요에 따라, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)로부터 복호화된 참조 픽셀 데이터를 판독해서 움직임 보상을 행하고, 픽셀 데이터를 버퍼 제어 회로(115)에 공급한다.
복호화 장치(113)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있을 경우, 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)로부터 참조 픽셀 데이터를 판독한다. 그리고, 움직임 보상 회로(114)는, 판독한 참조 픽셀 데이터를 복호화 장치(113)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 움직임 보상 회로(114)는, 움직임 보상을 행한 픽셀 데이터를, 버퍼 제어 회로(115)를 통해서 비디오 버퍼(78)에 기입하고, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 참조 데이터로 되는 경우에 대비한다.
버퍼 제어 회로(115)는, 입력된 픽셀 데이터를 비디오 버퍼(78)에 입력함과 동시에, 칩간 인터페이스(116)를 통해서 #1 복호화 칩(73)으로부터 공급되는 픽셀 데이터를 비디오 버퍼(78)에 입력하거나, 비디오 버퍼(78)에 보존되어 있는 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리의 참조 픽셀로서 이용되는 영역(움직임 벡터의 탐색 범위)의 픽셀 데이터를 판독하고, 칩간 인터페이스(116)를 통해 #1 복호화 칩(73)에 공급하거나, 움직임 보상 회로(114)로부터 지정된 참조 픽셀 데이 터를 비디오 버퍼(78)에 보존되어 있는 픽셀 데이터로부터 판독하여 움직임 보상 회로(114)에 공급하거나, 비디오 버퍼(78)에 보존되어 있는 픽셀 데이터 중, 출력되는 데이터를 판독해서 표시 출력 회로(117)에 공급한다. 표시 출력 회로(117)는 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)로부터 픽셀 데이터를 판독하고, 복호 비디오 데이터로서 출력한다.
그리고, #1 복호화 칩(73)의 칩간 인터페이스(96)와 #2 복호화 칩(76)의 칩간 인터페이스(116)와의 데이터의 수수는, 칩간 인터페이스(96)로부터 칩간 인터페이스(116)에 데이터를 공급하고, 예를 들면, 데이버 버스 등의 인터페이스로, 칩간 인터페이스(116)로부터 칩간 인터페이스(96)에 데이터를 공급하며, 예를 들면, 데이터 버스 등의 인터페이스와 각각 독립한 인터페이스(전용선)로서, 다른 데이터의 수수에 이용되지 않도록 이루어져 있으면 매우 적합하다.
복호화 칩간을 접속하는 인터페이스, 즉, 칩간 인터페이스(96)로부터 칩간 인터페이스(116)에 데이터를 공급하는 인터페이스와, 칩간 인터페이스(116)로부터 칩간 인터페이스(96)에 데이터를 공급하는 인터페이스가, 각각 독립하고 있는(데이터 버스 등의 인터페이스를 공유하지 않고 있는) 경우, 버퍼 제어 회로(95)에 의해 비디오 버퍼(75)로부터 판독된 픽셀 데이터는, 역방향의(즉, 칩간 인터페이스(116)로부터 칩간 인터페이스(96)에의) 데이터의 공급에 관계 없이, 칩간 인터페이스(96)로부터 칩간 인터페이스(116)로 송출가능해서, 버퍼 제어 회로(115)에 의해 비디오 버퍼(78)로부터 판독된 픽셀 데이터는, 역방향의(즉, 칩간 인터페이스(96)로부터 칩간 인터페이스(116)로의) 데이터의 공급에 관계 없이, 칩간 인터페이 스(116)로부터 칩간 인터페이스(96)로 송출가능하다. 즉, 이러한 구성에서는, 데이터의 수수에 수반하는 복잡한 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어 등을 필요로 하지 않고, 데이터의 전송 속도도, 데이터 버스 등의 인터페이스를 공유할 경우 등과 비교하여, 저속화하는 것이 가능하게 된다.
구체적으로는, 데이터 버스 등의 인터페이스를 공유하고 있을 경우, 인터페이스가 다른 데이터의 수수에 이용되고 있을 경우의 대기 시간이 필요해질 뿐만아니라, 다른 복호화 칩에 데이터를 송출하기 전에, 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어 등을 행하기 위한 제어 신호 등을 복호화 칩간에 수수하고, 수수한 제어 신호에 기초하여, 데이터의 수수의 각종 설정을 행하지 않으면 안되기 때문, 이것들의 처리를 위한 시간이 필요하게 된다. 이에 대하여, 데이터 버스 등의 인터페이스를 공유하지 않고 있을 경우, 다른 데이터의 수수 때문에 대기 시간이 발생하지 않을 뿐만 아니라, 데이터의 송출 전의 처리가 필요없기 때문에, 동량의 데이터를 동일한 시간으로 다른 복호화 칩에 송출하는데도, 데이터 버스 등의 인터페이스를 공유할 경우 등과 비교해, 데이터의 전송 속도를 저속화하는 것이 가능하게 된다.
또한, 칩간 인터페이스(96)와 칩간 인터페이스(116)를 연결하는 인터페이스는, 예를 들면, #1 복호화 칩(73)과 #2 복호화 칩(76)이 실장되어 있는 기판상에서, 각각의 칩의 입출력 단자를 패턴 접속하면 되기 때문에, 각각의 패턴을 독립해서 준비해도, 그 때문에 필요한 하드웨어의 실장상의 비용은 매우 저렴하다.
다음으로, 도 9 및 도 14를 이용하여, #1 복호화 칩(73)과 #2 복호화 칩(76)의 복호화된 픽셀 데이터의 수수에 대해서 설명한다.
스트림 분할부(72)는, 공급된 부호화 스트림의 각각의 프레임을, 예를 들면, 슬라이스를 기준으로서 2개로 분할하고, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에 공급한다. 이때, 프레임을 세분화하지 않고, 연속한 2개의 영역에 프레임이 분할되도록 하면, B 픽쳐 또는 B 픽쳐의 복호화 시에 참조 픽셀로서 필요한 픽셀 영역 중, #2 복호화 칩(76)에 있어서 복호화되는 픽셀의 영역 부분이 적어지기 때무네 적합하다.
복호화 장치(54)에 공급되는 압축 부호화된 스트림 데이터(부호화 스트림) 중, I 픽쳐는 프레임 내 부호화(참조 화상을 갖지 않음)되어 있어, P 픽쳐 또는 B 픽쳐는, 참조 화상(P 픽쳐를 인코드하는 경우에는, 직전의 I 픽쳐 또는 P 픽쳐이며, B 픽쳐를 인코드하는 경우에는, 전후의 I 픽쳐 또는 B 픽쳐다)의 대응하는 매크로 블록의 위치를 기준으로 한 소정의 영역 내에서 매크로 블록의 오차를 최소로 하는 참조 블록이 탐색되고, 원래의 매크로 블록과 참조 매크로 블록의 위치의 차이인 움직임 벡터가 요청되어, 움직임 벡터와 차분에 의해, 화상이 표현되고 다.
MPEG을 적용한 부호화 처리에서는, 일반적으로, 매크로 블록으로서, 16×16 픽셀 단위의 사각형 블록이 이용되고 있다. 또한, 본 발명을 적용한 복호화 장치(54)는 MPEG 이외의 프레임간 예측을 적용한 부호화 스트림의 복호화 처리를 행할 수 있도록 해도 좋고, 움직임 보상의 기준 영역의 크기는 예외로 한다. 움직임 보상의 기준 영역은, 예를 들면, H.264와 같이, 16×16, 16×8, 8×16, 8×8, 8× 4, 4×8, 4×4로부터 선택 가능하도록 설정하여도 된다. 또한, 움직임 보상의 기준 영역을 블록 단위가 아니라, 다른 형상으로 하는 것도 가능하다. 또한, 매크로 블록의 참조 이전의 화상 데이터(참조 화상)의 크기는, 반픽셀 레벨의 움직임 벡터를 취하는 것부터, 예를 들면, 16×16, 17×16, 16×17, 17×17, 16×8, 16×9, 17×9, 17×8등의 복수의 값을 취한다.
#1 복호화 칩(73) 또는 #2 복호화 칩(76)에서, P 픽쳐 또는 B 픽쳐에 포함되는 소정의 매크로 블록이 복호화될 경우, 미리 복호화되어 있는 참조 화상의 매크로 블록의 탐색 범위의 정보가 이용된다. 그러나, 복호화 대상의 매크로 블록이 #1 복호화 칩(73)에서 복호 하는 화상 영역과 #2 복호화 칩(76)에서 복호 하는 화상 영역의 경계 부분에 가까울 경우, 그 참조 화상으로서 필요한 움직임 벡터의 탐색 범위 중의 일부는, 다른 쪽의 복호화 칩에 있어서 복호화되는 화상 영역에 포함되어 버린다. 구체적으로는, 도 9에 도시된 바와 같이, #2 복호화 칩(76)에 있어서 P 픽쳐 또는 B 픽쳐를 복호화할 경우, #2 복호화 칩(76)에서 복호화되는 화상 영역(도면에서, 수직 방향의 화상 범위가 b로 나타난 영역) 중의 #1 복호화 칩(73)에서 복호 되는 화상 영역에 가까운 부분의 매크로 블록에 대응하는 탐색 영역의 일부는, #1 복호화 칩(73)에서 복호화되는 화상 영역(도면에서, 수직 방향의 화상 범위가 a로 나타난 영역)에 포함되어버린다.
따라서, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에 있어서 필요한 움직임 벡터의 탐색 범위를 모두 탐색 가능과 하기 위해, #1 복호화 칩(73)과 #2 복호화 칩(76)에 있어서 복호화된 I 픽쳐 및 P 픽쳐 중, 다른 쪽의 복호화 처리에 있어 서 움직임 벡터의 탐색 범위가 되는 가능성이 있는 영역의 데이터를, 미리 다른 쪽의 복호화 칩에 공급하는 것으로 한다.
즉, 도 10에 도시된 바와 같이, #1 복호화 칩(73)에 있어서 복호화된 I 픽쳐 및 P 픽쳐에 있어서, 도면 중, 수직 방향의 화상 범위가 a로 나타나는 #1 복호화 칩(73)으로 복호 되는 화상 영역 중, 수직 방향의 화상 범위가 α로 나타난 영역(#2 복호화 칩(76)으로 복호 되는 화상 영역에 가까운 화상 영역)의 데이터가 #2 복호화 칩(76)에 공급되어서, 수직 방향의 화상 범위가 b로 나타난 #2 복호화 칩(76)으로 복호화되는 화상 영역과 함께, 비디오 버퍼(78)에서, 축적 비디오 데이터로서 보존된다. 또한, #2 복호화 칩(76)에 있어서 복호화된I 픽쳐 및 P 픽쳐에서, 도면 중, 수직 방향의 화상 범위가 b로 나타난 #2 복호화 칩(76)으로 복호화되는 화상 영역 중, 수직 방향의 화상 범위가 β로 나타나는 영역(#1 복호화 칩(73)으로 복호 되는 화상 영역에 가까은 화상 영역)의 데이터가 #1 복호화 칩(73)에 공급되어서, 수직 방향의 화상 범위가 a로 나타나는 #1 복호화 칩(73)으로 복호화되는 화상 영역과 함께, 비디오 버퍼(75)에 축적 비디오 데이터로서 보존된다.
도 10에 나타낸 α 및 β의 범위는, 전술한 바와 같이, 다른 쪽의 복호화 처리에 있어서 움직임 벡터의 탐색 범위가 되는 가능성이 있는 영역의 데이터다. 움직임 보상에 있어서의 움직임 벡터의 탐색 범위는, MPEG 규정에 의해, 수평 방향 1920 픽셀, 수직 1080 라인의 인터레이스(interlace) 방식의 프레임 데이터로서, 수평 방향으로 ±1920 픽셀(즉, 최대 화폭), 수직 방향으로 128 라인이다라고 규정되어 있다. 즉, 복호화 장치(54)에 있어서 복호되는 부호화 스트림이 MPEG 규정에 의해 부호화된 수평 방향 1920 픽셀, 수직 1080라인의 인터레이스 방식의 프레임 데이터일 경우, 도 10에 있어서 α, β로 나타나 있고, 다른 쪽의 복호화 칩에 공급되는(복사되는) 화상 영역의 라인 폭은, 128 라인이 된다. 이것은, MPEG 규정 ISO/IEC 13818-2 표 8-8에 의해 「레벨에 대한 파라미터 제약」이라고 규정되어 있다. 또한, 각각의 픽쳐 마다, f_code로서 나타내져 있으므로, 수직 방향의 f_code에서 규정되는 라인 분을 참고로서, α, β을 결정해도 된다.
픽쳐마다의 복호화 처리와, #1 복호화 칩(73)과 #2 복호화 칩(76)의 복호화 처리 및 복호화된 픽셀 데이터의 수수의 구체예에 대해서, 도 11 및 도 14를 이용하여 설명한다. 여기에서는, 각각의 픽쳐 중, #1 복호화 칩(73)으로 복호화되는 화상 영역을 제1 영역, #2 복호화 칩(76)로 복호화되는 화상 영역에서 복호화되는 화상 영역을 제2 영역이라고 칭하는 것으로 한다.
우선, 도 11에 도시된 바와 같이, 제1 영역과 제2 영역으로 분할된 I 픽쳐가, #1 복호화 칩(73)과 #2 복호화 칩(76)에 각각 공급된다. 복호화 칩(73)의 복호화 장치(93)는, 버퍼 제어 회로(92)를 통해서 공급된 I 픽쳐의 제1 영역에 포함되는 각 슬라이스를 복호화한다. 버퍼 제어 회로(95)는, 복호화된 I 픽쳐의 제1 영역의 픽셀 데이터를, 비디오 버퍼(75)에 공급해서 보존시킴과 동시에, 복호화된 I 픽쳐의 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 α로 나타내진 영역)의 픽셀 데이터를 칩간 인터페이스(96)에 공급한다. 칩간 인터페이스(96)는, 공급된 픽셀 데이터를, #2 복호화 칩(76)의 칩간 인터페이 스(116)에 공급한다.
한편, #2 복호화 칩(76)의 복호화 장치(113)는, 버퍼 제어 회로(112)를 통해서 공급된 I 픽쳐의 제2 영역에 포함되는 각 슬라이스를 복호화한다. 버퍼 제어 회로(115)는, 복호화된 I 픽쳐의 제2 영역의 픽셀 데이터를, 비디오 버퍼(78)에 공급해서 보존시킴킴과 동시에, 복호화된 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타내진 영역)의 픽셀 데이터를 칩간 인터페이스(116)에 공급한다. 칩간 인터페이스(116)는, 공급된 픽셀 데이터를, #1 복호화 칩(73)의 칩간 인터페이스(96)에 공급한다.
#2 복호화 칩(76)의 칩간 인터페이스(116)는, #1 복호화 칩(73)의 칩간 인터페이스(96)로부터 공급된 픽셀 데이터, 즉, I 픽쳐의 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 α로 나타내진 영역)의 픽셀 데이터를, 버퍼 제어 회로(115)에 공급한다. 버퍼 제어 회로(115)는, 공급된 픽셀 데이터를 비디오 버퍼(78)에 공급한다. 또한, #1 복호화 칩(73)의 칩간 인터페이스(96)는, #2 복호화 칩(76)의 칩간 인터페이스(116)로부터 공급된 픽셀 데이터, 즉, I 픽쳐의 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타내진 영역)의 픽셀 데이터를, 버퍼 제어 회로(95)에 공급한다. 버퍼 제어 회로(95)는, 공급된 픽셀 데이터를 비디오 버퍼(75)에 공급한다.
즉, 비디오 버퍼(75)에는, I 픽쳐의 제1 영역의 픽셀 데이터와, 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타난 영역)의 픽셀 데이터가 보존되어, 비디오 버퍼(78)에는, I 픽쳐의 제2 영역의 픽셀 데이터와, 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 복호화한다)의 픽셀 데이터가 보존된다.
그리고, 비디오 버퍼(75)에 보존된 픽셀 데이터 중, I 픽쳐의 제1 영역의 픽셀 데이터는, 버퍼 제어 회로(95)에 의해 판독되고, 표시 출력 회로(97)를 통해서 선택기(79)에 공급되어서 출력된다. 또한, 비디오 버퍼(78)에 보존된 픽셀 데이터 중, I 픽쳐의 제2 영역의 픽셀 데이터는, 버퍼 제어 회로(115)에 의해 판독되고, 표시 출력 회로(117)을 통해서 선택기(79)에 공급되어서 출력된다.
그리고, P 픽쳐가 복호화될 경우, 비디오 버퍼(75)에 보존되어 있는, I 픽쳐의 제1 영역의 픽셀 데이터와, 제2 영역의 픽셀 데이터 중 #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역의 픽셀 데이터가, 버퍼 제어 회로(95)에 판독되고, 움직임 보상 회로(94)에 의한 움직임 보상 처리에 이용된다. 또한, 비디오 버퍼(78)에 보존되어 있는, I 픽쳐의 제2 영역의 픽셀 데이터와, 제1 영역의 픽셀 데이터 중 #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역의 픽셀 데이터가, 버퍼 제어 회로(115)에 판독되고, 움직임 보상 회로(114)에 의한 움직임 보상 처리에 이용된다. 즉, 도 12에 도시된 바와 같이, #1 복호화 칩(73)으로 복호화되는 P 픽쳐의 제1 영역에 포함되는 각 매크로 블록의 움직임 탐색 범위는, I 픽쳐의 제1 영역과, 제2 영역의 픽셀 데이터 중 #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역에 대응하고, #2 복호화 칩(76)으로 복호화되는 P 픽쳐의 제2 영역에 포함되는 각 매크로 블록의 움직임 탐색 범위는, I 픽쳐의 제2 영역과, 제1 영역의 픽셀 데이터 중 #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역에 대응한다.
#1 복호화 칩(73)의 버퍼 제어 회로(95)는, 복호화된 P 픽쳐의 제1 영역의 픽셀 데이터를, 비디오 버퍼(75)에 공급해서 보존시킴과 동시에, 복호화된 B 픽쳐의 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 복호화됨)의 픽셀 데이터를 칩간 인터페이스(96)에 공급한다. 칩간 인터페이스(96)는, 공급된 픽셀 데이터를, #2 복호화 칩(76)의 칩간 인터페이스(116)에 공급한다.
또한, #2 복호화 칩(76)의 버퍼 제어 회로(115)는, 복호화된 P 픽쳐의 제2 영역의 픽셀 데이터를, 비디오 버퍼(78)에 공급해서 보존시킴과 동시에, 복호화된 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타난 영역)의 픽셀 데이터를 칩간 인터페이스(116)에 공급한다. 칩간 인터페이스(116)는, 공급된 픽셀 데이터를, #1 복호화 칩(73)의 칩간 인터페이스(96)에 공급한다.
#2 복호화 칩(76)의 칩간 인터페이스(116)는, #1 복호화 칩(73)의 칩간 인터페이스(96)로부터 공급된 픽셀 데이터, 즉, P 픽쳐의 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 복호화한다)의 픽셀 데이터를, 버퍼 제어 회로(115)에 공급한다. 버퍼 제어 회로(115)는, 공급된 픽셀 데이터를 비디오 버퍼(78)에 공급한다. 또한, #1 복호화 칩(73)의 칩간 인터페이스(96)는, #2 복호화 칩(76)의 칩간 인터페이스(116)로부터 공급된 픽셀 데이터, 즉, P 픽쳐의 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타난 영역)의 픽셀 데이터를, 버퍼 제어 회로(95)에 공급한다. 버퍼 제어 회로(95)는, 공급된 픽셀 데이터를 비디오 버퍼(75)에 공급한다.
즉, 도 13에 도시된 바와 같이, 비디오 버퍼(75)에는, P 픽쳐의 제1 영역의 픽셀 데이터와, 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타난 영역)의 픽셀 데이터가 보존되어, 비디오 버퍼(78)에는, P 픽쳐의 제2 영역의 픽셀 데이터와, 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 복호화됨)의 픽셀 데이터가 보존된다.
그리고, B 픽쳐가 복호화될 경우, 비디오 버퍼(75)에 보존되어 있는, 복호화되는 B 픽쳐의 전후의 I 또는 P 픽쳐에 있어서의 제1 영역의 픽셀 데이터, 및 제2 영역의 픽셀 데이터 중 #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역의 픽셀 데이터가, 버퍼 제어 회로(95)에 판독되고, 움직임 보상 회로(94)에 의한 움직임 보상 처리에 이용된다. 또한, 비디오 버퍼(78)에 보존되어 있는, 복호화되는 B 픽쳐의 전후의 I 또는 P 픽쳐에 있어서의 제2 영역의 픽셀 데이터, 및 제1 영역의 픽셀 데이터 중 #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역의 픽셀 데이터가, 버퍼 제어 회로(115)에 판독되고, 움직임 보상 회로(114)에 의한 움직임 보상 처리에 이용된다. 즉, 도 14에 도시된 바와 같이, #1 복호화 칩(73)으로 복호화되는 B 픽쳐의 제1 영역에 포함되는 각 매크로 블록의 움직임 탐색 범위는, 그 전후의 I 또는 P 픽쳐의 제1 영역과, 제2 영역의 픽셀 데이터 중 #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역에 대응하고, #2 복호화 칩(76)에서 복호화되는 B 픽쳐의 제2 영역에 포함되는 각 매크로 블록의 움직임 탐색 범위는, 그 전후의 I 또는 P 픽쳐의 제2 영역과, 제1 영역의 픽셀 데이터 중 #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역에 대응한다.
#1 복호화 칩(73)의 버퍼 제어 회로(95)는, 복호화된 B 픽쳐의 제1 영역의 픽셀 데이터를, 비디오 버퍼(75)에 공급해서 보존시킨다. 픽쳐는 다른 픽쳐의 참조 화상으로서 이용되지 않기 때문에, #1 복호화 칩(73)에 있어서 복호화된 B 픽쳐는 어느 쪽의 영역도 #2 복호화 칩(76)에 공급되지 않아도 된다.
또한, #2 복호화 칩(76)의 버퍼 제어 회로(115)는, 복호화된 B 픽쳐의 제2 영역의 픽셀 데이터를, 비디오 버퍼(78)에 공급해서 보존시킨다. 픽쳐는 다른 픽쳐의 참조 화상으로서 이용되지 않기 위해서 , #2 복호화 칩(76)에 있어서 복호화된 B 픽쳐는 어느 쪽의 영역도 #1 복호화 칩(73)에 공급되지 않아도 된다.
이와 같이 하여, I 또는 P 픽쳐가 복호화된 후, 다른 복호화 칩의 P 또는 B 픽쳐의 복호화 시에 참조 픽셀로서 이용되는 영역의 픽셀 데이터가 다른 복호화 칩에 공급되어서, 비디오 버퍼에 복사되므로, 1프레임이 2개로 분할되어서 다른 복호화 칩에서 각각 복호화될 때에, P 또는 B 픽쳐의 복호화 시에 참조 픽셀로서 이용되는 영역의 픽셀 데이터가, 미리, 비디오 버퍼에 축적되어서 이용가능하게 된다.
다음으로, 도 15의 플로우차트를 참조하고, 도 7을 이용하여 설명한 복호화 장치(54-1)에 있어서 실행되는 복호화 처리 1에 대해서 설명한다.
스텝 S1에서, 스트림 분할부(72)는 스트림 데이터의 공급을 받는다.
스텝 S2에서, 제어기(71)는 공급된 프레임의 픽쳐 타입을 검출하고, #1 복호화 칩(73) 및 #2 복호화 칩(76)의 각각에 통지하기 위한 제어 신호를 공급한다.
스텝 S3에서, 스트림 분할부(72)는 제어기(71)의 제어에 기초해서 공급된 프레임을 분할하고, #1 복호화 칩(73) 및 #2 복호화 칩(76)에 각각 공급한다.
스텝 S4에서, 도 16을 이용해서 후술하는 분할 프레임 복호화 처리 1이 실행된다.
스텝 S5에서, #1 복호화 칩(73)의 표시 출력 회로(97)는 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)에 버퍼링 되어 있 는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(93)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 a로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다. 또한, #2 복호화 칩(76)의 표시 출력 회로(117)는 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)에 버퍼링 되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(113)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 b로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다.
스텝 S6에서, 선택기(79)는 #1 복호화 칩(73) 및 #2 복호화 칩(76)으로부터 복호화된 분할 프레임의 화상 데이터의 공급을 받고, 분할되어 있는 화상 데이터가 합성되어서 1프레임으로서 표시되도록 출력하고, 처리가 종료된다.
이러한 처리에 의해, 도 7을 이용하여 설명한 복호화 장치(54-1)는, #1 복호화 칩(73) 및 #2 복호화 칩(76)을 이용해서 1프레임을 분할해서 복호화할 수 있다. 예를 들면, #1 복호화 칩(73)의 복호화 장치(93) 및 #2 복호화 칩(76)의 복호화 장치(113)가 각각 1배속에 대응하는 복호화 처리 속도를 갖고, 스트림 분할부(72)가 #1 복호화 칩(73) 및 #2 복호화 칩(76)에 스트림 데이터의 1프레임을 각각의 부호화 난이도가 2등분으로 되도록 분할해서 공급하고 있을 경우, 도 7을 이용하여 설명한 복호화 장치(54-1)는, 2배속의 복호화 처리가 가능하게 된다.
또한, 이러한 처리에 의해, 2배속으로 복호화 처리가 가능하게 될 뿐만 아니 라, 동등한 고속 복호 성능에서는, 회로 규모를 삭감(1개의 복호화 칩의 처리 능력을 내린다) 일이 가능하게 된다. 또한, 1개의 복호화 칩에서는 대응할 수 없는 프레임 주파수의 높은 부호화 스트림이여도, 복수의 복호화 칩을 이용함으로써 복호화하는 것이 가능하게 된다. 구체적으로는, 예를 들면, 1개의 복호화 칩의 처리 능력이 1920×1080/30P 상당의 복호화 칩을 2개 이용함으로써, 1920×1080/60P의 부호화 스트림의 복호화가 가능해지고, 1개의 복호화 칩의 처리 능력이 1920×1080/60i상당의 복호화 칩을 2개 이용함으로써, 1920×1080/60P의 부호화 스트림을 복호 하는 것이 가능해지고, 1개의 복호화 칩의 처리 능력이 1920×1080/60i상당의 복호화 칩을 2개 이용함으로써, 1920×1080/120i의 부호화 스트림을 복호 하는 것이 가능하게 된다.
또한, 고속의 복호화 처리가 가능해지고, 복수의 복호화 칩이 1프레임을 분할해서 복호화함으로써, 원하는 픽쳐로부터 재생을 개시시키는 것 같을 경우, 재생 개시 점의 픽쳐를 복호화하기 위해 필요한 참조 화상이 복수매 존재하는 것 같을 때라도, 고속으로 처리를 행할 수 있으므로, 고속두출(高速頭出)하는 탐색 재생이 실현 가능하게 된다.
다음으로, 도 16의 플로우차트를 참조하고, 도 15의 스텝 S4에 있어서 실행되는 분할 프레임 복호화 처리 1에 대해서 설명한다. 분할 프레임 복호화 처리 1은, #1 복호화 칩(73) 및 #2 복호화 칩(76)의 각각에서, 병행하여 실행된다.
스텝 S21에서, #1 복호화 칩(73)의 스트림 입력 회로(91)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 버퍼 제어 회로(92)에 공급한다. 버 퍼 제어 회로(92)는 공급된 데이터를 스트림 버퍼(74)에 버퍼링한다. 또한, #2 복호화 칩(76)의 스트림 입력 회로(111)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 버퍼 제어 회로(112)에 공급한다. 버퍼 제어 회로(112)는 공급된 데이터를 스트림 버퍼(77)에 버퍼링한다.
스텝 S22에서, 버퍼 제어 회로(92)는 스트림 버퍼(74)에 버퍼링된 데이터를 판독해서 복호화 장치(93)에 공급한다. 또한, 버퍼 제어 회로(112)는 스트림 버퍼(77)에 버퍼링된 데이터를 판독해서 복호화 장치(113)에 공급한다.
스텝 S23에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(71)로부터 공급되는 제어 신호에 기초하여, 공급된 것이 I 픽쳐 인지의 여부를 판단한다. 스텝 S23에서, 공급된 것은 I 픽쳐는 아니라고 판단되었을 경우, 처리는 후술하는 스텝 S28으로 간다.
스텝 S23에서, 공급된 것은 I 픽쳐라고 판단되었을 경우, 스텝 S24에서, 복호화 장치(93) 및 복호화 장치(113)는 공급된 각각의 부호화 데이터에 포함되는 매크로 블록을 복호화한다.
스텝 S25에서, 버퍼 제어 회로(95)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 11I의 I 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)을, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(75)에 공급한다. 또한, 버퍼 제어 회로(115)는, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 11의 I 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(78)에 공급 한다.
스텝 S26에서, 버퍼 제어 회로(95)는 복호화 장치(93)로부터 공급된 복호화된 데이터 중, #2 복호화 칩(76)의 복호화 처리에 이용하기 위해서, #2 복호화 칩(76)에 복사하는 부분(즉, 도 10 중, 수직 방향의 화상 범위가 α로 나타난 영역)의 데이터를 칩간 인터페이스(96)에 공급한다. 칩간 인터페이스(96)는 공급된 복사 부분의 픽셀 데이터를, #2 복호화 칩(76)의 칩간 인터페이스(116)에 공급한다. 또한, 버퍼 제어 회로(115)는 복호화 장치(113)로부터 공급된 복호화된 데이터 중, #1 복호화 칩(73)의 복호화 처리에 이용하기 위해서, #1 복호화 칩(73)에 복사하는 부분 (즉, 도 10 중, 수직 방향의 화상 범위가 β로 나타난 영역)의 데이터를 칩간 인터페이스(116)에 공급한다. 칩간 인터페이스(116)는, 공급된 복사 부분의 픽셀 데이터를, #1 복호화 칩(73)의 칩간 인터페이스(96)에 공급한다.
이때, 복호화 칩간을 접속하는 인터페이스, 즉, 칩간 인터페이스(96)로부터 칩간 인터페이스(116)에 데이터를 공급하는 인터페이스와, 칩간 인터페이스(116)로부터 칩간 인터페이스(96)에 데이터를 공급하는 인터페이스가, 각각 독립하고 있으면(데이터 버스 등의 인터페이스를 공유하지 않고 있으면), 데이터의 수수에 수반하는 복잡한 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어 등을 필요로 하지 않고, 데이터의 전송 속도도, 데이터 버스 등의 인터페이스를 공유할 경우 등에 비교해, 저속화하는 것이 가능하게 된다.
또한, 칩간 인터페이스(96)와 칩간 인터페이스(116)를 연결하는 인터페이스는, 예를 들면, #1 복호화 칩(73)과 #2 복호화 칩(76)이 실장되어 있는 기판 상에 서, 각각의 칩의 입출력 단자를 패턴 접속하면 되는 때문에, 각각의 인터페이스를 독립해서 준비해도, 그 때문에 필요해지는 하드웨어의 실장상의 코스트는 매우 저렴하다.
스텝 S27에서, #1 복호화 칩(73)의 칩간 인터페이스(96)는, #2 복호화 칩(76)으로부터 공급된 픽셀 데이터를 버퍼 제어 회로(95)에 공급한다. 버퍼 제어 회로(95)는 공급된 픽셀 데이터를 비디오 버퍼(75)에 공급한다. 또한, 복호화 칩(76)의 칩간 인터페이스(116)는, #1 복호화 칩(73)으로부터 공급된 픽셀 데이터를 버퍼 제어 회로(115)에 공급한다. 버퍼 제어 회로(115)는, 공급된 픽셀 데이터를 비디오 버퍼(78)에 공급한다. 즉, 도 11을 이용하여 설명한 것과 같이, 비디오 버퍼(75)에는, I 픽쳐의 제1 영역의 픽셀 데이터와, 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타난 영역)의 픽셀 데이터가 보존되어, 비디오 버퍼(78)에는, I 픽쳐의 제2 영역의 픽셀 데이터와, 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 복호화됨)의 픽셀 데이터가 보존되어, 처리는, 도 15의 스텝 S4에 되돌아가고, 스텝 S5로 간다.
스텝 S23에서, 공급된 것은 I 픽쳐가 아니라고 판단되었을 경우, 스텝 S28에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(71)로부터 공급되는 제어 신호에 기초하여, 공급된 것이 P 픽쳐인지의 여부를 판단한다. 스텝 S28에서, 공급된 것은 P 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S33으로 간 다.
스텝 S28에서, 공급된 것이 P 픽쳐라고 판단되었을 경우, 스텝 S29에서, 복호화 장치(93) 및 복호화 장치(113)는, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록을 복호화한다. 구체적으로는, P 픽쳐에 포함되는 매크로 블록은, 움직임 보상을 사용하고 있으므로, 복호화 장치(93)는 슬라이스층을 매크로 블록 로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다. 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 비디오 버퍼(75)에는, 스텝 S27 또는 후술하는 스텝 S32의 처리에 의해, 분할된 P 픽쳐의 복호화에 필요한 참조 화상이, 전픽셀축적(全畵素蓄積)되어 있다. 또한, 복호화 장치(113)는, 슬라이스층을 매크로 블록 로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(114)에 출력한다. 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(113)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다.비디오 버퍼(78)에는, 스텝 S27 또는 후술하는 스텝 S32의 처리에 의해, 분할된 P 픽쳐의 복호화에 필요한 참조 화상이, 전픽셀축적되어 있다.
스텝 S30에서, 버퍼 제어 회로(95)는 복호화 장치(93)로부터 복호화된 데이 터의 공급을 받고, 복호화된 픽셀 데이터(도 13의 P 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(75)에 공급한다. 또한, 버퍼 제어 회로(115)는 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 13의 P 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(78)에 공급한다.
스텝 S31에서, 버퍼 제어 회로(95)는, 복호화 장치(93)로부터 공급된 복호화된 데이터 중, #2 복호화 칩(76)의 복호화 처리에 이용하기 위해서, #2 복호화 칩(76)에 복사하는 부분(즉, 도 10 중, 수직 방향의 화상 범위가 α로 나타난 영역)의 데이터를 칩간 인터페이스(96)에 공급한다. 칩간 인터페이스(96)는, 공급된 복사 부분의 픽셀 데이터를, #2 복호화 칩(76)의 칩간 인터페이스(116)에 공급한다. 또한, 버퍼 제어 회로(115)는, 복호화 장치(113)로부터 공급된 복호화된 데이터 중, #1 복호화 칩(73)의 복호화 처리에 이용하기 위해서, #1 복호화 칩(73)에 복사하는 부분(즉, 도 10 중, 수직 방향의 화상 범위가 β로 나타난 영역)의 데이터를 칩간 인터페이스(116)에 공급한다. 칩간 인터페이스(116)는, 공급된 복사 부분의 픽셀 데이터를, #1 복호화 칩(73)의 칩간 인터페이스(96)에 공급한다.
스텝 S32에서, #1 복호화 칩(73)의 칩간 인터페이스(96)는, #2 복호화 칩(76)으로부터 공급된 픽셀 데이터를 버퍼 제어 회로(95)에 공급한다. 버퍼 제어 회로(95)는, 공급된 픽셀 데이터를 비디오 버퍼(75)에 공급한다. 또한, 복호화 칩(76)의 칩간 인터페이스(116)는, #1 복호화 칩(73)으로부터 공급된 픽셀 데이터를 버퍼 제어 회로(115)에 공급한다. 버퍼 제어 회로(115)는, 공급된 픽셀 데이터 를 비디오 버퍼(78)에 공급한다. 즉, 도 13을 이용하여 설명한 것과 같이, 비디오 버퍼(75)에는, P 픽쳐의 제1 영역의 픽셀 데이터와, 제2 영역의 픽셀 데이터 중, #1 복호화 칩(73)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 β로 나타난 영역)의 픽셀 데이터가 보존되어, 비디오 버퍼(78)에는, P 픽쳐의 제2 영역의 픽셀 데이터와, 제1 영역의 픽셀 데이터 중, #2 복호화 칩(76)의 복호화 처리에 있어서 움직임 벡터의 탐색 범위에 포함되는 영역(도 10에 있어서 수직 방향의 화상 범위가 복호화됨)의 픽셀 데이터가 보존되어, 처리는, 도 15의 스텝 S4에 되돌아가고, 스텝 S5로 간다.
스텝 S28에서, 공급된 것은 P 픽쳐가 아니라고 판단되었을 경우, 스텝 S33에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(71)로부터 공급되는 제어 신호에 기초하여, 공급된 것은 B 픽쳐 인지의 여부를 판단한다. 스텝 S33에서, 공급된 것은 B 픽쳐가 아니라고 판단되었을 경우, 처리는, 스텝 S23에 되돌아가고, 그 이후의 처리가 반복된다.
스텝 S33에서, 공급된 것은 B 픽쳐라고 판단되었을 경우, 스텝 S34에서, 복호화 장치(93) 및 복호화 장치(113)는, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록을 복호화한다. 구체적으로는, B 픽쳐에 포함되는 매크로 블록은, 움직임 보상을 사용하고 있으므로, 복호화 장치(93)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다. 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 비디오 버퍼(75)에는, 스텝 S27 또는 스텝 S32의 처리에 의해, 분할된 B 픽쳐의 복호화에 필요한 참조 화상이, 전픽셀축적되어 있다. 또한, 복호화 장치(113)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(114)에 출력한다. 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)로부터 참조 픽셀 데이터를 판독한다. 그리고, 판독한 참조 픽셀 데이터를, 복호화 장치(113)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 비디오 버퍼(78)에는, 스텝 S27 또는 스텝 S32의 처리에 의해, 분할된 B 픽쳐의 복호화에 필요한 참조 화상이, 전픽셀축적되어 있다.
스텝 S35에서, 버퍼 제어 회로(95)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 14의 B 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)를, 출력용의 화상으로서 비디오 버퍼(75)에 공급한다. 또한, 버퍼 제어 회로(115)는, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 14의 B 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 출력용의 화상으로서 비디오 버퍼(78)에 공급하고, 처리는, 도 15의 스텝 S4에 되돌아가고, 스텝 S5로 간다.
이러한 처리에 의해, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에서, 제어기(71)에 의해 검출된 픽쳐 타입에 기초한 복호화 처리가 실행된다. 또한, 이 때, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에서, 다른 쪽의 복호화 칩에 있어서 참조 화상으로서 이용되는 부분의 픽셀 데이터를, 다른 쪽의 복호화 칩에 공급함과 동시에, 다른 쪽의 복호화 칩으로부터 공급되는 참조 화상을 자기 자신이 참조가능한 비디오 버퍼에 공급해서 보존시켜, 참조 화상으로서 이용할 수 있다.
또한, 이상 설명한 처리에서는, I 픽쳐의 복호화의 종료 후에, P 또는 B픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩에 공급하고, P 픽쳐의 복호화의 종료 후에, P 또는 B 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩에 공급하는 것으로서 설명했다. 이에 의해, 복호화된 픽셀 데이터의 칩간의 복사 처리를, 각각의 픽쳐가 복호화될 때에 실행되도록 했을 경우, 즉, P 픽쳐의 복호화 시에, 이미 복호화 되어서 버퍼링 되어 있는 I 또는 P 픽쳐에 대응하는 픽셀 데이터로부터, P 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩으로부터 취득하고, B 픽쳐의 복호화 시에, 이미 복호화 되어서 버퍼링 되어 있는 I 또는 P 픽쳐에 대응하는 픽셀 데이터로부터, B 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩으로부터 취득하도록 했을 경우와 비교하고, 각각의 비디오 버퍼(비디오 버퍼(75) 또는 비디오 버퍼(78))로의 액세스 시간의 합계를 짧게 하는 것이 가능하게 된다.
구체적으로는, 복호화된 픽셀 데이터의 칩간의 복사 처리를 각각의 픽쳐가 복호화될 때에 실행되도록 했을 경우, 도 17a에 도시된 바와 같이, I 픽쳐의 복호화 시에 있어서의 비디오 버퍼(비디오 버퍼(75) 또는 비디오 버퍼(78))에의 액세스 시간은, I 픽쳐에 대응하는 복호 화상의 기입 시간 T1만이 되고, P 픽쳐의 복호화 시에 있어서의 비디오 버퍼에의 액세스 시간은, P 픽쳐에 대응하는 복호 화상의 기입 시간 T1 외에 추가로, 전방향의 참조 화상의 판독 시간 T2와, 다른 쪽의 복호화 칩의 복호화 처리에 이용되는 범위의 참조 화상의 판독 시간 T3가 필요해진다. 또한, 참조 화상의 판독 시간 T2는, 복호 화상의 기입 시간 T1과 대략 같거나 그 이상이다. 그리고, B 픽쳐의 복호화 시에 있어서의 비디오 버퍼에의 액세스 시간은, B 픽쳐에 대응하는 복호 화상의 기입 시간 T1 외에 추가로, 전방향 및 뒤 방향의 참조 화상의 판독 시간 T2×2와, 다른 쪽의 복호화 칩의 복호화 처리에 이용되는 범위의 전방향 및 뒤 방향의 참조 화상의 판독 시간 T 3 ×2가 필요해진다.
그리고, I 픽쳐의 복호화의 종료 후에 P 또는 B 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩에 공급하고, P 픽쳐의 복호화의 종료 후에 P 또는 B 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩에 공급하도록 이루어지고 있는 경우, 도 17b에 도시된 바와 같이, I 픽쳐의 복호화 시에 있어서의 비디오 버퍼에의 액세스 시간은, I 픽쳐에 대응하는 복호 화상의 기입 시간 T1 외에 추가로, 다른 쪽의 복호화 칩으로부터 공급된, 나중에 P 또는 B 픽쳐가 복호화될 때에 이용되는 범위의 참조 화상을 기입하기 위한 시간 T4이 필요해진다. 또한, P 픽쳐의 복호화 시에 있어서의 비디오 버퍼에의 액세스 시간은, P 픽쳐에 대응하는 복호 화상의 기입 시간 T1과 전방향의 참조 화상의 판독 시간 T2 외에 추가로, 다른 쪽의 복호화 칩으로부터 공급된, 나중에 P 또는 B 픽쳐가 복호화될 때에 이용되는 범위의 참조 화상을 기입하기 위한 시간 T4이 필요해진다. 그리고, B 픽쳐의 복호화 시에 있어서의 비디오 버퍼에의 액세스 시간은, B 픽쳐에 대응하는 복호 화상의 기입 시간 T1과, 전방향 및 후방향의 참조 화상의 판독 시간 T2×2의 합계 시간이 된다.
즉, 복호화된 픽셀 데이터의 칩간의 복사 처리를 각각의 픽쳐가 복호화될 때에 실행되도록 했을 경우와, I 픽쳐의 복호화의 종료 후에 P 또는 B 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩에 미리 공급하고, P 픽쳐의 복호화의 종료 후에 P 또는 B 픽쳐의 복호화에 있어서 참조되는 부분의 픽셀 데이터를 다른 쪽의 복호화 칩에 미리 공급할 경우에는, 어떠한 경우에 있어서도, 비디오 버퍼에의 액세스 시간의 합계는, B 픽쳐의 복호화 시에 최대로 되지만, 다른 복호화 칩의 참조 화상을 미리 공급해 두도록 함으로써, 도 17b에 도시된 바와 같이, 1픽쳐의 복호화에 있어서의 비디오 버퍼에의 최대의 액세스 시간을 단축 시키는(도면 중 T5로 나타난 시간분만 단축시키는) 것이 가능해지므로, 복호화 처리 시간을 단축할 수가 있고, 환언하면, 보다 고속에 복호화 처리를 행하는 것과, 동일한 복호화 처리 속도에 있어서는 복호화 칩과 비디오 버퍼와의 데이터 전송 속도를 낮게 하는 것이 가능하게 된다.
이때, 전술한 바와 같이, 복호화 칩간을 접속하는 인터페이스, 즉, 칩간 인터페이스(96)로부터 칩간 인터페이스(116)에 데이터를 공급하는 인터페이스와, 칩간 인터페이스(116)로부터 칩간 인터페이스(96)에 데이터를 공급하는 인터페이스가, 각각 독립하고 있으면(데이터 버스 등의 인터페이스를 공유하지 않고 있으면), 데이터의 수수에 수반하는 복잡한 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어 등을 필요로 하지 않고, 데이터의 전송 속도도, 데이터 버스등의 인터페이스를 공유할 경우 등과 비교하여, 저속화하는 것이 가능하게 된다.
또한, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에 있어서 실행되는 복호화 처리를 어느 쪽의 슬라이스로부터 행할지에 의해, 또한, 복호화 처리 시간을 단축할 수가 있는데, 환언하면, 보다 고속에 복호화 처리를 행하는 것이 가능하게 된다.
도 18 및 도 20을 이용하여, 복호화 처리의 순서와 복호화 처리의 처리 속도에 대해서 설명한다.
도 18은, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에 있어서 실행되는 복호화 처리의 처리순의 복수의 패턴을 나타내는 도면이다.
MPEG 스트림이 공급될 경우, picture_header 등에 잇고, picture_data 로서 화면을 구성하는 복수의 슬라이스가 순차적으로 공급된다. 이때, 화면의 좌측위부의 슬라이스로부터, 화면의 우측 하부의 슬라이스의 순서에서 공급된다. 따라서, 통상의 복호화 순서에서는, #1 복호화 칩(73)과 #2 복호화 칩(76)의 각각에서, 도 18의 화살표(151) 및 화살표(152)에 도시된 바와 같이, 각 분할 화면의 상부로부터 하부 방향의 순서로 복호화 처리가 실행된다. 즉, #1 복호화 칩(73)으로 복호화되어서 #2 복호화 칩(76)로의 전송이 필요한, 도면 중 α로 나타난 영역의 참조 픽셀는 마지막으로 복호화된다.
따라서, 예를 들면, P 픽쳐의 복호화에 이어서, B 픽쳐가 복호화될 경우, #2 복호화 칩(76)에 있어서 P 픽쳐의 #2 복호화 칩(76)로 복호화하는 영역의 복호화가 종료해도, #1 복호화 칩(73)로 복호화된 도면 중 α로 나타난 영역의 참조 픽셀가 #2 복호화 칩(76)에 공급되어서 비디오 복호화 장치(78)에 축적될 때 까지, 다음 B 픽쳐의 복호화 처리를 시작할 수 없다.
이렇게, 참조 픽셀의 다른 복호화 칩에의 복사(전송)에 관한 시간 때문에 발생하는 복호화 처리의 대기 시간을 단축하기 위해는, 복호화 칩간의 참조 픽셀의 전송 속도를 빠르게 하지 않으면 안 되다.
따라서, 본 발명을 적용한 복호화 장치(54)에서는, #1 복호화 칩(73)에 있어서의 복호화 처리 순서를, 화살표(151)로 나타낸 경우와 상이할 수 있다.
즉, 도 7에 나타내지는 복호화 장치(54-1)에서, #1 복호화 칩(73)에 공급되는 분할된 부호화 스트림은, 스트림 버퍼(74)에 축적되므로, 버퍼 제어 회로(92)는, 도면 중 α로 나타난 영역의 참조 픽셀를 먼저 판독해서 복호화 장치(93)에 공급한다. 구체적으로는, 예를 들면, 도 18의 화살표(153)에 도시된 바와 같이, 도면 중 α로 나타난 영역에서는, 우측 하의 슬라이스(#2 복호화 칩(76)로 복호화하는 영역에 가까운 슬라이스)로부터 순차적으로 복호화 장치(93)에 공급되고, 이어 서, #1 복호화 칩(73)에서 복호화하는 영역의 화상 중 나머지 영역에서는, 화살표(154)에 도시된 바와 같이, 우측 하의 슬라이스로부터 순차적으로 복호화 장치(93)에 공급 되도록 하여도 된다. 또한, 도 18의 화살표(155)에 도시되는 것 같이, 도면 중 α로 나타난 영역에서는, 좌측 위의 슬라이스로부터 순서대로 복호화 장치(93)에 공급되고, 이어서, #1 복호화 칩(73)으로 복호화하는 영역의 화상 중이 나머지 영역에 있어서도, 화살표(156)에 도시된 바와 같이, 좌측 위의 슬라이스로부터 순서대로 복호화 장치(93)에 공급 되도록 하여도 된다. 또한, 도 18의 화살표(157)에 도시된 바와 같이, 도면 중 α로 나타난 영역에서는, 우측 하의 슬라이스로부터 순서대로 복호화 장치(93)에 공급되고, 이어서, #1 복호화 칩(73)에서 복호화하는 영역의 화상 중 나머지 영역에서는, 화살표(158)에 도시된 바와 같이, 좌측 위의 슬라이스로부터 순서대로 복호화 장치(93)에 공급 되도록 하여도 된다.
도면 중 α로 나타난 영역의 참조 픽셀가 먼저 판독되어서 복호화 장치(93)에 공급되도록 이루어지고 있으면, 전술한 어느 패턴에 있어서도, #2 복호화 칩(76)으로 복호화하는 영역의 복호화 처리가 모두 종료하기 전에, 도면 중 α로 나타난 영역의 참조 픽셀는 복호화 되어서 #2 복호화 칩(76)에 공급되므로, 다른 복호화 칩에의 복사(전송)에 관한 시간 때문에 복호화 처리의 대기 시간이 발생하는 것을 방지할 수 있다.
즉, 도 18의 화살표(151) 및 화살표(152)에 도시된 바와 같이, 각 분할 화면의 상부로부터 하부 방향의 순차적으로 복호화 처리가 실행되었을 경우, 도 19에 도시된 바와 같이, #1 복호화 칩(73)로 도면 중 α로 나타난 영역의 복호화 처리가 개시되어, 복호 된 참조 픽셀의 #2 복호화 칩(76)로의 공급이 순차적으로 실행되어도, #2 복호화 칩(76)으로 복호화되는 영역의 복호화 처리가 종료할 때까지, 데이터의 전송(도면 중의 화살표(172))은 종료되지 않는다. 즉, 도면 중 α로 나타난 영역의 참조 픽셀가 #2 복호화 칩(76)에 공급되어서 비디오 복호화 장치(78)에 축적될 때까지, 다음 픽쳐의 복호화 처리를 개시하는(도면 중의 화살표(173)) 일을 할 수 없다.
이것에 대하여, 도 18의 화살표(153 및 158)에 도시된 바와 같이, 도면 중 α로 나타난 영역의 부호화 스트림이 먼저 판독되어서 복호화 장치(93)로 공급되는 것과 같이 이루어지고 있으면, 도 20에 도시된 바와 같이, #1 복호화 칩(73)에서 도면 중 α로 나타난 영역의 복호화 처리가 먼저 개시되어, 복호화된 참조 픽셀의 #2 복호화 칩(76)로의 공급이 순차적으로 되고 있는 사이에, 그것 이외의 영역의 복호화 처리가 실행되므로, #2 복호화 칩(76)에서 복호화되는 영역의 복호화 처리가 종료할 때까지, 데이터의 전송(도면 중의 화살표 181 및 화살표 182)은 종료된다. 즉, #2 복호화 칩(76)에서 복호화되는 영역의 복호화 처리가 종료 한 후, 즉시, 다음 픽쳐의 복호화 처리를 시작하는(도면 중의 화살표(183))일을 할 수 있다.
즉, 각각의 복호화 칩에 있어서 다른 쪽의 복호화 칩에 공급하는 영역의 복호화를 우선적으로 실행함으로써, 전송 속도를 대폭 고속화하지 않고 다른 부분의 복호화 처리 사이에, 데이터의 전송 처리를 종료시킬 수 있다.
다음으로, 도 21은, 복호화 장치(54)의 제2 구성예인 복호화 장치(54-2)의 구성을 도시하는 블록도다. 복호화 장치(54-2)는, 복호화 칩을 3개 이용해서 공급 되는 부호화 스트림을 복호화할 수 있도록 이루어져 있다.
복호화 장치(54-2)는, 제어기(201), 스트림 분할부(202), #1 복호화 칩(203), 제1 버퍼(204), #2 복호화 칩(205), 제2 버퍼(206), #3 복호화 칩(207), 제3 버퍼(208), 및 선택기(209)로 구성되어 있다. 복호화 장치(54-2)에는, 4개 이상의 복호화 칩을 구비하도록 해도 좋지만, 여기에서는, #1 복호화 칩(203) 및 #3 복호화 칩(207)의 3개의 복호화 칩이 구비되어 있는 것으로서 설명한다. 또한, 제1 버퍼(204) 및 제3 버퍼(208)의 각각은, 스트림 버퍼와 비디오 버퍼를 구비하고 있다. 또, 스트림 버퍼와 비디오 버퍼가 개별적으로 설치되도록 해도 되는 것은 물론이다.
제어기(201)는, 사용자의 조작 입력, 또는, 외부의 장치로부터 공급되는 제어 신호, 또는, 스트림 분할부(202)로부터 공급된 정보에 기초하여, 복호화 장치(54-2)의 동작을 제어하는 것이다.
스트림 분할부(202)는, 제어기(201)의 제어에 기초하여, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행하고, 부호화 스트림의 각각의 픽쳐를 복호화 칩의 개수분(여기서는 3개)으로 분할하여, #1 복호화 칩(203) 및 #3 복호화 칩(207)에 각각 공급한다. 픽쳐의 분할의 방법은, 예를 들면, 입력 스트림에 포함되는 픽쳐의 각각을 슬라이스를 단위로서 복호화 칩의 개수분(여기서는 3개)으로 분할하거나, 입력 스트림에 포함되는 픽쳐의 각각을 종으로 복호화 칩의 개수분(여기서는 3개)으로 분할하거나, 입력 스트림에 포함되는 픽쳐의 각각을, 비스듬히 복호화 칩의 개수분(여기서는 3개)으로 분할하는(그러나, 예를 들면, 복호화 방식이 MPEG2 등일 경우에는, 세로나 비스듬한 분할은, 슬라이스 단위의 분할과 비교해서 곤란할 수도 있다)등의 방법이 있다. 스트림 분할부(202)는, 예를 들면, 1매의 픽쳐를 슬라이스를 단위로서 복호화 칩의 개수분으로 분할할 때, 슬라이스 개시 코드 기초로 하여, 각 프레임을 분할할 수 있다.
또한, 스트림 분할부(202)는, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행한 결과로 얻을 수 있는, 예를 들면, 픽쳐 타입 등의 정보를 제어기(201)에 공급한다.
또한, 스트림 분할부(202)는, 입력 스트림에 포함되는 픽쳐의 각각을 복호화 칩의 개수보다 많이 분할하고, 그 복수의 분할된 픽쳐를 구비되어 있는 복호화 칩의 개수로 나누어, 공급하도록 해도 좋지만, 입력 스트림에 포함되는 픽쳐의 각각을 복호화 칩의 개수가 결정된(분리되지 않은) 복호화 단위로 분할하도록 한 쪽이, 참조 부분의 픽셀의 복호화 칩간의 수수의 처리가 복잡하지 않으므로 적합하다.
또한, 픽쳐의 분할의 방법은, 등분 분할이여도, 부등분 분할이여도 좋다.스트림 분할부(202)는, 예를 들면, 화상의 복잡함을 검출하는 기능을 갖추도록 하고, 픽쳐의 부분에 의해 화상의 복잡함이 현저하게 상이하는 경우, 화상의 복잡함(부호화 난이도)에 기초하여, 픽쳐의 분할의 비율을 결정할 수 있도록 해도 된다.
#1 복호화 칩(203)은, 제어기(201)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화한다. 이때, #1 복호화 칩(203)은, #2 복호화 칩(205)의 복호화 처리의 참조 화상으로서 필요할 가능성이 있는 영역의 픽셀 데이터를 #2 복호화 칩(205)에 공급함과 동시에, #2 복호화 칩(205)으로부터 공급 되는 복호화된 픽셀 데이터를 제１ 버퍼(204)에 기억하고, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
제１ 버퍼(204)는, 예를 들면, DRAM 등으로 구성되어, #1 복호화 칩(203)에 공급된 부호화 스트림, #1 복호화 칩(203)에 있어서 복호화된 비디오 신호(픽셀 데이터), 및 #2 복호화 칩(205)으로부터 공급된 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 이것을 일시 보존한다.
복호화 칩(205)은 제어기(201)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화한다. 이때, #2 복호화 칩(205)은, #1 복호화 칩(203)의 복호화 처리의 참조 화상으로서 필요한 영역의 픽셀 데이터를 #1 복호화 칩(203)에 공급하고, #3 복호화 칩(207)의 복호화 처리의 참조 화상으로서 필요한 영역의 픽셀 데이터를 #3 복호화 칩(207)에 공급하며, #1 복호화 칩(203) 또는 #3 복호화 칩(207)으로부터 공급되는 복호화된 픽셀 데이터를 제２ 버퍼(206)에 기억하고, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
제2 버퍼(206)는, 예를 들면, DRAM 등으로 구성되어, #2 복호화 칩(205)에 공급된 부호화 스트림, #2 복호화 칩(205)에 있어서 복호화된 비디오 신호(픽셀 데이터), 또는 #1 복호화 칩(203)으로부터 공급된 복호화된 비디오 신호(픽셀 데이터), 또는 #3 복호화 칩(207)으로부터 공급된 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 이것을 일시 보존한다.
#3 복호화 칩(207)은, 제어기(201)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화한다. 이때, #3 복호화 칩(207)은, #2 복 호화 칩(205)의 복호화 처리의 참조 화상으로서 필요해지는 영역의 픽셀 데이터를 #2 복호화 칩(205)에 공급함과 동시에, #2 복호화 칩(205)으로부터 공급되는 복호화된 픽셀 데이터를 제3 버퍼(208)에 기억하고, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
제3 버퍼(208)는, 예를 들면, DRAM 등으로 구성되어, #3 복호화 칩(207)에 공급된 부호화 스트림, #3 복호화 칩(207)에 있어서 복호화된 비디오 신호(픽셀 데이터), 또는, #2 복호화 칩(205)으로부터 공급된 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 이것을 일시 보존한다.
선택기(209)는, #1 복호화 칩(203) 및 #3 복호화 칩(207)으로부터, 복호화된 픽셀 데이터의 공급을 받고, 복호 비디오 데이터로서 출력한다.
또한, 복호화 장치(54-2)는, 필요에 따라, 또한, 드라이브(80)를 설치할 수 있다. 드라이브(80)는, 제어기(201)와 접속되어, 장착되는 탈착형 매체(81)의 정보의 수수가 가능하도록 이루어져 있다.
도 21에 도시된 바와 같이, #1 복호화 칩(203) 및 #3 복호화 칩(207)의 3개의 복호화 칩을 이용해서 복호화 처리가 행해지는 경우에도, 전술한 2개의 복호화 칩을 이용한 복호화 처리와 기본적으로 마찬가지의 처리가 실행된다.
즉, 도 22에 도시된 바와 같이, #1 복호화 칩(203)으로 복호화되는 영역(도면 중 a로 나타난 영역) 중, #2 복호화 칩(205)의 복호화 처리의 참조 화상으로서 필요한 영역(도면 중 α로 나타난 영역)의 픽셀 데이터가 #2 복호화 칩(205)에 공급된다. 또한, #2 복호화 칩(205)으로 복호화되는 영역(도면 중 b로 나타난 영역) 중, #1 복호화 칩(203)의 복호화 처리의 참조 화상으로서 필요한 영역(도면 중 β로 나타난 영역)의 픽셀 데이터가 #1 복호화 칩(203)에 공급됨과 동시에, #3 복호화 칩(207)의 복호화 처리의 참조 화상으로서 필요한 영역(도면 중 γ로 나타난 영역)의 픽셀 데이터가 #3 복호화 칩(207)에 공급된다. 그리고, #3 복호화 칩(207)으로 복호화되는 영역(도면 중 c로 나타난 영역) 중, #2 복호화 칩(205)의 복호화 처리의 참조 화상으로서 필요한 영역(도면 중 δ로 나타난 영역)의 픽셀 데이터가 #2 복호화 칩(205)에 공급된다.
그리고, #1 복호화 칩(203) 및 #3 복호화 칩(207)에서는, 도 23에 도시된 바와 같이, 화살표(251) 및 화살표(253)에 도시된 바와 같이, 스트림 분할부(202)로부터 공급되는 순서에서 각각의 슬라이스를 복호화하도록 해도 좋지만, 특히, #1 복호화 칩(203) 및 #2 복호화 칩(205)에서는, 화살표(261) 및 화살표(285)로 나타난 3개의 복호화 순서 패턴과 같이, 다른 복호화 칩에 공급할 필요가 있는 슬라이스로부터, 복호화 처리를 개시하도록 하면, 데이터의 전송 때문에 복호화 처리에 지연이 발생하는 일이 없으므로 적합하다.
즉, #1 복호화 칩(203)에서, 예를 들면, 도 23의 화살표(261)에 도시된 바와 같이, 도면 중 α로 나타난 영역에서는, 우측 하의 슬라이스(#2 복호화 칩(205)로 복호화하는 영역에 가까운 슬라이스)로부터 순차적으로 복호화 장치에 공급되고, 계속하여, #1 복호화 칩(203)에서 복호화하는 영역의 화상 중 나머지 영역에서는, 화살표(262)에 도시된 바와 같이, 우측 하의 슬라이스로부터 순차적으로 복호화 장치에 공급 되도록 하여도 된다. 또한, 화살표(271)에 도시된 바와 같이, 도면 중 α로 나타난 영역에서는, 좌측 위의 슬라이스로부터 순차적으로 복호화 장치에 공급되고, 계속하여, #1 복호화 칩(203)에서 복호화하는 영역의 화상 중이 나머지 영역에 있어서도, 화살표(272)에 도시된 바와 같이, 좌측 위의 슬라이스로부터 순차적으로 복호화 장치에 공급 되도록 하여도 된다. 또한, 화살표(281)에 도시된 바와 같이, 도면 중 α로 나타난 영역에서는, 우측 하의 슬라이스로부터 순차적으로 복호화 장치에 공급되고, 계속하여, #1 복호화 칩(203)에서 복호화하는 영역의 화상 중이 나머지 영역에서는, 화살표(282)에 도시된 바와 같이, 좌측 위의 슬라이스로부터 순차적으로 복호화 장치에 공급 되도록 하여도 된다.
그리고, #2 복호화 칩(205)에서, 예를 들면, 도 23의 화살표(263)에 도시된 바와 같이, 도면 중γ로 나타난 영역에서는, 우측 하의 슬라이스(#3 복호화 칩(207)에서 복호화하는 영역에 가까운 슬라이스)로부터 순차적으로 복호화 장치에 공급되고, 계속하여, 도면 중 β로 나타난 영역에서는, 화살표(264)에 도시된 바와 같이, 우측 하의 슬라이스로부터 순차적으로 복호화 장치에 공급되며, #2 복호화 칩(205)에서 복호화하는 영역의 화상 중 나머지 영역에 있어서도, 화살표(265)에 도시된 바와 같이, 우측 하의 슬라이스로부터 순차적으로 복호화 장치에 공급 되도록 하여도 된다. 또한, 화살표(273)에 도시된 바와 같이, 도면 중 β로 나타난 영역에서는, 좌측 위의 슬라이스(#1 복호화 칩(203)로 복호화하는 영역에 가까운 슬라이스)로부터 순차적으로 복호화 장치에 공급되고, 계속하여, 도면 중 γ로 나타난 영역에서는, 화살표(274)에 도시된 바와 같이, 좌측 위의 슬라이스로부터 순차적으로 복호화 장치에 공급되며, #2 복호화 칩(205)로 복호화하는 영역의 화상 중 이 나머지 영역에 있어서도, 화살표(275)에 도시된 바와 같이, 좌측 위의 슬라이스로부터 순차적으로 복호화 장치에 공급 되도록 하여도 된다. 또한, 화살표(283)에 도시된 바와 같이, 도면 중 β로 나타난 영역에서는, 좌측 위의 슬라이스(#1 복호화 칩(203)에서 복호화하는 영역에 가까운 슬라이스)로부터 순차적으로 복호화 장치에 공급되고, 계속하여, 도면 중 γ로 나타난 영역에서는, 화살표(284)에 도시된 바와 같이, 우측 하의 슬라이스(#3 복호화 칩(207)에서 복호화하는 영역에 가까운 슬라이스)로부터 순차적으로 복호화 장치에 공급되며, #2 복호화 칩(205)에서 복호화하는 영역의 화상 중이 남는 영역에 있어서도, 화살표(285)에 도시된 바와 같이, 우측 하의 슬라이스로부터 순차적으로 복호화 장치에 공급 되도록 하여도 된다.
다음으로, 도 24는, 복호화 장치(54)의 제3 구성예인 복호화 장치(54-3)의 구성을 도시하는 블록도다.
또한, 도 7을 이용하여 설명했을 경우와 대응하는 부분에는, 동일한 부호가 붙어 있으며, 그 설명은 적당히 생략한다.
즉, 도 24의 복호화 장치(54-3)는, #1 복호화 칩(73)를 대신해서 #1 복호화 칩(301)이 설치되고, #2 복호화 칩(76)을 대신해서 #2 복호화 칩(303)이 설치되고, 스트림 버퍼(74) 및 비디오 버퍼(75)를 포함하는 #1 버퍼(302), 및 스트림 버퍼(77) 및 비디오 버퍼(78)를 포함하는 #2 버퍼가 설치되고 있는 이외는, 기본적으로, 도 7을 이용하여 설명한 복호화 장치(54-1)과 같은 구성을 갖고 있다. 또한, #1 복호화 칩(301)은, 버퍼 제어 회로(92) 및 버퍼 제어 회로(95)를 대신하고, #1 버퍼(302)에의 데이터의 기억 및 #1 버퍼(302)로부터의 데이터의 판독을 제어하는 버퍼 제어 회로(311)가 설치되고 있는 이외는, 기본적으로 #1 복호화 칩(73)과 같은 구성을 갖고, #2 복호화 칩(303)은, 버퍼 제어 회로(112) 및 버퍼 제어 회로(115)를 대신하고, #2 버퍼(304)에의 데이터의 기억 및 #2 버퍼(304)로부터의 데이터의 판독을 제어하는 버퍼 제어 회로(321)가 설치되고 있는 이외는, 기본적으로 #2 복호화 칩(76)과 같은 구성을 갖고 있다.
그리고, 도 24의 복호화 장치(54-3)는, 버퍼 제어 회로(92) 및 버퍼 제어 회로(95)가 실행하고 있었던 처리를 버퍼 제어 회로(311)가 실행하고, 버퍼 제어 회로(112) 및 버퍼 제어 회로(115)가 실행하고 있었던 처리를 버퍼 제어 회로 (321)이 실행하는 이외는, 도 15 및 도 16의 플로우차트를 이용하여 설명한 처리와 기본적으로 마찬가지의 처리를 실행한다. 또한, 도 24의 복호화 장치(54-3)은, 도 18 또는 도 23을 이용하여 설명했을 경우와 마찬가지로, 프레임 내의 복호화 처리의 순서를, 다른 복호화 칩에 공급되는 영역을 우선하도록 함으로써, 복호화 처리를 고속화하는 것이 가능하게 된다.
전술한 복호화 장치(54-1) 및 복호화 장치(54-3)에서는, 공급된 스트림 데이터의 픽쳐 타입을 제어기(71)가 검출하고, 복호화 칩의 각각에 픽쳐 타입을 통지하기 위한 제어 신호를 공급하도록 이루어지고 있었지만, 공급된 스트림 데이터의 픽쳐 타입은, 복호화 칩의 각각이 검출할 수 있도록 하여도 된다.
다음으로, 도 25는, 복호화 장치(54)의 제4 구성예인 복호화 장치(54-4)의 구성을 도시하는 블록도다. 복호화 장치(54-4)에서는, 공급된 스트림 데이터의 픽쳐 타입을 복호화 칩의 각각이 검출할 수 있도록 이루어져 있다.
또한, 도 7을 이용하여 설명했을 경우와 대응하는 부분에는, 동일한 부호가 붙어 있고, 그 설명은 적당히 생략한다.
즉, 도 25의 복호화 장치(54-4)는, 제어기(71)를 대신해서 제어기(351)가 설치되고, #1 복호화 칩(73)을 대신해서 #1 복호화 칩(352)이 설치되고, #2 복호화 칩(76)을 대신해서 #2 복호화 칩(353)이 설치되고 있는 이외는, 기본적으로, 도 7을 이용하여 설명한 복호화 장치(54-1)과 같은 구성을 갖고 있다. 또한, 예를 들면, 도 24를 이용하여 설명한 바와 같이, 스트림 버퍼(74) 및 비디오 버퍼(75)를 포함하는 #1 버퍼(302), 및 스트림 버퍼(77) 및 비디오 버퍼(78)를 포함하는 #2 버퍼(304)가 설치되고, 각각의 복호화 칩에서, 버퍼 제어 회로가 1개만 설치되고 있을 경우도, 그 처리는 기본적으로 동일하므로, 그렇게 구성되어 있는 복호화 장치의 블록도 및 그 처리의 상세한 설명은 생략한다.
또한, #1 복호화 칩(352)은, 스트림 입력 회로(91)를 대신하고, 공급된 스트림 데이터의 픽쳐 타입을 검출하는 것이 가능한 스트림 입력 회로(361)이 설치되고 있는 이외는, 기본적으로 #1 복호화 칩(73)과 같은 구성을 갖고, #2 복호화 칩(353)은, 스트림 입력 회로(111)을 대신하고, 공급된 스트림 데이터의 픽쳐 타입을 검출하는 것이 가능한 스트림 입력 회로(371)가 설치되어 있는 이외는, 기본적으로 #2 복호화 칩(76)과 같은 구성을 갖고 있다.
다음으로, 도 26의 플로우차트를 참조하고, 도 25을 이용하여 설명한 복호화 장치(54-4)에서 실행되는 복호화 처리 2에 대해서 설명한다.
스텝 S51에서, 스트림 분할부(72)는, 스트림 데이터의 공급을 받는다.
스텝 S52에서, 스트림 분할부(72)는, 제어기(351)의 제어에 기초해서 공급된 프레임을 분할하고, #1 복호화 칩(352) 및 #2 복호화 칩(353)에 각각 공급한다.
스텝 S53에서, 도 27을 이용해서 후술하는 분할 프레임 복호화 처리 2간 실행된다.
스텝 S54에서, #1 복호화 칩(352)의 표시 출력 회로(97)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)에 버퍼링되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(93)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 a로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다. 또한, #2 복호화 칩(353)의 표시 출력 회로(117)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)에 버퍼링되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(113)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 b로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다.
스텝 S55에서, 선택기(79)는, #1 복호화 칩(352) 및 #2 복호화 칩(353)로부터 복호화된 분할 프레임의 화상 데이터의 공급을 받고, 분할되어 있는 화상 데이터가 합성되어서 1프레임으로서 표시 되도록 출력하고, 처리가 종료된다.
이러한 처리에 의해, 도 25를 이용하여 설명한 복호화 장치(54-4)는, #1 복 호화 칩(352) 및 #2 복호화 칩(353)을 이용해서 1프레임을 분할해서 복호화할 수 있다. 예를 들면, #1 복호화 칩(352)의 복호화 장치(93) 및 #2 복호화 칩(353)의 복호화 장치(113)가 각각 1배속에 대응하는 복호화 처리 속도를 갖고, 스트림 분할부(72)가 #1 복호화 칩(352) 및 #2 복호화 칩(353)에 스트림 데이터의 1프레임을 각각의 부호화 난이도가 2등분으로 되도록 분할해서 공급하고 있을 경우, 도 25를 이용하여 설명한 복호화 장치(54-4)는, 2배속의 복호화 처리가 가능하게 된다.
또한, 이러한 처리에 의해, 2배속으로 복호화 처리가 가능하게 될 뿐만 아니라, 동등한 고속 복호 성능에서는, 회로 규모를 삭감(1개의 복호화 칩의 처리 능력을 내린다)하는 일이 가능하게 된다. 또한, 1개의 복호화 칩에서는 대응할 수 없는 프레임 주파수의 높은 부호화 스트림이여도, 복수의 복호화 칩을 이용함으로써 복호화하는 것이 가능하게 된다.
또한, 고속의 복호화 처리가 가능해지고, 복수의 복호화 칩이 1프레임을 분할해서 복호화함으로써, 원하는 픽쳐로부터 재생을 개시시키는 것 같을 경우, 재생 개시 점의 픽쳐를 복호화하기 위해 필요한 참조 화상이 복수매 존재하는 것 같을 때라도, 고속 로 처리를 행할 수 있으므로, 고속두출 탐색 재생이 실현 가능하게 된다.
다음으로, 도 27의 플로우차트를 참조하여, 도 26의 스텝 S53에 있어서 실행되는 분할 프레임 복호화 처리 2에 대해서 설명한다. 분할 프레임 복호화 처리 2는, #1 복호화 칩(352) 및 #2 복호화 칩(353)의 각각에서, 병행하여 실행된다.
스텝 S71에서, #1 복호화 칩(352)의 스트림 입력 회로(361)는, 스트림 분할 부(72)에 의해 분할된 데이터의 공급을 받고, 공급된 프레임의 픽쳐 타입을 검출한다. 또한, #2 복호화 칩(353)의 스트림 입력 회로(371)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 공급된 프레임의 픽쳐 타입을 검출한다.
스텝 S72에서, #1 복호화 칩(352)의 스트림 입력 회로(361)는, 공급된 프레임을 버퍼 제어 회로(92)에 공급한다. 버퍼 제어 회로(92)는, 공급된 데이터를 스트림 버퍼(74)에 버퍼링한다. 또한, #2 복호화 칩(353)의 스트림 입력 회로(371)는, 공급된 프레임을, 버퍼 제어 회로(112)에 공급한다. 버퍼 제어 회로(112)는, 공급된 데이터를 스트림 버퍼(77)에 버퍼링한다.
스텝 S73에서, 버퍼 제어 회로(92)는, 스트림 버퍼(74)에 버퍼링된 데이터를 판독해서 복호화 장치(93)에 공급한다. 또한, 버퍼 제어 회로(112)는, 스트림 버퍼(77)에 버퍼링된 데이터를 판독해서 복호화 장치(113)에 공급한다. 이때, 전술한 바와 같이, 다른 복호화 칩에 참조 픽셀로서 공급할 필요가 있는 영역의 매크로 블록으로부터 복호화가 개시되도록, 우선적으로 복호화 장치에 공급하면 적합하다.
스텝 S74에서, 복호화 장치(93) 및 복호화 장치(113)는, 스텝 S71의 검출 결과에 기초하여, 공급된 것은 I 픽쳐 인지의 여부를 판단한다. 스텝 S74에서, 공급된 것은 I 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S79로 간다.
스텝 S74에서, 공급된 것은 I 픽쳐라고 판단되었을 경우, 스텝 S75및 스텝 S78에서, 도 16의 스텝 S24 및 스텝 S27와 같은 처리가 실행된다. 즉, 공급된 각각의 부호화 데이터에 포함되는 매크로 블록이 복호화 되어, 복호화된 데이터가, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(75)에 공급된다. 그리고, 복호화 된 데이터 중, 다른 복호화 칩의 복호화 처리에 이용하기 위해서 다른 복호화 칩에 복사하는 영역(즉, 도 10 중, 수직 방향의 화상 범위가 α 또는 β로 나타난 영역)의 데이터가 칩간 인터페이스를 통해서 다른 칩에 공급되고, 다른 복호화 칩으로부터 공급된 픽셀 데이터가 비디오 버퍼에 보존되어서, 처리는, 도 26의 스텝 S53에 되돌아가고, 스텝 S54으로 간다.
스텝 S74에서, 공급된 것은 I 픽쳐가 아니라고 판단되었을 경우, 스텝 S79에서, 복호화 장치(93) 및 복호화 장치(113)는, 스텝 S71의 검출 결과에 기초하여, 공급된 것이 P 픽쳐 인지의 여부를 판단한다. 스텝 S79에서, 공급된 것이 P 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S84으로 간다.
스텝 S79에서, 공급된 것이 P 픽쳐라고 판단되었을 경우, 스텝 S80 내지 스텝 S83에서, 도 16의 스텝 S29 내지 스텝 S32와 동등한 처리가 실행된다. 즉, 참조 픽셀 데이터를 이용하고, 각각의 매크로 블록이 복호화 되어, 복호화된 데이터가, 참조 화상 및 출력용의 화상으로서 비디오 버퍼에 공급된다. 그리고, 복호화된 데이터 중, 다른 복호화 칩의 복호화 처리에 이용하기 위해서, 다른 복호화 칩에 복사하는 부분(즉, 도 10 중, 수직 방향의 화상 범위가 α 또는 β로 나타난 영역)의 데이터가 칩간 인터페이스를 통해서 다른 복호화 칩에 공급된다. 그리고, 다른 복호화 칩으로부터 공급된 픽셀 데이터가 비디오 버퍼에 공급되어서 보존되고, 처리는, 도 26의 스텝 S53에 되돌아가고, 스텝 S54로 간다.
스텝 S79에서, 공급된 것은 P 픽쳐가 아니라고 판단되었을 경우, 스텝 S84에서, 복호화 장치(93) 및 복호화 장치(113)는, 스텝 S71의 검출 결과에 기초하여, 공급된 것이 B 픽쳐 인지의 여부를 판단한다. 스텝 S84에서, 공급된 것이 B 픽쳐가 아니라고 판단되었을 경우, 처리는, 스텝 S74으로 되돌아가고, 그 이후의 처리가 반복된다.
스텝 S84에서, 공급된 것은 B 픽쳐라고 판단되었을 경우, 스텝 S85 및 스텝 S86에서, 도 16의 스텝 S34 및 스텝 S35와 같은 처리가 실행된다. 즉, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록이 복호화 되어, 복호화된 픽셀 데이터가 비디오 버퍼에 공급되어서 보존되어, 처리는, 도 26의 스텝 S53으로 되돌아가고, 스텝 S54으로 간다.
이러한 처리에 의해, #1 복호화 칩(352)과 #2 복호화 칩(353)의 각각에 있어서 검출된 픽쳐 타입에 기초한 복호화 처리가 실행된다. 또한, 이때, #1 복호화 칩(352)과 #2 복호화 칩(353)의 각각 에서, 다른 쪽의 복호화 칩에 있어서 참조 화상으로서 이용되는 부분의 픽셀 데이터를, 다른 쪽의 복호화 칩에 공급함과 동시에, 다른 쪽의 복호화 칩으로부터 공급되는 참조 화상을 자기 자신이 참조가능한 비디오 버퍼에 공급해서 보존시켜, 참조 화상으로서 이용할 수 있다.
또한, 복호화 장치(54)에 설치되는 복호화 칩의 수가 3개 또는 4개 이상일 경우도, 각각의 복호화 칩에 있어서 픽쳐 타입을 검출하고, 같은 복호화 처리를 행할 수 있는 것은 물론이다.
전술한 복호화 장치(54-1) 및 복호화 장치(54-4)에서는, 공급된 스트림 데이터가 스트림 분할부(72)에 의해 복호화 칩의 수로 분할되어서, 각각의 복호화 칩에 공급되도록 이루어지고 있었지만, 각각의 복호화 칩에 공급된 스트림 데이터가 공 급되며, 복호화 칩은, 제어기의 제어에 기초하여, 공급된 스트림 데이터의 프레임의 소정의 일부분만을 복호화할 수 있도록 하여도 된다.
다음으로, 도 28은, 복호화 장치(54)의 제5 구성예인 복호화 장치(54-5)의 구성을 도시하는 블록도다. 복호화 장치(54-5)에서는, 공급된 스트림 데이터는 각각의 복호화 칩에 공급되고, 복호화 칩은, 제어기의 제어에 기초하여, 공급된 스트림 데이터의 프레임의 소정의 일부분만을 복호화하도록 이루어져 있다.
또한, 도 7을 이용하여 설명했을 경우와 대응하는 부분에는, 동일한 부호가 붙어 있고, 그 설명은 적당히 생략한다.
즉, 도 28의 복호화 장치(54-5)는, 스트림 분할부(72)가 생략되고, 제어기(71)를 대신해서 제어기(381)가 설치되고, #1 복호화 칩(73)을 대신해서 복호화 칩(382)이 설치되고, #2 복호화 칩(76)을 대신해서 #2 복호화 칩(383)이 설치되고 있는 이외는, 기본적으로, 도 7을 이용하여 설명한 복호화 장치(54-1)과 같은 구성을 갖고 있다. 또한, 예를 들면, 도 24를 이용하여 설명한 바와 같이, 스트림 버퍼(74) 및 비디오 버퍼(75)를 포함하는 #1 버퍼(302), 및 스트림 버퍼(77) 및 비디오 버퍼(78)를 포함하는 #2 버퍼(304)가 설치되고, 각각의 복호화 칩에서, 버퍼 제어 회로가 1개만 설치되고 있을 경우도, 그 처리는 기본적으로 동일이 되므로, 그렇게 구성되어 있는 복호화 장치의 블록도 및 그 처리의 상세한 설명은 생략한다.
또한, #1 복호화 칩(382)은, 스트림 입력 회로(91)를 대신하고, 제어기(381)의 제어에 기초하고, 공급된 스트림 데이터의 프레임 중의 소정의 일부분을 선택해서 버퍼 제어 회로(92)에 공급하는 것이 가능한 스트림 입력 회로(391)가 설치되고 있는 이외는, 기본적으로 #1 복호화 칩(73)과 같은 구성을 갖고, #2 복호화 칩(383)은, 스트림 입력 회로(111)을 대신하고, 제어기(381)의 제어에 기초하고, 공급된 스트림 데이터의 프레임 중의 소정의 일부분을 선택해서 버퍼 제어 회로(112)에 공급하는 것이 가능한 스트림 입력 회로(392)가 설치되고 있는 이외는, 기본적으로 #2 복호화 칩(76)과 같은 구성을 갖고 있다.
다음으로, 도 29의 플로우차트를 참조하고, 도 28을 이용하여 설명한 복호화 장치(54-5)에 있어서 실행되는 복호화 처리 3에 대해서 설명한다.
스텝 S111에서, 복호화 장치(54-5)는, 스트림 데이터의 공급을 받고, 스텝 S112에서, 공급된 스트림 데이터가 #1 복호화 칩(382) 및 #2 복호화 칩(383)에 각각 공급된다.
스텝 S113에서, 도 30을 이용해서 후술하는 분할 프레임 복호화 처리 3이 실행된다.
스텝 S114에서, #1 복호화 칩(382)의 표시 출력 회로(97)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(95)를 통해, 비디오 버퍼(75)에 버퍼링 되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(93)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 a로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다. 또한, #2 복호화 칩(383)의 표시 출력 회로(117)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(115)를 통해, 비디오 버퍼(78)에 버퍼링 되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(113)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 b로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다.
스텝 S115에서, 선택기(79)은, #1 복호화 칩(382) 및 #2 복호화 칩(383)으로부터 복호화된 분할 프레임의 화상 데이터의 공급을 받고, 분할되어 있는 화상 데이터가 합성되어서 1프레임으로서 표시 되도록 출력하고, 처리가 종료된다.
이러한 처리에 의해, 도 28을 이용하여 설명한 복호화 장치(54-5)는, #1 복호화 칩(382) 및 #2 복호화 칩(383)을 이용해서 1프레임을 분할해서 복호화할 수 있다. 예를 들면, #1 복호화 칩(382)의 복호화 장치(93) 및 #2 복호화 칩(383)의 복호화 장치(113)가 각각 1배속에 대응하는 복호화 처리 속도를 갖고, #1 복호화 칩(382) 및 #2 복호화 칩(383)이, 각각, 스트림 데이터의 1프레임 중의 반을 선택해서 복호화하도록 이루어져 있는 경우, 도 28을 이용하여 설명한 복호화 장치(54-5)는, 2배속의 복호화 처리가 가능하게 된다.
또한, 이러한 처리에 의해, 2배속으로 복호화 처리가 가능하게 될 뿐만 아니라, 동등한 고속 복호 성능에서는, 회로 규모를 삭감(1개의 복호화 칩의 처리 능력을 내린다) 일이 가능하게 된다. 또한, 1개의 복호화 칩에서는 대응할 수 없는 프레임 주파수의 높은 부호화 스트림이여도, 복수의 복호화 칩을 이용함으로써 복호화하는 것이 가능하게 된다.
또한, 고속의 복호화 처리가 가능해지고, 복수의 복호화 칩이 1프레임을 분 할해서 복호화함으로써, 원하는 픽쳐로부터 재생을 개시시키는 경우, 재생 개시 점의 픽쳐를 복호화하기 위해 필요한 참조 화상이 복수매 존재할 때라도, 고속으로 처리를 행할 수 있으므로, 고속두출 탐색 재생이 실현 가능하게 된다.
다음으로, 도 30의 플로우차트를 참조하여, 도 29의 스텝 S113에 있어서 실행되는 분할 프레임 복호화 처리 3에 대해서 설명한다. 분할 프레임 복호화 처리 3은, #1 복호화 칩(382) 및 #2 복호화 칩(383)의 각각에서, 병행하여 실행된다.
스텝 S131에서, #1 복호화 칩(382)의 스트림 입력 회로(391)는, 스트림 데이터의 공급을 받고, 공급된 프레임의 픽쳐 타입을 검출한다. 또한, #2 복호화 칩(383)의 스트림 입력 회로(392)는, 스트림 데이터의 공급을 받고, 공급된 프레임의 픽쳐 타입을 검출한다.
스텝 S132에서, #1 복호화 칩(382)의 스트림 입력 회로(391) 및 #2 복호화 칩(383)의 스트림 입력 회로(392)는, 제어기(381)의 제어에 기초하여, 공급된 프레임 중, 예를 들면, 도 8을 이용하여 설명한 프레임의 분할에 있어서의 경우 와 같이 하고, 복호화하는 범위를 선택해서 추출한다.
스텝 S133에서, #1 복호화 칩(382)의 스트림 입력 회로(391)는, 공급된 프레임 중, 복호화 범위로서 추출한 부분을 버퍼 제어 회로(92)에 공급한다. 버퍼 제어 회로(92)는, 공급된 데이터를 스트림 버퍼(74)에 버퍼링한다. 또한, #2 복호화 칩(383)의 스트림 입력 회로(392)는, 공급된 프레임 중, 복호화 범위로서 추출한 부분을, 버퍼 제어 회로(112)에 공급한다. 버퍼 제어 회로(112)는, 공급된 데이터를 스트림 버퍼(77)에 버퍼링한다.
스텝 S134에서, 버퍼 제어 회로(92)는, 스트림 버퍼(74)에 버퍼링된 데이터를 판독해서 복호화 장치(93)에 공급한다. 또한, 버퍼 제어 회로(112)는, 스트림 버퍼(77)에 버퍼링된 데이터를 판독해서 복호화 장치(113)에 공급한다. 이때, 전술한 바와 같이, 다른 복호화 칩에 참조 픽셀로서 공급할 필요가 있는 영역의 매크로 블록으로부터 복호화가 개시되도록, 우선적으로 복호화 장치에 공급하면 적합하다.
스텝 S135에서, 복호화 장치(93) 및 복호화 장치(113)는, 스텝 S131의 검출 결과에 기초하여, 공급된 것이 I 픽쳐 인지의 여부를 판단한다. 스텝 S135에서, 공급된 것이 I 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S140으로 간다.
스텝 S135에서, 공급된 것이 I 픽쳐라고 판단되었을 경우, 스텝 S136 및 스텝 S139에서, 도 16의 스텝 S24 및 스텝 S27와 같은 처리가 실행된다. 즉, 공급된 각각의 부호화 데이터에 포함되는 매크로 블록이 복호화 되어, 복호화된 데이터가, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(75)에 공급된다. 그리고, 복호화된 데이터 중, 다른 복호화 칩의 복호화 처리에 이용하기 위해서 다른 복호화 칩에 복사하는 영역(즉, 도 10 중, 수직 방향의 화상 범위가 α 또는 β로 나타난 영역)의 데이터가 칩간 인터페이스를 통해서 다른 칩에 공급되어, 다른 복호화 칩으로부터 공급된 픽셀 데이터가 비디오 버퍼에 보존되어서, 처리는, 도 29의 스텝 S113로 되돌아가고, 스텝 S114로 간다.
스텝 S135에서, 공급된 것은 I 픽쳐가 아니라고 판단되었을 경우, 스텝 S140 에서, 복호화 장치(93) 및 복호화 장치(113)는, 스텝 S131의 검출 결과에 기초하여, 공급된 것이 P 픽쳐 인지의 여부를 판단한다. 스텝 S140에서, 공급된 것이 P 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S145으로 간다.
스텝 S140에서, 공급된 것이 P 픽쳐라고 판단되었을 경우, 스텝 S141 내지 스텝 S144에서, 도 16의 스텝 S29 내지 스텝 S32와 동등한 처리가 실행된다. 즉, 참조 픽셀 데이터를 이용하고, 각각의 매크로 블록이 복호화 되어, 복호화된 데이터가, 참조 화상 및 출력용의 화상으로서 비디오 버퍼에 공급된다. 그리고, 복호화된 데이터 중, 다른 복호화 칩의 복호화 처리에 이용하기 위해서 다른 복호화 칩에 복사하는 부분(즉, 도 10 중, 수직 방향의 화상 범위가 α 또는 β로 나타난 영역)의 데이터가 칩간 인터페이스를 통해서 다른 복호화 칩에 공급된다. 그리고, 다른 복호화 칩으로부터 공급된 픽셀 데이터가 비디오 버퍼에 공급되어서 보존되고, 처리는, 도 29의 스텝 S113으로 되돌아가, 스텝 S114로 간다.
스텝 S140에서, 공급된 것이 P 픽쳐가 아니라고 판단되었을 경우, 스텝 S145에서, 복호화 장치(93) 및 복호화 장치(113)는, 스텝 S131의 검출 결과에 기초하여, 공급된 것이 B픽쳐 인지의 여부를 판단한다. 스텝 S145에서, 공급된 것이 B 픽쳐가 아니라고 판단되었을 경우, 처리는, 스텝 S135에 되돌아가고, 그 이후의 처리가 반복된다.
스텝 S145에서, 공급된 것은 B 픽쳐라고 판단되었을 경우, 스텝 S146 및 스텝 S147에서, 도 16의 스텝 S34 및 스텝 S35와 같은 처리가 실행된다. 즉, 참조 픽셀 데이터를 이용하고, 각각의 매크로 블록이 복호화 되어, 복호화된 픽셀 데이 터가 비디오 버퍼에 공급되어서 보존되고, 처리는, 도 29의 스텝 S113에 되돌아가서, 스텝 S114로 간다.
이러한 처리에 의해, #1 복호화 칩(382)과 #2 복호화 칩(383)의 각각에 스트림 데이터의 전 프레임이 공급되고, 복호화 범위가 선택되어서 추출되어, 픽쳐 타입이 검출되어서, 추출된 복호화 범위의 매크로 블록에 대하여, 검출된 픽쳐 타입에 기초한 복호화 처리가 실행된다. 또한, 이때, #1 복호화 칩(382)과 #2 복호화 칩(383)의 각각에서, 다른 쪽의 복호화 칩에 있어서 참조 화상으로서 이용되는 부분의 픽셀 데이터가, 다른 쪽의 복호화 칩에 공급됨과 동시에, 다른 쪽의 복호화 칩으로부터 공급되는 참조 화상이 자기 자신이 참조가능한 비디오 버퍼에 공급되어서 보존되어, 참조 화상으로서 이용할 수 있다.
또한, 도 29 및 도 30을 이용하여 설명한 처리에서는, 공급된 프레임의 픽쳐 타입을 #1 복호화 칩(382)과 #2 복호화 칩(383)이 각각 검출하는 것으로서 설명했지만, 공급된 프레임의 픽쳐 타입은, 제어기(381)가 검출할 수 있도록 해도 되는 것은 물론이다.
또한, 복호화 장치(54)에 설치되는 복호화 칩의 수가 3개 또는 4개 이상일 경우도, 각각의 복호화 칩에 있어서 복호화하는 영역을 검출하고, 같은 복호화 처리를 행할 수 있는 것은 물론이다.
전술한 복호화 장치(54-1) 및 복호화 장치(54-5)에서는, 각각의 복호화 칩이 실행하는 처리에 있어서 이용되는 버퍼가 개별로 설치되도록 이루어지고 있었지만, 각각의 복호화 칩이 실행하는 처리에 있어서 이용되는 버퍼를 공통인 버퍼와 하도 록 하여도 된다.
다음으로, 도 31은, 복호화 장치(54)의 제6 구성예인 복호화 장치(54-6)의 구성을 도시하는 블록도다. 복호화 장치(54-6)에서는, 각각의 복호화 칩이 실행하는 처리에 있어서 이용되는 버퍼는 공통인 버퍼다.
또한, 도 7을 이용하여 설명한 경우와 대응하는 부분에는, 동일한 부호가 붙여 있고, 그 설명은 적당히 생략한다.
복호화 장치(54-6)는, 스트림 분할부(72), 선택기(79), 제어기(401), #1 복호화 칩(402), #2 복호화 칩(403), 및 버퍼(404)로 구성되어 있다. 버퍼(404)는, 스트림 버퍼(431) 및 비디오 버퍼(432)를 구비하고 있다. 복호화 장치(54-6)에는, 3개 이상의 복호화 칩을 구비하도록 해도 좋지만, 여기에서는, #1 복호화 칩(402) 및 #2 복호화 칩(403)의 2개의 복호화 칩이 구비되어 있는 것으로서 설명한다.
제어기(401)는, 사용자의 조작 입력, 또는, 외부의 장치로부터 공급되는 제어 신호, 또는, 스트림 분할부(72)로부터 공급된 정보에 기초하여, 복호화 장치(54-6)의 동작을 제어하는 것이다.
스트림 분할부(72)는, 제어기(401)의 제어에 기초하고, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행하고, 예를 들면, 도 8을 이용하여 설명한 경우와 같이 하고, 부호화 스트림의 각각의 픽쳐를 복호화 칩의 개수분(여기서는 2개)으로 분할하고, #1 복호화 칩(402) 및 #2 복호화 칩(403)에 공급한다.
또한, 스트림 분할부(72)는, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행한 결과를 얻을 수 있는, 예를 들면, 픽쳐 타입 등의 정보를, 제 어기(401)에 공급한다.
또한, 스트림 분할부(72)는, 입력 스트림에 포함되는 픽쳐의 각각을 복호화 칩의 개수보다 많이 분할하고, 그 복수의 분할된 픽쳐를 구비되어 있는 복호화 칩의 개수에 나누어, 공급하도록 해도 좋지만, 도 8에 도시한 바와 같이, 입력 스트림에 포함되는 픽쳐의 각각을 복호화 칩의 개수가 결정된(분리되지 않은) 복호화 단위로 분할하도록 하는 편이, 참조 부분의 픽셀의 복호화 칩간의 수수의 처리를 복잡하지 않게 하므로 적합하다.
또한, 픽쳐의 분할의 방법은, 등분할이어도, 부등분 분할이어도 좋다. 스트림 분할부(72)는, 예를 들면, 화상의 복잡함을 검출하는 기능을 갖추도록 하고, 픽쳐의 부분에 의해 화상의 복잡함이 현저하게 상이한 경우, 화상의 복잡함(부호화 난이도)에 기초하여, 픽쳐의 분할 폭을 결정할 수 있도록 해도 된다.
#1 복호화 칩(402)은, 스트림 입력 회로(91), 복호화 장치(93), 움직임 보상 회로(94), 표시 출력 회로(97), 및 버퍼 제어 회로(411)로 구성되어, 제어기(401)의 제어에 기초하여, 스트림 분할부(72)에 의해 공급된 분할 후의 픽쳐를 복호화한다. 이때, #1 복호화 칩(402)은 복호화된 픽셀 데이터를 버퍼(404)의 비디오 버퍼(432)에 공급함과 함께, 참조 픽셀 데이터를 비디오 버퍼(432)로부터 판독해서 참조함으로써, 복호화 처리를 실행한다.
#2 복호화 칩(403)은, 스트림 입력 회로(111), 복호화 장치(113), 움직임 보상 회로(114), 표시 출력 회로(117), 및 버퍼 제어 회로(421)로 구성되고, 제어기(401)의 제어에 기초하여, 스트림 분할부(72)에의해 공급된 분할 후의 픽쳐를 복 호화한다. 이때, #2 복호화 칩(403)은, 복호화된 픽셀 데이터를 버퍼(404)의 비디오 버퍼(432)에 공급함과 동시에, 참조 픽셀 데이터를 비디오 버퍼(432)로부터 판독해서 참조함으로써, 복호화 처리를 실행한다.
버퍼(404)는, 예를 들면, DRAM 등으로 구성되어, 스트림 버퍼(431) 및 비디오 버퍼(432)의 2개의 기억 영역을 갖고, 스트림 버퍼(431)은 #1 복호화 칩(402) 및 #2 복호화 칩(403)에 공급된 부호화 스트림을 일시 보존하고, 비디오 버퍼(432)는, #1 복호화 칩(402)에 있어서 복호화된 비디오 신호(픽셀 데이터)나, #2 복호화 칩(403)에 있어서 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 일시 보존한다.
선택기(79)는, #1 복호화 칩(402) 및 #2 복호화 칩(403)으로부터, 복호화된 픽셀 데이터의 공급을 받고, 복호 비디오 데이터로서 출력한다.
또한, 복호화 장치(54-6)는, 필요에 따라, 또한, 드라이브(80)를 설치할 수 있다. 드라이브(80)는, 제어기(401)와 접속되어, 장착되는 탈착형 매체(81)의 정보의 수수가 가능하도록 이루어져 있다.
다음으로, #1 복호화 칩(402)의 구성 및 동작에 대해서 설명한다.
스트림 입력 회로(91)는, 부호화된 부호화 스트림의 입력을 받고, 버퍼 제어 회로(411)에 공급한다. 버퍼 제어 회로(411)는, 도시하지 않은 클럭 발생 회로로부터 공급되는 기본 클럭에 따라, 입력된 부호화 스트림을 스트림 버퍼(431)에 입력한다. 또한, 버퍼 제어 회로(411)는 스트림 버퍼(431)에 보존되어 있는 부호화 스트림을, 먼저 기입된 데이터로부터 순차적으로 읽어내어, 복호화 장치(93)에 출 력한다.
복호화 장치(93)는, 입력된 스트림을 MPEG 신택스에 기초하여 복호화하고, 움직임 보상 회로(94)에 공급한다. 구체적으로는, 복호화 장치(93)는, 슬라이스층을 매크로 블록 로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다.
움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있는지의 여부에 기초하여, 필요에 따라, 버퍼 제어 회로(411)를 통해, 비디오 버퍼(432)로부터 복호화된 참조 픽셀 데이터를 판독해서 움직임 보상을 행하고, 픽셀 데이터를, 버퍼 제어 회로(411)에 공급한다.
구체적으로는, 복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하지 않고 있을 경우, 움직임 보상 회로(94)는, 그 픽셀 데이터를, 버퍼 제어 회로(411)를 통해, 비디오 버퍼(432)에 기입하여, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 다른 화상의 참조 데이터로 하는 경우에 대비한다.
복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있을 경우, 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(411)를 통해, 비디오 버퍼(432)로부터 참조 픽셀 데이터를 판독한다. 이때, 참조 픽셀 데이터를 비디오 버퍼(432)로부터 판독하기 위해서, 움직임 보상 회로(94)는, 버퍼 제어 회로(411)에 필요로 하는 참조 픽셀의 픽셀 위치와 그 크기를 나타내는 정보를 공급한다. 버퍼 제어 회로(411)는, 필요로 하는 참조 픽셀의 픽셀 위치와 그 크기를 나타내는 정보에 기초하여, 요구되어 있는 참 조 픽셀를 비디오 버퍼(432)로부터 판독한다. 비디오 버퍼(432)는, #1 복호화 칩(402) 및 #2 복호화 칩(403)으로부터 액세스 되므로, 데이터의 수수에 수반하는 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어가 필요해진다. 그리고, 움직임 보상 회로(94)는, 판독한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 움직임 보상 회로(94)는, 움직임 보상을 행한 픽셀 데이터를, 버퍼 제어 회로(411)을 통해서 비디오 버퍼(432)에 기입하고, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 참조 데이터로 되는 경우에 대비한다.
또한, 버퍼 제어 회로(411)는 비디오 버퍼(432)에 보존되어 있는 픽셀 데이터를 판독하고, 표시 출력 회로(97)에 공급한다. 표시 출력 회로(97)는 복호화된 픽셀 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 비디오 버퍼(432)로부터 판독한 픽셀 데이터를, 복호 비디오 데이터로서 출력한다.
또한, #2 복호화 칩(403)의 스트림 입력 회로(111) 및 표시 출력 회로(117) 및 버퍼 제어 회로(421)의 기능은, 기본적으로, #1 복호화 칩(402)의 스트림 입력 회로(91) 및 표시 출력 회로(97) 및 버퍼 제어 회로(411)와 동일하고, #2 복호화 칩(403)의 동작도, 기본적으로 #1 복호화 칩(402)와 동일하므로, 그 상세한 설명은 생략한다.
즉, 스트림 입력 회로(111)는, 부호화된 부호화 스트림의 입력을 받고, 버퍼 제어 회로(421)는, 입력된 부호화 스트림을 스트림 버퍼(431)에 입력함과 동시에, 스트림 버퍼(431)에 보존되어 있는 부호화 스트림을, 먼저 기입된 데이터로부터 순차적으로 읽어내어, 복호화 장치(113)에 출력한다.
복호화 장치(113)는, 입력된 스트림을 MPEG 신택스에 기초하여 복호화하고, 움직임 보상 회로(114)에 공급한다. 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있는지의 여부에 기초하여, 필요에 따라, 버퍼 제어 회로(421)를 통해, 비디오 버퍼(432)로부터 복호화된 참조 픽셀 데이터를 판독해서 움직임 보상을 행하고, 픽셀 데이터를, 버퍼 제어 회로(421)에 공급한다. 이때, 참조 픽셀 데이터를 비디오 버퍼(432)로부터 판독하기 위해서, 움직임 보상 회로(114)는, 버퍼 제어 회로(421)에 필요로 하는 참조 픽셀의 픽셀 위치와 그 크기를 나타내는 정보를 공급한다. 버퍼 제어 회로(421)은, 필요로 하는 참조 픽셀의 픽셀 위치와 그 크기를 나타내는 정보에 기초하여, 요구되어 있는 참조 픽셀를 비디오 버퍼(432)로부터 판독한다. 비디오 버퍼(432)는, #1 복호화 칩(402) 및 #2 복호화 칩(403)으로부터 액세스 되므로, 데이터의 수수에 수반하는 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어가 필요해진다.
복호화 장치(113)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있을 경우, 움직임 보상 회로(114)는 복호화 장치(113)로부터 출력되는 예측 벡터에 따라, 버퍼 제어 회로(421)를 통해, 비디오 버퍼(432)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(113)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 움직임 보상 회로(114)는, 움직임 보상을 간 픽셀 데이터를, 버퍼 제어 회로(421)을 통해서 비디오 버퍼(432)에 기입하고, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 참조 데이터로 할 경우에 대비한다.
버퍼 제어 회로(421)는 또한, 비디오 버퍼(432)에 보존되어 있는 픽셀 데이터를 판독하고, 표시 출력 회로(117)에 공급한다. 표시 출력 회로(117)는, 버퍼 제어 회로(421)을 통해서 비디오 버퍼(432)로부터 판독된 픽셀 데이터를, 복호 비디오 데이터로서 출력한다.
다음으로, 도 32의 플로우차트를 참조하여, 도 31의 복호화 장치(54- 6)에 있어서 실행되는 복호화 처리 4에 대해서 설명한다.
스텝 S201에서, 스트림 분할부(72)는, 스트림 데이터의 공급을 받는다.
스텝 S202에서, 제어기(401)는 공급된 프레임의 픽쳐 타입을 검출하고, #1 복호화 칩(402) 및 #2 복호화 칩(403)의 각각에 통지하기 위한 제어 신호를 공급한다.
스텝 S203에서, 스트림 분할부(72)는 제어기(401)의 제어에 기초해서 공급된 프레임을 분할하고, #1 복호화 칩(402) 및 #2 복호화 칩(403)에 각각 공급한다.
스텝 S204에서, 도 33을 이용해서 후술하는 분할 프레임 복호화 처리 4가 실행된다.
스텝 S205에서, #1 복호화 칩(402)의 표시 출력 회로(97)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(411)를 통해, 비디오 버퍼(432)에 버퍼링되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(93)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 a로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다. 또한, #2 복호화 칩(403)의 표시 출력 회로(117)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(421)를 통해, 비디오 버퍼(432)에 버퍼링 되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(113)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 b로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다.
스텝 S206에서, 선택기(79)는, #1 복호화 칩(402) 및 #2 복호화 칩(403)으로부터 복호화된 분할 프레임의 화상 데이터의 공급을 받고, 분할되어 있는 화상 데이터가 합성되어서 1프레임으로서 표시 되도록 출력하고, 처리가 종료된다.
이러한 처리에 의해, 도 31을 이용하여 설명한 복호화 장치(54- 6)는, #1 복호화 칩(402) 및 #2 복호화 칩(403)을 이용해서 1프레임을 분할해서 복호화할 수 있다.
그렇지만, #1 복호화 칩(402) 및 #2 복호화 칩(403)에서는, 버퍼가 공유되어서 있기 때문에, 데이터의 수수에 수반하는 복잡한 어드레스 제어나 데이터 버스를 점유하는 타이밍 또는 데이터의 수수 타이밍의 제어가 필요해지고, 복호화를 지연 없게 고속에 실행하기 위해서는, #1 복호화 칩(402) 및 #2 복호화 칩(403)과 버퍼(404)의 데이터의 전송 속도가 어느 정도 빨리 없으면 안되다.
또한, 여기에서는, 공급된 프레임의 픽쳐 타입을 제어기(401)가 검출하는 것으로서 설명했지만, 공급된 프레임의 픽쳐 타입은, #1 복호화 칩(402)과 #2 복호화 칩(403)이 각각 검출할 수 있도록 해도 되는 것은 물론이다.
또한, 여기에서는, 스트림 분할부(72)가, 공급된 부호화 스트림의 프레임을 분할하는 것으로서 설명했지만, #1 복호화 칩(402)과 #2 복호화 칩(403)이 각각 분할되지 않고 있는 스트림 데이터의 공급을 받고, 제어기(401)의 제어에 기초하고, 복호화 범위를 선택해서 추출할 수 있도록 해도 되는 것은 물론이다.
다음으로, 도 33의 플로우차트를 참조하여, 도 32의 스텝 S204에 있어서 실행되는 분할 프레임 복호화 처리 4에 대해서 설명한다.
스텝 S221에서, #1 복호화 칩(402)의 스트림 입력 회로(91)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 버퍼 제어 회로(411)에 공급한다. 버퍼 제어 회로(411)은, 공급된 데이터를 스트림 버퍼(431)에 버퍼링한다. 또한, #2 복호화 칩(403)의 스트림 입력 회로(111)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 버퍼 제어 회로(421)에 공급한다. 버퍼 제어 회로(421)는, 공급된 데이터를 스트림 버퍼(431)에 버퍼링한다.
스텝 S222에서, 버퍼 제어 회로(411)는, 스트림 버퍼(431)에 버퍼링된 데이터를 판독해서 복호화 장치(93)에 공급한다. 또한, 버퍼 제어 회로(421)는 스트림 버퍼(431)에 버퍼링된 데이터를 판독해서 복호화 장치(113)에 공급한다.
스텝 S223에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(401)로부터 공급되는 제어 신호에 기초하여, 공급된 것이 I 픽쳐 인지의 여부를 판단한다. 스 텝 S223에서, 공급된 것이 I 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S226으로 간다.
스텝 S223에서, 공급된 것이 I 픽쳐라고 판단되었을 경우, 스텝 S224에서, 복호화 장치(93) 및 복호화 장치(113)는, 공급된 각각의 부호화 데이터에 포함되는 매크로 블록을 복호화한다.
스텝 S225에서, 버퍼 제어 회로(411)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 11I의 I 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)을, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(432)에 공급한다. 또한, 버퍼 제어 회로(421)는, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 11의 I 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(432)에 공급하고, 처리는, 도 32의 스텝 S204으로 되돌아가서, 스텝 S205으로 간다.
스텝 S223에서, 공급된 것이 I 픽쳐가 아니라고 판단되었을 경우, 스텝 S226에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(401)로부터 공급되는 제어 신호에 기초하여, 공급된 것이 P 픽쳐 인지의 여부를 판단한다. 스텝 S226에서, 공급된 것이 P 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S229에 간다.
스텝 S226에서, 공급된 것은 P 픽쳐라고 판단되었을 경우, 스텝 S227에서, 복호화 장치(93) 및 복호화 장치(113)는, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록을 복호화한다. 구체적으로는, P 픽쳐에 포함되는 매크로 블록은, 움직 임 보상을 사용하고 있으므로, 복호화 장치(93)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다. 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(411)를 통해, 비디오 버퍼(432)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 또한, 복호화 장치(113)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(114)에 출력한다. 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(421)를 통해, 비디오 버퍼(432)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(113)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다.
스텝 S228에서, 버퍼 제어 회로(411)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 13의 P 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)을, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(432)에 공급한다. 또한, 버퍼 제어 회로(421)는, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 13의 P 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(432)에 공급하고, 처리는, 도 32의 스텝 S204으로 되돌아가서, 스텝 S205으루 간다.
스텝 S226에서, 공급된 것은 P 픽쳐가 아니라고 판단되었을 경우, 스텝 S229 에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(401)로부터 공급되는 제어 신호에 기초하여, 공급된 것은 B 픽쳐 인지의 여부를 판단한다. 스텝 S229에서, 공급된 것은 B 픽쳐가 아니라고 판단되었을 경우, 처리는, 스텝 S223에 되돌아가고, 그 이후의 처리가 반복된다.
스텝 S229에서, 공급된 것이 B 픽쳐라고 판단되었을 경우, 스텝 S230에서, 복호화 장치(93) 및 복호화 장치(113)는, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록을 복호화한다. 구체적으로는, B 픽쳐에 포함되는 매크로 블록은, 움직임 보상을 사용하고 있으므로, 복호화 장치(93)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다. 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(411)를 통해, 비디오 버퍼(432)로부터 참조 픽셀 데이터를 판독하고, 판독한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 또한, 복호화 장치(113)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(114)에 출력한다. 움직임 보상 회로(114)는, 복호화 장치(113)로부터 출력되는 예측 벡터에 따라, 버퍼 제어 회로(421)를 통해, 비디오 버퍼(432)로부터 참조 픽셀 데이터를 판독한다. 그리고, 판독한 참조 픽셀 데이터를, 복호화 장치(113)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다.
스텝 S231에서, 버퍼 제어 회로(411)는, 복호화 장치(93)로부터 복호화된 데 이터의 공급을 받고, 복호화된 픽셀 데이터(도 14의 B 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)을 출력용의 화상으로서 비디오 버퍼(432)에 공급한다. 또한, 버퍼 제어 회로(421)은, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 14의 B 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 출력용의 화상으로서 비디오 버퍼(432)에 공급하고, 처리는, 도 32의 스텝 S204로 되돌아가서, 스텝 S205으로 간다.
이러한 처리에 의해, #1 복호화 칩(402)과 #2 복호화 칩(403)의 각각 에서, 제어기(401)에 의해 검출된 픽쳐 타입에 기초한 복호화 처리가 실행된다. 또한, 이때, #1 복호화 칩(402)과 #2 복호화 칩(403)의 각각에서, 참조 화상으로서 이용되는 픽셀 데이터는, 동일한 비디오 버퍼(432)로부터 판독해서 이용할 수 있다.
복호화 칩수가 3개이며, 각각의 복호화 칩이 버퍼를 공유하도록 이루어지고 있을 경우의 복호화 장치(54-7)의 구성을, 도 34에 나타낸다.
또한, 전술한 각각의 복호화 장치(54)중의 어느 하나와 대응하는 부분에는 동일한 부호가 붙어 있어, 그 설명은 적당히 생략한다.
복호화 장치(54-7)는, 스트림 분할부(202), 버퍼(404), 제어기(451), #1 복호화 칩(452), #2 복호화 칩(453), #3 복호화 칩(454), 및 선택기(209)로 구성되어 있다. 복호화 장치(54-7)에는, 4개 이상의 복호화 칩을 구비하도록 해도 좋지만, 여기에서는, #1 복호화 칩(452) 내지 #3 복호화 칩(454)의 3개의 복호화 칩이 구비되어 있는 것으로서 설명한다.
제어기(451)는, 사용자의 조작 입력,또는, 외부의 장치로부터 공급되는 제어 신호, 또는, 스트림 분할부(202)로부터 공급된 정보에 기초하여, 복호화 장치(54-7)의 동작을 제어하는 것이다.
스트림 분할부(202)는, 제어기(451)의 제어에 기초하여, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행하고, 부호화 스트림의 각각의 픽쳐를 복호화 칩의 개수분(여기서는 3개)으로 분할하고, #1 복호화 칩(452) 내지 #3 복호화 칩(454)에 각각 공급한다.
또한, 스트림 분할부(202)는, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 간 결과 얻을 수 있는, 예를 들면, 픽쳐 타입 등의 정보를, 제어기(451)에 공급한다.
또한, 픽쳐의 분할의 방법은, 등분 분할이여도, 부등분 분할이여도 좋다. 스트림 분할부(202)는, 예를 들면, 화상의 복잡함을 검출하는 기능을 갖추도록 하고, 픽쳐의 부분에 의해 화상의 복잡함이 현저하게 상이할 경우, 화상의 복잡함(부호화 난이도)에 기초하여, 픽쳐의 분할의 비율을 결정할 수 있도록 해도 된다.
#1 복호화 칩(452)은, 제어기(451)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화하고, 복호화된 픽셀 데이터를 버퍼(404)에 공급해서 기억시켜, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
#2 복호화 칩(453)은, 제어기(451)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화하고, 복호화된 픽셀 데이터를 버퍼(404)에 공급해서 기억시켜, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
#3 복호화 칩(454)은, 제어기(451)의 제어에 기초하고, 스트림 분할부(202) 에 의해 공급된 분할 후의 픽쳐를 복호화하고, 복호화된 픽셀 데이터를 버퍼(404)에 공급해서 기억시켜, 필요에 따라 참조함으로써, 복호화 처리를 실행한다.
버퍼(404)는, 예를 들면, DRAM 등으로 구성되어, #1 복호화 칩(452) 내지 #3 복호화 칩(454)에 공급된 부호화 스트림, #1 복호화 칩(452) 내지 #3 복호화 칩(454)에 있어서 복호화된 픽셀 데이터의 공급을 받고, 이것을 일시 보존한다.
선택기(209)는, #1 복호화 칩(452) 내지 #3 복호화 칩(454)으로부터, 복호화된 픽셀 데이터의 공급을 받고, 복호 비디오 데이터로서 출력한다.
또한, 복호화 장치(54-7)는, 필요에 따라, 또한, 드라이브(80)를 설치할 수 있다. 드라이브(80)는, 제어기(451)와 접속되어, 장착되는 탈착형 매체(81)의 정보의 수수가 가능하도록 이루어져 있다.
도 34에 도시된 바와 같이, #1 복호화 칩(452) 내지 #3 복호화 칩(454)의 3개의 복호화 칩을 이용해서 복호화 처리가 행해지는 경우에도, 도 31을 이용하여 설명한 복호화 장치(54-6)가 실행하는, 도 32 및 도 33을 이용하여 설명한 복호화 처리와 기본적으로 마찬가지의 처리가 실행된다.
또한, 각각의 복호화 칩에 있어서 버퍼는 공유되지 않고 있는 경우에도, 각각의 복호화 칩에서, 미리 다른 복호화 칩에 참조 화상을 공급하는 것은 아니고, 복호화 처리에 있어서 자기 자신이 이미 복호화해서 얻은 픽셀 데이터에 포함되지 않는 영역의 참조 화상이 필요해졌을 경우, 다른 쪽의 복호화 칩에 참조 화상으로서 이용하는 화상 영역의 송출을 요구할 수 있도록 하여도 된다.
다음으로, 도 35는, 복호화 장치(54)의 제8 구성예인 복호화 장치(54-8)의 구성을 도시하는 블록도다. 복호화 장치(54-8)에서는, 복호화 처리에 있어서 자기 자신이 이미 복호화해서 얻은 픽셀 데이터에 포함되지 않는 영역의 참조 화상이 필요해졌을 경우, 다른 쪽의 복호화 칩에 참조 화상으로서 이용하는 화상 영역의 송출을 요구할 수 있도록 이루어져 있다.
또한, 도 7을 이용하여 설명한 경우와 대응하는 부분에는, 동일한 부호가 붙어 있어, 그 설명은 적당히 생략한다.
즉, 도 35의 복호화 장치(54-8)는, 제어기(71)를 대신해서 제어기(501)가 설치되고, #1 복호화 칩(73)을 대신해서 #1 복호화 칩(502)이 설치되고, #2 복호화 칩(76)을 대신해서 #2 복호화 칩(503)이 설치되고 있는 이외는, 기본적으로, 도 7을 이용하여 설명한 복호화 장치(54-1)와 같은 구성을 갖고 있다. 또한, 예를 들면, 도 24를 이용하여 설명한 바와 같은, 스트림 버퍼(74) 및 비디오 버퍼(75)를 포함하는 #1 버퍼(302), 및 스트림 버퍼(77) 및 비디오 버퍼(78)를 포함하는 #2 버퍼(304)가 설치되고, 각각의 복호화 칩에서, 버퍼 제어 회로가 1개만 설치되고 있을 경우도, 그 처리는 기본적으로 동일이 되므로, 그렇게 구성되어 있는 복호화 장치의 블록도 및 그 처리의 상세한 설명은 생략한다.
또한, #1 복호화 칩(502)은, 버퍼 제어 회로(95)를 대신하고, 버퍼 제어 회로(511)가 설치되고, 칩간 인터페이스(96)를 대신하고, 칩간 인터페이스(512)가 설치되고 있는 이외는, 기본적으로 #1 복호화 칩(73)과 같은 구성을 갖고, #2 복호화 칩(503)은, 버퍼 제어 회로(115)를 대신하고, 버퍼 제어 회로(521)이 설치되고, 칩간 인터페이스(116)를 대신하고, 칩간 인터페이스(522)이 설치되고 있는 이외는, 기본적으로 #2 복호화 칩(76)과 같은 구성을 갖고 있다.
#1 복호화 칩(502)에서, 복호화 장치(93)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있을 경우, 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(511)를 통해, 비디오 버퍼(75)로부터 참조 픽셀 데이터를 판독할지, 또는, 버퍼 제어 회로(511) 및 칩간 인터페이스(512)를 통해, #2 복호화 칩(503)에, 참조 픽셀 데이터의 송출을 요구한다.
#2 복호화 칩(503)에 공급되는, 참조 픽셀 데이터의 송출을 요구하는 신호에는, 예를 들면, 참조 픽셀 데이터의 위치를 나타내는 정보나 그 크기를 나타내는 정보 등, 송출을 요구하는 참조 픽셀 데이터를 지정 하기 위한 정보가 포함된다.
#2 복호화 칩(503)의 칩간 인터페이스(522)는, #1 복호화 칩(502)으로부터 공급된 참조 화상의 송출을 요구하는 신호를 버퍼 제어 회로(521)에 공급한다. 버퍼 제어 회로(521)는, 요구된 참조 화상을 비디오 버퍼(78)로부터 판독하고, 칩간 인터페이스(522)를 통해서 #1 복호화 칩(502)에 공급한다. 복호화 칩(502)의 칩간 인터페이스(512)는, 공급된 참조 화상을 버퍼 제어 회로(511)에 공급하고, 버퍼 제어 회로(511)은, 참조 화상으로서 요구된 픽셀 데이터를 움직임 보상 회로(94)에 공급한다.
그리고, 움직임 보상 회로(94)는, 공급된 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다. 움직임 보상 회로(94)는, 움직임 보상을 간 픽셀 데이터를, 버퍼 제어 회로(511)을 통해서 비디오 버퍼(75)에 기입하고, 표시 출력에 대비함과 동시에, 이 픽셀 데이터가, 참 조 데이터로 할 경우에 대비한다.
또한, #2 복호화 칩(503)에서, 복호화 장치(113)로부터 출력되는 매크로 블록이 움직임 보상을 사용하고 있는 경우에도 마찬가지로 하고, 움직임 보상 회로(114)는, 버퍼 제어 회로(521) 및 칩간 인터페이스(522)를 통해, #1 복호화 칩(502)에 참조 픽셀 데이터의 송출을 요구하도록 이루어져 있다.
다음으로, 도 36의 플로우차트를 참조하고, 도 35의 복호화 장치(54-8)에 있어서 실행되는 복호화 처리 5에 대해서 설명한다.
스텝 S261에서, 스트림 분할부(72)는, 스트림 데이터의 공급을 받는다.
스텝 S262에서, 제어기(501)는, 공급된 프레임의 픽쳐 타입을 검출하고, #1 복호화 칩(502) 및 #2 복호화 칩(503)의 각각에 통지하기 위한 제어 신호를 공급한다.
스텝 S263에서, 스트림 분할부(72)는, 제어기(501)의 제어에 기초해서 공급된 프레임을 분할하고, #1 복호화 칩(502) 및 #2 복호화 칩(503)에 각각 공급한다.
스텝 S264에서, 도 37을 이용해서 후술하는 분할 프레임 복호화 처리 5가 실행된다.
스텝 S265에서, #1 복호화 칩(502)의 표시 출력 회로(97)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(511)을 통해, 비디오 버퍼(75)에 버퍼링되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(93)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 a로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다. 또한, #2 복호화 칩(503)의 표시 출력 회로(117)는, 복호화된 픽셀 데이터로 구성되는 화상 데이터를 출력하기 위한 동기 타이밍 신호를 발생하고, 이 타이밍에 기초하여, 버퍼 제어 회로(521)을 통해, 비디오 버퍼(78)에 버퍼링 되어 있는 화상 데이터 중, 다음에 출력되는 화상 데이터의 복호화 장치(113)에 있어서 복호화된 부분(즉, 도 10 중, 수직 방향의 화상 범위가 b로 나타난 화상 영역)의 화상 데이터를 판독하고, 복호 비디오 데이터로서 선택기(79)에 출력한다.
스텝 S266에서, 선택기(79)는, #1 복호화 칩(502) 및 #2 복호화 칩(503)로부터 복호화된 분할 프레임의 화상 데이터의 공급을 받고, 분할되어 있는 화상 데이터가 합성되어서 1프레임으로서 표시 되도록 출력하고, 처리가 종료된다.
이러한 처리에 의해, 도 35를 이용하여 설명한 복호화 장치(54-8)는, #1 복호화 칩(502) 및 #2 복호화 칩(503)을 이용해서 1프레임을 분할해서 복호화할 수 있다.
또한, 여기에서는, 공급된 프레임의 픽쳐 타입을 제어기(501)가 검출하는 것으로서 설명했지만, 공급된 프레임의 픽쳐 타입은, #1 복호화 칩(502)과 #2 복호화 칩(503)이 각각 검출할 수 있도록 해도 되는 것은 물론이다.
또한, 여기에서는, 스트림 분할부(72)가, 공급된 부호화 스트림의 프레임을 분할하는 것으로서 설명했지만, #1 복호화 칩(502)과 #2 복호화 칩(503)이 각각 분할되지 않고 있는 스트림 데이터의 공급을 받고, 제어기(501)의 제어에 기초하여, 복호화 범위를 선택해서 추출할 수 있도록 해도 되는 것은 물론이다.
다음으로, 도 37의 플로우차트를 참조하고, 도 36의 스텝 S264에 있어서 실행되는 분할 프레임 복호화 처리 5에 대해서 설명한다.
스텝 S301에서, #1 복호화 칩(502)의 스트림 입력 회로(91)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 버퍼 제어 회로(92)에 공급한다. 버퍼 제어 회로(92)는, 공급된 데이터를 스트림 버퍼(74)에 버퍼링한다. 또한, #2 복호화 칩(503)의 스트림 입력 회로(111)는, 스트림 분할부(72)에 의해 분할된 데이터의 공급을 받고, 버퍼 제어 회로(112)에 공급한다. 버퍼 제어 회로(112)는 공급된 데이터를 스트림 버퍼(77)에 버퍼링한다.
스텝 S302에서, 버퍼 제어 회로(92)는, 스트림 버퍼(74)에 버퍼링된 데이터를 판독해서 복호화 장치(93)에 공급한다. 또한.버퍼 제어 회로(112)는, 스트림 버퍼(77)에 버퍼링된 데이터를 판독해서 복호화 장치(113)에 공급한다.
스텝 S303에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(501)로부터 공급되는 제어 신호에 기초하여, 공급된 것은 I 픽쳐 인지의 여부를 판단한다. 스텝 S303에서, 공급된 것이 I 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S306에 간다.
스텝 S303에서, 공급된 것이 I 픽쳐라고 판단되었을 경우, 스텝 S304에서, 복호화 장치(93) 및 복호화 장치(113)는, 공급된 각각의 부호화 데이터에 포함되는 매크로 블록을 복호화한다.
스텝 S305에서, 버퍼 제어 회로(511)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 11의 I 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(75)에 공급한다. 또한, 버퍼 제어 회로(521)은, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 11I의 I 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(78)에 공급하고, 처리는, 도 36의 스텝 S264으로 되돌아가서, 스텝 S265으로 간다.
스텝 S303에서, 공급된 것이 I 픽쳐가 아니라고 판단되었을 경우, 스텝 S306에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(501)로부터 공급되는 제어 신호에 기초하여, 공급된 것은 P 픽쳐 인지의 여부를 판단한다. 스텝 S306에서, 공급된 것은 P 픽쳐가 아니라고 판단되었을 경우, 처리는, 후술하는 스텝 S309으로 간다.
스텝 S306에서, 공급된 것이 P 픽쳐라고 판단되었을 경우, 스텝 S307에서, 복호화 장치(93) 및 복호화 장치(113)는, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록을 복호화한다.
구체적으로는, P 픽쳐에 포함되는 매크로 블록은, 움직임 보상을 사용하고 있으므로, #1 복호화 칩(502)의 복호화 장치(93)는, 슬라이스층을 매크로 블록으로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다. 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(511)를 통해, 비디오 버퍼(75)로부터 참조 픽셀 데이터를 판독하거나, 또는, 버퍼 제어 회로(511) 및 칩간 인터페이스(512)를 통해, #2 복호화 칩(503)에, 비디오 버퍼(78)에 기억되어 있는 참조 픽 셀 데이터를 요구한다. 비디오 버퍼(78)에 기억되어 있는 참조 픽셀 데이터를 요구할 경우, 참조 픽셀 데이터를 지정하기 위해, 픽셀 위치와 그 크기를 나타내는 정보가, #2 복호화 칩(503)에 공급된다.
참조 픽셀 데이터가 요구되었을 경우, #2 복호화 칩(503)의 칩간 인터페이스(522)는, #1 복호화 칩(502)으로부터 공급된 참조 화상의 송출을 요구하는 신호를 버퍼 제어 회로(521)에 공급한다. 버퍼 제어 회로(521)는, 요구된 참조 화상을 비디오 버퍼(78)로부터 판독하고, 칩간 인터페이스(522)을 통해서 #1 복호화 칩(502)에 공급한다. 복호화 칩(502)의 칩간 인터페이스(512)는, 공급된 참조 화상을 버퍼 제어 회로(511)에 공급하고, 버퍼 제어 회로(511)는, 참조 화상으로서 요구된 픽셀 데이터를 움직임 보상 회로(94)에 공급한다. 움직임 보상 회로(94)는, 취득한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다.
또한, #2 복호화 칩(503)의 복호화 장치(113) 및 움직임 보상 회로(114)에 있어서 실행되는 움직임 보상에 있어서도, 전술한 경우와 마찬가지로, 비디오 버퍼(78)로부터 참조 픽셀를 판독하거나, 또는, #1 복호화 칩(502)에 참조 픽셀를 요구하고 움직임 보상을 행한다.
스텝 S308에서, 버퍼 제어 회로(511)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 13의 P 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(75)에 공급한다. 또한, 버퍼 제어 회로(521)는, 복호화 장치(113)로부터 복호화된 데이터 의 공급을 받고, 복호화된 픽셀 데이터(도 13의 P 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 참조 화상 및 출력용의 화상으로서 비디오 버퍼(78)에 공급하고, 처리는, 도 36의 스텝 S264으로 되돌아가서, 스텝 S265으로 간다.
스텝 S306에서, 공급된 것이 P 픽쳐가 아니라고 판단되었을 경우, 스텝 S309에서, 복호화 장치(93) 및 복호화 장치(113)는, 제어기(501)로부터 공급되는 제어 신호에 기초하여, 공급된 것이 B 픽쳐 인지의 여부를 판단한다. 스텝 S309에서, 공급된 것이 B 픽쳐가 아니라고 판단되었을 경우, 처리는, 스텝 S303에 되돌아가고, 그 이후의 처리가 반복된다.
스텝 S309에서, 공급된 것이 B 픽쳐라고 판단되었을 경우, 스텝 S310에서, 복호화 장치(93) 및 복호화 장치(113)는, 참조 픽셀 데이터를 이용하여, 각각의 매크로 블록을 복호화한다.
구체적으로는, B 픽쳐에 포함되는 매크로 블록은, 움직임 보상을 사용하고 있으므로, 복호화 장치(93)는, 슬라이스층을 매크로 블록 로 분리해서 매크로 블록을 복호화하고, 그 결과 얻을 수 있는 예측 벡터 및 픽셀를, 움직임 보상 회로(94)에 출력한다. 움직임 보상 회로(94)는, 복호화 장치(93)로부터 출력되는 예측 벡터를 따라, 버퍼 제어 회로(511)를 통해, 비디오 버퍼(75)로부터 참조 픽셀 데이터를 판독거나, 또는, 버퍼 제어 회로(511) 및 칩간 인터페이스(512)을 통해, #2 복호화 칩(503)에, 비디오 버퍼(78)에 기억되어 있는 참조 픽셀 데이터를 요구한다. 비디오 버퍼(78)에 기억되어 있는 참조 픽셀 데이터를 요구할 경우, 참조 픽셀 데이터를 지정하기 위해, 픽셀 위치와 그 크기를 나타내는 정보가, #2 복호화 칩(503)에 공급된다.
참조 픽셀 데이터를 요구되었을 경우, #2 복호화 칩(503)의 칩간 인터페이스(522)는, #1 복호화 칩(502)으로부터 공급된 참조 화상의 송출을 요구하는 신호를 버퍼 제어 회로(521)에 공급한다. 버퍼 제어 회로(521)는, 요구된 참조 화상을 비디오 버퍼(78)로부터 판독하고, 칩간 인터페이스(522)를 통해서 #1 복호화 칩(502)에 공급한다. 복호화 칩(502)의 칩간 인터페이스(512)는, 공급된 참조 화상을 버퍼 제어 회로(511)에 공급하고, 버퍼 제어 회로(511)는, 참조 화상으로서 요구된 픽셀 데이터를 움직임 보상 회로(94)에 공급한다. 움직임 보상 회로(94)는, 취득한 참조 픽셀 데이터를, 복호화 장치(93)로부터 공급된 픽셀 데이터에 가산하고, 움직임 보상을 행한다.
또한, #2 복호화 칩(503)의 복호화 장치(113) 및 움직임 보상 회로(114)에 있어서 실행되는 움직임 보상에 있어서도, 전술한 경우와 마찬가지로, 비디오 버퍼(78)로부터 참조 픽셀를 판독하거나, 또는, #1 복호화 칩(502)에 참조 픽셀를 요구하고, 움직임 보상을 행한다.
스텝 S311에서, 버퍼 제어 회로(511)는, 복호화 장치(93)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 14의 B 픽쳐의 제1 영역에 대응하는 부분의 픽셀 데이터)를 출력용의 화상으로서 비디오 버퍼(75)에 공급한다. 또한, 버퍼 제어 회로(521)는, 복호화 장치(113)로부터 복호화된 데이터의 공급을 받고, 복호화된 픽셀 데이터(도 14의 B 픽쳐의 제2 영역에 대응하는 부분의 픽셀 데이터)를, 출력용의 화상으로서 비디오 버퍼(78)에 공급하고, 처리는, 도 36의 스텝 S264 으로 되돌아가서, 스텝 S265로 간다.
이러한 처리에 의해, #1 복호화 칩(502)과 #2 복호화 칩(503)의 각각 에서, 제어기(501)에 의해 검출된 픽쳐 타입에 기초한 복호화 처리가 실행된다. 또한, 이때, #1 복호화 칩(502)과 #2 복호화 칩(503)의 각각에서, 참조 화상으로서 이용되는 부분의 픽셀 데이터가, 자기 자신이 이미 복호화된 픽셀 데이터에 포함되어 있지 않을 경우, 다른 복호화 칩에 참조 픽셀 데이터를 요구해서 취득할 수 있다.
다음으로, 복호화 칩수가 3개이며, 각각의 복호화 칩에서, 참조 화상으로서 이용되는 부분의 픽셀 데이터를, 필요할 경우만 다른 복호화 칩에 요구하도록 이루어지고 있을 경우의 복호화 장치(54-9)의 구성을, 도 38에 나타낸다.
또한, 전술한 각각의 복호화 장치(54) 중의 어느 하나와 대응하는 부분에는 동일한 부호가 붙어 있어, 그 설명은 적당히 생략한다.
복호화 장치(54-9)는, 제어기(551), 스트림 분할부(202), #1 복호화 칩(552), 제1 버퍼(204), #2 복호화 칩(553), 제2 버퍼(206), #3 복호화 칩(554), 제3 버퍼(208), 및 선택기(209)로 구성되어 있다. 복호화 장치(54-9)에는, 4개 이상의 복호화 칩을 구비하도록 해도 좋지만, 여기에서는, #1 복호화 칩(552) 내지 #3 복호화 칩(554)의 3개의 복호화 칩이 구비되어 있는 것으로서 설명한다. 또한, 제１ 버퍼(204) 내지 제3 버퍼(208)의 각각은, 스트림 버퍼와 비디오 버퍼를 구비하고 있다. 또한, 스트림 버퍼와 비디오 버퍼가 개별벅으로 설치되도록 해도 되는 것은 물론이다.
제어기(551)는, 사용자의 조작 입력, 또는, 외부의 장치로부터 공급되는 제 어 신호, 또는, 스트림 분할부(202)로부터 공급된 정보에 기초하여, 복호화 장치(54-9)의 동작을 제어하는 것이다.
스트림 분할부(202)는, 제어기(551)의 제어에 기초하여, 공급된 부호화 스트림의 시퀀스층, GOP층, 픽쳐층의 복호화를 행하고, 부호화 스트림의 각각의 픽쳐를 복호화 칩의 개수분(여기서는 3개)으로 분할하고, #1 복호화 칩(552) 내지 #3 복호화 칩(554)에 각각 공급한다. 픽쳐의 분할의 방법은, 예를 들면, 입력 스트림에 포함되는 픽쳐의 각각을 슬라이스를 단위로서 복호화 칩의 개수분(여기서는 3개)으로 분할하거나, 입력 스트림에 포함되는 픽쳐의 각각을 종으로 복호화 칩의 개수분(여기서는 3개)으로 분할하거나, 입력 스트림에 포함되는 픽쳐의 각각을, 비스듬히 복호화 칩의 개수분(여기서는 3개)으로 분할하는(그러나, 예를 들면, 복호화 방식이 MPEG2 등일 경우에는, 세로나 비스듬한 분할은, 슬라이스 단위의 분할과 비교해서 곤란할지도 모르다) 등의 방법이 있다. 스트림 분할부(202)는, 예를 들면, 1매의 픽쳐를 슬라이스를 단위로서 복호화 칩의 개수분으로 분할할 때, 슬라이스 개시 코드를 기초로 하고, 각 프레임을 분할할 수 있다.
#1 복호화 칩(552)은, 제어기(551)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화하고, 복호화된 픽셀 데이터를 제1 버퍼(204)에 공급해서 기억시킨다. 이때, #1 복호화 칩(552)은, 참조 픽셀 데이터가 제１ 버퍼(204)에 축적되지 않고 있을 경우, #2 복호화 칩(553)에 요구해서 참조 픽셀를 취득함으로써, 복호화 처리를 실행한다.
제1 버퍼(204)는, 예를 들면, DRAM 등으로 구성되어, #1 복호화 칩(552)에 공급된 부호화 스트림, #1 복호화 칩(552)에 있어서 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 이것을 일시 보존한다.
#2 복호화 칩(553)은, 제어기(551)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화하고, 복호화된 픽셀 데이터를 제2 버퍼(206)에 공급해서 기억시킨다. 이때, #2 복호화 칩(553)은, 참조 픽셀 데이터가 제2 버퍼(206)에 축적되지 않고 있을 경우, #1 복호화 칩(552) 또는 #3 복호화 칩(554)에 요구해서 참조 픽셀를 취득함으로써, 복호화 처리를 실행한다.
제2 버퍼(206)는, 예를 들면, DRAM 등으로 구성되어, #2 복호화 칩(553)에 공급된 부호화 스트림, #2 복호화 칩(553)에 있어서 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 이것을 일시 보존한다.
#3 복호화 칩(554)은, 제어기(551)의 제어에 기초하여, 스트림 분할부(202)에 의해 공급된 분할 후의 픽쳐를 복호화하고, 복호화된 픽셀 데이터를 제3 버퍼(208)에 공급해서 기억시킨다. 이때, #3 복호화 칩(554)은, 참조 픽셀 데이터가 제3 버퍼(208)에 축적되지 않고 있을 경우, #2 복호화 칩(553)에 요구해서 참조 픽셀를 취득함으로써, 복호화 처리를 실행한다.
제3 버퍼(208)는, 예를 들면, DRAM 등으로 구성되어, #3 복호화 칩(554)에 공급된 부호화 스트림, #3 복호화 칩(554)에 있어서 복호화된 비디오 신호(픽셀 데이터)의 공급을 받고, 이것을 일시 보존한다.
선택기(209)는, #1 복호화 칩(552) 내지 #3 복호화 칩(554)으로부터, 복호화된 픽셀 데이터의 공급을 받고, 복호 비디오 데이터로서 출력한다.
또한, 복호화 장치(54-9)는, 필요에 따라, 또한, 드라이브(80)를 설치할 수 있다. 드라이브(80)는, 제어기(551)와 접속되어, 장착되는 탈착형 매체(81)의 정보의 수수가 가능하도록 이루어져 있다.
도 38에 도시된 바와 같이, #1 복호화 칩(552) 내진 #3 복호화 칩(554)의 3개의 복호화 칩을 이용해서 복호화 처리가 행해지는 경우에도, 도 35 및 도 37을 이용하여 설명한 2개의 복호화 칩을 이용한 복호화 처리와 기본적으로 마찬가지의 처리가 실행된다.
전술한 일련의 처리는, 소프트웨어에 의해 실행할 수도 있는다. 그 소프트웨어는, 그 소프트웨어를 구성하는 프로그램이, 전용의 하드웨어에 삽입되고 있는 컴퓨터, 또는, 각종의 프로그램을 인스톨하는 것으로, 각종의 기능을 실행하는 것이 가능한, 예를 들면 범용의 퍼스널 컴퓨터 등에, 기록 매체로부터 인스톨된다.
본 기록 매체는, 도 7, 도 21, 도 24, 도 25, 도 28, 도 31, 도 34, 도 35, 또는, 도 38에 도시한 바와 같이 컴퓨터와는 달리, 사용자에 프로그램을 제공하기 위해 배포되는, 프로그램이 기록되어 있는 자기 디스크(플렉시블 디스크 포함), 광 디스크(CD-ROM, DVD을 포함), 광 자기 디스크(MD(Mini-Disk)(상표) 포함), 혹은 반도체 메모리 등으로 이루어지는 탈착형 매체(81) 등으로 구성된다.
또한, 본 명세서에서, 기록 매체에 기록되는 프로그램을 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행해지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 혹은 개별로 실행되는 처리도 포함하는 것이다.
또한, 본 명세서에서, 시스템과는, 복수의 장치로 구성되는 장치 전체를 나 타내는 것이다.
또한, 본 발명의 실시 형태는, 전술한 실시 형태에 한정되나 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 여러 가지 변경이 가능하다.
본 발명에 따르면, 부호화 스트림을 복호화할 수가 있고, 특히, 복수의 복호화 수단·복호부에 있어서 참조 픽셀가 수수되므로, 1프레임을 분할해서 각각을 고속 또는 고성능으로 복호화할 수 있다.

Claims (14)

  1. 부호화 스트림을 복호화해서 복호화 스트림을 출력하는 화상 처리 장치에 있어서,
    상기 부호화 스트림을 구성하는 각 프레임의 소정의 영역을 복호화하는 복수의 복호화 수단과,
    복수의 상기 복호화 수단에 있어서의 각각의 복호화 처리의 결과로 얻을 수 있은 복수의 픽셀 데이터의 공급을 받아서 합성하고, 복호 화상 데이터를 출력하는 출력 수단
    을 포함하고,
    복수의 상기 복호화 수단 중 하나의 복호화 수단은, 상기 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화 수단에 공급함과 동시에, 상기 다른 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터 중, 상기 하나의 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화 수단으로부터 취득하고,
    상기 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 다른 복호화 수단으로부터 얻을 수 있는 픽셀 데이터를 참조하여 상기 복호화 처리를 수행하는 화상 처리 장치.
  2. 제1항에 있어서,
    복수의 상기 복호화 수단의 각각에 의해 수행되는 상기 복호화 처리의 결과로 얻을 수 있은 픽셀 데이터 또는 복수의 상기 복호화 수단의 각각에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 일시적으로 유지하는 복수의 픽셀 데이터 유지 수단
    을 복수의 상기 복호화 수단과 같은 개수만큼 더 포함하고,
    상기 복호화 수단은, 상기 하나의 복호화 수단에 의해 수행되는 상기 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 다른 복호화 수단으로부터 얻을 수 있는 픽셀 데이터를 상기 픽셀 데이터 유지 수단에 유지하고, 상기 하나의 복호화 수단에 의해 수행되는 복호화 처리의 결과로 얻어 상기 픽셀 데이터 유지 수단에 유지되는 픽셀 데이터 및 상기 다른 복호화 수단으로부터 얻어 상기 픽셀 데이터 유지 수단에 유지되는 픽셀 데이터를 참조하여 상기 복호화 처리를 수행하는 화상 처리 장치.
  3. 제1항에 있어서,
    상기 다른 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터는, 상기 다른 복호화 수단에 의해 복호화되는 소정의 영역 내에 포함되는 움직임 보상 기준 영역에 대한 움직임 벡터 탐색 범위 내에 포함되는 픽셀 데이터이고, 상기 하나의 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터는 상기 하나의 복호화 수단에 의해 복호화되는 소정의 영역 내에 포함되는 움직임 보상 기 준 영역에 대한 움직임 벡터 탐색 범위 내에 포함되는 픽셀 데이터인 화상 처리 장치.
  4. 제1항에 있어서,
    복수의 상기 복호화 수단 각각은 1개의 칩으로 구성되고 있고, 상기 칩의 입출력 단자는, 복수의 상기 복호화 수단에 서로 연결되어 상기 픽셀 데이터를 수수하도록, 서로 연결되는 화상 처리 장치.
  5. 제1항에 있어서,
    복수의 상기 복호화 수단의 처리에 의해 수행되는 복호화 처리를 제어하는 제어 수단
    을 더 포함하고,
    상기 제어 수단은 상기 부호화 스트림을 구성하는 각각의 픽쳐의 픽쳐 타입을 검출하고, 복수의 상기 복호화 수단 각각은 상기 제어 수단에 의해 검출된 상기 픽쳐 타입에 기초해서 상기 복호화 처리를 수행하는 화상 처리 장치.
  6. 제1항에 있어서,
    복수의 상기 복호화 수단 각각은, 상기 부호화 스트림을 구성하는 각각의 픽쳐의 픽쳐 타입을 검출하고, 검출된 상기 픽쳐 타입에 기초해서 상기 복호화 처리를 수행하는 화상 처리 장치.
  7. 제1항에 있어서,
    상기 부호화 스트림을 분할하는 스트림 분할 수단
    을 더 포함하고,
    복수의 상기 복호화 수단 각각은, 상기 스트림 분할 수단에 의해 분할된 상기 부호화 스트림을 구성하는 각 프레임의 소정의 영역에 대해 복호화 처리를 수행하는 화상 처리 장치.
  8. 제7항에 있어서,
    상기 스트림 분할 수단은, 상기 부호화 스트림을 구성하는 각 프레임을 상기 소정의 영역 내에 슬라이스 단위로 분할하고, 상기 슬라이스의 개수는 복수의 상기 복호화 수단의 개수와 동일한 화상 처리 장치.
  9. 제1항에 있어서,
    상기 복호화 수단은 각각은, 상기 부호화 스트림을 구성하는 각 프레임의 공급을 받고, 상기 프레임을 슬라이스를 단위로 상기 소정의 영역으로 분할하고, 상기 소정의 영역 중 하나를 추출하고 복호화하며, 상기 슬라이스의 개수는 복수의 상기 복호화 수단과 같은 개수인 화상 처리 장치.
  10. 제1항에 있어서,
    복수의 상기 복호화 수단 각각은, 상기 다른 복호화 수단에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 우선적으로 복호화하는 화상 처리 장치.
  11. 부호화 스트림을 복호화해서 복호화 스트림을 출력하는 화상 처리 장치의 화상 처리 방법에 있어서,
    복수의 복호화부를 이용하여 상기 부호화 스트림을 구성하는 각 프레임의 소정 영역에 대해 복호화 처리를 수행하는 스텝과,
    복수의 상기 복호화부 중 하나에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부에 공급하는 스텝과,
    다른 상기 복호화부에 의해 수행되는 복호 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 상기 하나의 복호화부에 의해 수해외는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부로부터 얻는 스텝과,
    복수의 상기 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터를 공급받고, 상기 공급받은 픽셀 데이터를 복호화 화상으로 합성하고, 상기 복호화 화상 데이터를 출력하는 스텝
    을 포함하고,
    상기 복호화 스텝의 처리에서는, 프레임간 참조 부호화된 프레임의 상기소정의 영역을 복호화할 경우, 상기 소정의 영역은 상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 하나의 복호화부에 의해 수행되고 상기 다른 복호화부로부터 얻을 수 있는 픽셀 데이터를 참조하여 복호화되는 화상 처리 방법.
  12. 부호화 스트림을 복호화해서 복호화 스트림을 출력하는 화상 처리 장치에 있어서,
    상기 부호화 스트림을 구성하는 각 프레임의 소정의 영역에 대해 각각이 복호화 처리를 수행하도록 구성된 복수의 복호화부와,
    복수의 상기 복호화부에 의해 수행되는 상기 복호화 처리의 결과로 얻을 수 있는 복수의 픽셀 데이터를 공급받아 복수의 상기 픽셀 데이터를 복호화 화상으로 합성하여, 상기 복호화 데이터로 출력하는 출력부
    을 포함하고,
    복수의 상기 복호화부 중 하나의 복호화부는, 상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 다른 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부에 공급하고, 또한, 상기 다른 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 중, 상기 하나의 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부로부터 얻고,
    상기 하나의 복호화부는 상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 다른 복호화부로부터 얻을 수 있는 픽셀 데이터를 참조하여 상기 복호화 처리를 수행하는 화상 처리 장치.
  13. 부호화 스트림을 복호화해서 복호화 스트림을 출력하는 복호화 디바이스에 있어서,
    상기 부호화 스트림을 구성하는 각 프레임의 소정의 영역에 대해 복호화 처리를 수행하는 하나의 복호화부와,
    상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 다른 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부에 전송하고, 상기 다른 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 하나의 디코더에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부로부터 수신하는 전송 유닛
    을 포함하고,
    상기 하나의 복호화부는 상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 다른 복호화부로부터 얻을 수 있는 픽셀 데이터를 참조하여 복호화 처리를 수행하는 복호화 디바이스.
  14. 부호화 스트림을 복호화해서 복호화 스트림을 출력하는 복호화 디바이스의 화상 처리 방법에 있어서,
    하나의 디코더를 사용하여 상기 부호화 스트림을 구성하는 각 프레임의 각 소정의 영역에 대해 복호화 처리를 수행하는 스텝과,
    상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 다른 복호화부에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부에 전송하는 스텝과,
    상기 다른 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 하나의 디코더에 의해 수행되는 복호화 처리에 필요한 픽셀 데이터를 상기 다른 복호화부로부터 수신하는 스텝
    을 포함하고,
    상기 하나의 복호화부는 상기 하나의 복호화부에 의해 수행되는 복호화 처리의 결과로 얻을 수 있는 픽셀 데이터 및 상기 다른 복호화부로부터 얻을 수 있는 픽셀 데이터를 참조하여 복호화 처리를 수행하는 복호화 디바이스의 화상 처리 방법.
KR20060081577A 2005-08-26 2006-08-28 화상 처리 장치, 화상 처리 방법 및 복호화 장치 KR101254341B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00245742 2005-08-26
JP2005245742A JP4534910B2 (ja) 2005-08-26 2005-08-26 画像処理装置および画像処理方法、記録媒体、並びに、プログラム

Publications (2)

Publication Number Publication Date
KR20070024439A true KR20070024439A (ko) 2007-03-02
KR101254341B1 KR101254341B1 (ko) 2013-04-12

Family

ID=37726545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060081577A KR101254341B1 (ko) 2005-08-26 2006-08-28 화상 처리 장치, 화상 처리 방법 및 복호화 장치

Country Status (6)

Country Link
US (1) US8457212B2 (ko)
EP (1) EP1773064A1 (ko)
JP (1) JP4534910B2 (ko)
KR (1) KR101254341B1 (ko)
CN (1) CN1956545B (ko)
TW (1) TW200721849A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8131095B2 (en) * 2003-02-03 2012-03-06 Actimagine Process and device for the compression of portions of images
JP2008072647A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 情報処理装置、デコーダおよび再生装置の動作制御方法
JP4427086B2 (ja) * 2006-12-27 2010-03-03 パナソニック株式会社 動画像復号化装置
WO2008102446A1 (ja) * 2007-02-22 2008-08-28 Fujitsu Limited 動画像符号化装置および動画像符号化方法
JP5011017B2 (ja) 2007-07-30 2012-08-29 株式会社日立製作所 画像復号化装置
US8334857B1 (en) 2007-12-14 2012-12-18 Nvidia Corporation Method and system for dynamically controlling a display refresh rate
US9508111B1 (en) 2007-12-14 2016-11-29 Nvidia Corporation Method and system for detecting a display mode suitable for a reduced refresh rate
US8120621B1 (en) * 2007-12-14 2012-02-21 Nvidia Corporation Method and system of measuring quantitative changes in display frame content for dynamically controlling a display refresh rate
US8456380B2 (en) * 2008-05-15 2013-06-04 International Business Machines Corporation Processing computer graphics generated by a remote computer for streaming to a client computer
JP5259625B2 (ja) 2008-05-23 2013-08-07 パナソニック株式会社 画像復号化装置、画像復号化方法、画像符号化装置、及び画像符号化方法
US8548061B2 (en) * 2008-08-05 2013-10-01 Panasonic Corporation Image decoding apparatus and image decoding method
US8615039B2 (en) * 2009-05-21 2013-12-24 Microsoft Corporation Optimized allocation of multi-core computation for video encoding
JP5321895B2 (ja) * 2009-05-27 2013-10-23 ソニー株式会社 情報処理装置および方法
CN102098503B (zh) * 2009-12-14 2012-11-28 中兴通讯股份有限公司 一种多核处理器并行解码图像的方法和装置
JP5914962B2 (ja) * 2010-04-09 2016-05-11 ソニー株式会社 画像処理装置および方法、プログラム、並びに、記録媒体
TWI401964B (zh) * 2010-04-16 2013-07-11 Altek Corp Image file processing method
WO2012035730A1 (ja) * 2010-09-16 2012-03-22 パナソニック株式会社 画像復号装置、画像符号化装置、それらの方法、プログラム、集積回路およびトランスコード装置
WO2014087861A1 (ja) * 2012-12-06 2014-06-12 ソニー株式会社 画像処理装置、画像処理方法、およびプログラム
US10396827B2 (en) 2015-09-25 2019-08-27 SK Hynix Inc. Data storage device
US11611359B2 (en) 2015-05-29 2023-03-21 SK Hynix Inc. Data storage device
US11515897B2 (en) 2015-05-29 2022-11-29 SK Hynix Inc. Data storage device
US11177835B2 (en) 2015-09-25 2021-11-16 SK Hynix Inc. Data storage device
KR102347418B1 (ko) * 2015-09-25 2022-01-06 에스케이하이닉스 주식회사 데이터 처리 장치 및 그것의 동작 방법
KR102285940B1 (ko) 2015-05-29 2021-08-05 에스케이하이닉스 주식회사 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN114257839A (zh) * 2020-09-23 2022-03-29 京东方科技集团股份有限公司 视频编码装置及解码装置、播放系统及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5632394A (en) * 1993-03-05 1994-09-08 Sony Corporation Apparatus and method for reproducing a prediction-encoded video signal
JPH06351000A (ja) * 1993-06-07 1994-12-22 Matsushita Electric Ind Co Ltd 画像信号符号化装置と画像信号復号装置
US6104751A (en) * 1993-10-29 2000-08-15 Sgs-Thomson Microelectronics S.A. Apparatus and method for decompressing high definition pictures
US5510842A (en) * 1994-05-04 1996-04-23 Matsushita Electric Corporation Of America Parallel architecture for a high definition television video decoder having multiple independent frame memories
JP3564745B2 (ja) 1994-08-12 2004-09-15 ソニー株式会社 ビデオ信号再生装置
JPH09275561A (ja) * 1996-04-08 1997-10-21 Toshiba Corp 映像圧縮装置及び映像圧縮方法
JPH09294262A (ja) * 1996-04-26 1997-11-11 Hitachi Ltd 画像符号化装置
JPH10178644A (ja) * 1996-12-18 1998-06-30 Sharp Corp 動画像復号装置
WO1998044745A1 (en) * 1997-03-31 1998-10-08 Sharp Kabushiki Kaisha Apparatus and method for simultaneous video decompression
JP4427827B2 (ja) * 1998-07-15 2010-03-10 ソニー株式会社 データ処理方法、データ処理装置及び記録媒体
JP4323685B2 (ja) 2000-06-09 2009-09-02 キヤノン株式会社 再生装置及び再生方法
CN1245839C (zh) * 2001-07-04 2006-03-15 矽统科技股份有限公司 分散式视频数据流解码方法
JP4078545B2 (ja) 2003-04-04 2008-04-23 ソニー株式会社 再生装置および方法、記録媒体、並びにプログラム
JP3870930B2 (ja) 2003-05-16 2007-01-24 松下電器産業株式会社 映像再生方法および装置
JP2005175997A (ja) * 2003-12-12 2005-06-30 Sony Corp 復号化装置、電子機器、コンピュータ、復号化方法、プログラム及び記録媒体

Also Published As

Publication number Publication date
CN1956545A (zh) 2007-05-02
KR101254341B1 (ko) 2013-04-12
JP2007060487A (ja) 2007-03-08
JP4534910B2 (ja) 2010-09-01
TW200721849A (en) 2007-06-01
US8457212B2 (en) 2013-06-04
EP1773064A1 (en) 2007-04-11
CN1956545B (zh) 2010-05-26
US20070047660A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR101254341B1 (ko) 화상 처리 장치, 화상 처리 방법 및 복호화 장치
US7333545B2 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
US8982964B2 (en) Image decoding device, image coding device, methods thereof, programs thereof, integrated circuits thereof, and transcoding device
RU2573257C2 (ru) Устройство декодирования сигнала изображения, способ декодирования сигнала изображения, устройство кодирования сигнала изображения, способ кодирования сигнала изображения и программа
US6088047A (en) Motion compensated digital video decoding with buffered picture storage memory map
US20090103630A1 (en) Image processing device
CN100508585C (zh) 用于控制数字视频比特流逆向播放的装置和方法
US6215822B1 (en) Motion compensated digital video decoding and buffer memory addressing therefor
US7292772B2 (en) Method and apparatus for decoding and recording medium for a coded video stream
JP5011017B2 (ja) 画像復号化装置
JP2007060488A (ja) 画像処理素子および画像処理方法、記録媒体、並びに、プログラム
CN101455088B (zh) 运动图像解码装置
JPH08305860A (ja) 画像復号表示装置
CN100551009C (zh) 用于产生视频信号的方法和设备
JP2009111932A (ja) 動画像復号化装置
CN103167257A (zh) 显示设备、显示方法、传送设备和传送方法
US9445122B2 (en) Encoding apparatus, encoding method, and a computer-readable recording medium
JP2008085617A (ja) 画像処理装置および画像処理方法、記録媒体、並びに、プログラム
WO2000059218A1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
JP4906197B2 (ja) 復号装置および方法、並びに記録媒体
JPH10327416A (ja) 動画像符号化装置
JPH1093969A (ja) 動画像符号化装置
JPH08275152A (ja) ディジタル映像信号復号装置
JP2005236386A (ja) 画像処理装置
US20070165999A1 (en) Coded-data decoding/playback apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee