KR20070023319A - 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 - Google Patents

음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 Download PDF

Info

Publication number
KR20070023319A
KR20070023319A KR1020050077790A KR20050077790A KR20070023319A KR 20070023319 A KR20070023319 A KR 20070023319A KR 1020050077790 A KR1020050077790 A KR 1020050077790A KR 20050077790 A KR20050077790 A KR 20050077790A KR 20070023319 A KR20070023319 A KR 20070023319A
Authority
KR
South Korea
Prior art keywords
resin layer
copper foil
pattern
mold plate
adhesive
Prior art date
Application number
KR1020050077790A
Other languages
English (en)
Other versions
KR100771298B1 (ko
Inventor
조정우
유제광
조한서
백상진
이정석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050077790A priority Critical patent/KR100771298B1/ko
Publication of KR20070023319A publication Critical patent/KR20070023319A/ko
Application granted granted Critical
Publication of KR100771298B1 publication Critical patent/KR100771298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 음각의 금형판을 이용한 칩 내장형 인쇄회로기판에 관한 것으로, 보다 상세하게는 동박수지층에 소정의 패턴을 양각으로 형성함으로써, 칩 본드의 점도 및 두께의 제어가 용이한 칩 내장형 인쇄회로기판에 관한 것이며, 이를 위하여 실장될 전자 부품의 크기에 대응하는 음각의 패턴이 형성된 금형판을 이용하여 동박수지층에 소정의 패턴을 양각으로 형성함으로써, 동박수지층에 형성된 양각의 패턴 상에 기존의 스크린 프린트법을 이용하여 접착제를 도포할 수 있으며, 접착제의 두께의 조절이 용이하며, 이로써 전자 부품의 기울어짐을 최소화할 수 있다.
금형판, 스크린 프린트법, 접착제, 마스크, 전자 부품

Description

음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법{Manufacturing method of chip embedded PCB using an engraved mold}
도 1a 내지 도 1m은 종래의 칩 내장형 인쇄회로기판의 제조방법에 따른 공정도;
도 2는 본 발명에 따른 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조공정을 나타낸 순서도; 및
도 3a 내지 3m은 본 발명의 실시예에 따른 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법을 도시한 공정도이다.
< 도면의 주요부분에 대한 부호의 설명 >
200 : 칩 내장형 인쇄회로기판 210 : 금형판
212 : 패턴 220 : 제 1 동박수지층
222 : 마스크 224 : 접착제
226 : 수지층 228 : 제 2 동박수지층
230 : 전자 부품 240 : 적층체
250 : 비아홀 260 : 도금층
270 : 에칭 레지스트 280 : 회로패턴
본 발명은 음각의 금형판을 이용한 칩 내장형 인쇄회로기판에 관한 것으로, 보다 상세하게는 동박수지층에 소정의 패턴을 양각으로 형성함으로써, 칩 본드의 점도 및 두께의 제어가 용이한 칩 내장형 인쇄회로기판에 관한 것이다.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 기판에 삽입하는 방향으로 발전하고 있다.
현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 별개의 칩 저항(Discrete Chip Resistor) 또는 일반적인 별개의 칩 커패시터(Discrete Chip Capacitor) 또는 일반적인 별개의 IC(integrated circuit)를 실장하고 있으나, 최근 저항 또는 커패시터 등의 칩 형태의 부품을 내장한 인쇄회로기판이 개발되고 있으며, 이러한 기술은 새로운 재료와 공정을 이용하여 기판의 내층에 저항 또는 커패시터 등의 칩 부품을 삽입하여 기존의 표면에 실장되던 칩 저항 및 칩 커패시터 등의 수동부품의 역할을 대체하는 기술을 말한다.
다시 말하면, 칩 내장형 인쇄회로기판은 기판 자체의 내층에 예를 들어, 칩 형태의 커패시터가 묻혀 있는 형태로서, 기판 자체의 크기에 관계없이 칩이 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "칩 내장형"이라고 하며, 이러한 기판을 칩 내장형 인쇄회로기판(Chip Embedded PCB)라고 한다.
이러한 칩 내장형 인쇄회로기판의 가장 중요한 특징은 외부에서 제작되어 성 능이 확인된 부품을 삽입하는 것이므로, 기판에서 직접 제작하는 것보다 안정된 수율을 유지할 수 있다는 것이다.
도 1a 내지 도 1m은 종래의 칩 내장형 인쇄회로기판의 제조방법에 따른 공정도이다.
도 1a 내지 도 1c는 동박 상에 접착제가 도포되는 과정이다.
먼저 동박(10) 상에 전자 부품(20)에 대응하는 크기의 관통홀이 형성되어 있는 마스크(12)를 배치하고, 스크린 프린트(screen print)법으로 접착제(14)를 동박(10)상에 도포한다. 여기에 쓰인 접착제는 비전도성 접착제이다.
다음, 도 1d에 도시된 바와 같이 도포된 접착제(14) 상에 전자 부품(20)을 실장한다.
도 1e에 도시된 바와 같이 전자 부품(20)들 사이에 수지층을 적층하고 그 위에 동박수지층(30)을 적층하여 도 1f에 도시된 바와 같이 원판(40)을 형성한다.
동박수지층(30)의 상부와 동박(10)의 하부에 적당한 열과 압력을 가하면, 반경화 상태인 수지가 수지층과 전자 부품(20) 사이에 형성된 공동을 채우며 경화된다.
도 1g에 도시된 바와 같이 원판(10) 상에 레이저 또는 기계를 이용하여 전자 부품(20)의 전극과 원판(10)의 상부 및 하부를 연결하는 비아홀(42)을 형성한다.
다음 도 1h에 도시된 바와 같이 원판(10)의 상부의 표면을 도금(50)한다.
도 1i에 도시된 바와 같이 식각 공정을 이용하여 내층 회로패턴(52)을 형성하고, 도 1j에 도시된 바와 같이 동박수지층(60)을 원판(10)의 상ㆍ하부에 적층한 다.
다음 도 1k에 도시된 바와 같이 레이저 또는 기계를 이용하여 비아홀(62)을 형성하고, 도 1l에 도시된 바와 같이 도금(70)을 한다.
마지막으로, 도 1m에 도시된 바와 같이 에칭 레지스트를 이용하여 외부 회로패턴(80)을 형성하여 칩 내장형 인쇄회로기판(100)을 제조한다.
그러나, 종래의 칩 내장형 인쇄회로기판의 제조방법은 칩을 실장할 때 편평한 동박층에 접착제를 도포하는 방식으로, 접착제의 두께가 마스크의 두께와 같아져 접착제의 두께가 두꺼워진다.
또한, 접착제의 점성을 증가시면 마스크에 스크린 프린팅 공정 중에 형성된 관통홀을 통과하기 어렵고, 접착제의 점성을 약하게 하면 전자 부품을 실장할 때 전자 부품이 기울어지는 문제가 있었다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 창안한 것으로, 칩의 크기에 대응하는 소정의 패턴이 형성된 금형판을 이용하여 동박수지층에 양각의 패턴을 형성함으로써, 기존의 스크린 프린트 법을 사용하면서 접착제의 두께와 접착제의 점도의 조절이 용이한 칩 내장형 인쇄회로기판을 제공하는 것이다.
이러한 목적을 달성하기 위하여 본 발명은 (A) 소정의 음각의 패턴이 형성된 금형판을 제공하는 단계; (B) 금형판의 음각의 패턴에 대응하는 소정의 양각의 패턴이 제 1 동박수지층에 형성되는 단계; (C) 제 1 동박수지층에 형성된 양각의 패 턴 상에 접착제가 도포되는 단계; (D) 접착제 상에 전자 부품이 실장되는 단계; (E) 전자 부품에 대응하는 크기의 관통홀이 형성된 수지층과 제 2 동박수지층을 적층하여 적층체를 형성하는 단계; 및 (F) 적층체에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법을 제공한다.
본 발명에 있어서, (A) 단계의 금형판의 소정의 음각의 패턴은 전자 부품의 크기에 대응하는 크기로 형성되는 것을 특징으로 한다.
또한, 본 발명에 있어서, (B) 단계에서 제 1 동박수지층에 소정의 양각의 패턴을 형성하는 단계는 금형판 상에 제 1 동박수지층을 배치하는 단계; 제 1 동박수지층과 금형판의 상ㆍ하부에 열과 압력을 가하는 단계; 및 제 1 동박수지층에서 금형판을 분리하는 단계; 를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 있어서, (C) 단계에서 상기 접착제를 도포하는 단계는 제 1 동박수지층의 비패턴 부분에 마스크를 씌우는 단계; 제 1 동박수지층 상에 스크린 프린트법(screen print)으로 접착제를 도포하는 단계: 및 접착제 도포 후 상기 마스크를 제거하는 단계; 를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 있어서, 마스크는 금속 재질로 제작되는 것을 특징으로 한다.
또한, 본 발명에 있어서, (C) 단계의 접착제는 비전도성인 것을 특징으로 한다.
또한, 본 발명에 있어서, (B) 단계의 제 1 동박수지층과 (E) 단계의 제 2 동 박수지층은 수지층의 한 면이 동박층으로 코팅된 것을 특징으로 한다.
또한, 본 발명에 있어서, (E) 단계의 제 1 적층체의 상ㆍ하부에 열과 압력을 가하는 것을 특징으로 한다.
또한, 본 발명에 있어서, (F) 단계에서 회로패턴을 형성하는 단계는 전자 부품의 전극과 적층체의 상부 및 하부를 연결하는 비아홀을 형성하는 단계; 적층체의 상부 및 하부의 표면을 도금하는 단계; 및 도금된 층에 회로패턴을 형성하는 단계; 를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 있어서, 비아홀은 전자 부품의 전극과 회로패턴을 전기적으로 연결하는 블라인드 비아홀인 것을 특징으로 한다.
또한, 본 발명에 있어서, 도금은 무전해 동도금 및 전해 동도금인 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 2는 본 발명에 따른 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조공정을 나타낸 순서도이다.
본 발명에 따른 칩 내장형 인쇄회로기판의 제조방법은 다음과 같은 단계들을 통해 수행될 수 있다. 먼저, 배치될 전자 부품의 크기에 대응하는 음각의 패턴이 형성되어 있는 금형판을 제공하며(S110), 다음에는 금형판을 이용하여 금형판의 음각 패턴에 대응하는 소정의 양각의 패턴이 제 1 동박수지층에 형성된다(S120).
이후 제 1 동박수지층에 형성된 패턴 상에 적착제가 도포되고(S130), 이 접착제 상에 전자 부품이 실장된다(S140).
또한, 수지층과 제 2 동박수지층을 적층하여 적층체를 형성하고(S150), 마지막으로 적층체에 회로패턴을 형성한다(S160). 이러한 공정에서 나타난 바와 같이 본 발명의 특징은 접착제를 고르게 도포하여 칩의 실장 위치를 정밀하게 제어할 수 있다는 것이다.
이에 대한 설명은 다음 실시예를 설명하면서 자세히 기술하겠다.
도 3a 내지 3m은 본 발명의 실시예에 따른 음각의 금형판을 이용한 칩 내장형 인쇄회로기판(300)의 제조방법을 공정 단위로 도시한 공정도이다.
도 3a에 도시된 바와 같이 금형판(210) 상에 소정의 패턴(212)이 음각으로 형성되며, 이 패턴(212)은 후속공정에서 실장될 전자 부품(230)의 크기에 대응하는 크기로 형성된다.
여기서, 금형판(210)의 재질은 열과 압력이 가해졌을 때, 형태의 변화가 없는 즉, 공정에 필요한 열과 압력을 견딜 수 있는 재질을 사용하여 사출 성형하는 것이 바람직하다.
또한, 본 발명의 도면에는 패턴(212)이 음각으로 형성되어 있으나, 필요에 따라 양각으로 형성하여 제작할 수 있다.
도 3b에 도시된 바와 같이 도 3a에 제작된 금형판(210) 상에 제 1 동박수지층(220)을 배치한다.
도 3c에 도시된 바와 같이 제 1 동박수지층(220)의 상부와 금형판(210)의 하부에 열과 압력을 가하면, 제 1 동박수지층(22)의 수지가 금형판(210)의 패턴(212)을 채운다.
이후, 도 3d에 도시된 바와 같이 제 1 동박수지층(220)에서 금형판(210)을 분리하면, 금형판(210)의 음각의 패턴(212)에 대응하는 양각의 패턴이 제 1 동박수지층(220)의 표면에 형성된다.
여기서, 제 1 동박수지층(220)은 반경화 상태인 수지의 한 면에 동박을 입힌 것으로, 예컨대 RCC(resin coated copper) 또는 한 면에 동박을 입힌 프리프레그(prepreg)가 사용되며, 수지층은 층간 절연을 시켜주고 동박층은 외층 회로패턴을 형성하는 회로층의 기본이 된다.
도 3e에 도시된 바와 같이 스크린 프린트(screen print)법을 사용하여 제 1 동박수지층(220)에 형성된 양각의 패턴 상에 접착제(224)를 도포한다.
스크린판(마스크; 222) 상에 접착제를 부어 스퀴지(squeeze)라는 고무 바(bar)로 밀면, 접착제가 스크린판(마스크)를 통과하여 아래의 제 1 동박수지층(220)에 형성된 양각의 패턴 상에 뿌려지는 것을 스크린 프린트법이라 한다.
접착제(224)를 도포하기 전에, 비패턴 상에 접착제(224)가 도포되는 것을 막기 위하여 양각의 패턴에 대응하는 크기의 홀이 형성되어 있는 마스크(222)를 비패턴 상에 씌우며, 여기서 마스크(222)는 금속의 재질로 제작되고, 접착제(224)가 제 1 동박수지층(220)에 형성된 양각의 패턴 상에 도포되면 마스크(222)를 제거한다.
또한, 마스크(222)의 두께를 제 1 동박수지층(220)에 형성된 양각의 패턴의 두께보다 약간 높게 제작하여, 접착제(224) 도포시 제 1 동박수지층(220)의 두께와 마스크(222)의 두께의 차이만큼 접착제(224)가 제 1 동박수지층(220)에 형성된 양각의 패턴에 도포되도록 할 수 있다..
따라서, 마스크(222)의 두께 및 제 1 동박수지층(220)에 형성된 패턴의 두께를 조절하여 사용자가 원하는 접착제(224)의 두께를 만들 수 있다.
또한, 여기서 사용되는 접착제(224)는 비전도성의 접착제를 사용하는 것이 바람직하다.
다음, 도 3f에 도시된 바와 같이 제 1 동박수지층(220)에 형성된 패턴 상에 도포된 접착제(224) 상에 전자 부품(230)을 실장한다.
이후, 도 3g에 도시된 바와 같이 접착제(224) 상에 실장된 전자 부품(230)에 대응하는 크기의 관통홀이 형성된 수지층(226)이 제 1 동박수지층(220)의 비패턴 상에 적층된다.
여기서, 수지층(226)은 반경화 상태의 프리프레그(prepreg)가 사용되며, 소정의 열과 압력에서 경화되는 유리섬유와 열경화성 수지의 합성물질로 이루어진다.
도 3h에 도시된 바와 같이 제 2 동박수지층(228)을 수지층(226) 상에 적층하여 적층체(240)를 형성한다.
제 2 동박수지층(228)의 상부와 제 1 동박수지층(220)의 하부에 열과 압력을 가하면, 전자 부품(230)을 둘러싼 수지들이 수지층(226)과 전자 부품(230) 사이에 형성된 공동을 채우며 경화되고, 따라서, 도 3i에 도시된 바와 같이 전자 부품(230)이 고정된 적층체(240)가 형성된다.
여기서, 제 2 동박수지층(228)은 반경화 상태인 수지의 한 면에 동박을 입힌 것으로, 예컨대 RCC(resin coated copper) 또는 한 면에 동박을 입힌 프리프레그(prepreg)가 사용될 수 있다.
다음 도 3j에 도시된 바와 같이, 전자 부품(230)의 전극과 적층체(240)의 상부 및 하부를 연결하는 비아홀(250)을 형성한다.
비아홀(250)은 레이저 또는 기계를 이용하여 형성하고, 전자 부품(230)의 전극과 회로패턴을 전기적으로 연결하는 블라인드 비아홀을 형성한다.
또한, 비아홀(250)을 형성한 후, 드릴링 시 발생하는 동박의 버(burr), 비아홀 측벽의 먼지, 동박 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 하는 것이 바람직하다.
이후, 도 3k에 도시된 바와 같이, 적층체(240)의 상부 및 하부의 표면을 도금하여 도금층(260)을 형성한다.
여기서, 적층체(240)의 비아홀(250)의 내벽이 절연체로 되어 있어 전기분해에 의한 전해 동도금을 실시할 수 없기에, 석출반응에 의한 무전해 동도금을 실시한 후에 동으로 전해 도금을 수행한다.
그리고, 도 3l에 도시된 바와 같이, 에칭 레지스트(270)를 형성한다.
여기서, 에칭 레지스트 패턴(270)을 형성하기 위하여 감광성 물질의 드라이 필름(dry film)을 사용할 수 있으며, 도금층(260)에 드라이 필름을 도포하고, 소정의 패턴이 인쇄된 아트워크 필름(art work film)을 드라이 필름 위에 밀착시킨 후 자외선을 조사한다. 이때, 아트워크 필름의 소정의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하여 경화되지 않고, 인쇄되지 않은 부분은 자외선이 투과하여 아트워크 필름 아래의 드라이 필름을 경화시킨다.
적층체(240)를 에칭액에 담가주면, 에칭 레지스트 패턴(270)이 형성되지 않 은 영역의 도금층(260)이 제거되고, 도 3m에 도시된 바와 같이 소정의 회로패턴(280)이 형성된 칩 내장형 인쇄회로기판(300)을 완성하게 된다.
본 발명의 실시예에 설명된 전자 부품(230)은 인쇄회로기판(300)에 대하여 상ㆍ하부의 전극을 갖는 전자 부품(230)을 중심으로 설명하였지만, 도 3a 내지 도 3m에 도시한 바와 같이 인쇄회로기판(300)을 기준으로 좌ㆍ우 방향의 전극을 갖는 전자 부품도 실장될 수 있다.
또한, 본 발명의 실시예에서는 칩이 내장된 인쇄회로기판으로서 단층인 구조의 기판이 도시되어 있으나, 사용 목적이나 용도에 따라 내부 회로층에 소정의 회로패턴이 형성된 4층, 6층, 및 8층 등의 다층 구조의 인쇄회로기판을 사용할 수 있다.
위에 설명된 바에 따르면, 음각의 패턴이 형성된 금형판을 이용하여 양각의 패턴이 형성된 동박수지층을 형성하고, 동박수지층에 형성된 양각의 패턴 상에 접착제를 도포하여 전자 부품이 실장된 인쇄회로기판이 제공될 수 있으며, 또한 접착제의 두께를 얇게 도포할 수 있으며, 이에 전자 부품의 기울어짐을 최소화할 수 있다.
이처럼, 본 발명에서는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판은 실장될 전자 부품의 크기에 대응하는 크기의 패턴이 형성된 금형판을 이용하여 양각의 패턴이 형성된 동박수지층을 형성하고, 기존의 접착제 도포 방법을 사용하면서 양각의 패턴 상에 접착제를 도포하여 전자 부품이 실장된 칩 내장형 인쇄회로기판이 제공될 수 있으며, 이에 따라 접착제의 두께를 얇고, 사용자가 원하는 두께로 조절이 용이한 것에 특징이 있다.
본 발명의 음각의 금형판을 이용한 칩 내장형 인쇄회로기판에 따르면, 칩의 크기에 대응하는 소정의 패턴이 형성된 금형판을 이용하여 동박수지층에 양각의 패턴이 형성되며, 이에 종래의 사용했던 접착제 도포법을 사용하면서 종래의 평판에 접착제를 도포했을 때보다 접착제의 두께의 조절이 용이할 수 있다.
또한, 양각의 패턴이 형성된 동박수지층을 형성함으로써, 점도가 큰 접착제가 마스크에 형성된 관통홀을 통과할 수 있다.

Claims (11)

  1. (A) 소정의 음각의 패턴이 형성된 금형판을 제공하는 단계;
    (B) 상기 금형판의 음각의 패턴에 대응하는 소정의 양각의 패턴이 제 1 동박수지층에 형성되는 단계;
    (C) 상기 제 1 동박수지층에 형성된 양각의 패턴 상에 접착제가 도포되는 단계;
    (D) 상기 접착제 상에 전자 부품이 실장되는 단계;
    (E) 상기 전자 부품에 대응하는 크기의 관통홀이 형성된 수지층과 제 2 동박수지층을 적층하여 적층체를 형성하는 단계; 및
    (F) 상기 적층체에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 (A) 단계의 금형판의 소정의 음각의 패턴은 상기 전자 부품의 크기에 대응하는 크기로 형성되는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 (B) 단계에서 제 1 동박수지층에 소정의 양각의 패턴을 형성하는 단계는
    상기 금형판 상에 제 1 동박수지층을 배치하는 단계;
    상기 제 1 동박수지층과 금형판을 가열ㆍ가압하여 패턴을 전사하는 단계; 및
    상기 제 1 동박수지층에서 상기 금형판을 분리하는 단계; 를 더 포함하는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서, 상기 (C) 단계에서 상기 접착제를 도포하는 단계는
    상기 제 1 동박수지층의 비패턴 부분에 마스크를 씌우는 단계;
    상기 제 1 동박수지층 상에 스크린 프린트법(screen print)으로 접착제를 도포하는 단계: 및
    상기 접착제 도포 후 상기 마스크를 제거하는 단계; 를 더 포함하는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서, 상기 마스크는 금속 재질로 제작되는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서, 상기 (C) 단계의 접착제는 비전도성인 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  7. 제 1 항에 있어서, 상기 (B) 단계의 제 1 동박수지층과 상기 (E) 단계의 제 2 동박수지층은 수지층의 한 면이 동박층으로 코팅된 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  8. 제 1 항에 있어서, 상기 (E) 단계의 제 1 적층체의 상ㆍ하부에 열과 압력을 가하는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  9. 제 1 항에 있어서, 상기 (F) 단계에서 회로패턴을 형성하는 단계는
    상기 전자부품의 전극과 상기 적층체의 상부 및 하부를 연결하는 비아홀을 형성하는 단계;
    상기 적층체의 상부 및 하부의 표면을 도금하는 단계; 및
    상기 도금된 층에 회로패턴을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판.
  10. 제 9 항에 있어서, 상기 비아홀은 상기 전자 부품의 전극과 상기 회로패턴을 전기적으로 연결하는 블라인드 비아홀인 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
  11. 제 9 항에 있어서, 상기 도금은 무전해 동도금 및 전해 동도금인 것을 특징으로 하는 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의 제조방법.
KR1020050077790A 2005-08-24 2005-08-24 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 KR100771298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077790A KR100771298B1 (ko) 2005-08-24 2005-08-24 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077790A KR100771298B1 (ko) 2005-08-24 2005-08-24 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법

Publications (2)

Publication Number Publication Date
KR20070023319A true KR20070023319A (ko) 2007-02-28
KR100771298B1 KR100771298B1 (ko) 2007-10-29

Family

ID=41637142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077790A KR100771298B1 (ko) 2005-08-24 2005-08-24 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법

Country Status (1)

Country Link
KR (1) KR100771298B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498130B2 (en) 2009-04-10 2013-07-30 Samsung Electronics Co., Ltd. Solid state drive, structure for supporting solid state drives and scalable information processing system including a plurality of solid state drives
KR101467734B1 (ko) * 2014-06-11 2014-12-01 심석광 패널 간의 직접 접합 방법
US9247649B2 (en) 2013-05-06 2016-01-26 Globalfoundries Inc. Printed circuit boards fabricated using congruent molds
TWI618462B (zh) * 2015-04-13 2018-03-11 以介電質直接貼件之內埋電子元件電路板製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042117B1 (ko) 2008-11-06 2011-06-16 안복만 금형성형에 의한 두께동 전자회로 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1687300A (en) 1998-12-16 2000-07-03 Seiko Epson Corporation Semiconductor chip, semiconductor device, circuit board and electronic equipmentand production methods for them
JP3246502B2 (ja) * 2000-01-27 2002-01-15 松下電器産業株式会社 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
JP4613410B2 (ja) * 2000-10-13 2011-01-19 株式会社村田製作所 セラミック回路基板の製造方法
JP4346333B2 (ja) 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498130B2 (en) 2009-04-10 2013-07-30 Samsung Electronics Co., Ltd. Solid state drive, structure for supporting solid state drives and scalable information processing system including a plurality of solid state drives
US9247649B2 (en) 2013-05-06 2016-01-26 Globalfoundries Inc. Printed circuit boards fabricated using congruent molds
KR101467734B1 (ko) * 2014-06-11 2014-12-01 심석광 패널 간의 직접 접합 방법
TWI618462B (zh) * 2015-04-13 2018-03-11 以介電質直接貼件之內埋電子元件電路板製造方法

Also Published As

Publication number Publication date
KR100771298B1 (ko) 2007-10-29

Similar Documents

Publication Publication Date Title
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4555852B2 (ja) 回路基板の製造方法
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
JP2006086488A (ja) 受動素子内蔵型プリント基板およびその製造方法
KR20060020908A (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
KR100771298B1 (ko) 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
CN109041459B (zh) 一种槽底图形阶梯槽的制作方法及pcb
US8205330B2 (en) Method for manufacturing a printed circuit board
CN112672546A (zh) 一种超厚铜箔印制多层板的加工方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100674293B1 (ko) 전자부품이 내장된 인쇄회로기판의 제조방법
JPH1187912A (ja) 両面型配線板の製造方法
KR100651568B1 (ko) 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP3325903B2 (ja) 配線基板の製造方法
JP2005045163A (ja) 多層回路板の製造方法
KR100871030B1 (ko) 저항 내장형 인쇄회로기판의 제조방법
JPH10126058A (ja) 多層プリント配線板の製造方法
JP4055474B2 (ja) 多層回路板の製造方法
JP2864276B2 (ja) プリント配線基板の製造方法
KR20060030311A (ko) 저항 내장형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee