KR20070016775A

KR20070016775A - 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법

Info

Publication number: KR20070016775A
Application number: KR1020050071754A
Authority: KR
Inventors: 이명수
Original assignee: 삼성전자주식회사
Priority date: 2005-08-05
Filing date: 2005-08-05
Publication date: 2007-02-08
Also published as: US20070030190A1; CN1909379B; KR100718646B1; US7304599B2; CN1909379A

Abstract

본 발명에 따른 아날로그-디지털 변환기는 외부로부터 인가되는 바이어스 신호에 응답하여 아날로그 전압과 램프 전압을 비교하는 비교기와, 상기 아날로그 전압이 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 래치와, 상기 램프 전압이 발생하는 시점부터 상기 활성화된 종료 신호가 입력되는 시점까지 카운팅 된 클럭 수에 대응한 디지털 신호를 발생하는 카운터와, 그리고 상기 활성화된 종료 신호가 발생하는 시점부터 상기 비교기로 인가되는 상기 바이어스 신호를 차단하는 바이어스 제어회로를 포함하는 것을 특징으로 한다.

Description

아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지 센서, 그리고 씨모스 이미지 센서의 동작 방법{ANALOG-TO-DIGITAL CONVERTER AND CMOS IMAGE SENSOR WITH THE SAME AND METHOD OF OPERATING CMOS IMAGE SENSOR}

도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 개략적으로 보여주는 블록도이다.

도 2는 도 1의 픽셀 어레이와 아날로그-디지털 변환기의 일 실시예의 상세 회로도이다.

도 3은 도 2에 도시된 회로의 동작을 설명하기 위한 타이밍도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : CMOS 이미지 센서 100 : 픽셀 어레이

200 : 아날로그-디지털 변환기 210 : CDS 및 비교기

220 : 래치 회로 230 : 카운터

240 : 전력 절감 회로 241 : 바이어스 제어회로

242 : 입력 고정 회로 300 : 라인 버퍼

400 : CIS 제어기 500 : 램프신호 발생기

600 : 바이어스 회로

본 발명은 이미지 센서(Image Sensor)에 관한 것으로, 구체적으로는 씨모스(CMOS : Complementary Metal Oxide Semiconductor, 이하 CMOS라 함) 이미지 센서(CIS : CMOS Image Sensor)에 관한 것이다.

이미지 센서(Image Sensor)는 광학 영상(Optical Image)을 입력받아, 입력된 광학 영상을 전기 신호로 전환하는 소자이다. 이미지 센서는 전자-정공 신호의 전송 방식에 따라 CCD(Charge Coupled Device) 이미지 센서와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분된다.

CCD 이미지 센서는 빛에 의해 발생한 전자를 그대로 게이트 펄스를 이용해서 출력부까지 이동시킨 후, 빛에 의해 발생한 전자를 전압으로 변환한다. CCD 이미지 센서는 전하 결합에 의해서 신호를 검출한다. 광감지 역할을 하는 포토 다이오드(PD : Photo Diode)는 광전류를 즉시 추출하지 않고, 일정 시간 누적시킨 다음 추출한다. 그 결과, 신호전압을 누적시간 만큼 증가시킬 수 있어 광감도(Sensitivity)가 좋고, 노이즈(Noise)를 감소시킬 수 있는 장점이 있다. 반면, 광전하를 계속 운송해야 하므로 구동방식이 복잡하고, 고전압 및 고전력이 소모되는 단점이 있다.

CMOS 이미지 센서는 빛에 의해 발생한 전자를 각 화소 내에서 전압으로 변환한 후에, 변환된 전압을 여러 CMOS 스위치를 통해 출력한다. CCD형 이미지 센서와 비교하여 볼 때, CMOS 이미지 센서는 전기광학적 특성에서 열세를 보이나, 저소비 전력과 집적도 측면에서 우수한 장점이 있다. CMOS 이미지 센서는 빛에 의해 발생한 전자가 각 화소 내에서 전압으로 변환되어 전송되므로, 전송 도중 발생한 전압 형태의 잡음이 출력 신호에 그대로 더해지는 단점이 있다.

고화질 CMOS 이미지 센서는 전원 노이즈(Power Noise) 및 커플링 노이즈(Coupling Noise)를 최소화하기 위하여 싱글-엔디드 인버터(Single-Ended Inverter)를 대신하여 차동형 비교기(Differential Comparator)를 이용하여 아날로그-디지털 변환기(ADC : Analog to Digital Converter)를 구성한다. 차동형 비교기는 일정한 전류를 항상 소모하므로 싱글-엔디드 인버터에 비해 전력 소모가 많다. 그러므로, 차동형 비교기를 아날로그-디지털 변환기로 사용하는 고화질 CMOS 이미지 센서에서 전력 소모를 최소화하는 노력이 필요하다.

본 발명이 이루고자 하는 기술적 과제는 전력 소모가 감소된 아날로그-디지털 변환기 및 이를 포함하는 CMOS 이미지 센서를 제공하는데 있다.

본 발명에 따른 아날로그-디지털 변환기는 외부로부터 인가되는 바이어스 신호에 응답하여 아날로그 전압과 램프 전압을 비교하는 비교기와, 상기 아날로그 전압이 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 래치와, 상기 램프 전압이 발생하는 시점부터 상기 활성화된 종료 신호가 입력되는 시점까지 카운팅 된 클럭 수에 대응한 디지털 신호를 발생하는 카운터와, 그리고 상기 활성화된 종료 신호가 발생하는 시점부터 상기 비교기로 인가되는 상기 바이어스 신호를 차 단하는 바이어스 제어회로를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 램프 전압은 상기 클럭에 따라 선형적으로 변화되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 바이어스 제어회로는 상기 바이어스 신호와 연결되는 한 단자와 상기 비교기의 입력단에 연결되는 다른 단자를 갖는 제 1 스위치를 포함하며, 상기 제 1 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 활성화된 종료 신호가 발생된 후, 상기 래치의 입력을 고정시키는 입력 고정회로를 더 포함한다.

이 실시예에 있어서, 상기 입력 고정회로는 전원전압에 연결되는 한 단자와 상기 래치의 입력단에 연결되는 다른 단자를 갖는 제 2 스위치를 포함하며, 상기 제 2 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 한다.

본 발명에 따른 씨모스 이미지 센서는 광 이미지에 대응하는 아날로그 전압 신호를 생성하는 픽셀 어레이와, 클럭에 따라 선형적으로 변화되는 램프 전압을 발생하는 램프신호 발생기와, 바이어스 신호와 복수의 제어신호들에 응답하여 상기 아날로그 전압 신호와 상기 램프 전압을 비교하여, 상기 비교 결과에 따라 디지털 전압 신호를 생성하는 아날로그-디지털 변환기와, 상기 바이어스 신호를 발생하는 바이어스 회로와, 그리고 상기 복수의 제어신호들을 생성하는 제어기를 포함하되, 상기 디지털 전압 신호가 발생되는 시점에 상기 아날로그-디지털 변환기로 인가되 는 상기 바이어스 신호가 차단되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 아날로그-디지털 변환기는 상기 바이어스 신호에 응답하여 상기 아날로그 전압 신호와 상기 램프 전압을 비교하는 비교기와, 상기 아날로그 전압 신호가 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 래치와, 그리고 상기 램프 전압이 발생하는 시점부터 상기 활성화된 종료 신호가 입력되는 시점까지 카운팅 된 클럭 수에 대응한 디지털 신호를 발생하는 카운터와, 그리고 상기 활성화된 종료 신호가 발생하는 시점에 상기 비교기로 인가되는 상기 바이어스 신호를 차단하는 바이어스 제어회로를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 바이어스 제어회로는 상기 바이어스 출력단에 연결되는 한 단자와 상기 비교기의 입력단에 연결되는 다른 단자를 갖는 제 1 스위치를 포함하며, 상기 제 1 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 한다.

본 발명에 따른 씨모스 이미지 센서의 동작 방법은 광 이미지를 아날로그 전압 신호로 변환하는 단계와, 클럭에 따라 선형적으로 변화하는 램프 전압을 발생하 는 단계와, 외부로부터 인가되는 바이어스 신호에 응답하여 비교기에서 상기 아날로그 전압 신호와 상기 램프 전압을 비교하는 단계와, 상기 아날로그 전압 신호가 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 단계와, 그리고 상기 활성화된 종료 신호가 발생하면 상기 비교기로 인가되는 상기 바이어스 신호를 차단시키는 단계를 포함한다.

이 실시예에 있어서, 상기 활성화된 종료 신호가 발생하면 상기 비교기의 출력을 고정시키는 것을 특징으로 한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 개략적으로 보여주는 블록도이다. CMOS 이미지 센서(10)는 픽셀 어레이(100), 아날로그-디지털 변환기(200), 라인 버퍼(300), CIS 제어기(400), 램프신호 발생기(500), 바이어스 회로(600)로 구성된다.

픽셀 어레이(Pixel Array, 100)는 다수의 단위화소(Unit Pixel)들로 구성된다. 픽셀 어레이(100)는 빛에 의한 광학 영상(Optical Image)을 받아들여, 입력된 광학 영상을 전기 신호로 변환한다. 각 단위화소는 포토 다이오드(Photo Diode)를 포함하며 광학적 렌즈를 통해 입력된 빛을 아날로그 전기 이미지 신호로 변환하여 출력한다. 픽셀 어레이(100)는 바이어스 전압(VB)을 입력받아 동작한다.

아날로그-디지털 변환기(Analog-to-Digital Converter, 200)는 픽셀 어레이 (100)로부터 입력되는 아날로그 신호(Vsig)를 디지털 신호로 변환한다. 아날로그-디지털 변환기(200)는 CDS 및 비교기(210), 래치 회로(220), 카운터(230), 전력 절감회로(240)로 구성된다.

CDS 및 비교기(CDS & Comparator, 210)는 CDS부와 비교기로 구분된다. CDS부(Correlated Double Sampling)는 이미지 센서의 제조 공정 상의 미세한 차이에 의해 발생하는 고정 패턴 잡음(Fixed Pattern Noise)을 제거한다. CDS부는 각 단위화소에서 리셋 신호(Reset Voltage Signal)와 데이터 신호(Data Voltage Signal)를 샘플링한다. 비교기(Comparator)는 픽셀 어레이(100)에서 출력된 아날로그 신호(Vsig)와 램프신호 발생기(400)에서 출력된 램프 전압(Vramp)을 입력받아 아날로그 신호(Vsig)와 램프 전압(Vramp)을 비교한다. 비교기는 차동형 비교기(Differential Comparotor)로 구성된다. 비교기는 바이어스 전압(VB)을 입력받아 동작한다.

래치 회로(Latch Circuit, 220)는 CDS 및 비교기(210)에서 아날로그 신호(Vsig)와 램프 전압(Vramp)이 일치하면 발생하는 래치 입력 신호(Lin)를 받아들여, 하이 레벨의 활성화된 종료 신호(Lout)를 출력한다. 종료 신호(Lout)는 카운터(230) 동작을 제어하는 신호이다.

카운터(Counter, 230)는 램프 전압(Vramp)이 발생하는 시점부터 래치 회로(220)에서 활성화된 종료 신호(Lout)가 입력되는 시점까지 클럭 수를 카운팅한다. 그리고 카운팅된 클럭 수에 대응한 디지털 신호(Do1)를 라인 버퍼(300)로 출력한다.

전력 절감회로(240)는 아날로그 신호(Vsig)와 램프 전압(Vramp)이 비교되는 동작이 완료된 후에도 차동형 비교기에서 일정한 전류가 소모되는 것을 방지한다. 전력 절감회로(240)는 바이어스 제어회로(241)와 입력 고정회로(242)로 구성된다.

바이어스 제어회로(241)는 종료 신호(Lout)가 발생하면 CDS 및 비교기(210)로 인가되는 바이어스 전압(VB)을 차단하여, CDS 및 비교기(210)의 동작을 중지시킨다. 바이어스 제어회로(241)는 인버터와 스위치등으로 구성될 수 있다.

입력 고정회로(242)는 CDS 및 비교기(210)의 동작이 중지된 후, 비교기의 출력이 래치 회로(220)에 영향을 미치는 것을 방지하기 위해, 종료 신호(Lout)가 발생한 시점에서 래치 회로(220)의 입력(Lin)을 고정시킨다.

라인 버퍼(Column Buffer, 300)는 아날로그-디지털 변환기(200)로부터 출력되는 디지털 신호(Do1)를 저장한다.

CIS 제어기(400)는 픽셀 어레이(100), 아날로그-디지털 변환기(200), 라인 버퍼(300), 램프신호 발생기(500)의 동작을 제어하기 위한 제어 신호들을 발생한다.

램프신호 발생기(500)는 CIS 제어기(300)로부터 인가되는 램프 제어신호에 응답하여 아날로그 램프 전압(Vramp)을 발생한다. 램프 전압(Vramp)은 CDS 및 비교기(210)에 인가되고, CDS 및 비교기(210)는 픽셀 어레이(100)로부터 출력된 아날로그 신호(Vsig)와 램프 전압(Vramp)를 비교한다.

바이어스 회로(600)는 픽셀 어레이(100)와 CDS 및 비교기(210)로 바이어스 전압(VB)을 공급한다.

도 2는 도 1의 픽셀 어레이(100)와 아날로그-디지털 변환기(200)의 일 실시 예의 상세 회로도이다.

픽셀 어레이(100)는 포토 다이오드(PD), 트랜스퍼 트랜지스터(Transfer Transistor, TX), 드라이브 트랜지스터(Drive Transistor, DX), 리셋 트랜지스터(Reset Transistor, RX), 셀렉트 트랜지스터(Select Transistor, SX), 바이어스 트랜지스터(Bias Transistor, BX)로 구성된다. 포토 다이오드(PD)는 외부의 광학 영상을 입력받는 수광부이다. 포토 다이오드(PD)로 빛이 입사하게 되면 이에 비례하여 광전하가 생성된다. 포토 다이오드(PD)는 트랜스퍼 트랜지스터(TX)와 접지 사이에 위치한다. 트랜스퍼 트랜지스터(TX)는 포토 다이오드(PD)에서 발생된 광전하를 플로팅 디퓨전(Floating Diffusion, FD) 노드를 거쳐 드라이브 트랜지스터(DX)의 게이트로 전달한다. 드라이브 트랜지스터(DX)는 게이트로 인가된 광전하에 비례하여 소스-드레인간 전류를 발생한다. 리셋 트랜지스터(RX)는 드라이브 트랜지스터(DX)의 게이트로 리셋 전압을 인가한다. 셀렉트 트랜지스터(SX)는 드라이브 트랜지스터(DX)에서 생성된 전류를 CDS 및 비교기(210)로 전달한다. 바이어스 트랜지스터(BX)는 도 1의 바이어스 회로(600)로부터 바이어스 전압(VB)을 인가받아, 픽셀 어레이(100)에 바이어스 전류를 공급한다. 트랜스퍼 트랜지스터(TX), 리셋 트랜지스터(RX), 셀렉트 트랜지스터(SX)의 게이트로 인가되는 제어 신호들(T, R, S)은 도 1의 CIS 제어기(400)로부터 인가된다.

CDS 및 비교기(210)는 CDS부(211), 제 1 차동 비교기(212), 제 2 차동 비교기(213)로 구성된다.

CDS부(211)는 픽셀 어레이(100)에서 출력되는 리셋 신호와 데이터 신호를 샘 플링한다. CDS부(211)는 스위치(SW3)와 커패시터(C1)로 구성된다.

제 1 차동 비교기(212)는 CDS부(211)에서 출력되는 아날로그 신호(Vsig)와 램프 전압(Vramp)을 차동 입력 신호로 받아, 제 2 차동 비교기(213)의 차동 입력 신호를 출력한다. 제 1 차동 비교기(212)는 제 1 및 제 2 차동 트랜지스터(T1, T2), 제 1 및 제 2 저항(R1, R2), 제 3 및 제 4 트랜지스터(T3, T4)로 구성된다. 제 1 차동 트랜지스터(T1)의 게이트는 아날로그 신호(Vsig)가 인가되고, 드레인은 제 1 저항(R1)과 연결되며, 소스는 제 2 차동 트랜지스터(T2)의 소스와 연결된다. 제 2 차동 트랜지스터(T2)의 게이트는 램프 전압(Vramp)이 인가되고, 드레인은 제 2 저항(R2)과 연결되며, 소스는 제 1 차동 트랜지스터(T1)의 소스와 연결된다. 제 1 및 제 2 차동 트랜지스터(T1, T2)의 드레인 전압은 제 2 차동 비교기(213)의 차동 입력 신호가 된다. 제 3 트랜지스터(T3)는 제 1 차동 비교기(212)의 전류원이다. 제 3 트랜지스터(T3)의 게이트에는 바이어스 전압(VB)이 바이어스 제어회로(241)의 제 2 스위치(SW2)의 제어에 따라 인가된다. 제 2 스위치(SW2)는 인버터(IN)를 통해 제공되는 종료 신호(Lout)의 반전 신호(S2)에 의해서 제어된다. 바이어스 제어회로(241)는 제 2 스위치(SW2)와 인버터(IN)로 구성된다. 제 3 트랜지스터(T3)의 게이트는 제 2 스위치(SW2)의 한 단자와 연결되고, 드레인은 제 1 및 제 2 차동 트랜지스터(T1, T2)의 소스와 연결되며, 소스는 접지(GND)와 연결된다. 제 4 트랜지스터(T4)는 바이어스 전압(VB)이 차단되는 순간, 제 1 차동 비교기(212)에 흐르는 바이어스 전류를 흡수하여 제 1 차동 비교기(212)의 동작이 중지되도록 한다. 제 4 트랜지스터(T4)의 게이트는 래치(221)에서 출력되는 종료 신호(Lout)가 인가되고, 드레인은 제 3 트랜지스터(T3)의 게이트와 연결되며, 소스는 접지와 연결된다.

제 2 차동 비교기(213)는 제 1 차동 비교기(212)의 차동 출력을 입력 신호로 받는다. 제 2 차동 비교기(213)의 출력은 래치(221) 입력 신호(Lin)가 된다. 제 2 차동 비교기(213)는 제 1 차동 비교기(212)와 동일하게 구성된다.

제 1 및 제 2 차동 비교기(212, 213)는 아날로그 신호(Vsig)와 램프 전압(Vramp)을 비교하여, 아날로그 신호(Vsig)와 램프 전압(Vramp)이 일치하면 래치(221)로 그 결과를 출력한다. 래치(221)에서 종료 신호(Lout)가 발생하면 제 1 및 제 2 차동 비교기(212, 213)로 인가되는 바이어스 전압(VB)이 제 2 스위치(SW2)에 의해 차단된다. 그 결과, 제 1 및 제 2 차동 비교기(212, 213)는 동작이 중지되어 전력 소모가 되지 않는다.

래치(221)는 도 1의 래치 회로(220) 중 일부인 단위 래치이다. 래치(221)는 CDS 및 비교기(210)에서 출력되는 신호에 따라 종료 신호(Lout)를 생성한다. 종료 신호(Lout)는 제 1 및 제 2 차동 비교기(212, 213)와 카운터(230)의 동작을 제어한다. 또한, 종료 신호(Lout)는 CDS 및 비교기(210)의 동작이 중지된 후, 비교기의 출력이 래치(221)에 영향을 미치는 것을 방지하기 위해, 입력 고정회로(242)를 이용하여 종료 신호(Lout)가 발생한 시점에서 래치(221)의 입력(Lin)을 고정한다. 입력 고정회로(242)는 전원 전압(VDD)과 래치(221)의 입력단 사이에 제 1 스위치(SW1)를 구비한다. 제 1 스위치(SW1)는 종료 신호(Lout)에 의해 제어된다.

카운터(Counter, 230)는 램프 전압(Vramp)이 발생하는 시점부터 래치 회로 (220)에서 종료 신호(Lout)가 입력되는 시점까지 클럭 수를 카운팅한다. 그리고 카운팅된 클럭 수에 대응한 디지털 신호(Do1)를 출력한다.

수평 동기 신호(Hsync)는 도 1의 CIS 제어기(400)에서 발생하는 신호이다. 수평 동기 신호(Hsync)의 1 수평 구간(1 Horizontal Time)은 픽셀 어레이(100)에서 하나의 행 라인(Row Line)의 데이터를 읽는 시간이 된다.

종료 신호(Lout)는 픽셀 어레이(100)로부터 입력되는 아날로그 신호(Vsig)가 CDS 및 비교 동작을 완료한 후, 로우 레벨에서 하이 레벨로 천이된다. 종료 신호(Lout)는 데이터가 래치되는 구간과 수평 블랭크 구간(Horizontal Blank Time)까지 하이 레벨을 유지한다. 종료 신호(Lout)가 로우 레벨에서 하이 레벨로 천이되는 시점(또는 활성화 시점)은 씨모스 이미지 센서(10)로 입력되는 광 이미지의 밝기(Gray Level)에 따라 달라진다. 예를 들어, 어두운 밝기를 가지는 이미지의 종료 신호(Lout)가 활성화되는 시점은 밝은 밝기를 가지는 이미지에 비해 빠르다.

제 1 제어신호(S1)는 제 1 스위치(SW1)의 동작을 제어하는 신호로, 종료 신호(Lout)와 같은 파형도를 가진다. 제 1 제어신호(S1)는 종료 신호(Lout)가 발생한 시점에서 래치(221)의 입력(Lin)을 고정시킨다. 즉, 종료 신호(Lout)로 CDS 및 비교기(210)의 동작이 중지된 후, 비교기의 출력이 래치(221)에 영향을 미치는 것을 방지하기 위해, 종료 신호(Lout)가 발생한 시점에서 래치(221)의 입력(Lin)을 고정한다.

제 2 제어신호(S2)는 제 2 스위치(SW2)의 동작을 제어하는 신호로, 종료 신 호(Lout)가 반전된 파형도를 가진다. 제 2 제어신호(S2)는 제 1 및 제 2 차동 비교기(212, 213)로 인가되는 바이어스 전압(VB)을 제어한다. 즉, 종료 신호(Lout)가 발생하면, 제 2 제어신호(S2)는 제 1 및 제 2 차동 비교기(212, 213)로 인가되는 바이어스 전압(VB)을 차단하여 제 1 및 제 2 차동 비교기(212, 213)의 동작을 중지시킨다. 제 1 및 제 2 차동 비교기(212, 213)는 아날로그 신호(Vsig)와 램프 전압(Vramp)의 비교하는 동작이 종료된 후, 다음 수평 동기 신호(Hsync)가 발생할 때까지 동작이 중지된다. 그 결과, 제 1 및 제 2 차동 비교기(212, 213)의 전력 소모가 절감된다.

디지털 신호(Do1)는 카운터(230)에서 출력되는 신호이다. 디지털 신호(Do1)는 종료 신호(Lout)가 활성화되는 시점에서 카운터(230)로부터 출력된다.

본 발명이 적용되는 CMOS 이미지 센서는 디지털 카메라, 휴대 전화 등 가정용 제품뿐만 아니라, 병원에서 사용되는 내시경 등 의료 장비, 원격 제어 미사일 등에 사용되는 군사용, 인공위성 등 우주 관측 등의 우주 산업 분야 등 다양하게 적용될 수 있다.

이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상과 같은 본 발명에 의하면, 아날로그-디지털 변환기의 전력 소모가 감소된다. 또한, 전력 소모가 감소된 아날로그-디지털 변환기를 사용한 CMOS 이미지 센서의 전원 효율성을 높일 수 있다.

Claims

외부로부터 인가되는 바이어스 신호에 응답하여 아날로그 전압과 램프 전압을 비교하는 비교기;

상기 아날로그 전압이 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 래치;

상기 램프 전압이 발생하는 시점부터 상기 활성화된 종료 신호가 입력되는 시점까지 카운팅 된 클럭 수에 대응한 디지털 신호를 발생하는 카운터; 그리고

상기 활성화된 종료 신호가 발생하는 시점부터 상기 비교기로 인가되는 상기 바이어스 신호를 차단하는 바이어스 제어회로를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
제 1 항에 있어서,

상기 램프 전압은 상기 클럭에 따라 선형적으로 변화되는 것을 특징으로 하는 아날로그-디지털 변환기.
제 1 항에 있어서,

상기 바이어스 제어회로는 상기 바이어스 신호와 연결되는 한 단자와 상기 비교기의 입력단에 연결되는 다른 단자를 갖는 제 1 스위치를 포함하며, 상기 제 1 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 하는 아날로그-디지털 변환기.
제 3 항에 있어서,

상기 활성화된 종료 신호가 발생된 후, 상기 래치의 입력을 고정시키는 입력 고정회로를 더 포함하는 아날로그-디지털 변환기.
제 4 항에 있어서,

상기 입력 고정회로는 전원전압에 연결되는 한 단자와 상기 래치의 입력단에 연결되는 다른 단자를 갖는 제 2 스위치를 포함하며, 상기 제 2 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 하는 아날로그-디지털 변환기.
광 이미지에 대응하는 아날로그 전압 신호를 생성하는 픽셀 어레이;

클럭에 따라 선형적으로 변화되는 램프 전압을 발생하는 램프신호 발생기;

바이어스 신호와 복수의 제어신호들에 응답하여 상기 아날로그 전압 신호와 상기 램프 전압을 비교하여, 상기 비교 결과에 따라 디지털 전압 신호를 생성하는 아날로그-디지털 변환기;

상기 바이어스 신호를 발생하는 바이어스 회로; 그리고

상기 복수의 제어신호들을 생성하는 제어기를 포함하되,

상기 디지털 전압 신호가 발생되는 시점에 상기 아날로그-디지털 변환기로 인가되는 상기 바이어스 신호가 차단되는 것을 특징으로 하는 씨모스 이미지 센서.
제 6 항에 있어서,

상기 아날로그-디지털 변환기는,

상기 바이어스 신호에 응답하여 상기 아날로그 전압 신호와 상기 램프 전압을 비교하는 비교기;

상기 아날로그 전압 신호가 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 래치; 그리고

상기 램프 전압이 발생하는 시점부터 상기 활성화된 종료 신호가 입력되는 시점까지 카운팅 된 클럭 수에 대응한 디지털 신호를 발생하는 카운터; 그리고

상기 활성화된 종료 신호가 발생하는 시점에 상기 비교기로 인가되는 상기 바이어스 신호를 차단하는 바이어스 제어회로를 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
제 7 항에 있어서,

상기 바이어스 제어회로는 상기 바이어스 출력단에 연결되는 한 단자와 상기 비교기의 입력단에 연결되는 다른 단자를 갖는 제 1 스위치를 포함하며, 상기 제 1 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 하는 씨모스 이미지 센서.
제 8 항에 있어서,

상기 활성화된 종료 신호가 발생된 후, 상기 래치의 입력을 고정시키는 입력 고정회로를 더 포함하는 씨모스 이미지 센서.
제 9 항에 있어서,

상기 입력 고정회로는 전원전압에 연결되는 한 단자와 상기 래치의 입력단에 연결되는 다른 단자를 갖는 제 2 스위치를 포함하며, 상기 제 2 스위치는 상기 래치에서 출력되는 상기 종료 신호에 의해 제어되는 것을 특징으로 하는 씨모스 이미지 센서.
광 이미지를 아날로그 전압 신호로 변환하는 단계;

클럭에 따라 선형적으로 변화하는 램프 전압을 발생하는 단계;

외부로부터 인가되는 바이어스 신호에 응답하여 비교기에서 상기 아날로그 전압 신호와 상기 램프 전압을 비교하는 단계;

상기 아날로그 전압 신호가 상기 램프 전압과 일치하면 활성화된 종료 신호를 출력하는 단계; 그리고

상기 활성화된 종료 신호가 발생하면 상기 비교기로 인가되는 상기 바이어스 신호를 차단시키는 단계를 포함하는 씨모스 이미지 센서의 동작 방법.
제 11 항에 있어서,

상기 활성화된 종료 신호가 발생하면 상기 비교기의 출력을 고정시키는 것을 특징으로 하는 씨모스 이미지 센서의 동작 방법.