KR20070009415A - 다이버시티 방식 수신 장치, 다이버시티 방식 수신 장치의제어 방법, 및 프로그램 - Google Patents

다이버시티 방식 수신 장치, 다이버시티 방식 수신 장치의제어 방법, 및 프로그램 Download PDF

Info

Publication number
KR20070009415A
KR20070009415A KR1020060064976A KR20060064976A KR20070009415A KR 20070009415 A KR20070009415 A KR 20070009415A KR 1020060064976 A KR1020060064976 A KR 1020060064976A KR 20060064976 A KR20060064976 A KR 20060064976A KR 20070009415 A KR20070009415 A KR 20070009415A
Authority
KR
South Korea
Prior art keywords
received signal
correlation
signal
received
input
Prior art date
Application number
KR1020060064976A
Other languages
English (en)
Other versions
KR100802273B1 (ko
Inventor
야스지 사이또
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070009415A publication Critical patent/KR20070009415A/ko
Application granted granted Critical
Publication of KR100802273B1 publication Critical patent/KR100802273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/084—Equal gain combining, only phase adjustments
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)

Abstract

심플한 구성으로 안정된 수신 신호를 공급할 수 있는 다이버시티 방식 수신 장치, 다이버시티 방식 수신 장치의 제어 방법, 및 프로그램을 제공한다.
제1 및 제2 수신 신호가 입력되고, 제2 수신 신호에 기초하여 제2 수신 신호와 위상이 상이한 1개 이상의 제3 수신 신호를 생성하는 1개 이상의 위상기(15, 16)와, 제1 수신 신호와, 제2 수신 신호 또는 제3 수신 신호 각각과의 사이의 상관을 구하는 상관 산출부(21)와, 제2 수신 신호 또는 제3 수신 신호 중, 제1 수신 신호와 상관이 가장 높은 수신 신호를 선출하는 상관 비교부(24)와, 상관 비교부(24)에 의해서 선출된 제2 또는 제3 수신 신호를 선택해서 출력하는 셀렉터와, 제1 수신 신호와 셀렉터로부터 출력되는 수신 신호를 합성한 신호를 출력하는 합성기(26)를 포함하는 다이버시티 방식 수신 장치(1)를 구성한다.
다이버시티 방식 수신 장치, 상관 산출부, 수신 신호, 상관 비교부, 셀렉터, 트리거 발행부, 프론트 엔드부

Description

다이버시티 방식 수신 장치, 다이버시티 방식 수신 장치의 제어 방법, 및 프로그램{DIVERSITY TYPE RECEIVER APPARATUS, CONTROL METHOD OF THE SAME, AND PROGRAM}
도 1은 본 발명의 일 실시 형태로서 설명하는 다이버시티 방식 수신 장치(1)의 주요부 블록도.
도 2는 본 발명의 일 실시 형태로서 설명하는 트리거 발행부(17)의 처리를 설명하는 플로우차트.
도 3a는 본 발명의 일 실시 형태로서 설명하는 제1 승산부(18) 및 제1 상관 산출부(21)의 처리를 설명하는 플로우차트.
도 3b는 본 발명의 일 실시 형태로서 설명하는 제2 승산부(19) 및 제2 상관 산출부(22)의 처리를 설명하는 플로우차트.
도 3c는 본 발명의 일 실시 형태로서 설명하는 제3 승산부(20) 및 제3 상관 산출부(23)의 처리를 설명하는 플로우차트.
도 4는 본 발명의 일 실시 형태로서 설명하는 상관 비교부(24)의 처리를 설명하는 플로우차트.
도 5a는 본 발명의 일 실시 형태로서 설명하는 제1 프론트 엔드부(12)로부터 출력되는 제1 수신 신호 A1(t)의 파형을 도시하는 도면.
도 5b는 본 발명의 일 실시 형태로서 설명하는 제2 프론트 엔드부(14)로부터 출력되는 제2 수신 신호 A2(t)의 파형을 도시하는 도면.
도 5c는 본 발명의 일 실시 형태로서 설명하는 제1 위상기(15)로부터 출력되는 제3 수신 신호 A2(t+d)의 파형을 도시하는 도면.
도 5d는 본 발명의 일 실시 형태로서 설명하는 제2 위상기(16)로부터 출력되는 제3 수신 신호 A2(t+2d)의 파형을 도시하는 도면.
도 5e는 본 발명의 일 실시 형태로서 설명하는 도 5a 및 도 5b에 도시하는 파형의 신호가 입력된 경우에 제1 승산기(18)로부터 출력되는 신호의 파형을 도시하는 도면.
도 5f는 본 발명의 일 실시 형태로서 설명하는 도 5a 및 도 5c에 도시하는 파형의 신호가 입력된 경우에 제2 승산기(19)로부터 출력되는 신호의 파형을 도시하는 도면.
도 5g는 본 발명의 일 실시 형태로서 설명하는 도 5a 및 도 5d에 도시하는 파형의 신호가 입력된 경우에 제3 승산기(20)로부터 출력되는 신호의 파형을 도시하는 도면.
도 5h는 본 발명의 일 실시 형태로서 설명하는 도 5e에 도시하는 신호에 기초하여 제1 상관 산출부(21)에서 산출되는 누적값 T1의 파형을 도시하는 도면.
도 5i는 본 발명의 일 실시 형태로서 설명하는 도 5f에 도시하는 신호에 기초하여 제2 상관 산출부(22)에서 산출되는 누적값 T2의 파형을 도시하는 도면.
도 5j는 본 발명의 일 실시 형태로서 설명하는 도 5g에 도시하는 신호에 기초하여 제3 상관 산출부(23)에서 산출되는 누적값 T3의 파형을 도시하는 도면.
도 5k는 본 발명의 일 실시 형태로서 설명하는 상관 비교부(24)에 입력되는 상관 r1에 대응하는 신호의 파형을 도시하는 도면.
도 5l은 본 발명의 일 실시 형태로서 설명하는 상관 비교부(24)에 입력되는 상관 r2에 대응하는 신호의 파형을 도시하는 도면.
도 5m은 본 발명의 일 실시 형태로서 설명하는 상관 비교부(24)에 입력되는 상관 r3에 대응하는 신호의 파형을 도시하는 도면.
도 5n은 본 발명의 일 실시 형태로서 설명하는 합성기(26)에 입력되는 제1 수신 신호 A1(t)의 파형을 도시하는 도면.
도 5o는 본 발명의 일 실시 형태로서 설명하는 셀렉터(25)로부터 합성기(26)에 입력되는 신호의 파형이며, 제2 위상기(16)로부터 출력되는 제3 수신 신호 A2(t+2d)의 파형을 도시하는 도면.
도 5p는 본 발명의 일 실시 형태로서 설명하는 합성기(26)로부터 출력되는 신호의 파형이며, 후단의 회로에 입력되는 파형을 도시하는 도면.
도 6은 특허 문헌 1에 기재된 차재용 TV 다이버시티 시스템의 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 수신 장치
11 : 제1 안테나
12 : 제1 프론트 엔드부
13 : 제2 안테나
14 : 제2 프론트 엔드부
15 : 제1 위상기
16 : 제2 위상기
17 : 트리거 발행부
18 : 제1 승산부
19 : 제2 승산부
20 : 제3 승산부
21 : 제1 상관 산출부
22 : 제2 상관 산출부
23 : 제3 상관 산출부
24 : 상관 비교부
25 : 셀렉터
26 : 합성기
[특허 문헌 1] 일본 특개 2000-252895호 공보
본 발명은, 차재용 안테나나 휴대 전화기 등에 이용되는 다이버시티 방식 수신 장치, 다이버시티 방식 수신 장치의 제어 방법, 및 프로그램에 관한 것으로, 심플한 구성으로 안정된 수신 신호를 공급하는 기술에 관한 것이다.
특허 문헌 1에는 복수의 TV 안테나 중 적어도 하나의 TV 안테나의 수신 신호의 위상을 복수의 이상기에 의해서 상호 상이한 시프트량으로 시프트하고, 각 이상기의 출력 신호와 다른 TV 안테나의 출력 신호를 합성하는 합성 수단과, 이 합성 수단에 의해 합성된 복수의 합성 수신 신호와 상기 TV 안테나로부터 출력되는 수신 신호를 비교하고, 또는 복수의 합성 수신 신호를 비교하여, 그 중 가장 높은 레벨의 수신 신호를 선택해서 텔레비전으로 보내는 수신 신호 절환 수단을 구비한 TV 다이버시티 시스템에 대해서 기재되어 있다.
도 6은 특허 문헌 1에 기재되어 있는 상기 차재용 TV 다이버시티 시스템으로, 복수의 TV 안테나(61), 복수의 증폭 회로(앰프)(62), 복수의 이상기(31), 복수의 합성기(41), 수신 신호 절환 스위치(51), 레벨 비교 회로(71) 등을 갖고 있다. 이 시스템에서는 레벨 비교 회로(71)가 일정 주기(예를 들면 1/60초)로 수신 신호 절환 스위치(51)를 절환하여 합성기(41)에 의해서 합성된 각 수신 신호의 레벨(신호 강도)을 비교하여, 가장 레벨이 높은 수신 신호를 선택해서 TV 튜너(72)에 공급한다.
그런데, 상기 시스템에서는 합성 후의 각 수신 신호의 레벨을 비교하고 있기 때문에, 합성된 수신 신호의 수만큼 합성기(41)가 필요하게 되어, 그만큼 장치 규모가 커진다. 또한 상기 일정 주기로 행해지는 절환 주사(스위칭)는 노이즈의 발생 요인으로 된다. 또한, 상기 시스템에서는 최적의 신호가 결정되기까지의 동안, 질이 나쁜 수신 신호가 후단의 TV 튜너에 누출되게 된다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 심플한 구성으로 안정된 수신 신호를 공급할 수 있는 다이버시티 방식 수신 장치, 다이버시티 방식 수신 장치의 제어 방법, 및 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명 중 주된 발명은, 상이한 안테나에 의해서 수신된 제1 및 제2 수신 신호가 입력되는 다이버시티 방식 수신 장치로서, 상기 제2 수신 신호에 기초하여 그 제2 수신 신호와 위상이 상이한 1개 이상의 제3 수신 신호를 생성하는 1개 이상의 위상기와, 상기 제1 수신 신호와, 상기 제2 수신 신호 또는 제3 수신 신호 각각과의 상관을 구하는 상관 산출부와, 상기 제2 수신 신호 또는 상기 제3 수신 신호 중, 상기 제1 수신 신호와의 상관이 가장 높은 수신 신호를 선출하는 상관 비교부와, 상기 상관 비교부에 의해서 선출된, 상기 제2 수신 신호 또는 상기 제3 수신 신호 중 어느 하나를 선택해서 출력하는 셀렉터와, 상기 제1 수신 신호와 상기 셀렉터로부터 출력되는 수신 신호를 합성한 신호를 출력하는 합성기를 포함하는 것으로 한다.
본 발명의 다이버시티 방식 수신 장치는, 합성 전에 위상이 상이한 2개의 수신 신호의 상관을 비교하여, 상관이 가장 높은 조합의 수신 신호만을 합성한다. 이 때문에 합성기의 수가 기본적으로 1개로 완료되고, 심플한 구성의 다이버시티 방식 수신 장치를 실현할 수 있다. 또한 위상기로서 지연기를 이용함으로써 다이버시티 방식 수신 장치를 한층 더 심플한 구성으로 할 수 있다.
또한 본 발명의 다이버시티 방식 수신 장치는, 합성 후가 아니라 합성 전에서의 수신 신호의 위상의 상관을 조사하고 있기 때문에, 최적의 수신 신호의 조합을 고정밀도로 구할 수 있으며, TV 튜너 등의 후단의 회로에 고품질의 수신 신호를 공급할 수 있다. 또한, 상관이 가장 높은 조합을 결정한 후에 셀렉터가 동작하기 때문에, 질이 나쁜 신호가 후단의 회로에 누출되는 일이 없다. 또한 셀렉터의 절환 횟수가 적기 때문에 노이즈의 발생도 적다.
<실시 형태>
이하, 본 발명의 실시 형태에 관해 상세히 설명한다. 도 1에 본 발명의 일 실시 형태로서 설명하는 다이버시티(Diversity) 방식의 수신 장치의 주요부 블록도를 도시하고 있다. 수신 장치(1)는, 제1 안테나(11)가 수신한 수신 신호(이하, 제1 수신 신호라고 함)를 증폭하는 제1 프론트 엔드(Front End)부(12), 제2 안테나(13)가 수신한 수신 신호(이하, 제2 수신 신호라고 함)를 증폭하는 제2 프론트 엔드부(14), 수신 신호의 위상을 변화시키는 제1 및 제2 위상기(Phase Shifter)(15, 16), 트리거 발행부(17), 제1 내지 제3 승산부(18, 19, 20), 제1 내지 제3 상관 산출부(21, 22, 23), 상관 비교부(24), 셀렉터(25), 및 합성기(26)를 포함해서 구성되어 있다.
도 1에 도시하는 블록도에서, 제1 및 제2 위상기(15, 16)로서는, 예를 들면 90° 하이브리드 트랜스와 바리캡 다이오드를 이용한 옥타브 밴드 방식의 것, 고주파 신호를 중간 주파수로 변환한 후, 다시 원래의 주파수로 변환하고 이 때의 국부 발진 주파수의 위상을 변화시킴으로써 출력 신호의 위상을 변화시키는 주파수 변환 방식의 것, 입력 신호의 위상과 출력 신호 혹은 외부로부터의 신호의 위상을 비교하여 피드백 제어 루프 내의 지연량에 의해 출력 신호의 위상을 변화시키는 PLL(Phase Lock Loop) 방식의 것 등을 이용할 수 있다.
제1 내지 제3 승산부(18, 19, 20), 제1 내지 제3 상관 산출부(21, 22, 23), 및, 상관 비교부(24)는 MPU(Micro Processor Unit)에 의한 소프트웨어 제어, DSP(Digital Signal Processor)를 이용한 처리, 또는 와이어 로직(Wired Logic) 등 중 적어도 하나를 이용해서 구성되어 있다.
수신 장치(1)는, 예를 들면 차재용의 라디오 튜너나 TV 튜너, 휴대 전화기, 무선 LAN 등에 적용되고, 복수의 안테나에 의해서 수신한 수신 신호를 합성하여 IF 회로나 검파 회로 등의 후단의 회로에 공급한다.
구체적으로는, 수신 장치(1)는 복수의 안테나 중 특정한 안테나에 의해서 수신된 수신 신호에 기초하여 위상이 상이한 복수의 수신 신호를 생성하고, 이들 수신 신호의 각각과 다른 안테나에 의해서 수신된 수신 신호와의 상관을 구해, 상관이 가장 높은 2개의 수신 신호를 합성하여 후단의 회로에 공급한다.
상기의 상관은, 예를 들면 다음 수학식 1로 나타내는 피어슨의 적률 상관 계 수로서 구해진다.
Figure 112006049546592-PAT00001
수학식 1에서, r은 피어슨의 적률 상관 계수이다. 또한 n은 샘플링수이다. xi, yi는 각각 비교 대상으로 되는 2개의 수신 신호에 대한 시각 t1, t2, …, tN에서의 크기의 샘플링값이다. <x>, <y>는 각각 수신 신호의 샘플링값의 평균값이다.
또한, 이하의 실시 형태에서는 상기 식을 간략화한 다음 수학식 2에 기초해서 상관 r을 구하는 것으로 한다.
Figure 112006049546592-PAT00002
도 1에 도시하는 블록도에서, 제1 위상기(15)는 제2 프론트 엔드부(1 4)로부터 출력되는 제2 수신 신호(이하, 이 수신 신호를 파동 함수「A2(t)」라고 표기함)의 위상을 d만큼 시프트한 제3 수신 신호(이하, 이 수신 신호를 파동 함수「A2(t+d)」라고 표기함)를 생성한다. 또한 제2 위상기(16)는, 제1 위상기(15)로부터 출력되는 제3 수신 신호의 위상을 d만큼 더 시프트시킨 제3 수신 신호(이하, 이 수신 신호를 파동 함수「A2(t+2d)」라고 표기함)를 생성한다.
제1 승산부(18)에는 제1 프론트 엔드부(12)로부터 출력되는 제1 수신 신호(이하, 이 수신 신호를 파동 함수 「A1(t)」라고 표기함)와, 제2 프론트 엔드부(14)로부터 출력되는 제2 수신 신호 A2(t)가 입력된다. 제1 승산부(18)는 각 시각 t1, t2, …에서의 각 수신 신호의 샘플링값을 승산한 값, 즉, A1(t1)×A2(t1), A1(t2)×A2(t2), …를 순차적으로 구해 제1 상관 산출부(21)에 출력한다.
제1 상관 산출부(21)는, 제1 승산부(18)로부터 순차적으로 입력되는 값에 기초하여, 다음 수학식 3에 의해 제1 수신 신호와 제2 수신 신호의 상관 r1을 구해 상관 비교부(24)에 출력한다.
Figure 112006049546592-PAT00003
제2 승산부(19)에는 제1 프론트 엔드부(12)로부터 출력되는 제1 수신 신호와, 제1 위상기(15)로부터 출력되는 제3 수신 신호 A2(t+d)가 입력된다. 제2 승산부(19)는 각 시각 t1, t2, …에서의 각 수신 신호의 샘플링값을 승산한 값, 즉, A1(t1)×A2(t1+d), A1(t2)×A2(t2+d), …를 순차적으로 구해 제2 상관 산출부(22)에 출력한다.
제2 상관 산출부(22)는, 제2 승산부(19)로부터 순차적으로 입력되는 값에 기초하여, 다음 수학식 4에 의해 제1 수신 신호 A1(t)와 제2 수신 신호 A2(t+d)의 상 관 r2를 구해 상관 비교부(24)에 출력한다.
Figure 112006049546592-PAT00004
제3 승산부(20)에는 제1 프론트 엔드부(12)로부터 출력되는 제1 수신 신호 A1(t)와, 제2 위상기(16)로부터 출력되는 제3 수신 신호 A2(t+2d)가 입력된다. 제3 승산부(20)는, 각 시각 t1, t2, …에서 각각의 수신 신호의 샘플링값을 승산한 값, 즉, A1(t1)×A2(t1+2d), A1(t2)×A2(t2+2d), …를 순차적으로 구해서 제3 상관 산출부(23)에 출력한다.
제3 상관 산출부(23)는, 제3 승산부(20)로부터 순차적으로 입력되는 값에 기초하여, 다음 수학식 5에 의해 제1 수신 신호 A1(t)와 제3 수신 신호 A2(t+2d)의 상관 r3을 구해 상관 비교부(24)에 출력한다.
Figure 112006049546592-PAT00005
상관 비교부(24)는 제1 내지 제3 상관 산출부(21, 22, 23)로부터 출력되는 상관 r1, 상관 r2, 및 상관 r3을 비교함으로써, 제2 수신 신호 A2(t), 제3 수신 신호 A2(t+d), 제3 수신 신호 A2(t+2d) 중 제1 수신 신호 A1(t)와 가장 상관이 높은 것을 선출한다. 셀렉터(25)는 상관 비교부(24)에 의해서 선출된 수신 신호를 선택해서 합성기(26)에 출력한다.
합성기(26)에는 제1 프론트 엔드부(12)로부터 입력되는 제1 수신 신호 A1(t)와, 셀렉터(25)로부터 입력되는 제2 수신 신호 A2(t), 제3 수신 신호 A2(t+d), 제3 수신 신호 A2(t+2d) 중 어느 하나가 입력되고, 입력된 2개의 수신 신호를 합성한 신호를 후단의 회로에 출력한다.
트리거 발행부(17)는, 이상으로 설명한 각 처리의 타이밍을 제어하는 트리거 신호를 발행한다.
도 2는 트리거 발행부(17)의 처리를 설명하는 플로우차트이다. 트리거 발행부(17)는 카운터 및 클럭 제너레이터를 갖고 있다. 트리거 발행부(17)는, 클럭 제너레이터로부터 출력되는 클럭 신호의 펄스가 입력될 때마다 카운터의 값을 카운트 업한다(S211). 또한 트리거 발행부(17)는, 메모리를 갖고 있으며, 위상 제어 주기를 기억하고 있다. 트리거 발행부(17)는 상기 카운터값이 카운트 업될 때마다, 카운터값과 위상 제어 주기를 비교한다(S212). 그리고 트리거 발행부(17)는, 카운터의 값이 위상 제어 주기에 일치하면(S212: 예), 제1 내지 제3 상관 산출부(21, 22, 23) 및 상관 비교부(24)에 트리거 신호를 출력한다(S213). 또한 이 때, 트리거 발행부(17)는 카운터값을 클리어한다(S214).
이상의 구조에 의해서, 제1 내지 제3 상관 산출부(21, 22, 23) 및 상관 비교부(24)에 위상 제어 주기마다 트리거 신호가 입력되게 된다. 또한, 이하에 설명한 바와 같이, 제1 내지 제3 상관 산출부(21, 22, 23) 및 상관 비교부(24)의 처리의 타이밍은, 위상 제어 주기마다 입력되는 상기 트리거 신호에 의해 제어된다. 이 때문에, 예를 들면 상관 산출부(21, 22, 23) 및 상관 비교부(24)를 실현하고 있는 MPU나 DSP, 와이어 로직 등의 하드웨어의 성능에 따라서 위상 제어 주기를 설정함으로써, 합성기(26)로부터 출력되는 합성 신호의 품질이 최대로 되도록 트리거 신호의 발행 타이밍을 조절할 수 있다.
도 3a는 제1 승산부(18) 및 제1 상관 산출부(21)의 처리를 설명하는 플로우차트이다. S311의 처리에서는, i의 값을 초기화하고 있다(S311). S312의 처리에서는 다음 수학식 6과 같이 누적값 T1에 A1(ti)×A2(ti)의 값을 가산하고 있다(S312).
Figure 112006049546592-PAT00006
또한, 수학식 6에서의 n은, 트리거 신호가 입력되는 간격, 즉 위상 제어 주기에 따라서 정해지는 샘플링수이다.
계속되는 S313의 처리에서는, 제1 상관 산출부(21)가 트리거 신호가 입력되었는지의 여부를 조사하고 있다(S313). 여기서 트리거 신호가 입력되어 있지 않은 경우에는(S313: 아니오), S312의 처리를 반복한다. 한편, 트리거 신호가 입력되어 있던 경우에는(S313: 예), 그 때의 누적값 T1의 값을 상관 r1로 하여 상관 비교부(24)에 출력한다(S314).
S315에서는, 다음의 트리거 신호가 입력되기까지의 계산을 개시하기 위해서, 누적값 T1을 초기화하고 있다(S315).
도 3b는 제2 승산부(19) 및 제2 상관 산출부(22)의 처리를 설명하는 플로우차트이다. S321의 처리에서는 i의 값을 초기화하고 있다(S321). S312의 처리에서는 다음 수학식 7과 같이 누적값 T2에 A1(ti)×A2(ti+d)의 값을 가산하고 있다(S322).
Figure 112006049546592-PAT00007
또한, 수학식 7에서의 n은, 트리거 발행부(17)로부터 트리거 신호가 입력되는 간격, 즉 위상 제어 주기에 따라서 정해지는 샘플링수이다.
S323의 처리에서는 제2 상관 산출부(22)가, 트리거 신호가 입력되었는지의 여부를 조사하고 있다(S323). 트리거 신호가 입력되어 있지 않은 경우에는(S323: 아니오), S322의 처리를 반복한다. 트리거 신호가 입력되어 있던 경우에는(S323: 예), 그 때의 누적값 T2의 값을 상관 r2로 하여 상관 비교부(24)에 출력한다(S324).
S325의 처리에서는 다음 계산을 위해 누적값 T2를 초기화하고 있다(S325).
도 3c는 제3 승산부(20) 및 제3 상관 산출부(23)의 처리를 설명하는 플로우차트이다. S331의 처리에서는, i의 값을 초기화하고 있다(S331). S332의 처리에서는, 다음 수학식 8에 도시한 바와 같이, 누적값 T3에 A1(ti)×A2(ti+2d)의 값을 가 산하고 있다(S332).
Figure 112006049546592-PAT00008
또한, 수학식 8에서의 n은 트리거 신호가 입력되는 간격, 즉 위상 제어 주기에 따라서 정해지는 샘플링수이다.
S333의 처리에서는, 제3 상관 산출부(23)가, 트리거 신호가 입력되었는지의 여부를 조사하고 있다(S333). 여기서 트리거 신호가 입력되어 있지 않은 경우에는(S333: 아니오), S332의 처리를 반복한다. 한편, 트리거 신호가 입력된 경우에는(S333: 예), 그 때의 누적값 T3의 값을 상관 r3으로 하여 상관 비교부(24)에 출력한다(S334). S335의 처리에서는, 다음의 계산을 위해 누적값 T3을 초기화하고 있다(S335).
도 4는 상관 비교부(24)의 처리를 설명하는 플로우차트이다. S411의 처리에서는 트리거 신호가 입력되었는지의 여부를 조사하고 있다(S411). 계속되는 S412의 처리에서는, 변수 m을 1로, 변수 M의 값을 상관 r1로 설정하고 있다(S412). S413의 처리에서는, i를 2로 설정하고 있다(S413). S414의 처리에서는 M과 상관 ri를 비교하고 있다. 여기서 상관 ri가 M보다도 큰 경우에는(S414: 예), m의 값을 i로, M의 값을 상관 ri로 각각 설정하고 있다(S415). 여기서 상관 ri가 M보다도 크지 않으면(S414: 아니오), S416의 처리로 진행한다.
S416의 처리에서는, i가 n에 일치하는지의 여부를 조사하고 있다(S416). 일치하지 않은 경우에는(S416: 아니오), S417의 처리로 진행한다. 계속되는 S417의 처리에서는, i의 값에 1을 가산하고 있다. S416의 처리에서 i가 n에 일치하는 경우에는(S416: 예), S418의 처리로 진행한다.
S418의 처리에서는, 셀렉터(25)가, m의 값에 대응하는 수신 신호(즉, m=1인 경우에는 제2 수신 신호, m=2인 경우에는 제3 수신 신호, m=3인 경우에는 제4 수신 신호)가 합성기(26)에 출력되도록 제어를 행하고 있다(S418).
다음으로, 제1 프론트 엔드부(12)로부터 제1 수신 신호 A1(t)로서 도 5a에 도시하는 파형으로 이루어지는 수신 신호가 출력되며, 제2 프론트 엔드부(14)로부터의 제2 수신 신호 A2(t)로서 도 5b에 도시하는 파형으로 이루어지는 수신 신호가 출력된 경우에서의, 도 1에 도시하는 수신 장치(1)의 각 점에서의 파형의 예를 나타낸다. 또한, 도 5a 내지 도 5p에 도시하는 각 그래프에서, 종축은 진폭 레벨이며, 횡축은 샘플수(샘플링 주파수=5.6448MHz)이다.
도 5c는, 제1 위상기(15)로부터 출력되는 제3 수신 신호 A2(t+d)의 파형이다. 또한 도 5d는, 제2 위상기(16)로부터 출력되는 제3 수신 신호 A2(t+2d)의 파형이다. 또한, 제1 위상기(15) 및 제2 위상기(16)의 시프트량은 각각 120°이다.
도 5e는, 도 5a 및 도 5b에 도시하는 파형의 신호가 입력된 경우에 제1 승산기(18)로부터 출력되는 신호의 파형이다. 도 5f는, 도 5a 및 도 5c에 도시하는 파형의 신호가 입력된 경우에 제2 승산기(19)로부터 출력되는 신호의 파형이다. 도 5g는, 도 5a 및 도 5d에 도시하는 파형의 신호가 입력된 경우에 제3 승산기(20)로부터 출력되는 신호의 파형이다.
도 5h는, 도 5e에 도시하는 신호에 기초하여 제1 상관 산출부(21)에서 산출되는 누적값 T1의 파형이다. 도 5i는, 도 5f에 도시하는 신호에 기초하여 제2 상관 산출부(22)에서 산출되는 누적값 T2의 파형이다. 도 5j는, 도 5g에 도시하는 신호에 기초하여 제3 상관 산출부(23)에서 산출되는 누적값 T3의 파형이다. 여기서 도 5h 내지 도 5j에 도시한 바와 같이, 횡축(225)의 부근에서 트리거 발행부(17)로부터 제1 내지 제3 상관 산출부(21, 22, 23)에 트리거 신호가 입력되어 있다. 즉, 횡축(225)에서의 상승 또는 하강 직전의 누적값 T1, T2, T3이, 각각 상관 r1, r2, r3으로 하여 상관 비교부(24)에 입력된다.
도 5k 내지 도 5m은, 상관 비교부(24)에 입력되는 신호의 파형으로, 상관 r1, r2, r3에 대응한다. 이 예에서는 상관으로서 r1=-27, r2=-26, r3=51이 상관 비교부(24)에 입력된다. 또한, 이 예에서, 상관 r1, 상관 r2, 상관 r3의 초기값은 0으로 설정되어 있다. 여기서 셀렉터(25)는, 가장 값의 큰 상관 r3에 대응하는 조합의 수신 신호가 합성기(26)에 입력되도록 동작한다. 이 예에서는 셀렉터(25)는 제2 위상기(16)로부터 출력되는 제3 수신 신호 A2(t+2d)가 합성기(26)에 입력되도록 동작한다.
도 5n은, 합성기(26)에 입력되는 제1 수신 신호 A1(t)의 파형이다(도 5a와 동일한 파형). 또한 도 5o는, 셀렉터(25)로부터 합성기(26)에 입력되는 신호의 파형으로, 제2 위상기(16)로부터 출력되는 제3 수신 신호 A2(t+2d)의 파형이다. 또한, 도 5o에서, 트리거 신호가 입력되는 시점(횡축(225) 부근)보다도 앞에서는, 디폴트의 파형 A2(t)로 되어 있다. 도 5p는, 합성기(26)로부터 출력되는 신호의 파형으로, 후단의 회로에 입력되는 파형이다.
이 예에서는 횡축(225) 부근에서 트리거 신호가 입력되어 있으며, 이것에 동기하여 합성기(26)로부터 출력되는 파형이 절환되어 있다. 그리고 도 5p에 도시한 바와 같이, 절환이 행해진 후, 합성기(26)로부터 출력되는 파형의 진폭이 커지고 있다. 이와 같이 제1 수신 신호 A1(t)와 제3 수신 신호 A2(t+2d)를 합성함으로써 수신 신호의 파형이 개선되어 있다.
이상, 본 발명의 일 실시 형태에 대하여 상세히 설명했지만, 이상의 실시 형태의 설명은 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하는 것은 아니다. 본 발명은 그 취지를 일탈하지 않고, 변경, 개량될 수 있음과 함께 본 발명에는 그 등가물이 포함되는 것은 물론이다.
상관의 높이는 전술한 피어슨의 적률 상관 계수 이외의 방법에 의해서 판단할 수도 있다. 예를 들면 각 시간에서의 신호 강도의 합을 구하고, 이들을 서로 더한 값에 의해서 상관을 판단하도록 할 수도 있다.
전술한 실시 형태에서는 위상이 상이한 2개의 수신 신호를 생성하고 있지만, 위상기, 승산부, 상관 산출부의 수를 늘림으로써, 보다 고품질의 수신 신호를 출력하는 수신 장치(1)를 구성할 수 있다.
전술한 실시 형태에서는 각 위상기에 의해서 위상을 d씩 등간격으로 시프트시키는 구성이지만, 제2 내지 제3 수신 신호의 모든 위상이 상이한 한 시프트량의 설정은 이것으로 한정되지 않는다.
전술한 실시 형태에서는 설명의 편의상, 승산부(18, 19, 20)와 상관 산출부(21, 22, 23)를 나누고 있지만, 승산부(18, 19, 20)는 각각 대응하는 상관 산출부(21, 22, 23)의 기능의 일부이어도 된다.
본 발명에 따르면, 심플한 구성으로 안정된 수신 신호를 공급할 수 있다.

Claims (8)

  1. 상이한 안테나에 의해서 수신된 제1 및 제2 수신 신호가 입력되는 다이버시티 방식 수신 장치로서,
    상기 제2 수신 신호에 기초하여 그 제2 수신 신호와 위상이 상이한 1개 이상의 제3 수신 신호를 생성하는 1개 이상의 위상기와,
    상기 제1 수신 신호와, 상기 제2 수신 신호 또는 제3 수신 신호의 각각과의 상관을 구하는 상관 산출부와,
    상기 제2 수신 신호 또는 상기 제3 수신 신호 중, 상기 제1 수신 신호와의 상관이 가장 높은 수신 신호를 선출하는 상관 비교부와,
    상기 상관 비교부에 의해 선출된, 상기 제2 수신 신호 또는 상기 제3 수신 신호 중 어느 하나를 선택해서 출력하는 셀렉터와,
    상기 제1 수신 신호와 상기 셀렉터로부터 출력되는 수신 신호를 합성한 신호를 출력하는 합성기
    를 포함하는 것을 특징으로 하는 다이버시티 방식 수신 장치.
  2. 제1항에 있어서,
    소정 시간 간격으로 트리거 신호를 발행하는 트리거 발행부를 포함하고,
    상기 상관 산출부는 상기 트리거 신호가 발행될 때마다, 상기 제1 수신 신호와, 상기 제2 수신 신호 또는 제3 수신 신호 각각과의 상관을 구하고,
    상기 상관 비교부는 상기 트리거 신호가 발행될 때마다, 상기 제2 수신 신호 또는 상기 제3 수신 신호 중, 상기 제1 수신 신호와의 상관이 가장 높은 수신 신호를 선출하는 것을 특징으로 하는 다이버시티 방식 수신 장치.
  3. 제1항에 있어서,
    상기 상관 산출부는, 상기 제1 수신 신호의 샘플링값과, 상기 제2 수신 신호 또는 제3 수신 신호의 샘플링값을 피어슨의 적률 상관 계수의 식에 대입함으로써 상기 상관을 구하는 것을 특징으로 하는 다이버시티 방식 수신 장치.
  4. 제1항에 있어서,
    상기 위상기는 지연기에 의해서 구성되는 것을 특징으로 하는 다이버시티 방식 수신 장치.
  5. 제1항에 있어서,
    상기 제1 수신 신호를 증폭하여 상기 상관 산출부 및 상기 합성기에 공급하는 제1 프론트 엔드부와,
    상기 제2 수신 신호를 증폭하여 상기 상관 산출부 및 상기 위상기에 공급하는 제2 프론트 엔드부
    를 포함하는 것을 특징으로 하는 다이버시티 방식 수신 장치.
  6. 제1항에 있어서,
    상기 상관 산출부 또는 상기 상관 비교부는, MPU에 의한 소프트웨어 제어, DSP를 이용한 처리, 또는 와이어 로직 중 적어도 하나에 의해서 실현되는 것을 특징으로 하는 다이버시티 방식 수신 장치.
  7. 상이한 안테나에 의해서 수신된 제1 및 제2 수신 신호가 입력되는 다이버시티 방식 수신 장치의 제어 방법으로서,
    상기 제2 수신 신호에 기초하여 그 제2 수신 신호와 위상이 상이한 1개 이상의 제3 수신 신호를 하나 이상의 위상기에 의해서 생성하는 스텝과,
    상기 제1 수신 신호와, 상기 제2 수신 신호 또는 제3 수신 신호 각각과의 상관을 구하는 스텝과,
    상기 제2 수신 신호 또는 상기 제3 수신 신호 중, 상기 제1 수신 신호와의 상관이 가장 높은 수신 신호를 선출하는 스텝과,
    선출한 상기 제2 수신 신호 또는 상기 제3 수신 신호 중 어느 하나를 선택해서 출력하는 스텝과,
    상기 제1 수신 신호와 출력된 상기 수신 신호를 합성한 신호를 출력하는 스텝
    을 포함하는 것을 특징으로 하는 다이버시티 방식 수신 장치의 제어 방법.
  8. 제1항의 다이버시티 방식 수신 장치에 이용되는 프로그램으로서,
    상기 상관 산출부에 의해서 행해지는, 상기 제1 수신 신호와, 상기 제2 수신 신호 또는 제3 수신 신호 각각과의 상관을 구하는 기능과,
    상기 상관 비교부에 의해서 행해지는, 상기 제2 수신 신호 또는 상기 제3 수신 신호 중, 상기 제1 수신 신호와의 상관이 가장 높은 수신 신호를 선출하는 기능을 실현하기 위한 프로그램.
KR1020060064976A 2005-07-14 2006-07-11 다이버시티 방식 수신 장치와 그 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능 매체 KR100802273B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005206078A JP2007028100A (ja) 2005-07-14 2005-07-14 ダイバシティ方式受信装置、ダイバシティ方式受信装置の制御方法、及びプログラム
JPJP-P-2005-00206078 2005-07-14

Publications (2)

Publication Number Publication Date
KR20070009415A true KR20070009415A (ko) 2007-01-18
KR100802273B1 KR100802273B1 (ko) 2008-02-11

Family

ID=37609879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064976A KR100802273B1 (ko) 2005-07-14 2006-07-11 다이버시티 방식 수신 장치와 그 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능 매체

Country Status (5)

Country Link
US (1) US7596168B2 (ko)
JP (1) JP2007028100A (ko)
KR (1) KR100802273B1 (ko)
CN (1) CN1897484B (ko)
TW (1) TWI326536B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096509A1 (en) * 2006-10-19 2008-04-24 Maxlinear, Inc. Low Complexity Diversity Receiver
WO2010147987A1 (en) 2009-06-15 2010-12-23 Agc Automotive Amerlcas R&D, Inc. Diversity antenna system and method
CN105229849B (zh) 2013-03-15 2017-05-31 Agc汽车美洲研发公司 具有性能增强狭缝形成于其中的透明区域的窗户组件
CN104635206B (zh) * 2013-11-14 2018-10-23 中兴通讯股份有限公司 一种无线定位的方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240670B1 (ko) * 1996-12-02 2000-01-15 정몽규 차량의 충돌방지장치
JP2000252895A (ja) 1999-02-26 2000-09-14 Nippon Sheet Glass Co Ltd 車載用ｔｖダイバーシティシステム
IT1317249B1 (it) * 2000-04-14 2003-05-27 Cit Alcatel Metodo e apparato per la compensazione automatica del ritardo pertrasmissioni radio in diversita' di spazio.
US20020150185A1 (en) * 2001-03-29 2002-10-17 Joseph Meehan Diversity combiner for reception of digital television signals
US7058145B2 (en) * 2001-06-04 2006-06-06 Qualcomm, Inc. Diversity gain with a compact antenna

Also Published As

Publication number Publication date
US20070014386A1 (en) 2007-01-18
KR100802273B1 (ko) 2008-02-11
TW200703977A (en) 2007-01-16
CN1897484A (zh) 2007-01-17
JP2007028100A (ja) 2007-02-01
US7596168B2 (en) 2009-09-29
CN1897484B (zh) 2012-02-29
TWI326536B (en) 2010-06-21

Similar Documents

Publication Publication Date Title
KR100323600B1 (ko) 적응형송신다이버시티장치및적응형송신다이버시티방법
EP1630976A1 (en) Array antenna communication device and array antenna communication device calibration method
KR101681564B1 (ko) 원하지 않는 성분 감소 시스템
KR100802273B1 (ko) 다이버시티 방식 수신 장치와 그 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능 매체
US6081549A (en) Phase correction method and apparatus for spectrum spread wireless communication receiver
US5710977A (en) Apparatus for measuring multipath propagation characteristics
KR100353129B1 (ko) 이동국들 및 기지국을 갖는 이동 통신 시스템
JP5211787B2 (ja) レーダ模擬信号発生器
US7177346B1 (en) Radio reception system that can remove interference signal component signal component of another user from a reception signal
JPH09219675A (ja) 無線通信システムにおける伝搬パス選択方法
JP4192624B2 (ja) 多面スペースダイバーシティー形ディジタル無線受信装置
JP4347978B2 (ja) 周波数信号および周期パルス信号発生装置
JP2001127678A (ja) アンテナ受信装置
JP6272564B2 (ja) アンテナ装置及びアンテナ励振方法
JP2002368521A (ja) アダプティブアレーアンテナ
JPH05136780A (ja) 最適シンボル位相検出回路
JP4226199B2 (ja) 位相合成回路
JP4558458B2 (ja) 位相同期回路
JP2002359587A (ja) 適応受信機
JP2001217819A (ja) 同期回路
JP4453418B2 (ja) 位相調整方法、位相調整装置及び同相合成装置
KR970060573A (ko) 무선통신시스템에서 간섭을 최소화하고 잡음의 영향을 줄여주기 위한 신호처리장치 및 방법
AU2010203327C1 (en) Method and apparatus for forming a beam
FI111578B (fi) Korrelaattori
KR0142261B1 (ko) 디지탈 정현파 발생방법 및 그 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee