KR20070007889A - 직류 오프셋 보정 시스템 및 방법 - Google Patents

직류 오프셋 보정 시스템 및 방법 Download PDF

Info

Publication number
KR20070007889A
KR20070007889A KR1020067022994A KR20067022994A KR20070007889A KR 20070007889 A KR20070007889 A KR 20070007889A KR 1020067022994 A KR1020067022994 A KR 1020067022994A KR 20067022994 A KR20067022994 A KR 20067022994A KR 20070007889 A KR20070007889 A KR 20070007889A
Authority
KR
South Korea
Prior art keywords
offset correction
bandwidth
signal
correction circuit
control logic
Prior art date
Application number
KR1020067022994A
Other languages
English (en)
Other versions
KR100993708B1 (ko
Inventor
바라 라마첸드란
존 이 바자
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20070007889A publication Critical patent/KR20070007889A/ko
Application granted granted Critical
Publication of KR100993708B1 publication Critical patent/KR100993708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 직류 오프셋 보정 시스템 및 방법을 개시한다. 본 발명의 시스템의 한 실시예는 조정 가능한 대역폭을 제공하는 직류 오프셋 보정 회로(240a, 240b)와 직류 오프셋 보정 회로의 대역폭을 변경하도록 구성되는 제어 로직(119)을 포함하여 직류 오프셋 보정 회로의 웜업(warm-up) 및 안정 시간(settling time)을 촉진시킨다.

Description

직류 오프셋 보정 시스템 및 방법 {DIRECT CURRENT OFFSET CORRECTION SYSTEMS AND METHODS}
본 발명은 일반적인 송수신기에 관한 것이다. 특히, 본 발명은 다중 모드 송수신기 시스템에서 직류 보정에 관한 것이다.
셀룰러 핸드셋과 같은 휴대용 송수신기의 경향은 집적 카메라, 음악 다운로드 능력, 및/또는 글로벌 로밍과 같은 다양한 특징은 물론 고속 데이터 통신 가능하고, 폼 팩터의 소형화 쪽으로 진행하고 있다. 따라서, GMS(이동 통신 세계화 시스템), CDMA 2000(코드 분할 다중 접속), WCDMA(광대역 CDMA) 등과 같은 다중 모드 시스템은 점진적으로 직접 변환 수신기로 발달하고 있는 무선 구조를 포함하고, 이러한 직접 변환 수신기는 다른 종류의 수신기보다 보드 공간을 적게 사용하고 통상적으로 비용이 적게 든다.
직접 변환 수신기 구조를 설계하는데 있어서 종래의 문제는 잘 알려져 있고 직류(DC) 오프셋에 관련된 문제를 중점적으로 포함한다. 통상, DC 오프셋은 두 개의 입력(차등 입력)에 적용되는 신호에 의해 생기며 두 입력 사이의 동상 전압에 그 차이를 표시한다. 직접 변환 수신기에서는, 관련되는 안테나의 신호는 기저대역으로 바로 하향 변환(다운 컨버트)(예컨대, DC)되고, 그리고 나서 신호처리가 뒤따 르기 전에 증폭시켜, 기저대역에 상당한 이득을 제공한다. 이 큰 이득으로 인해서, 수신기의 전단에서 생성되는 DC 오프셋[예컨대, 국부 발진기(LO)의 누설, 비선형성 등으로 인함]은 기저대역 부분을 잠재적으로 포화시켜 희망 신호를 손상시킬 수 있고, 통상적으로 신호 레벨에서 희망 신호는 불요(不要) DC 신호보다 훨씬 작다. DC 오프셋을 제거하는 여러 가지 방법이 개발되어 직접 변환 수신기를 포함하는 많은 종류의 수신기에 있는 DC 오프셋을 최소로 줄였지만, 이러한 방법들은 신호 품질을 상당히 악화시키고/또는 휴대용 송수신기의 대기 시간을 상당히 감소시킨다.
그러므로, 심각한 신호 악화 및/또는 과도한 전력 소비 없이 개선된 특징을 제공하는 휴대용 송수신기를 제공하는 것이 요구된다.
본 발명은 직류 오프셋 보정 시스템 및 방법의 실시예를 개시한다. 시스템 중에 한 실시예는 직류 오프셋 보정 회로의 대역폭이 변경되도록 구성되는 조정 가능한 대역폭과 제어 로직을 갖는 직류 오프셋 보정 회로를 포함하여 직류 오프셋 보정 회로의 안정 시간(settling time) 및/또는 웜업(warm-up) 시간을 촉진시킨다.
본 발명은 관련된 동작 방법도 제공한다. 이하의 도면과 상세한 설명을 심사하는 당업자는 다른 시스템, 방법, 특징, 및 본 발명의 장점을 명백히 이해할 것이다. 이와 같은 모든 부가적인 시스템, 방법, 및 특징, 및 장점은 본 명세서 내에 포함되고, 본 발명의 범위 내에 있으며, 수반하는 청구의 범위로 보호를 받도록 의도된다.
본 발명은 이하 도면을 참조하면 더 잘 이해될 수 있다. 도면에 있는 구성요소는 크기를 조정할 필요가 없으며, 대신에 본 시스템과 방법의 원리를 명확하게 나타내는데 중점을 둔다. 게다가, 도면에서는, 여러 도면에 걸쳐서 일치하는 부분을 동일한 참조 번호로 명시한다.
도 1은 직류(DC) 오프셋 보정 시스템의 다양한 실시예가 구현될 수 있는 휴대용 송수신기의 예를 나타내는 블록도이다.
도 2a는 도 1에 도시된 휴대용 송수신기의 아날로그 기저대역 수신기의 예로 DC 오프셋 보정 시스템의 일부분의 실시예를 나타내는 블록도이다.
도 2b는 도 2a에 도시된 아날로그 기저대역 수신기 내에서 동작하는 DC 오프셋 보정 시스템의 실시예를 나타내는 개략도이다.
도 3a는 도 1에 도시된 휴대용 송수신기의 디지털 기저대역 수신기의 예로 DC 오프셋 보정 시스템의 일부분의 실시예를 나타내는 블록도이다.
도 3b는 도 3a에 도시된 디지털 기저대역 수신기 내에서 동작하는 DC 오프셋 보정 시스템의 실시예를 나타내는 블록도이다.
도 4는 도 2b 및 도 3b에 도시된 DC 오프셋 보정 시스템의 실시예로 실행되는 휴면에서 휴지 모드로의 웜업(warm-up) 및 안정 시간(settling time)에 대한 타이밍 시퀀스의 예를 나타내는 개략도이다.
도 5는 도 2b 및 도 3b에 도시된 DC 오프셋 보정 시스템의 실시예로 실행되는 압축 동작 모드로부터의 전환에 대한 타이밍 시퀀스의 예를 나타내는 개략도이다.
도 6은 도 1에 도시된 DC 오프셋 보정 제어 로직에 의해 사용되는 동작 방법의 예에 대한 실시예의 흐름도이다.
본 발명은 직류(DC) 오프셋 보정 시스템 및 방법(이하, DC 오프셋 보정 시스템)의 실시예를 개시한다. DC 오프셋 보정 시스템은 DC 오프셋 제거와 안정 시간(settling time) 사이의 트레이드 오프를 획득하는 효과적인 방법을 제공하여, 증가되는 대기 동작을 작동시킬 수 있다.
DC 오프셋 보정 시스템은 CDMA 2000과 같은 다른 시스템에서 동작 가능하다는 조건으로 WCDMA(광대역 CDMA), 및 GMS(이동 통신 세계화 시스템)에서 동작할 수 있는 직접 변환 수신기와 관계하여 기술될 것이다. 다시 말하면, DC 오프셋 보정 시스템은 수퍼헤테로다인 또는 직접 변환 수신기와 같은 특정한 수신기 구조로 범위가 한정되지 않는다. 일반적으로 말하면, DC에 근접하는 연쇄 수신기를 따라 이득은 상당히 증가하고, 통상 증대된 DC 오프셋 값을 발생시킨다. 이와 같이, 직접 변환 수신기 구현은 DC 오프셋 보정 시스템을 사용하는 바람직한 상황에서 유익한 정보를 제공한다. 직접 시퀀스 확산 스펙트럼을 사용하는 CDMA 2000 및 WCDMA와 같은 시스템에서, 수신되는 신호 정보의 대역폭은 CDMA 2000에서는 대략 630 kHz 정도이고 WCDMA에서는 대략 1.92 MHz 정도이다. 이와 같은 시스템은 송신기에서 확산 시퀀스를 사용하여 원래 데이터의 대역폭을 넓게 확산시킨다. 이러한 확산 비율은 보통 확산이득으로 불린다. 확산 코드가 사용되기 때문에, 일반적으로 신호의 대역폭은 DC보다 넓다. 그러므로, DC에서 정보가 제거되는 경우, 전력 스펙트럼 밀도로 보면 제거된 부분은 전체 대역폭의 매우 작은 부분으로 나타난다. 이와 같이, 협대역 시스템 등과 비교하는 경우에 DC에서 정보가 제거되는 경우 신호 품질의 악화는 경미하다. DC 오프셋 보정 시스템은 수신기 시스템 구성 부분의 조정 가능한 대역폭을 제공하고, 조정 가능한 대역폭의 결정은 DC에서 신호 에너지 부분을 제거하기 때문에 안정 시간과 신호 품질의 악화 사이의 트레이드 오프를 발생시킨다.
한 실시예에서, DC 오프셋 보정 시스템은 휴면 모드와 휴지 모드를 교대로 동작하는 경우에 휴대용 송수신기의 수신기 시스템에 위치하는 DC 오프셋 보정 회로에 스위칭 하는 대역폭을 제공한다. 수신기 시스템의(예컨대, 구성요소의 대부분의) 전력이 거의 완전히 차단되고 최소 처리 활동(예컨대, 휴지 모드를 개시하도록 적당한 때에 수신기 시스템을“깨우기”에 충분함)을 하는 경우에“휴면 모드”라고 불린다. 대부분의 RF 서브시스템 기저대역 영역 함수는 물론 무선 주파수(RF) 앞 단, 혼합 신호 부분도 휴대용 송수신기에서 전력을 절약하도록 전력 강하되고 이어서 배터리 수명을 연장시킨다. 휴대용 송수신기가 수신 신호를 변조하고 수신기 시스템의 전력이 완전히 공급된 경우에“휴지 모드”라고 불린다. 휴대용 송수신기는 전력을 절약하고 기지국으로부터 정보를 수신하도록 휴면과 휴지 모드를 교대로 동작한다.
다른 실시예에서, DC 오프셋 보정 시스템은 압축 동작 모드로부터 스위칭 하는 경우에 DC 오프셋 보정 회로의 대역폭을 스위치 한다. WCDMA에서 GSM까지 "압축 동작 모드”는, 예를 들면, WCDMA 프레임에서 휴대용 송수신기가 GSM 측정을 가능하게 하도록 차이(gap)가 생성되는 동작을 포함한다. 데이터는 짧은 시간 기간 동 안에 고속으로 송신되고 그리고 나서 차이는 WCDMA와 GSM 모드 사이를 스위치 하는데 사용된다. 휴대용 송수신기가 WCDMA 모드로 복귀하는 경우, WCDMA 수신기 시스템은 작동되고 다양한 구성요소는 데이터의 실제 변조를 시작하기 전에 안정해야 한다. 안정 과정을 겪는 구성요소는 수신기 시스템의 DC 오프셋 보정 회로를 포함하고, 이와 같은 구성요소의 안정 시간은 각각의 대역폭에 반비례한다. 넓은 대역폭은 짧은 안정 시간을 의미하고, 좁은 대역폭은 긴 안정 시간을 의미한다. 그러므로, WCDMA 수신기 체인이 다시 작동되는 경우, 안정할 수 있도록 웜업(warm-up) 시간을 줄이는 것은 물론 전력 드레인(Power Drain)을 최소화하도록 DC 오프셋 보정 회로를 가장 짧은 시간에 안정되게 만드는 것은 바람직하다.
DC 오프셋 보정 시스템의 동작 원리를 더 설명하기 위해서, DC 오프셋 보정 시스템 실시예에 대한 대표적인 구현을 제공하도록 송수신기의 예가 도 1에 도시될 것이다. DC 오프셋 보정 시스템 실시예에 대한 직접 변환 수신기 구현의 일부 예가 도 2a와 3a에 도시되고, 두 개의 DC 오프셋 보정 시스템 실시예가 도 2b와 3b에 도시된다. 도 4와 5는 도 2b와 3a의 DC 오프셋 보정 시스템 실시예에 의해 구현되는 바와 같이 휴면에서 휴지 모드로의 대역폭 스위칭과 압축 모드 스위칭을 나타낸다. 도 6은 DC 오프셋 보정 시스템의 DC 오프셋 보정 제어 로직에 의해 사용되는 방법을 나타낸다.
도 1은 DC 오프셋 보정 시스템(200)의 다양한 실시예가 구현될 수 있는 휴대용 송수신기(100)의 예를 나타내는 블록도이다. 한 실시예에서, DC 오프셋 보정 시스템(200)은 DC 오프셋 보정 제어 로직(119), 시리얼 버스 인터페이스(192), 및 DC 오프셋 보정 회로(240)를 포함하며, 이들의 구성요소는 이하에서 더욱 상세하게 기술될 것이다. 휴대용 송수신기(100)는 스피커(102), 화면 표시 장치(104), 키보드(106), 및 마이크로폰(108)을 포함하며, 모두 기저대역 서브시스템(130)에 연결된다. 특정한 실시예에서는, 휴대용 송수신기(100)는 예를 들어 이동/셀룰러 종류의 전화기와 같은 휴대용 텔레커뮤니티케이션 장치 등일 수 있다. 스피커(102)와 화면 표시 장치(104)는 커넥션 110과 112을 통해 기저대역 서브시스템(130)으로부터 각각 신호를 수신한다. 유사하게, 키보드(106)와 마이크로폰(108)은 커넥션 114와 116을 통해 기저대역 서브시스템(130)에 각각 신호를 제공한다.
기저대역 서브시스템(130)은 마이크로프로세서(μP)(118), 메모리(120), 아날로그 회로(122), 및 디지털 신호 처리 장치(DSP)(124)를 포함하며 버스(128)를 통해 통신한다. 마이크로프로세서(118)는 DC 오프셋 보정 제어 로직(119)과 함께 구성되어 도시되고, 한 실시예에서는, DC 오프셋 보정 제어 로직(119)은 DC 오프셋 보정 회로(240)의 대역폭 조정을 제어하는 내장된 명령어를 포함할 수 있다. 이하에 기술되듯이, 동작 모드의 변경은 DC 오프셋 보정 제어 로직(119)에 알려질 수 있고, 차례로, DC 오프셋 보정 제어 로직(119)은 DC 오프셋 보정 회로(240)에 제어 신호를 제공하여 동일 대역폭을 변경한다. 일부 실시예에서는, DC 오프셋 보정 제어 로직(119)의 기능은 DSP(124) 또는 메모리(120)를 포함하는 휴대용 송수신기(100)의 다른 구성요소로 또는 이하에 기술되는 바와 같이 무선 주파수(RF) 서브시스템(144)으로 구성될 수 있다. 게다가, DC 오프셋 보정 제어 로직(119)은 하드웨어, 소프트웨어, 및/또는 하드웨어와 소프트웨어의 조합을 사용하여 구현될 수 있다. 한 실시예에서는, 기저대역 서브시스템(130)은 전압원(126)도 포함할 수 있다.
버스(128)는 단일 버스로 도시되어 있지만, 기저대역 서브시스템(130) 내에 있는 서브시스템 사이에 필수요소로서 연결되는 다중 버스를 사용하여 구현될 수 있다. 마이크로프로세서(118)와 메모리(120)는 휴대용 송수신기(100)를 위한 신호 타이밍, 처리와 저장 기능을 제공한다. 아날로그 회로(122)는 기저대역 서브시스템(130) 내에 있는 신호를 위해 아날로그 처리 기능을 제공한다. 기저대역 서브시스템(130)은 커넥션 134, 및/또는 커넥션 199를 통해 RF 서브시스템(144)에 제어 신호를 제공한다. 각각은 단일 커넥션 134와 199로 도시되어 있지만, 제어 신호는 DSP(124) 및/또는 마이크로프로세서(118)로부터 발생 될 수 있고, RF 서브시스템(144) 내에 있는 여러 지점에 공급될 수 있다. 도 1은 휴대용 송수신기(100)의 기본 구성요소만을 간단히 나타냈음을 주목해야 한다.
한 실시예에서, 기저대역 서브시스템(130)은 디지털-아날로그 변환기(DAC)(136)도 포함한다. DAC(136)도 버스(128)를 통해 마이크로프로세서(118), 메모리(120), 아날로그 회로(122), 및/또는 DSP(124)와 통신한다. DAC(136)는 기저대역 서브시스템(130) 내에 있는 디지털 통신 정보를 아날로그 신호로 변환하여 커넥션(142)을 통해 RF 서브시스템(144)에 전송한다.
커넥션(142)을 통과한 아날로그 신호는 수신기 시스템(201)의 한 개 이상의 구성요소와 협력하여[커넥션(166)을 통해] 변조기(148)에서 변조 및 변환된다. 변조기(148)에 의해 제공되는 변조 신호는 커넥션(154)을 통해 전력 증폭기 시스 템(PAS)(180)에 제공된다. 전력 증폭기 시스템(PAS)(180)은 커넥션(154)을 통과한 변조 신호를 적절한 전력 레벨로 증폭하여 커넥션(162)을 통해 듀플렉서 및/또는 스위치 모듈(174)에 전송한다. 듀플렉서 및/또는 스위치 모듈(174)은 안테나(172)에 송신 신호 에너지를 제공한다.
신호는 안테나(172)에서 수신되며, 듀플렉서 및/또는 스위치 모듈(174)에 제공되고, 커넥션(173)을 통해 수신기 시스템(201)의 여러 신호 처리 경로 중 한 개로 루트를 정한다. WCDMA에 사용되는 것과 같이 양방향 송수신기에 듀플렉서 및/또는 스위치 모듈(174)을 사용하여, 한 번의 구현으로 동시 송수신 신호를 발생시킨다는 것을 당업자는 이해할 것이다. 듀플렉서 및/또는 스위치 모듈(174)은 수신기 시스템(201)에 설치된 다른 시스템 및/또는 표준에 대한 다중 출력 스위치/필터를 포함하는 것은 물론, WCDMA 시스템의 양방향 전송을 수용하도록 듀플렉서도 포함할 수 있다. 통상, 듀플렉서 및/또는 스위치 모듈(174)은 제1 포트에 제1 대역 집합(도시되어 있지 않음), 및 제2 포트에 제2 대역 집합(도시되어 있지 않음)으로 루트를 정하여, 3 포트 장치로서 행동한다[예컨대, 모든 주파수를 취급하는 안테나 포트, 수신기 시스템(201)에 제공하도록 수신 신호를 취급하는 수신 포트, 송신 주파수를 취급하는 송신 포트]. 한 실시예에서는, 듀플렉서 및/또는 스위치 모듈(174)의 동작은 기저대역 서브시스템(130)의 제어 신호에 의해[예컨대, 커넥션(134)을 통해] 제어된다. 일부 실시예에서는, 스위치[즉, 예를 들면, 커넥션(134)을 통해 기저대역 서브시스템(130)으로부터 제어됨]는 수신기 시스템(201)으로 수신 시호의 루트를 정하는데 사용되거나 커넥션(162)으로부터 안테나(172)에 신호를 전송하는데 사용될 수 있다.
안테나(172)에 의해 수신되는 신호는, 기저대역 서브시스템(130)에 의해 결정되는 적절한 시간에, 듀플렉서 및/또는 스위치 모듈(174)을 통해 커넥션(173)을 거쳐 수신기 시스템(201)에 전달된다. 수신기 시스템(201)은 DC 오프셋 보정 회로(240)를 포함하고, DC 오프셋 보정 회로(240)에는 DC 오프셋 보정을 제공하는 DC 오프셋 보정 시스템(200)의 조정 가능한 대역폭 부분이 있다. 부가적으로, 수신기 시스템(201)은 시리얼 버스 인터페이스(192)를 포함한다. 한 실시예에서는, 시리얼 버스 인터페이스(192)도 DC 오프셋 보정 시스템(200)의 부분이다. 시리얼 버스 인터페이스(192)는 커넥션(199)[및 버스(128)]을 통해 DC 오프셋 보정 제어 로직(119)으로부터 신호 명령어를 수신하여 다른 기능성 중에서도 특히 시상수를 변경하는 DC 오프셋 보정 회로(240)로 제어 신호의 루트를 정할 수 있다. 게다가, 수신기 시스템(201)은 다양한 모드 및 시스템에 대한 신호를 수신하고 처리하는데 사용되는 구성요소(예컨대, 필터 처리, 다운 컨버젼, 증폭, 복조 등)를 포함한다. 수신기 시스템(201)은 디지털 영역에서 후속 처리를 하도록 커넥션(198)을 통해 버스(128)에 출력 신호를 제공한다.
도 2a는 도 1에 도시된 휴대용 송수신기(100)의 아날로그 기저대역 수신기(201a)[수신기 시스템(201a)]에 대한 DC 오프셋 제어 회로(240a)의 실시예를 나타내는 블록도이다. 수신기 시스템(201a)은 커넥션(173)을 통해 여러 가지 모드에 대응하는 신호를 수신하고 처리하는 기능성을 포함한다. CDMA와 같은 다른 동작 모드도 구현될 수 있긴 하지만, 커넥션(173)은 GMS과 WCDMA 동작 모드에 대응하는 처 리 경로를 포함한다. 듀플렉서 및/또는 스위치 모듈(174)의 커넥션(251)에서 시작하는 처리 경로는 WCDMA 모드에 대한 신호 처리 경로에 대응한다. 커넥션(253)에서 시작하는 처리 경로는 GSM 모드에 대응하는 신호 처리 경로를 나타낸다. 기저대역 영역(212a)은 WCDMA 신호 처리 경로로부터의 신호에 대해 기저대역 신호 처리를 제공하는 구조를 포함한다. 기저대역 영역(212a)과 유사한 구조의 기저대역 영역(212b)은 GMS 신호 처리 경로로부터의 신호에 대해 기저대역 신호 처리를 제공한다.
WCDMA 신호 처리 경로에 관하여, 듀플렉서 및/또는 스위치 모듈(174)로부터 수신되는 신호는 커넥션(251)을 통해 듀플렉서(202)에 제공된다. 듀플렉서(202)는 수신 신호를 여과하고 커넥션(203)을 통해 여과 신호를 WCDMA 저잡음 증폭기(LNA)(204)에 공급한다. 듀플렉서(202)는 대역 통과 필터일 수 있고, 대역 통과 필터는 휴대용 송수신기(100)(도 1)가 동작하는 특정 셀룰러 시스템의 모든 채널을 통과한다. 듀플렉서(202)의 한가지 목적은 희망 주파수 영역 밖에 있는 모든 주파수를 차단하는 것이다. WCDMA LNA(204)는 커넥션(203)을 통과한 신호를 증폭기 206a 및/또는 206b를 사용하여 증폭하고, 그 증폭된 신호를 커넥션(205)을 통해 WCDMA 표면 탄성파(SAW) 필터(208)에 제공한다. WCDMA SAW 필터(208)는 불요 신호(예컨대, 송신기 신호 누설)를 차단하고, 여과 신호를 커넥션(207)을 통해 정의된 주파수로 다운 컨버터(210)(도 2a에서 "믹서"로 표기)에 제공한다.
다운 컨버터(210)는 위상 동기 루프(PLL) 요소(290)로부터 국부 발진기(LO) 신호를 수신한다. PLL 요소(290)는 수신기 시스템(201a)에 통합되거나, 또는 일부 실시예에서는, 별개의 구성요소일 수 있다. 한 실시예에서는, PLL 요소(290)는 발진기(246), N 분주 모듈(248)(N은 서로 다른 시스템의 서로 다른 채널 수에 따라 조정되는 정수), 루프 필터(250), 및 기준 수정 발진기(252)를 포함한다. WCDMA 또는 GSM과 같은 각각의 표준 내에서, N은 채널 수에 따라 변경된다. N은 서로 다른 표준에 대응하는 시스템 요건에 따라 소수(예컨대, 정수가 아님)일 수도 있다. 이와 같이, N의 값은 서로 다른 채널에 걸쳐서 동조하도록 제공된 시스템 또는 모드에서 변할 수 있다. PLL 요소(290) 신호는 커넥션(243)을 통해 적정 주파수에 관하여 다운 컨버터(210)에게 명령하고, 다운 컨버터(210)는 WCDMA SAW 필터(208)로부터 수신되는 신호를 다운 컨버트한다. 그러므로 커넥션(207)을 통과한 신호는 기저대역으로 다운 컨버티드되며 변환된 신호는 커넥션 209("I" 신호 전달)과 커넥션 221("Q" 신호 전달)에 연결된다.
기저대역 영역(212a)은 여과하는 구성요소, DC 오프셋 보정, 및 "I"와 "Q"신호의 증폭을 포함한다. "I"와 "Q" 신호에 대한 경로는 유사한 구성요소를 포함하기 때문에, 간단히, "I" 경로에 따른 구성요소에 주력하여 기술할 것이다. 기저대역 영역(212a)의 "I" 경로는 저역 통과(LP) 필터(214), 전역 통과(AP) 필터(226), DC 오프셋 루프(232)를 포함하는 DC 오프셋 보정 회로(240a), 자동 이득 제어(AGC) 요소(216)를 포함한다.
하향 변환된 WCDMA 신호에 대응하는 커넥션(209)를 통과한 "I" 기저대역 신호는 LP 필터(214)에 의해 여과되고, 커넥션(211)을 통해 자동 이득 제어(AGC) 요소(216)에 제공된다. AGC 요소(216)는 가변 이득 증폭기(VGA) 218과 222와 저역 통 과(LP) 필터(220)를 포함한다. "I" 신호는 증폭되고 저역 통과 필터에 의해 여과되고, 이렇게 처리된 "I" 신호는 커넥션(217)에 제공된다.
커넥션(217)을 통과한 처리된 "I" 신호는 DC 오프셋 보정 회로(240a)를 통해 DC 오프셋 보정 과정을 겪는다. DC 오프셋 보정 회로(240a)는 스위칭이 가능한 대역폭을 제공하는 DC 오프셋 루프(232)를 포함한다. 한 실시예에서는, DC 오프셋 보정 제어 로직(119)(도 1)은 시리얼 버스 인터페이스(192)(도 1)를 통해 제어 신호를 DC 오프셋 보정 회로(240a)에 전송한다. DC 오프셋 보정 제어 로직(119)에 의해 전송된 제어 신호는, 이하에 기술되듯이, 희망 대역폭에 기초하여(예컨대, 구현된 모드에 기초하는 희망 대역폭) DC 오프셋 루프(232)의 저항 및/또는 용량 값의 변경에 영향을 미친다. 구현된 모드는 예를 들면, GSM, WCDMA, 휴면 모드, 휴지 모드 등일 수 있다. DC 오프셋이 보정된 "I" 신호는 AP 필터(226)에서 여과되기 쉽고, 그 여과된 신호는 후속 신호 처리를 위해 커넥션(198)을 통해 기저대역 서브시스템(130)(도 1)에 제공된다. 커넥션(198)을 통과한 신호는 기저대역 서브시스템(130)(도 1)에 있는 아날로그-디지털 변환기(ADC)(도시되어 있지 않음)에 제공된다. ADC는 버스(128)를 통해서 변환된 신호를 기저대역 서브시스템(130)의 다른 구성요소에 제공할 수 있다. 예를 들면, 신호는 디지털화되고(예컨대, ADC에서) 애플리케이션에 따라 DSP(124)(도 1), 마이크로프로세서(118)(도 1), 또는 모뎀(도시되어 있지 않음) 등에 제공될 수 있다.
GSM 신호는 듀플렉서 및/또는 스위치 모듈(174)로부터 커넥션(253)을 통해 GSM LNA(256)에서 수신된다. GSM LNA(256)는 증폭기 258a와 258b를 포함한다. 선택 된 GMS 신호는 커넥션(257)을 통해 GSM 다운 컨버터(262)에 제공되며, GSM 다운 컨버터(262)에서 GMS 신호는 커넥션(243)을 통한 PLL 요소(290)의 제어 아래서 기저대역으로 하향 변환된다. 기저대역 신호는 커넥션 261과 265를 통해 상기에 기술된 것과 유사한 방법으로 처리하는 기저대역 영역(212b)에 제공된다. 마찬가지로 기저대역 영역(212b)에 있는 DC 오프셋 보정 회로는 상기에 기술된 바와 같이, 선택된 모드에 대응하여 조정되는 대역폭이 있다.
휴대용 송수신기(100)(도 1)가 휴면 모드와 휴지 모드를 교대로 동작하는 경우, 서로 다른 회로 요소들은 안정 시간에 이어서 웜업 기간을 겪고, 안정 시간은 휴대용 송수신기(100)가 실제로 수신 신호의 복조를 시작하기 전에 종료된다. 그러므로, DC 오프셋 보정 시스템(200)(도 1)은 휴지 모드를 개시하기 전에 DC 오프셋 보정 회로(240a)의 시상수가 휴면 모드 동안에 스위치 되어 루프의 안정에 속력을 더하는 기술을 제공한다. 휴지 모드와 휴면 모드는 WCDMA와 CDMA 2000과 같은 다양한 표준에 의해서, 전체적으로 또는 부분적으로 지시되는, 미리 정의된 타이밍 순서에 따라 교대로 활성 된다. 예를 들면, CDMA 2000에서, 휴지 시간은 대략 80 밀리초이고 휴면 모드는 "슬롯-사이클 인덱스"(SCI)라고 불리는 파라미터에 의해 제어된다. SCI가 0인 경우, 휴면 시간은 대략 1.28 초 정도이다. SCI가 1인 경우, 휴면 시간은 대략 2.56 초 정도이다. 그러므로, 정확한 타이밍 정보 내에서 프로그램되는 휴대용 송수신기(100)(도 1)는 80 밀리초 휴지 시간의 시작 전에 (예컨대, 휴면 모드 동안) 수신기 시스템(201)(도 1)의 DC 오프셋 보정 회로(240a)의 구성요소에 전력을 공급하기 시작한다. 휴면 모드 동안 DC 오프셋 보정 회로 대역폭은 좀 더 높은 값으로 스위치 되어 더욱 빠른 안정을 가능하게 한다. 대역폭은 DC 오프셋 보정 회로(240a)가 안정하는 동안에 다시 스위치 된다. 안정 시간은 스위칭 된 DC 오프셋 보정 회로(240a)의 루프 대역폭에 기초하여[예컨대, DC 오프셋 보정 제어 로직(119)에 의해서] 계산되고, DC 오프셋 보정 회로(240a)는 부가적으로 미리 결정된 한계량을 포함할 수 있다. DC 오프셋 보정 제어 로직(119)(또는 다른 기저대역 서브시스템 구성요소)는 (정의된 한계가 있든 없든) 이 계산된 안정 시간에 기초하여 안정이 완료된다고 가정하고, 이에 응답하여, DC 오프셋 보정 회로에 신호를 보내어 대역폭을 줄인다. 이 기술은 사실상 DC 오프셋 보정 회로(240a)의 대역폭을 증가시키고, DC 오프셋 보정 회로(240a)는 증가된 신호 에너지의 손실의 결과를 가져올 수 있다. 그러나, 증가된 대역폭으로 스위칭하는 것이 휴면 모드에서 휴지 모드 사이클로 제한되고, DC 오프셋 보정 회로(240a)가 일반 동작 대역폭으로 유지된다면, 신호 통합 결과에 의한 영향은 모두 무시할만하다.
DC 오프셋 보정 회로의 차단 주파수는 DC 오프셋 루프(232)의 등가 용량 값 및/또는 저항 값을 스위칭함으로써 조정된다. 도 2b는 도 2a의 아날로그 기저대역 수신기(201a)에 대한 DC 오프셋 보정 시스템(200a)의 실시예의 개략도이다. DC 오프셋 보정 시스템(200a)은 DC 오프셋 보정 제어 로직(119), DC 오프셋 보정 회로(240a), 및 시리얼 버스 인터페이스(192)를 포함하고, DC 오프셋 보정 제어 로직(119)(도 1)로 부터의 제어 신호의 루트를 정한다. 대안으로, 제어 신호는 수신기 시스템 칩에 전용 핀(도시되어 있지 않음) 등을 사용하여 커넥션(134)를 통해서 하드웨어 제어 아래 DC 오프셋 보정 제어 로직(119)부터 DC 오프셋 보정 회 로(240a)까지 제공될 수 있다.
한 실시예에서, DC 오프셋 보정 회로(240a)는 가산기 소자(239), 증폭기 241과 247, 저항(245)과 커패시터(249)를 포함하는 DC 오프셋 루프(232)를 포함한다. 일반적으로, 커넥션(217)을 통과한 신호는 희망 신호와 DC 오프셋의 합을 나타낸다. DC 오프셋 루프(232)는 가산기 소자(239)에서 커넥션(254)를 통해 종료되며, 증폭기(241)에 의해 증폭된 신호는 커넥션(217)으로부터 DC 오프셋을 제거하도록 피드백된다. 증폭기(241)는 신호를 증폭시키고, 그리고 나서 증폭 신호는 저항(245)과 커패시터(249) 양단에 제공되며, 저항(245)과 커패시터(249)는 C x R에 의해 결정되는 시상수[예컨대, 커패시터(249)의 등가 용량과 저항(245)의 등가 저항의 곱]를 제공하는 정수로서 증폭기(247)와 함께 구성된다. 높은 시상수는 대역폭을 감소시키고 긴 안정 시간을 초래하는 반하여, 낮은 시상수는 [1/(C x R)에 비례하여] 대역폭을 증가키고 안정 시간을 개선한다.
DC 오프셋 보정 회로(240a)는 용량성 교환망(255)도 포함한다. 한 실시예에서, 평행으로 구성된 커패시터 C1, C2, C3, 및 C4를 제공하는 용량성 교환망(255)은 DC 오프셋 보정 제어 로직(119)로부터 제어 신호를 수신하여 커패시터(249)의 등가 용량 값을 변경한다. 좀더 크거나 작은 커패시터가 용량성 교환망(255)에 사용될 수 있거나, 또는 일부 실시예에서는, 용량성 교환망(255)은 생략될 수 있고, 유사하게 저항(245)의 등가 저항을 변경하도록 구성되고 제어되는 저항성 교환망이 사용될 수 있다는 점을 주목해야 한다. 게다가, 일부 실시예에서는, 저항성 교환망과 용량성 교환망(255)의 조합이 사용될 수 있다. 일부 실시예는 용량성 교환망(또 는 유사하게 구성되는 저항성 교환망)을 생략할 수 있고, 커패시터(249) 및/또는 저항(245)을 가변 커패시터 및/또는 저항으로 각각 교체할 수 있다. 이와 같은 가변 커패시터 또는 가변 저항은 DC 오프셋 보정 제어 로직(119)로부터 제어 신호를 수신하도록 구성될 수 있다. DC 오프셋 루프(232)가 저역 통과 필터처럼 동작하기 때문에, 차단 주파수는 필연적으로 1/[2×(π×R×(C + C1 + C2 + C3 + C4))]로 결정된다. 그래서, 커패시터(249)(및/또는 일부 실시예에서는 유사한 방법으로 저항(245))의 등가 용량 값은 차단 주파수와 안정 시간을 변경시키는 값으로 스위치될 수 있다.
한 실시예에서, DC 오프셋 보정 제어 로직(119)는 모드 변경의 지시 또는 모드 명령 신호를 수신하는 경우 수신된 신호로부터 DC 오프셋 보정 제어 로직(119)는 모드 변경을 추정할 수 있고(예컨대, 휴면 모드 명령 수신), DC 오프셋 보정 제어 로직(119)는 시리얼 버스 인터페이스(192)를 통해 2 비트 2진수(제어 신호)를 용량성 교환망(255)에 제공할 수 있다. 대안으로, DC 오프셋 보정 제어 로직(119)는 커넥션(134)를 통해 제어 신호를 전송할 수 있다. 상기에 기술된 바와 같이, DC 오프셋 보정 제어 로직(119)와 같은 기저대역 서브시스템 구성요소에서 내부 프로그래밍은 규정된 표준에 따라 휴지 모드가 개시될 때를 "안다". 이와 같이, 휴면 모드 명령(또는 모드 병경의 지시)을 받자마자, DC 오프셋 보정 제어 로직(119)는 DC 오프셋 보정 회로(240a)에 즉시 또는 모드 변경 사이의 타이밍을 설명하도록 규정된 지연 이후에 신호를 지시한다.
제어 신호는 희망 차단 주파수에 따라 커패시터들(C1, C2, C3, 및/또는 C4)을 온 또는 오프로 스위치 할 수 있다. 예를 들면, 차단 주파수는 C + C1 + C2부터 C + C1 + C2 + C3까지 전체 용량 값을 변경함으로써 스위치 될 수 있다. 이와 같이, 휴면 모드부터 휴지 모드까지 변경되는 예를 사용하는 경우, DC 오프셋 보정 제어 로직(119)는 휴면 모드 명령을 수신할 수 있다. 이에 응답하여, DC 오프셋 보정 제어 로직(119)는 커패시터(249)의 등가 용량 값을 낮추도록 용량성 교환망(255)에 (구현된 표준에 따라 규정된 지연이 있든 없든) 제어 신호를 전송할 수 있고, DC 오프셋 루프(232)의 (더 넓은 대역폭과 더 큰 차단 주파수) 응답에 속력을 가하는 저항성/용량성의 요소에 의해 지시되는 짧은 시상수를 결과로 가져온다. 그리고 나면 DC 오프셋 보정 제어 로직(119)는 커패시터(249)의 등가 용량을 증가시키도록 용량성 교환망(255)에 신호를 전송할 수 있고, 이와 같이 긴 시상수(및 좁은 대역폭 및 좁은 차단 주파수)를 제공하여 일단 동작으로 돌아오게 한다. DC 오프셋 보정 제어 로직(119)는 DC 오프셋 보정 회로(240a)의 안정 시간에 기초하는 사전에 결정된 시간 뒤에 최후의 신호를 전송할 수 있다.
일부 실시예에서, DC 오프셋 보정 제어 로직(119)의 기능성은 수신기 시스템(201a)(도 2a)에 존재할 수 있다. 예를 들면, 수신기 시스템(201a)이 서로 다른 모드 사이(예컨대, 휴면과 휴지 모드)를 교대로 동작하는 경우, 이 모드 변경 정보는 수신기 시스템(201a)에 존재하는 유사한 로직에 의해 사용되어 DC 오프셋 보정 회로(240a)의 차단 주파수를 변경할 수 있다.
도 3a는 도 1에 도시된 휴대용 송수신기(100)의 디지털 기저대역 수신기[수신기 시스템(201b)]에 대한 DC 오프셋 보정 시스템(200)(도 1)의 일부분의 실시예를 나타내는 블록도이다. 신호 처리 경로의 상향스트림에 대응하고, WCDMA와 GSM 신호 처리 경로에 대한 다운 컨버터를 포함하는 구성요소는 도 2a의 수신기 시스템(201a)에 대해 기술된 것과 같거나 대체로 유사하여, 간결히 하기 위해 일치하는 설명은 생략될 수 있다. WCDMA와 GSM 신호 처리 경로에 대응하는 다운 컨버터로부터의 "I"와 "Q" 기저대역 신호는 기저대역 서브섹션 312a과 312b에 각각 제공된다. 간결히 하기 위해 "I" 신호 경로에 중점을 두면, 기저대역 서브섹션(312a)은 저역 통과(LP) 필터(314), VGA(316), DC 오프셋 보정 회로(240b), 아날로그-디지털 변환기(ADC)(320)(예컨대, 시그마 델타 변환기), 및 보간기 필터(322)(대문자 M이 뒤따르는 아래쪽 화살표로 표시)를 포함한다. 기저대역 서브섹션(312a)은 유한 임펄스 응답(FIR) 필터(324), 디지털-아날로그 변환기(DAC)(328), 및 완화 필터(SF)(330)도 포함한다. DC 오프셋 보정 회로(240b)는 상기에 기술된 바와 같은 DC 오프셋 루프(232), 및 고역 통과 필터(HPF)(327)를 포함한다. DC 오프셋 루프(232)와 고역 통과 필터(HPF)(327)는 이하에 기술되는 바와 같이 희망 안정 시간을 획득하도록 조정되는 대역폭이다. 기저대역 서브섹션(312b)은 유사한 구조와 기능을 가져서, 동일한 설명은 생략될 것이다.
"I" 신호의 처리는 "Q" 신호의 처리에 대한 유사한 설명이 적용된다는 이해를 바탕으로 기술될 것이다. 커넥션(311)을 통과한 "I" 신호는 LP 필터(314)에서 여과되고 커넥션(301)에 제공된다. 커넥션(301)을 통해 제공되는 여과 신호는 VGA(316)에 의해서 증폭되고, 커넥션(303)에 제공된다. VGA(316)의 기능성은 일부 실시예에서는 보간 이후에 수행될 수 있고/또는 VGA(316)의 기능성은 일부 실시예에서는 ADC[예컨대, ADC(320)]에 통합될 수도 있다는 점을 주목하여야 한다. 도 2b에 관련되어 기술된 바와 같은 방법으로 커넥션(303)을 통과한 증폭 신호는 DC 오프셋 루프(232)에서 DC 오프셋 보정 과정을 겪는다. DC가 보정된 신호는 ADC(320)에 제공되며, ADC(320)에서 DC가 보정된 신호는 기저대역 서브시스템(130)[예를 들면, 도 1의 DSP(124) 등]의 한 개 이상의 구성요소에 의해 지정된 표본 추출 비율에 대응하여 표본화된다.
그리고 나서 표본화된 신호는 커넥션(305)에 제공되고 보간기 필터(322)에서 처리된다[예컨대, FIR 필터(324)에 주입되기 전에 ADC(320)의 출력을 낮은 비율로 변환]. 보간기 필터(322)에 의해 제공되는 보간은 고역 주파수에서 저역 주파수로 다운 샘플링하는 동작이고, 정수 비율 변환 또는 정수가 아닌 비율 변환으로 구현될 수 있다. 보간기 필터(322)로부터 다운 샘플링된 값은 커넥션(307)을 통해 FIR 필터(324)에 제공된다. 여과된 신호는 커넥션(309)을 통해 고역 통과 필터(327)에 제공되며, 고역 통과 필터(327)는 DC 오프셋 보정 제어 로직(119)(도 1)로부터 제어 입력을 통해 조정 가능한 차단 주파수를 제공한다. 고역 통과 필터(327)는 커넥션(310)을 통해 여과된 신호를 DAC(328)에 제공하며, DAC(328)에서 여과된 신호는 아날로그 신호로 변환되고 커넥션(313)을 통해 완화 필터(330)에 제공된다. 완화 필터(330)에서, 신호는 좀 더 여과된다[예컨대, DAC(328)에서 수행되는 표본 유지 동작에 의해 생성되는 앨리어스 스퍼(alias spurs)를 제거]. 그리고 나서 완화 필 터(330)의 출력 신호는 커넥션(198)을 통해 기저대역 서브시스템(130)(도 1)에 제공된다.
도 3b는 도 3a의 디지털 기저대역 수신기(201b)에 대한 DC 오프셋 보정 시스템(200b)의 실시예를 나타내는 블록도이다. GSM 기저대역 영역(312b)(도 3a)의 "I"와 "Q"가지는 물론 WCDMA 기저대역 영역(312a)(도 3a)의 "Q"가지에서도 유사한 DC 오프셋 보정 회로가 사용된다는 이해를 바탕으로, DC 오프셋 보정 시스템(200b)은 "I" 가지에 있는 WCDMA 시스템 구성요소를 사용하여 도시된다. 도 3b에 도시된 바와 같이, DC 오프셋 보정 시스템(200b)은 DC 오프셋 보정 제어 로직(119), 시리얼 버스 인터페이스(192), 및 고역 통과 필터(HPF)(327)와 DC 오프셋 루프(232)를 포함하는 DC 오프셋 보정 회로(240b)를 포함한다. DC 오프셋 보정 회로(240b)는 아날로그와 디지털 도메인 접근의 조합을 포함한다. 고역 통과 필터(327)는 시스템으로부터 DC를 제거한다. DC 오프셋 보정 제어 로직(119)에 의해 결정된 바와 같이, 고역 통과 필터(327)의 차단 주파수는 고역 통과 필터(327)의 안정 시간을 결정한다. 예를 들어, 만약 차단 주파수가 두 배로 되면, 안정 시간은 원래 값의 반으로 줄어든다. 고역 통과 필터(327)는 디지털로 구현될 수 있다. 예를 들면, 고역 통과 필터(327)는 자신의 계수를 스위칭함으로써 스위치 될 수 있는 차단 주파수를 갖는다. 이러한 계수는 DC 오프셋 보정 제어 로직(119)의 시리얼 버스 인터페이스(192)와 커넥션(134) 둘 중 한 개를 통해 프로그램될 수 있다. 대안으로, 일반 및 빠른 안정(예컨대, 2x, 4x, 8x, 등)에 대응하는 계수 집합이 수신기 시스템(201b)에 저장될 수 있고, 속도 선택이 기저대역 서브시스템(130)(도 1)에 존재하는 DC 오프셋 보정 제어 로직(119)에 존재할 수 있다. 아날로그 접근을 이용하여 구현되는, DC 오프셋 루프(232)는 도 2b에 관련하여 기술되는 바와 같은 방법으로 조정되는 대역폭이다.
이와 같이, DC 오프셋 보정 시스템(200b)에 대한, 전체 DC 오프셋 보정은 아날로그 접근[DC 오프셋 루프(232)]과 디지털 접근[고역 통과 필터(327)]을 이용하여 구현된다. 각 부분에 대한 차단 주파수는 개별적으로 조정될 수 있고 서로 함께 조정될 수도 있다. 차단 주파수 정보는 상기에 기술된 바와 같이, 모드 또는 모드 변경 지시에 응답하여 DC 오프셋 보정 제어 로직(119)에 의해 제공될 수 있다. DC 오프셋 보정 제어 로직(119)는 시리얼 버스 인터페이스(192)를 통해 동작하거나 또는 시리얼 버스 인터페이스(192) 없이 제어 커넥션(134)을 통해 동작할 수 있다. 일부 실시예에서, DC 오프셋 보정 제어 로직(119)의 기능성은 수신기 시스템(201)(도 1) 또는 다른 RF 서브시스템 구성요소에 존재하고, 기저대역 서브시스템(130)(도 1)에 의해 전달되는 휴면에서 휴지 모드로의 변경(역도 또한 같음)에 응답하여 개시된다. 유사하게, CDMA 또는 WCDMA에서 GSM 동작 모드로의 변경은 기저대역 서브시스템(130)(도 1)에 존재하는 DC 오프셋 보정 제어 로직(119) 또는, RF 서브시스템(144)(도 1)의 수신기 시스템(201) 또는 또 다른 RF 서브시스템 구성요소에 존재하는 유사한 기능성에 전달될 수 있다.
도 4는 도 2b 및 도 3b에 도시된 DC 오프셋 보정 시스템의 실시예 200a, 200b에 의해 실행되는 휴면에서 휴지 모드로의 웜업 및 안정 시간에 대한 타이밍 시퀀스의 예를 나타내는 개략도이다. 도 2a부터 3b까지를 계속해서 참조하면, 기준 수정 발진기(252)의 전력 상승 순서, PLL 요소(290)의 구성요소의 균형, 수신기 시스템 201a, 201b[수신기 시스템(201a, 201b)에서 DC 오프셋 보정 회로(240a, 240b)를 차감하고 PLL 요소(290)와 기준 수정 발진기(252)는 수신기 시스템(201a, 201b)에 통합되어 있지 않는다고 가정], 및 DC 오프셋 보정 회로(240a, 240b)에 각각 대응하는 인가선 470, 472, 474, 476이 나타난다. 이하에서 기술되겠지만, 인가선(476)은[시작점(479)에서] 휴면 모드의 시작을 나타내고, 종래의 DC 오프셋 보정 회로의 전력 상승이 시작되는 곳(예컨대, 대역폭 조정이 없고 휴지 모드에서 시작되는 경우)에 대한 지시[시작점(477)]도 제공한다. 전력 상승 사이의 간격(웜업과 안정 시간 포함)은 대문자 A부터 D로 나타난다. 따라서, 기준 수정 발진기(252)의 전력 상승과 PLL 요소(290) 사이의 시간 간격은 "A"로 나타나고 시간 471과 473에서 시작시간으로 윤곽이 나타난다. 유사하게, PLL 요소(290)의 전력 상승과 수신기 시스템(201a, 201b) 사이의 간격은 "B"로 나타나고 시간 473과 475에서 시작시간으로 윤곽이 나타난다.
마찬가지로, 시작시간 475에서 수신기 시스템(201a, 201b)[DC 오프셋 보정 회로(240a, 240b) 없음]의 전력 상승과 시작시간 477에서 종래 DC 오프셋 보정 회로 사이의 간격은 "C"로 나타난다. 시작시간 479는 휴면 모드 동안의 DC 오프셋 보정 회로의 시작을 나타내어, 휴면 모드에서 개시되는 경우에 기간 "D"는 DC 오프셋 보정 회로(240a, 240b)에 대한 웜업과 안정 시간을 나타내고, 이것은 대역폭 변경으로 100마이크로초 보다 적을 수 있다. 일부 예에서는 "A"에 대한 기간 시간은 2에서 3msec(밀리초)이고, "B"에 대해서는 1에서 2msec이고, "C"에 대해서는 1에서 2msec이다. 서로 다른 회로 블록이 활성화되는 시간이 실질적으로 감소되어서 전류 드로(current draw)를 최소화하기 때문에, 짧은 웜업 시간은 휴대용 송수신기(100)(도 1)에 유용하다. 차례로, 적은 전류 드로는 휴대용 송수신기(100)의 대기 시간을 증가시키는데 도움을 준다. 시간 479에서의 시작과 DC 오프셋 보정 회로(240a, 240b)의 대역폭의 증가는 실제 데이터 복조가 시작되기 전에 수신기를 웜업하는데 요구되는 시간을 감소시켜, VCO와 PLL이 안정된 후에 즉시 실제 데이터 복조를 시작할 수 있다(예컨대, 시작점 473에서). 만약 그렇지 않으면, 데이터 복조는 시간 477까지 지연될 것이다.
도 5는 도 2b 및 도 3b에 도시된 DC 오프셋 보정 시스템의 실시예에 의해서 실행되는 압축 동작 모드로부터의 전환에 대한 타이밍 시퀀스의 예를 나타내는 개략도이다. WCDMA 인가선(502)은 높은 신호 레벨과 낮은 신호 레벨을 포함한다. 예를 들면, 포인트 506은 낮은 신호 레벨에 대응하고, 포인트 506에서 시작해서 포인트 508에서 끝나는 동안 WCDMA 모드는 중단된다. 타이밍 포인트 508에서, WCDMA 인가선 502는 높은 신호 레벨로 이동하고, WCDMA 모드를 재개시한다. 포인트 506과 508에 의해 윤곽이 표시되는 낮은 레벨 신호는, 상기에 기술된 바와 같이, 휴대용 송수신기(100)(도 1)를 작동시켜 GSM 측정을 하는 WCDMA 프레임에서 생성된 "차이"를 나타낸다.
GSM 인가선(504)도 높은 신호 레벨과 낮은 신호 레벨을 포함한다. 예를 들면, 포인트 510에서, GSM 인가선(504)은 높은 레벨 신호로 이동하여 WCDMA 시스템이 다양한 측정을 하는 압축 모드를 개시한다. 포인트 512에서, GSM 인가선(504)은 압축 모드의 중단에 대응하는 낮은 레벨 신호로 이동한다. 일부 실시예에서, 압축 모드의 기간("D"로 표시)은 대략 200 마이크로초 정도 일 수 있다. 포인트 512와 포인트 514에 의해 지정된 기간("D"로 표시되는 기간)은 DC 오프셋 보정 안정 시간을 포함하는 WCDMA 안정을 위해 요구되는 시간을 나타낸다. 바꾸어 말하면, "D" 기간 동안에, DC 오프셋 보정 회로 대역폭은 안정 시간을 감소하도록 스위치 된다.
상기 설명에 비추어, 도 6에 지시되는 참조는 DC 오프셋 보정 제어 로직(119)(도 1)에 의해 사용되는 방법론의 예에 대한 한 가지 실시예를 나타내며 실시예는 휴대용 송수신기(100)(도 1)의 동작 모드의 변경을 검출하는 단계(단계 602)와; 그 검출에 응답하여, DC 오프셋 보정 회로(240)의 안정 시간을 촉진시키도록 제1 대역폭부터 제2 대역폭까지 DC 오프셋 보정 회로(240)(도 1)에서 변경되도록 제1 신호를 전송하는 단계(단계 604)와; DC 오프셋 보정 회로에서 제1 대역폭으로 반환되도록 제2 신호를 전송하는 단계(단계 606)를 포함한다.
도 6의 흐름도에 있는 과정 설명 또는 블록은 모듈, 세그먼트, 또는 특정한 논리 함수 또는 과정에 있는 단계를 구현하는 한 개 이상의 실행 가능한 명령어를 포함하는 코드의 일부분을 나타내는 것으로서 이해되어야 하고, 대안적인 구현은 본 발명의 바람직한 실시예의 범위 내에 포함되고, 여기서 함수는 도시되거나 또는 기술된 것으로부터 순서 없이 실행될 수 있고, 수반된 기능성에 따라 실질적으로 동시에 또는 역순으로 실행될 수 있음을 본 발명의 당업자는 이해할 것이다.
다양한 실시예가 기술되는 동안, 기술된 시스템과 방법의 범위 내에서 더욱 많은 실시예와 구현들이 가능하다는 것을 당업자는 명백히 이해할 것이다.

Claims (10)

  1. 직류 오프셋 보정 시스템(200a, 200b)으로서,
    조정 가능한 대역폭을 갖는 직류 오프셋 보정 회로(240a, 240b)와;
    상기 직류 오프셋 보정 회로의 대역폭에 영향을 미치도록 구성되는 제어 로직(119)
    을 포함하는 직류 오프셋 보정 시스템.
  2. 제1항에 있어서, 상기 직류 오프셋 보정 회로는 상기 제어 로직(119)과 통신하는 교환망(255)을 포함하고, 상기 직류 오프셋 보정 회로는 제1 저항(245)과 제1 커패시터(249)를 갖는 저역 통과 필터를 포함하는 것인 직류 오프셋 보정 시스템.
  3. 제2항에 있어서, 상기 교환망은 상기 제1 커패시터에 결합되는 제2 커패시터 또는 상기 제1 저항에 결합되는 제2 저항을 포함하고, 상기 교환망은, 상기 제어 로직으로부터의 신호에 응답하여, 상기 대역폭 변경에 영향을 미치는 상기 제1 커패시터의 등가 용량을 변경하도록 상기 제2 커패시터를 작동시키거나, 상기 교환망은, 상기 제어 로직으로부터의 신호에 응답하여, 상기 대역폭 변경에 영향을 미치는 상기 제1 저항의 등가 저항을 변경하도록 상기 제2 저항을 작동시키거나, 상기 교환망은, 상기 제어 로직으로부터의 신호에 응답하여, 상기 대역폭 변경에 영향을 미치는 상기 제1 저항의 등가 저항을 변경하도록 상기 제2 저항을 작동시킴과 함께 상기 제1 커패시터의 등가 용량을 변경하도록 상기 제2 커패시터를 작동시키는 것인 직류 오프셋 보정 시스템.
  4. 제1항에 있어서, 상기 직류 오프셋 보정 회로는 디지털 고역 통과 필터(327)를 포함하고, 상기 디지털 고역 통과 필터는, 응답 속도 정보를 제공하는 상기 제어 로직으로부터의 신호에 응답하여, 상기 고역 통과 필터의 상기 대역폭을 변경하도록 상기 제어 로직으로부터의 상기 신호에 기초하여 선택되는 필터 계수를 포함하거나, 상기 디지털 고역 통과 필터는, 복수의 필터 계수 중 한 개를 제공하는 상기 제어 로직으로부터의 신호에 응답하여, 상기 디지털 고역 통과 필터의 상기 대역폭을 변경하는 것인 직류 오프셋 보정 시스템.
  5. 제1항에 있어서, 상기 제어 로직과 상기 직류 오프셋 보정 회로 사이에 배치되는 시리얼 버스 인터페이스(192)를 더 포함하는 직류 오프셋 보정 시스템.
  6. 제1항에 있어서, 상기 제어 로직은 동작 모드의 변경 검출에 응답하거나 모드 명령 수신에 응답하여 상기 직류 오프셋 보정 회로의 대역폭을 변경하도록 구성되는 것인 직류 오프셋 보정 시스템.
  7. 제1항에 있어서, 상기 제어 로직은 휴지 모드로 동작하기에 앞서서 휴면 모드로 동작하는 동안에 상기 직류 오프셋 보정 회로의 상기 대역폭을 증가하도록 구 성되고, 상기 대역폭 변경은 상기 직류 오프셋 보정 회로의 웜업(warm-up) 및 안정 시간(settling time) 중 적어도 한 개를 촉진시키거나, 상기 제어 로직은 상기 직류 오프셋 모정 회로의 안정이 완료되는 경우에 상기 직류 오프셋 보정 회로의 상기 대역폭을 감소하도록 구성되거나, 상기 제어 로직은 동작의 압축 동작 모드 동안에 상기 직류 오프셋 보정 회로의 상기 대역폭을 증가하도록 구성되고, 상기 대역폭 변경은 상기 직류 오프셋 보정 회로의 웜업 및 안정 시간 중 적어도 한 개를 촉진시키는 것인 직류 오프셋 보정 시스템.
  8. 제1항에 있어서, 상기 직류 오프셋 보정 회로는 가변 저항을 적어도 한 개 또는 가변 커패시터를 적어도 한 개, 또는 상기 가변 저항과 상기 커패시터의 조합을 포함하며, 상기 가변 저항은, 상기 제어 로직으로부터의 신호에 응답하여, 상기 대역폭을 변경하도록 저항을 변경하고, 상기 가변 커패시터는, 상기 제어 로직으로부터의 신호에 응답하여, 상기 대역폭을 변경하도록 용량을 변경하는 것인 직류 오프셋 보정 시스템.
  9. 직류 오프셋 보정 시스템의 동작 방법으로서,
    조정 가능한 대역폭으로 구성되는 직류 오프셋 보정 회로(240a, 240b)를 제공하는 단계와;
    상기 직류 오프셋 보정 회로의 상기 대역폭을 변경하는 단계
    를 포함하는 직류 오프셋 보정 시스템의 동작 방법.
  10. 제9항에 있어서, 상기 대역폭의 변경은 상기 직류 오프셋 보정 회로의 등가 용량(249)을 적어도 한 개, 또는 상기 직류 오프셋 보정회로의 등가 저항(245)을 적어도 한 개, 또는 상기 등가 용량과 상기 등가 저항의 조합의 변경을 포함하거나, 상기 대역폭의 변경은 디지털 고역 통과 필터 대역폭(327)의 변경을 포함하는 것인 직류 오프셋 보정 시스템의 동작 방법.
KR1020067022994A 2004-04-13 2005-04-12 직류 오프셋 보정 시스템 및 방법 KR100993708B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/822,919 2004-04-13
US10/822,919 US7231193B2 (en) 2004-04-13 2004-04-13 Direct current offset correction systems and methods

Publications (2)

Publication Number Publication Date
KR20070007889A true KR20070007889A (ko) 2007-01-16
KR100993708B1 KR100993708B1 (ko) 2010-11-10

Family

ID=35059997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067022994A KR100993708B1 (ko) 2004-04-13 2005-04-12 직류 오프셋 보정 시스템 및 방법

Country Status (6)

Country Link
US (1) US7231193B2 (ko)
EP (1) EP1743418B1 (ko)
JP (1) JP2007533266A (ko)
KR (1) KR100993708B1 (ko)
CN (1) CN101095285B (ko)
WO (1) WO2005101649A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053824B1 (ko) * 2011-04-26 2011-08-03 삼성탈레스 주식회사 스위칭루프필터를 이용하는 자동이득장치 및 방법
WO2013069943A1 (ko) * 2011-11-07 2013-05-16 삼성전자주식회사 랜덤화된 제어 펄스를 이용하는 직류 오프셋 제거 장치 및 방법
KR101537427B1 (ko) * 2007-07-05 2015-07-22 스카이워크스 솔루션즈, 인코포레이티드 전력 제어 루프에서의 포화 상태 검출 및 정정을 위한 시스템들 및 방법들
US10672557B2 (en) 2012-09-26 2020-06-02 Lg Innotek Co., Ltd. Wireless power transmitter and method of controlling power thereof

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353010B1 (en) * 2004-12-22 2008-04-01 Atheros Communications, Inc. Techniques for fast automatic gain control
US7386280B2 (en) * 2005-09-20 2008-06-10 Broadcom Corporation Gain insensitive high-pass VGA
DE102005050309A1 (de) * 2005-10-20 2007-04-26 Rohde & Schwarz Gmbh & Co. Kg Digitale Filterkaskade mit einem während des Einschwingungvorgangs bandbreitenerhöhten Filter
JP4403132B2 (ja) * 2005-11-11 2010-01-20 株式会社東芝 受信機
JP4837395B2 (ja) * 2006-02-22 2011-12-14 ルネサスエレクトロニクス株式会社 オペアンプ装置
US7627325B2 (en) * 2006-04-28 2009-12-01 Freescale Semiconductor, Inc. System and method for controlling a wireless device
US8195096B2 (en) * 2006-07-13 2012-06-05 Mediatek Inc. Apparatus and method for enhancing DC offset correction speed of a radio device
US20090088106A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions Inc. (Cayman) Radio frequency filtering
US9143172B2 (en) * 2009-06-03 2015-09-22 Qualcomm Incorporated Tunable matching circuits for power amplifiers
US8963611B2 (en) * 2009-06-19 2015-02-24 Qualcomm Incorporated Power and impedance measurement circuits for a wireless communication device
US8750810B2 (en) * 2009-07-24 2014-06-10 Qualcomm Incorporated Power amplifier with switched output matching for multi-mode operation
US9559639B2 (en) * 2009-08-19 2017-01-31 Qualcomm Incorporated Protection circuit for power amplifier
US8072272B2 (en) * 2009-08-19 2011-12-06 Qualcomm, Incorporated Digital tunable inter-stage matching circuit
US8620239B2 (en) * 2011-01-14 2013-12-31 Qualcomm Incorporated Dynamic DC-offset determination for proximity sensing
CN102281218B (zh) * 2011-08-18 2017-07-28 泰凌微电子（上海）有限公司 直流偏移消除系统及其方法
SE536462C2 (sv) * 2011-10-18 2013-11-26 Mediatek Sweden Ab Digital signalprocessor och basbandskommunikationsanordning
CN103095321B (zh) * 2011-11-01 2017-05-10 瑞典爱立信有限公司 用于tdd系统中接收机校正的方法及相关的设备
KR101840292B1 (ko) * 2011-12-06 2018-03-20 삼성전자주식회사 모뎀과 알에프칩 사이 인터페이스를 제공하는 장치 및 방법
JP5778047B2 (ja) * 2012-01-18 2015-09-16 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
KR20130103173A (ko) * 2012-03-09 2013-09-23 삼성전자주식회사 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치
WO2014000217A1 (en) * 2012-06-28 2014-01-03 St-Ericsson Sa Method, device, receiver, computer program and storage media for removing direct current
TWI473443B (zh) * 2012-07-12 2015-02-11 Issc Technologies Corp 具有補償直流偏移之直接轉換收發器與其操作方法
KR102028117B1 (ko) * 2013-03-06 2019-10-02 삼성전자주식회사 무선 통신 시스템에서 전송 구간 단위 전력 절약 장치 및 방법
US9756564B2 (en) * 2015-01-13 2017-09-05 Intel IP Corporation Systems, methods, and devices for enhanced power saving for mobile terminated communication
CN106209711A (zh) * 2015-02-06 2016-12-07 联发科技（新加坡）私人有限公司 多模终端接收装置及其直流偏移消除方法
DE102015110238A1 (de) * 2015-06-25 2016-12-29 Intel IP Corporation Eine Schaltung und ein Verfahren zum Erzeugen eines Radiofrequenzsignals
US10560134B2 (en) * 2018-02-05 2020-02-11 Huawei Technologies Co., Ltd. Multiband aggregation receiver architecture

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307343A (ja) * 1988-06-06 1989-12-12 Mitsubishi Electric Corp ディジタル復調装置
JPH08316998A (ja) * 1995-05-15 1996-11-29 Matsushita Electric Ind Co Ltd 受信装置
DE69731879T2 (de) * 1996-09-06 2005-11-24 Koninklijke Philips Electronics N.V. Direktkonversionsempfänger
JP3731276B2 (ja) * 1997-03-03 2006-01-05 三菱電機株式会社 受信機
US5918167A (en) * 1997-03-11 1999-06-29 Northern Telecom Limited Quadrature downconverter local oscillator leakage canceller
JP2002542633A (ja) * 1997-11-17 2002-12-10 エリクソン インコーポレイテッド 狭帯域信号のオーバーサンプリングおよび直流オフセット補償を含む変調システムおよび方法
US6089045A (en) * 1999-02-02 2000-07-18 Edelweiss Manufacturing Co., Inc. Method and apparatus for transferring a loop from a selected needle to an adjacent needle for creating a decorative open work pattern
JP2001160835A (ja) * 1999-12-02 2001-06-12 Matsushita Electric Ind Co Ltd 無線受信機
US6356217B1 (en) * 2000-02-29 2002-03-12 Motorola, Inc. Enhanced DC offset correction through bandwidth and clock speed selection
US6459889B1 (en) * 2000-02-29 2002-10-01 Motorola, Inc. DC offset correction loop for radio receiver
EP1178637A1 (en) * 2000-08-04 2002-02-06 Motorola, Inc. Apparatus for reducing DC offset in a direct conversion receiver
JP3489621B2 (ja) * 2000-09-28 2004-01-26 日本電気株式会社 ダイレクトコンバージョン受信機のベースバンド回路
JP2002228454A (ja) * 2001-02-02 2002-08-14 Taiko Device:Kk センサ出力増幅回路
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
EP1271768A1 (en) * 2001-06-19 2003-01-02 u- blox-ag Analog base band unit for a RF receiver
JP2003174340A (ja) * 2001-09-27 2003-06-20 Toshiba Corp 可変利得増幅器
JP2003198404A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにｒｆ信号の受信方法
JP3805258B2 (ja) * 2002-01-29 2006-08-02 松下電器産業株式会社 ダイレクトコンバージョン受信機
WO2003073631A1 (en) * 2002-02-21 2003-09-04 Analog Devices, Inc. 3g radio
GB0204108D0 (en) * 2002-02-21 2002-04-10 Analog Devices Inc 3G radio
CN1640085A (zh) 2002-02-21 2005-07-13 模拟设备公司 3g无线电设备
US7313198B2 (en) 2002-03-12 2007-12-25 Motorola Inc. Self calibrating transmit path correction system
US6985711B2 (en) * 2002-04-09 2006-01-10 Qualcomm, Incorporated Direct current offset cancellation for mobile station modems using direct conversion
US6756924B2 (en) * 2002-05-16 2004-06-29 Integrant Technologies Inc. Circuit and method for DC offset calibration and signal processing apparatus using the same
US7132882B2 (en) * 2002-07-19 2006-11-07 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Amplifier having multiple offset-compensation paths and related systems and methods
US20040038649A1 (en) * 2002-08-26 2004-02-26 Qiang Lin Zero intermediate frequency to low intermediate frequency receiver architecture
JP4202088B2 (ja) * 2002-10-24 2008-12-24 富士通株式会社 増幅器
US7200188B2 (en) * 2003-01-27 2007-04-03 Analog Devices, Inc. Method and apparatus for frequency offset compensation
ATE441970T1 (de) * 2004-04-13 2009-09-15 Maxlinear Inc Doppel-umsetzungsempfänger mit programmierbarer zwischenfrequenz und kanalauswahl

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537427B1 (ko) * 2007-07-05 2015-07-22 스카이워크스 솔루션즈, 인코포레이티드 전력 제어 루프에서의 포화 상태 검출 및 정정을 위한 시스템들 및 방법들
KR101053824B1 (ko) * 2011-04-26 2011-08-03 삼성탈레스 주식회사 스위칭루프필터를 이용하는 자동이득장치 및 방법
WO2013069943A1 (ko) * 2011-11-07 2013-05-16 삼성전자주식회사 랜덤화된 제어 펄스를 이용하는 직류 오프셋 제거 장치 및 방법
US9491013B2 (en) 2011-11-07 2016-11-08 Samsung Electronics Co., Ltd. Device and method for removing direct current offset using randomized control pulse
US10672557B2 (en) 2012-09-26 2020-06-02 Lg Innotek Co., Ltd. Wireless power transmitter and method of controlling power thereof

Also Published As

Publication number Publication date
US7231193B2 (en) 2007-06-12
EP1743418A4 (en) 2010-01-06
WO2005101649A2 (en) 2005-10-27
JP2007533266A (ja) 2007-11-15
EP1743418A2 (en) 2007-01-17
EP1743418B1 (en) 2015-07-22
CN101095285A (zh) 2007-12-26
KR100993708B1 (ko) 2010-11-10
US20050225388A1 (en) 2005-10-13
CN101095285B (zh) 2012-06-27
WO2005101649A3 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
KR100993708B1 (ko) 직류 오프셋 보정 시스템 및 방법
US7729675B2 (en) Reducing noise during a gain change
US7376400B2 (en) System and method for digital radio receiver
US8036619B2 (en) Oscillator having controllable bias modes and power consumption
US7515929B2 (en) Receiver for a multimode radio
US6373907B1 (en) Wireless terminal device
US20050147192A1 (en) High frequency signal receiver and semiconductor integrated circuit
US20120189040A1 (en) Multi-mode receiver
US7813710B2 (en) Receiving circuit
KR100407769B1 (ko) 평균 ｄｃ-오프셋을 채널 필터로 사전로딩시키는 무선수신기 및 방법
US8081943B2 (en) Reception apparatus and reception method
KR20080058437A (ko) 가변 이득 주파수 체배기
US6912381B2 (en) Processing received signals
JP2009206882A (ja) 半導体集積回路とその動作方法
KR200173900Y1 (ko) 수신 특성을 향상시킨 이동 단말기

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 9