KR20070003032A - 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 극성을 반대로 하여 원하는 패턴을 형성할 때에 보다 간편화된 공정으로 할 수 있는 반도체 장치의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 패터닝될 막을 형성하는 단계; 상기 패터닝될 막 상에 비정질탄소 막으로 된 패턴을 형성하는 단계; 기판 전면에 텅스텐막을 형성시키는 공정을 진행하여, 상기 비정질탄소막으로 된 패턴이 형성되지 않은 기판영역에 텅스텐 패턴을 형성시키는 단계; 및 상기 텅스텐 패턴을 식각마스크로 하여 상기 패터닝될 막을 패터닝하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.

반도체, 극성, 에치백, 산화막, 텅스텐.

Description

반도체 장치의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

도1a 내지 도1f는 종래기술에 의한 반도체 장치의 제조방법을 나타내는 공정단면도.

도2a 내지 도2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도.

도3a 내지 도3c는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도.

* 도면의 주요부분에 대한 부호의 설명 *

30 : 기판 32 : 비정질탄소 막

33 : 감광막 패턴 34 : 텅스텐 패턴

본 발명은 반도체 장치의 제조공정에 관한 것으로, 특히 반도체 장치의 패터 닝에 관한 것이다.

반도체 장치를 제조할 때에는 패턴에 대응하는 마스크를 제조한다음, 기판상에 감광막을 도포하고, 마스크를 이용한 사진식각공정으로 도포된 감광막을 패터닝한다.

이어서 패터닝된 감광막을 이용하여 하부구조를 건식각 또는 습식각을 이용하여 패터닝하게 된다. 이어서 감광막 패턴을 제거한다. 이어서 다음 패터닝된 층을 형성하고, 전술한 과정을 반복하게 된다.

따라서 설계된 바와 같이 정확한 제조가 이루어질려면 틀이 되는 감광막 패턴을 잘 형성하여야 한다. 그러나,기술이 발달하면서 반도체 장치가 점점 고집화되면서 반도체 장치의 패턴이 미세화되면서 미세한 감광막 패턴을 만드는 것이 매우 어려워지고 있다.

이를 해결하기 위해 형성할 패턴중 상대적으로 큰 부분의 틀을 먼저 만들고, 틀을 이용해 하부구조를 만드는 방법, 즉, 극성을 바꾸어서 제조하는 방법이 제안되었다.

도1a 내지 도1f는 종래기술에 의한 반도체 장치의 제조방법을 나타내는 공정단면도이다.

먼저 도1a에 도시된 바와 같이, 종래기술에 의한 반도체 장치의 제조방법은 기판(10)상에 패터닝될 막(11)을 형성하고 그 상부에 실리콘산화막(12)을 형성한다.

이어서 실리콘산화막(12)상부에 감광막 패턴(13)을 형성한다.

이어서 도1b에 도시된 바와 같이, 감광막 패턴(13)을 이용해서 실리콘산화막(12)을 패터닝하고, 감광막 패턴(13)을 제거한다.

이어서 도1c에 도시된 바와 같이, 폴리실리콘막(14)으로 패터닝된 실리콘산화막(13)을 덮을 수 있도록 형성한다.

이어서 도1d에 도시된 바와 같이, 에치백공정을 통해 실리콘산화막(13)이 노출되도록 한다.

이어서 도1e에 도시된 바와 같이, 실리콘산화막(13)을 제거한다.

이어서 도1f에 도시된 바와 같이, 최종적으로 남은 폴리실리콘 패턴을 이용해서 하부 막(11)을 패터닝하고, 폴리실리콘막(14)은 제거한다.

이상에서 살펴본 바와 같이, 최종적으로 패터닝된 막(11)을 형성하는 데 있어서, 감광막 패턴을 이용해서 패터닝하는 것이 아니라, 감광막 패턴은 먼저 반대의 극성을 가지도록 형성한 다음, 감광막 패턴을 이용해서 실리콘산화막을 형성하고, 실리콘산화막을 이용해서 최종적으로 원하는 막을 패터닝하게 된다.

그러나, 전술한 공정을 거치다보니, 원하는 막을 패터닝하기 위해 많은 공정을 진행해야 하는문제점이 있다.

하지만 바로 감광막 패턴을 이용해서 원하는 막을 패터닝하게 되면, 원하는 패턴이 너무 미세하여 쉽게 원하는 감광막 패턴을 만들기도 힘든 실정이다.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 극성을 반대로 하 여 원하는 패턴을 형성할 때에 보다 간편화된 공정으로 할 수 있는 반도체 장치의 제조방법을 제공함을 목적으로 한다.

본 발명은 기판상에 패터닝될 막을 형성하는 단계; 상기 패터닝될 막 상에 비정질탄소 막으로 된 패턴을 형성하는 단계; 기판 전면에 텅스텐막을 형성시키는 공정을 진행하여, 상기 비정질탄소막으로 된 패턴이 형성되지 않은 기판영역에 텅스텐 패턴을 형성시키는 단계; 및 상기 텅스텐 패턴을 식각마스크로 하여 상기 패터닝될 막을 패터닝하는 단계를 포함하는 반도체 장치의 제조방법을 제공한다.

본 발명에서 사용하는 비정질탄소 막은 카본(Carbon) 성분만으로 이루어진 물질이면서 고온의 증착공정을 견딜 수 있는 장점을 가지고 있으므로, 막의 카본 성분에 의하여 증착이 방해되는 텅스텐 같은 물질을 증착하는 경우 선택적으로 패턴이 없는 부분에만 증착이 이루어지게 하여 패턴의 극성반전이 가능하게 되는 것이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2a 내지 도2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도이다.

먼저 도2a에 도시된 바와 같이, 본 실시예에 따른 반도체 장치의 제조방법은 기판(30)상에 패터닝될 막(31)을 형성하고, 그 상부에 비정질탄소막(32)을 형성한다.

여기서 비정질탄소막(amorphous carbon)(32)은 a-C막이라고도 하는데, 막의 증착은 CVD(Chemical Vapor Deposition)방식으로 이루어진다.

비정질탄소막은 막이 탄소로만 이루어져 있어서 반도체 공정에서 흔히 이용되는 감광막 스트리퍼(PR Stripper(Asher))에서 O₂ 플라즈마를 이용하여 제거가 용이한데다, 상대적으로 500도까지의 고온에서 증착이 이루어져서 열적 안정성이 우수해서 후속 증착 공정을 진행하는데 무리가 없는 특성을 가지고 있다.

이어서 그 상부에 감광막 패턴(33)을 형성한다.

이어서 도2b에 도시된 바와 같이, 감광막 패턴(33)을 이용해서 비정질탄소막(32)을 패터닝하고, 감광막 패턴(33)을 제거한다.

이어서 도2c에 도시된 바와 같이, 텅스텐막을 기판 전면에 형성하는데, 이 때 실리콘산화막, 실리콘질화막, 폴리실리콘등 반도체에 일반적으로 사용되는 막위에는 텅스텐막이 잘 증착이 되는 반면, 비정질탄소막으로 된 패턴위에는 실리콘 소스가 전혀 존재하지 않으므로 텅스텐막이 증착되지 않아 텅스텐 패턴(34)가 자연스럽게 형성된다.

이어서 도2d에 도시된 바와 같이, 비정질탄소막(32)을 제거하면, 원래 감광막 패턴으로 형성하려고 하는 패턴과는 반대의 극성을 가진 패턴막이 형성된다.

이어서 도2e에 도시된 바와 같이, 텅스텐 패턴(34)을 식각마스크로 하여 막(31)을 패터닝하여 원하는 형태의 막을 형성하고, 텅스텐 패턴(34)는 제거한다.

이상과 같이 공정을 진행하면, 상대적으로 유리한 극성으로 패터닝 공정을 손쉽게 할 수 있어 미세공정을 보다 안정적으로 진행할 수 있다.

특히, 비정질탄소막은 고온에서 견딜 수 있기 때문에 후속 공정에서 200 ~ 800도까지의 고온에서 공정을 진행할 수 있고, 따라서 후속공정에서 손쉽게 고온공정을 사용할 수 있다.

도3a 내지 도3c는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도로서, 특히 기판상에서 소자분리막을 형성할 때를 나타내는 것이다.

도3a에 도시된 바와 같이 감광막 패턴(41)을 이용해서, 비정질탄소막(40)을 형성하고, 도3b에 도시된 바와 같이 텅스텐 패턴(42)을 형성한 다음, 도3c에 도시된 바와 같이, 소자분리막을 형성하고, 비정질탄소 막(40)을 제거하면 원하는 형태의 소자분리막을 쉽게 형성할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명에 의해서 반도체 장치를 제조하는 데 있어서, 미세패턴을 제조할 때에 적합한 극성으로 패터닝을 쉽게 할 수 있게 되어, 미세패턴으로 제조되는 반도체 장치의 제조공정상의 신뢰성을 향상시킬 수 있다.

Claims (3)

1. 기판상에 패터닝될 막을 형성하는 단계;

   상기 패터닝될 막 상에 비정질 탄소막으로 된 패턴을 형성하는 단계;

   기판 전면에 텅스텐막을 형성시키는 공정을 진행하여, 상기 비정질 탄소막으로 된 패턴이 형성되지 않은 기판영역에 텅스텐 패턴을 형성시키는 단계; 및

   상기 텅스텐 패턴을 식각마스크로 하여 상기 패터닝될 막을 패터닝하는 단계

   를 포함하는 반도체 장치의 제조방법.
2. 제 1 항에 있어서,

   상기 패터닝될 막 상에 비정질 탄소막으로 된 패턴을 형성하는 단계;

   상기 패터닝될 막상에 비정질 탄소막을 형성하는 단계;

   원하는 형태의 패턴과 극성이 반대로 된 감광막 패턴을 상기 비정질 탄소막상에 형성하는 단계; 및

   상기 감광막 패턴을 식각마스크로 하여 상기 비정질 탄소막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제 2 항에 있어서,

   상기 기판영역에 형성된 텅스텐 패턴은 소자분리막을 위한 패턴인 것을 특징으로 하는 반도체 장치의 제조방법.

Images