KR20070000773A - 반도체 메모리 소자의 내부 클럭 발생기 - Google Patents

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 내부 클럭 발생기에 관한 것이다. 본 발명은 외부 클럭의 주파수 변화에 관계 없이 내부 회로에서 항상 동일한 위상이 먼저 시작되도록 하는 반도체 메모리 소자의 내부 클럭 발생기를 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 내부 제어신호에 응답하여 내부 클럭 - 클럭 버퍼의 출력 신호로서 외부 클럭을 분주한 클럭 신호임 - 을 2분주하기 위한 제1 클럭분주수단; 상기 내부 제어신호에 응답하여 상기 내부 클럭의 반전 신호를 2분주하기 위한 제2 클럭분주수단; 및 상기 제1 및 제2 클럭분주수단의 출력 신호를 배타적 논리합하기 위한 배타적 논리합 수단을 구비하는 반도체 메모리 소자의 내부 클럭 발생기가 제공된다.

내부 클럭, 분주, 2배수기, 배타적 논리합 게이트, 내부 제어신호

Description

반도체 메모리 소자의 내부 클럭 발생기{INTERNAL CLOCK GENERATOR IN SEMICONDUCTOR DEVICE}

도 1은 본 발명에 따른 내부 클럭 생성 원리를 개념적으로 나타낸 도면.

도 2는 본 발명의 일 실시예에 따른 내부 클럭 발생기의 회로도.

도 3은 상기 도 2의 내부 클럭 발생기의 시뮬레이션 파형도.

* 도면의 주요 부분에 대한 부호의 설명

20, 25: 2배수기

XOR: 배타적 논리합 게이트

INV: 인버터

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 내부 클럭 발생기에 관한 것이다.

최근까지 대부분의 동기식 반도체 메모리의 경우, 외부 클럭과 내부 클럭의 주파수가 동일한 것이 일반적이었다.

그러나, 외부 클럭의 주파수가 고속화되면서 내부 클럭이 더 이상 외부 클럭과 같은 주파수를 유지하는 것이 힘들어졌다. 즉, 메모리 소자가 시스템 클럭을 따라가지 못하는 경우가 발생하게 된다.

이 경우, 외부 클럭을 n분주(주로 2분주)하여 내부 클럭으로 사용하게 되는데, 이처럼 분주된 클럭을 내부 클럭으로 사용하게 되면 내부 클럭의 주기가 외부 클럭에 비해 n배만큼 커지게 된다.

따라서, 외부 클럭의 주파수가 변화하게 되면 내부 클럭을 사용하는 임의의 내부 회로에서의 내부 클럭의 위상이 바뀔 가능성이 있으며, 이는 칩의 오동작을 유발하는 요인이 된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 외부 클럭의 주파수 변화에 관계 없이 내부 회로에서 항상 동일한 위상이 먼저 시작되도록 하는 반도체 메모리 소자의 내부 클럭 발생기를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 내부 제 어신호에 응답하여 내부 클럭 - 클럭 버퍼의 출력 신호로서 외부 클럭을 분주한 클럭 신호임 - 을 2분주하기 위한 제1 클럭분주수단; 상기 내부 제어신호에 응답하여 상기 내부 클럭의 반전 신호를 2분주하기 위한 제2 클럭분주수단; 및 상기 제1 및 제2 클럭분주수단의 출력 신호를 배타적 논리합하기 위한 배타적 논리합 수단을 구비하는 반도체 메모리 소자의 내부 클럭 발생기가 제공된다.

본 발명에서는 2분주기(2배수기)와 배타적 논리합 로직을 이용하여 항상 클럭의 시작이 동일한 위상에서 시작되는 내부 클럭을 생성한다. 본 발명의 내부 클럭 발생기는 내부 클럭이 사용되는 각 단위 회로 블럭마다 배치하는 것이 바람직하다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

도 1은 본 발명에 따른 내부 클럭 생성 원리를 개념적으로 나타낸 도면으로서, 내부 클럭 A 및 내부 클럭 B는 외부 클럭(CLK)을 2분주한 클럭 버퍼의 출력 클럭으로서 서로 반대의 위상을 가지는 상태를 나타내고 있다.

본 발명에서는 내부 제어신호가 논리레벨 하이로 활성화되면 논리레벨 하이부터 토클링을 시작하는 내부 클럭(원하는 신호)을 생성한다.

도 2는 본 발명의 일 실시예에 따른 내부 클럭 발생기의 회로도이다.

도 2를 참조하면, 본 실시예에 따른 내부 클럭 발생기는, 내부 제어신호에 응답하여 내부 클럭 - 클럭 버퍼의 출력 신호로서 외부 클럭을 2분주한 클럭 신호임 - 을 2분주하기 위한 2배수기(20)와, 내부 제어신호에 응답하여 인버터(INV)를 통해 반전된 내부 클럭 - 클럭 버퍼의 출력 신호로서 외부 클럭을 2분주한 클럭 신호임 - 을 2분주하기 위한 2배수기(25)와, 두 2배수기(20, 25)의 출력 신호를 입력으로 하여 원하는 클럭을 출력하는 배타적 논리합 게이트(XOR)를 구비한다.

도 3은 상기 도 2의 내부 클럭 발생기의 시뮬레이션 파형도로서, 이하 이를 참조하여 상기 도 2의 내부 클럭 발생기의 동작을 살펴본다.

우선, 내부 클럭(CLK X2)은 외부 클럭에 비해 2배의 주기를 갖는 클럭이며, 이 클럭과 그의 반전 클럭이 각각 2배수기(20, 25)에 입력된다.

내부 제어신호(control)가 논리레벨 로우로 비활성화된 상태에서는 두 2배수기(20, 25)가 디스에이블 되어 배타적 논리합 게이트(XOR)로부터 출력되는 클럭(wanted CLK)은 토글링을 하지 않고, 내부 제어신호(control)가 논리레벨 하이로 활성화되면 두 2배수기(20, 25)가 인에이블 되어 비로소 두 2배수기(20, 25)로부터 내부 클럭(CLK X2)에 비해 2배의 주기를 갖는 신호(XOR input1)와 그의 반전 신호(XOR input2)가 생성되며, 이에 따라 배타적 논리합 게이트(XOR)에서 두 신호(XOR input1, XOR input2)를 배타적 논리합하여 내부 제어신호(control)의 활성화 시점 이후에 항상 논리레벨 하이부터 토글링하는 클럭(wanted CLK)이 출력된다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

예컨대, 전술한 실시예에서는 내부 클럭으로 외부 클럭을 2분주한 클럭 신호를 사용하는 경우를 일례로 들어 설명하였으나, 내부 클럭이 외부 클럭에 비해 몇 배의 주기를 가지는가는 본 발명에 있어서 중요한 사항이 아니다.

또한, 전술한 실시예에서는 내부 제어신호의 활성화 시점 이후에 항상 논리레벨 하이부터 토글링하는 클럭을 생성하는 경우를 일례로 들어 설명하였다. 이는 전통적으로 대부분의 내부 회로들이 라이징 에지에서 트리거 됨을 고려한 것으로, 논리레벨 로우부터 토글링하는 클럭을 생성하는 경우도 성립하며, 이 경우에는 상기 일 실시예의 배타적 논리합 게이트 후단에 인버터를 추가하거나 배타적 부정 논리합 게이트를 사용하면 된다.

전술한 본 발명은 고속 동작 시스템에서 메모리 소자의 안정적인 내부 동작 특성을 확보할 수 있다.

Claims (5)

1. 내부 제어신호에 응답하여 내부 클럭 - 클럭 버퍼의 출력 신호로서 외부 클럭을 분주한 클럭 신호임 - 을 2분주하기 위한 제1 클럭분주수단;

   상기 내부 제어신호에 응답하여 상기 내부 클럭의 반전 신호를 2분주하기 위한 제2 클럭분주수단; 및

   상기 제1 및 제2 클럭분주수단의 출력 신호를 배타적 논리합하기 위한 배타적 논리합 수단

   을 구비하는 반도체 메모리 소자의 내부 클럭 발생기.
2. 제1항에 있어서,

   상기 배타적 논리합 수단은 상기 제1 및 제2 클럭분주수단의 출력 신호를 입력으로 하는 배타적 논리합 게이트를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 내부 클럭 발생기.
3. 제2항에 있어서,

   상기 배타적 논리합 수단은 상기 배타적 논리합 게이트의 출력 신호를 입력으로 하는 인버터를 더 구비하는 것을 특징으로 하는 반도체 메모리 소자의 내부 클럭 발생기.
4. 제1항에 있어서,

   상기 배타적 논리합 수단은 상기 제1 및 제2 클럭분주수단의 출력 신호를 입력으로 하는 배타적 부정 논리합 게이트를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 내부 클럭 발생기.
5. 제1항의 내부 클럭 발생기가 각 단위 회로 블럭마다 배치된 것을 특징으로 하는 반도체 메모리 소자.

Images