JP4363998B2 - クロック変換装置及びクロック発生装置 - Google Patents
クロック変換装置及びクロック発生装置 Download PDFInfo
- Publication number
- JP4363998B2 JP4363998B2 JP2004023736A JP2004023736A JP4363998B2 JP 4363998 B2 JP4363998 B2 JP 4363998B2 JP 2004023736 A JP2004023736 A JP 2004023736A JP 2004023736 A JP2004023736 A JP 2004023736A JP 4363998 B2 JP4363998 B2 JP 4363998B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pmos
- drain
- gate
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本実施の形態では、外部装置においてポジエッジが基準として用いられているクロックを入力した場合に、ポジエッジのクロックのレベルを高速に変換するポジエッジ用アドレスバッファについて説明する。
本実施の形態では、ネガエッジが基準として用いられているクロックを入力した場合に、ネガエッジのクロックのレベルを高速に変換するネガエッジ用アドレスバッファについて説明する。
本実施の形態では、入力されたクロックのポジエッジが基準として用いられている場合に、上記第1の実施の形態に係るポジエッジ用アドレスバッファ1を用い、入力されたクロックのネガエッジが基準として用いられている場合に、上記第2の実施の形態に係るネガエッジ用アドレスバッファ9を用いるアドレスバッファについて説明する。
ポジエッジ用アドレスバッファ1の入力端子CLKPADとネガエッジ用アドレスバッファ9の入力端子CLKPADとは、クロックパッド13と接続され、クロックを入力する。
本実施の形態では、クロックパッド13から入力した外部クロックを上記第3の実施の形態に係るアドレスバッファ12で変換し、変換されたクロックに基づいてパルスを発生するパルス発生回路を用いて内部クロックを出力するクロック発生装置について説明する。
フラッシュメモリなどの記録装置には、TSOP品及びMCP品の2種類がある。例えば、図7に示すTSOP品の記録装置19と図8に示すMCP品の記録装置20とでは、同一の信号Aを入力するパッド19a,20aの位置、同一の信号Bを出力するパッド19b,20bの位置がそれぞれ異なる場合がある。
回路22は、OR回路15、クロックドインバータ16,22aを具備する。
本実施の形態では、上記第5の実施の形態で説明したクロック発生装置21とその前段の回路とを具備する記録装置について説明する。
場合、ポジエッジ側のTSOP側チップイネーブルバッファ31を無効(ディスエーブル)にし、ネガエッジ側のTSOP側チップイネーブルバッファ32を有効(イネーブル)にする。
本実施の形態では、レベルシフタ3、11からの出力信号をNOR回路が入力し、NOR回路からの出力信号をパルス発生回路17が入力する構成について詳細に説明する。
本実施の形態では、上記図11のクロック発生装置38において、NOR回路39の代わりに、NAND回路を用いた場合について説明する。
本実施の形態では、上記図11のクロック発生装置38(第7の実施の形態)におけるNOR回路39の代わりにNAND回路を用い、さらに、誤動作しないようにNAND回路の入力側及び出力側にインバータを具備する場合について説明する。
Claims (6)
- クロックのレベルを変換する場合に、前記クロックのポジエッジに応じた前記クロックのレベル変換動作が、前記クロックのネガエッジに応じた前記クロックのレベル変換動作よりも速いレベルシフタと、
前記クロックのポジエッジを用いる旨の信号を入力した場合に、前記レベルシフタに前記クロックを提供する手段と
を具備し、
前記提供手段は、
ソースが第1の電源端子と接続され、ゲートが前記クロックのポジエッジを用いる旨を示すLOW信号又はネガエッジを用いる旨を示すHIGH信号を入力する第1のPMOSと、
ソースが前記第1のPMOSのドレインと接続され、ゲートが前記クロックを入力する第2のPMOSと、
ドレインが前記第2のPMOSのドレインと接続され、ゲートが前記クロックを入力する第1のNMOSと、
ドレインが前記第1のNMOSのソースと接続され、ゲートがHIGH信号を入力し、ソースが第1の基準電源端子と接続される第2のNMOSと、
ソースが第2の電源端子と接続され、ゲートがHIGH信号を入力し、ドレインが前記第2のPMOSのドレインと接続される第3のPMOSと、
ドレインが前記第3のPMOSのドレインと接続され、ゲートが前記クロックのポジエッジを用いる旨を示すLOW信号又はネガエッジを用いる旨を示すHIGH信号を入力し、ソースが第2の基準電源端子と接続される第3のNMOSと、
入力側が前記第3のPMOSのドレインと接続される第1のインバータと
を具備し、
前記レベルシフタは、
ソースが第3の電源端子と接続され、ゲートが出力端子と接続される第4のPMOSと、
ソースが第4の電源端子と接続され、ドレインが前記出力端子と接続される第5のPMOSと、
ドレインが前記第4のPMOSのドレイン及び前記第5のPMOSのゲートと接続され、ソースが第3の基準電源端子と接続される第4のNMOSと、
ドレインが前記第4のPMOSのゲートと前記第5のPMOSのドレインと前記出力端子と接続され、ゲートが前記第1のインバータの出力側と接続され、ソースが第4の基準電源端子と接続される第5のNMOSと、
入力側が前記第1のインバータの出力側と接続され、出力側が前記第4のNMOSのゲートと接続される第2のインバータと
を具備する
ことを特徴とするクロック変換装置。 - クロックのレベルを変換する場合に、前記クロックのネガエッジに応じた前記クロックのレベル変換動作が、前記クロックのポジエッジに応じた前記クロックのレベル変換動作よりも速いレベルシフタと、
前記クロックのネガエッジを用いる旨の信号を入力した場合に、前記レベルシフタに前記クロックを提供する手段と
を具備し、
前記提供手段は、
ソースが第1の電源端子と接続され、ゲートがLOW信号を入力する第1のPMOSと、
ソースが前記第1のPMOSのドレインと接続され、ゲートが前記クロックを入力する第2のPMOSと、
ドレインが前記第2のPMOSのドレインと接続され、ゲートが前記クロックを入力する第1のNMOSと、
ドレインが前記第1のNMOSのソースと接続され、ゲートが前記クロックのネガエッジを用いる旨を示すHIGH信号又はポジエッジを用いる旨を示すLOW信号を入力し、ソースが第1の基準電源端子と接続される第2のNMOSと、
ソースが第2の電源端子と接続され、ゲートが前記クロックのネガエッジを用いる旨を示すHIGH信号又はポジエッジを用いる旨を示すLOW信号を入力し、ドレインが前記第2のPMOSのドレインと接続される第3のPMOSと、
ドレインが前記第3のPMOSのドレインと接続され、ゲートがLOW信号を入力し、ソースが第2の基準電源端子と接続される第3のNMOSと、
入力側が前記第3のPMOSのドレインと接続される第1のインバータと
を具備し、
前記レベルシフタは、
ソースが第3の電源端子と接続され、ゲートが出力端子と接続される第4のPMOSと、
ソースが第4の電源端子と接続され、ドレインが前記出力端子と接続される第5のPMOSと、
ドレインが前記第4のPMOSのドレイン及び前記第5のPMOSのゲートと接続され、ゲートが前記第1のインバータの出力側と接続され、ソースが第3の基準電源端子と接続される第4のNMOSと、
ドレインが前記第4のPMOSのゲートと前記第5のPMOSのドレインと前記出力端子と接続され、ソースが第4の基準電源端子と接続される第5のNMOSと、
入力側が前記第1のインバータの出力側と接続され、出力側が前記第5のNMOSのゲートと接続される第2のインバータと
を具備する
ことを特徴とするクロック変換装置。 - クロックのレベルを変換する場合に、前記クロックのポジエッジに応じた前記クロックのレベル変換動作が、前記クロックのネガエッジに応じた前記クロックのレベル変換動作よりも速い第1のレベルシフタと、
前記クロックのポジエッジを用いる旨の信号を入力した場合に、前記第1のレベルシフタに前記クロックを提供する第1提供手段と、
前記クロックのレベルを変換する場合に、前記クロックのネガエッジに応じた前記クロックのレベル変換動作が、前記クロックのポジエッジに応じた前記クロックのレベル変換動作よりも速い第2のレベルシフタと、
前記クロックのネガエッジを用いる旨の信号を入力した場合に、前記第2のレベルシフタに前記クロックを提供する第2提供手段と、
前記第1提供手段に前記クロックのポジエッジを用いる旨の信号が入力された場合に、前記第1のレベルシフタによってレベルの変換されたクロックに基づいて内部クロックを出力し、前記第2提供手段に前記クロックのネガエッジを用いる旨の信号が入力された場合に、前記第2のレベルシフタによってレベルの変換されたクロックに基づいて内部クロックを出力する手段と、
第1の入力側が前記第1のレベルシフタの出力側と接続され、第2の入力側が前記第2のレベルシフタの出力側と接続され、出力側が前記出力手段の入力側と接続されるNOR回路と
を具備し、
前記第1提供手段は、
ソースが第1の電源端子と接続され、ゲートが前記クロックのポジエッジを用いる旨を示すLOW信号又はネガエッジを用いる旨を示すHIGH信号を入力する第1のPMOSと、
ソースが前記第1のPMOSのドレインと接続され、ゲートが前記クロックを入力する第2のPMOSと、
ドレインが前記第2のPMOSのドレインと接続され、ゲートが前記クロックを入力する第1のNMOSと、
ドレインが前記第1のNMOSのソースと接続され、ゲートがHIGH信号を入力し、ソースが第1の基準電源端子と接続される第2のNMOSと、
ソースが第2の電源端子と接続され、ゲートがHIGH信号を入力し、ドレインが前記第2のPMOSのドレインと接続される第3のPMOSと、
ドレインが前記第3のPMOSのドレインと接続され、ゲートが前記クロックのポジエッジを用いる旨を示すLOW信号又はネガエッジを用いる旨を示すHIGH信号を入力し、ソースが第2の基準電源端子と接続される第3のNMOSと、
入力側が前記第3のPMOSのドレインと接続される第1のインバータと
を具備し、
前記第1のレベルシフタは、
ソースが第3の電源端子と接続され、ゲートが出力端子と接続される第4のPMOSと、
ソースが第4の電源端子と接続され、ドレインが前記出力端子と接続される第5のPMOSと、
ドレインが前記第4のPMOSのドレイン及び前記第5のPMOSのゲートと接続され、ソースが第3の基準電源端子と接続される第4のNMOSと、
ドレインが前記第4のPMOSのゲートと前記第5のPMOSのドレインと前記出力端子と接続され、ゲートが前記第1のインバータの出力側と接続され、ソースが第4の基準電源端子と接続される第5のNMOSと、
入力側が前記第1のインバータの出力側と接続され、出力側が前記第4のNMOSのゲートと接続される第2のインバータと
を具備し、
前記第2提供手段は、
ソースが第5の電源端子と接続され、ゲートがLOW信号を入力する第6のPMOSと、
ソースが前記第6のPMOSのドレインと接続され、ゲートが前記クロックを入力する第7のPMOSと、
ドレインが前記第7のPMOSのドレインと接続され、ゲートが前記クロックを入力する第6のNMOSと、
ドレインが前記第6のNMOSのソースと接続され、ゲートが前記クロックのネガエッジを用いる旨を示すHIGH信号又はポジエッジを用いる旨を示すLOW信号を入力し、ソースが第5の基準電源端子と接続される第7のNMOSと、
ソースが第6の電源端子と接続され、ゲートが前記クロックのネガエッジを用いる旨を示すHIGH信号又はポジエッジを用いる旨を示すLOW信号を入力し、ドレインが前記第7のPMOSのドレインと接続される第8のPMOSと、
ドレインが前記第8のPMOSのドレインと接続され、ゲートがLOW信号を入力し、ソースが第6の基準電源端子と接続される第8のNMOSと、
入力側が前記第8のPMOSのドレインと接続される第3のインバータと
を具備し、
前記第2のレベルシフタは、
ソースが第7の電源端子と接続され、ゲートが出力端子と接続される第9のPMOSと、
ソースが第8の電源端子と接続され、ドレインが前記出力端子と接続される第10のPMOSと、
ドレインが前記第9のPMOSのドレイン及び前記第10のPMOSのゲートと接続され、ゲートが前記第3のインバータの出力側と接続され、ソースが第7の基準電源端子と接続される第9のNMOSと、
ドレインが前記第9のPMOSのゲートと前記第10のPMOSのドレインと前記出力端子と接続され、ソースが第8の基準電源端子と接続される第10のNMOSと、
入力側が前記第3のインバータの出力側と接続され、出力側が前記第10のNMOSのゲートと接続される第4のインバータと
を具備する
ことを特徴とするクロック発生装置。 - 請求項3記載のクロック発生装置において、
前記第1のレベルシフタからの出力の初期値はLOWであり、
前記第2のレベルシフタからの出力の初期値はLOWであり、
前記NOR回路からの出力の初期値はHIGHである
ことを特徴とするクロック発生装置。 - クロックのレベルを変換する場合に、前記クロックのポジエッジに応じた前記クロックのレベル変換動作が、前記クロックのネガエッジに応じた前記クロックのレベル変換動作よりも速い第1のレベルシフタと、
前記クロックのポジエッジを用いる旨の信号を入力した場合に、前記第1のレベルシフタに前記クロックを提供する第1提供手段と、
前記クロックのレベルを変換する場合に、前記クロックのネガエッジに応じた前記クロックのレベル変換動作が、前記クロックのポジエッジに応じた前記クロックのレベル変換動作よりも速い第2のレベルシフタと、
前記クロックのネガエッジを用いる旨の信号を入力した場合に、前記第2のレベルシフタに前記クロックを提供する第2提供手段と、
前記第1提供手段に前記クロックのポジエッジを用いる旨の信号が入力された場合に、前記第1のレベルシフタによってレベルの変換されたクロックに基づいて内部クロックを出力し、前記第2提供手段に前記クロックのネガエッジを用いる旨の信号が入力された場合に、前記第2のレベルシフタによってレベルの変換されたクロックに基づいて内部クロックを出力する手段と
を具備し、
前記第1提供手段は、
ソースが第1の電源端子と接続され、ゲートが前記クロックのポジエッジを用いる旨を示すLOW信号又はネガエッジを用いる旨を示すHIGH信号を入力する第1のPMOSと、
ソースが前記第1のPMOSのドレインと接続され、ゲートが前記クロックを入力する第2のPMOSと、
ドレインが前記第2のPMOSのドレインと接続され、ゲートが前記クロックを入力する第1のNMOSと、
ドレインが前記第1のNMOSのソースと接続され、ゲートがHIGH信号を入力し、ソースが第1の基準電源端子と接続される第2のNMOSと、
ソースが第2の電源端子と接続され、ゲートがHIGH信号を入力し、ドレインが前記第2のPMOSのドレインと接続される第3のPMOSと、
ドレインが前記第3のPMOSのドレインと接続され、ゲートが前記クロックのポジエッジを用いる旨を示すLOW信号又はネガエッジを用いる旨を示すHIGH信号を入力し、ソースが第2の基準電源端子と接続される第3のNMOSと、
入力側が前記第3のPMOSのドレインと接続される第1のインバータと
を具備し、
前記第1のレベルシフタは、
ソースが第3の電源端子と接続され、ゲートが出力端子と接続される第4のPMOSと、
ソースが第4の電源端子と接続され、ドレインが前記出力端子と接続される第5のPMOSと、
ドレインが前記第4のPMOSのドレイン及び前記第5のPMOSのゲートと接続され、ソースが第3の基準電源端子と接続される第4のNMOSと、
ドレインが前記第4のPMOSのゲートと前記第5のPMOSのドレインと前記出力端子と接続され、ゲートが前記第1のインバータの出力側と接続され、ソースが第4の基準電源端子と接続される第5のNMOSと、
入力側が前記第1のインバータの出力側と接続され、出力側が前記第4のNMOSのゲートと接続される第2のインバータと
を具備し、
前記第2提供手段は、
ソースが第5の電源端子と接続され、ゲートがLOW信号を入力する第6のPMOSと、
ソースが前記第6のPMOSのドレインと接続され、ゲートが前記クロックを入力する第7のPMOSと、
ドレインが前記第7のPMOSのドレインと接続され、ゲートが前記クロックを入力する第6のNMOSと、
ドレインが前記第6のNMOSのソースと接続され、ゲートが前記クロックのネガエッジを用いる旨を示すHIGH信号又はポジエッジを用いる旨を示すLOW信号を入力し、ソースが第5の基準電源端子と接続される第7のNMOSと、
ソースが第6の電源端子と接続され、ゲートが前記クロックのネガエッジを用いる旨を示すHIGH信号又はポジエッジを用いる旨を示すLOW信号を入力し、ドレインが前記第7のPMOSのドレインと接続される第8のPMOSと、
ドレインが前記第8のPMOSのドレインと接続され、ゲートがLOW信号を入力し、ソースが第6の基準電源端子と接続される第8のNMOSと、
入力側が前記第8のPMOSのドレインと接続される第3のインバータと
を具備し、
前記第2のレベルシフタは、
ソースが第7の電源端子と接続され、ゲートが出力端子と接続される第9のPMOSと、
ソースが第8の電源端子と接続され、ドレインが前記出力端子と接続される第10のPMOSと、
ドレインが前記第9のPMOSのドレイン及び前記第10のPMOSのゲートと接続され、ゲートが前記第3のインバータの出力側と接続され、ソースが第7の基準電源端子と接続される第9のNMOSと、
ドレインが前記第9のPMOSのゲートと前記第10のPMOSのドレインと前記出力端子と接続され、ソースが第8の基準電源端子と接続される第10のNMOSと、
入力側が前記第3のインバータの出力側と接続され、出力側が前記第10のNMOSのゲートと接続される第4のインバータと
を具備し、
入力側が前記第1のレベルシフタと接続されている第5のインバータと、
入力側が前記第2のレベルシフタと接続されている第6のインバータと、
第1の入力側が前記第5のインバータの出力側と接続され、第2の入力側が前記第6のインバータの出力側と接続されるNAND回路と、
入力側が前記NAND回路と接続され、出力側が前記出力手段の入力側と接続される第7のインバータと
をさらに具備することを特徴とするクロック発生装置。 - クロックのレベルを変換する場合に、前記クロックのポジエッジに応じた前記クロックのレベル変換動作が、前記クロックのネガエッジに応じた前記クロックのレベル変換動作よりも速い第1のレベルシフタと、
前記クロックのポジエッジを用いる旨の信号を入力した場合に、前記第1のレベルシフタに前記クロックを提供する第1提供手段と、
前記クロックのレベルを変換する場合に、前記クロックのネガエッジに応じた前記クロックのレベル変換動作が、前記クロックのポジエッジに応じた前記クロックのレベル変換動作よりも速い第2のレベルシフタと、
前記クロックのネガエッジを用いる旨の信号を入力した場合に、前記第2のレベルシフタに前記クロックを提供する第2提供手段と、
前記第1提供手段に前記クロックのポジエッジを用いる旨の信号が入力された場合に、前記第1のレベルシフタによってレベルの変換されたクロックに基づいて内部クロックを出力し、前記第2提供手段に前記クロックのネガエッジを用いる旨の信号が入力された場合に、前記第2のレベルシフタによってレベルの変換されたクロックに基づいて内部クロックを出力する手段と
を具備し、
入力した設定信号が所定の設定を示す場合に、前記第1のレベルシフタと前記第2のレベルシフタとのうちいずれかによってレベルの変換されたクロックを、前記出力手段に提供する手段を具備したことを特徴とするクロック発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023736A JP4363998B2 (ja) | 2004-01-30 | 2004-01-30 | クロック変換装置及びクロック発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004023736A JP4363998B2 (ja) | 2004-01-30 | 2004-01-30 | クロック変換装置及びクロック発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217893A JP2005217893A (ja) | 2005-08-11 |
JP4363998B2 true JP4363998B2 (ja) | 2009-11-11 |
Family
ID=34906653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004023736A Expired - Fee Related JP4363998B2 (ja) | 2004-01-30 | 2004-01-30 | クロック変換装置及びクロック発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4363998B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115621A (ja) * | 2011-11-29 | 2013-06-10 | Seiko Epson Corp | レベルシフター回路、集積回路装置、電子時計 |
-
2004
- 2004-01-30 JP JP2004023736A patent/JP4363998B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005217893A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100562655B1 (ko) | 반도체 기억 소자의 동작 제한 필터 및 그 방법 | |
US7529140B2 (en) | Semiconductor memory device | |
US9641159B1 (en) | Flip-flop circuit | |
US20090300448A1 (en) | Scan flip-flop device | |
US20150155023A1 (en) | Semiconductor memory device | |
JP2010041156A (ja) | 半導体集積回路 | |
US11201610B2 (en) | Selectable delay buffers and logic cells for dynamic voltage scaling in ultra low voltage designs | |
JP2005160088A (ja) | パルスベースフリップフロップ | |
US8483005B2 (en) | Internal signal generator for use in semiconductor memory device | |
JP4626656B2 (ja) | パルスラッチ回路 | |
JP4363998B2 (ja) | クロック変換装置及びクロック発生装置 | |
KR100672128B1 (ko) | 어드레스 신호 및 제어 신호들의 입력 동작시 소비 전류를감소시키는 클럭 제어 회로와 이를 포함하는 반도체 메모리장치 및 그 입력 동작 방법 | |
JP2008172779A (ja) | 高速動作のためのフリップフロップ | |
KR100543921B1 (ko) | 지연 변경 장치 | |
US6708261B1 (en) | Multi-stage data buffers having efficient data transfer characteristics and methods of operating same | |
KR100728556B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
JP2004242339A (ja) | パルス生成回路 | |
JP2008283248A (ja) | ホールドフリーレジスタセル | |
KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
US20110006823A1 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
KR100656444B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
US6715115B1 (en) | Semiconductor integrated circuit device capable of outputting leading data of a series of multiple burst-readout data without delay | |
JP2009104694A (ja) | 半導体記憶装置の入力回路 | |
KR100290485B1 (ko) | 클럭 주기 변환 회로 | |
KR100950484B1 (ko) | 테스트 모드 진입 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4363998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |