KR20070000722A - 플립 칩 패키지 - Google Patents

Abstract

본 발명은 기판과 반도체 칩간의 조인트(joint) 특성을 향상시키기 위한 접합 구조를 갖는 플립 칩 패키지에 관한 것이다. 이러한, 패키지는 본드핑거 상에 외부로 돌출된 폴(pole)을 구비하는 기판; 및 본딩패드 상에 형성된 비아 홀을 구비하며, 상기 비아 홀에 상기 폴이 삽입되는 형상으로 상기 기판 상에 부착되는 반도체 칩;을 포함한다.

Description

플립 칩 패키지{Flip chip package}

도 1 내지 도 4는 종래의 플립 칩 패키지를 설명하기 위한 도면.

도 5는 본 발명에 따른 반도체 칩을 설명하기 위한 도면.

도 6은 본 발명에 따른 기판을 설명하기 위한 도면.

도 7은 본 발명에 따른 플립 칩 패키지를 설명하기 위한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

30: 기판 31: 폴

32: 본드 핑거 40: 반도체 칩

41: 비아 홀 42: 본딩패드

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 기판과 반도체 칩간의 조인트(joint) 특성을 향상시키기 위한 접합 구조를 갖는 플립 칩 패키지에 관한 것이다.

일반적으로 반도체 패키지는 반도체 칩을 포함한 반도체 패키지의 내부 소자들 간의 전기적 연결을 위해 와이어 본딩하는 방식과 범프를 형성하는 방식으로 구분할 수 있다. 상기 와이어 본딩을 통해 반도체 패키지의 내부 소자들을 전기적으로 연결할 경우, 본딩 와이어의 휨, 돌출 및 끊어짐 등으로 인해 전기적 연결이 불안정할 수 있다. 전술한 본딩 와이어의 문제점을 해결하기 위해 내부 소자들을 범프를 통해 전기적으로 연결하는 플립 칩 패키지가 제안되었다.

이러한 플립 칩 패키지는 도 1에 도시한 바와 같이, 반도체 칩(11)의 본딩 패드(12) 상에 범프 형성을 위한 솔더막(14)을 형성한 다음, 리플로우(reflow)를 실시하여 도 2에 도시한 바와 같이, 솔더막(14)을 볼 형태의 솔더 볼(14a)로 형성한다. 이후, 반도체 칩(11)은 도 3에 도시한 바와 같이, 솔더 볼(14a)을 매개로 기판(20)의 본드 핑거(21)와 전기적으로 연결된다. 상기 도 1 및 도 2에서, 미설명된 도면부호 13은, 보호막을 나타낸다.

그러나, 이러한 종래의 플립 칩 패키지는, 반도체 칩의 두께가 점차 박형화 되어 가면서, 범프의 솔더 조인트 특성 확보가 어려워 진다. 다시 말해, 반도체 칩의 두께가 점차 얇아짐에 따라(100~120um), 반도체 칩 자체의 휨 현상이 나타난다. 그에 따라, 종래의 플립 칩 패키지는 도 4에 도시한 바와 같이, 범프의 솔더 조인트에서 반도체 칩의 휨 현상에 따른 크랙(crack)이 발생하게 되며, 이는 결론적으로 패키지 자체의 신뢰성을 저하시킨다.

따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 기판과 반도체 칩 간의 접합구조를 변경하여, 범프의 솔더 조인트 특성을 확보할 수 있는 플립 칩 패키지에 관한 것이다.

상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 플립 칩 패키지가 제공되며: 이러한 패키지는, 본드핑거 상에 외부로 돌출된 폴(pole)을 구비하는 기판; 및 본딩패드 상에 형성된 비아 홀을 구비하며, 상기 비아 홀에 상기 폴이 삽입되는 형상으로 상기 기판 상에 부착되는 반도체 칩;을 포함하는 것을 특징으로 한다.

상기 구성에서, 상기 상기 본드 핑거와 상기 본딩패드는 상기 비아 홀에 삽입된 폴을 통해 상호 전기적으로 연결되는 것을 특징으로 하는 플립 칩 패키지.

(실시예)

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 상술하기로 한다.

도 5 내지 도 7은 본 발명의 실시예에 따른 플립 칩 패키지를 설명하기 위한 도면으로서, 도 4는 본 발명에 따른 반도체 칩의 평면도이며, 도 5는 본 발명에 따른 기판의 평단면도이고, 도 6은 본 발명에 따른 플립 칩 패키지의 제작과정을 설명히기 위한 도면이다.

먼저, 도 5를 참조하면, 본 발명의 실시예에 따른 반도체 칩(40)은, 각각의 본드 핑거(42) 상에 비아 홀(41)이 형성된 구조를 갖는다. 이러한, 반도체 칩(40)은 웨이퍼 상태에서 상기 비아 홀(41)이 형성되며, 이후, 절단 공정을 통해 각각의 반도체 칩으로 분리된다. 여기서, 비아 홀(41)의 내벽에는 솔더(solder) 코팅이 실시됨으로써, 비아 홀(41)은 도전성을 갖게 된다.

다음, 도 6를 참조하면, 본 발명의 실시예에 따른 기판(30)은, 상기 반도체 칩(40) 상에 형성된 각각의 비아 홀(41)에 삽입되는 폴(pole:31)을 구비한다. 즉, 본 발명의 실시예에 따른 기판(30)은 본드 핑거(32) 상에 외부로 돌출된 형상의 폴(31)을 구비함으로써, 이 후, 상기 반도체 칩(40)과 적층시 폴이 상기 비아 홀(41)에 삽입된 구조를 가질 수 있다. 여기서, 상기 폴(31)은 비아 홀(41)에 삽입시 휘어지지 않는 견고한 재질이며, 비아 홀(41)과 마찬가지로 표면에는 솔더 코팅이 실시된다.

마지막으로, 도 7을 참조하면, 본 발명의 실시예에 따른 플립 칩 패키지는, 기판(30)에 형성된 폴(31)을 반도체 칩(40)에 형성된 비아 홀(41)에 삽입함으로써, 기판의 본드 핑거(32)와 반도체 칩(40)의 본딩 패드(42)를 전기적으로 연결한다. 이 후, 폴(31)이 비아 홀(41)이 완전히 삽입되면, 리플로우(reflow)를 실시하여, 기판(30) 상에 반도체 칩(40)을 완전히 고정시킨다.

이상에서 살펴본 바와 같이, 본 발명에 따른 플립 칩 패키지는, 기판의 본드핑거 상에 형성된 폴을 반도체 칩 상에 형성된 비아 홀에 삽입하는 구조로 기판과 반도체 칩간의 본딩을 실시한다. 따라서, 본 발명에 따른 플립 칩 패키지는, 범프의 형성에 따른 별도의 공정이 필요하지 않으며, 더욱이, 박형화된 반도체 칩과 기판을 본딩하는 경우에도 반도체 칩의 휨 현상에 의해 조인트 특성이 저하되는 문제를 방지할 수 있다.

상기한 바와 같은 본 발명의 구성에 따라, 기판과 반도체 칩 간의 조인트 특성을 확보함으로써, 패키지의 오동작을 막을 수 있다. 그 결과, 패키지의 신뢰성을 향상시킬 수 있다.

본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다..

Claims (2)

1. 본드핑거 상에 외부로 돌출된 폴(pole)을 구비하는 기판; 및

   본딩패드 상에 형성된 비아 홀을 구비하며, 상기 비아 홀에 상기 폴이 삽입되는 형상으로 상기 기판 상에 부착되는 반도체 칩;을 포함하는 것을 특징으로 하는 플립 칩 패키지.
2. 제 1 항에 있어서,

   상기 본드 핑거와 상기 본딩패드는 상기 비아 홀에 삽입된 폴을 통해 상호 전기적으로 연결되는 것을 특징으로 하는 플립 칩 패키지.

Images