KR20070000722A - 플립 칩 패키지 - Google Patents
플립 칩 패키지 Download PDFInfo
- Publication number
- KR20070000722A KR20070000722A KR1020050056290A KR20050056290A KR20070000722A KR 20070000722 A KR20070000722 A KR 20070000722A KR 1020050056290 A KR1020050056290 A KR 1020050056290A KR 20050056290 A KR20050056290 A KR 20050056290A KR 20070000722 A KR20070000722 A KR 20070000722A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- substrate
- package
- flip chip
- via hole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000005452 bending Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009916 joint effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 기판과 반도체 칩간의 조인트(joint) 특성을 향상시키기 위한 접합 구조를 갖는 플립 칩 패키지에 관한 것이다. 이러한, 패키지는 본드핑거 상에 외부로 돌출된 폴(pole)을 구비하는 기판; 및 본딩패드 상에 형성된 비아 홀을 구비하며, 상기 비아 홀에 상기 폴이 삽입되는 형상으로 상기 기판 상에 부착되는 반도체 칩;을 포함한다.
Description
도 1 내지 도 4는 종래의 플립 칩 패키지를 설명하기 위한 도면.
도 5는 본 발명에 따른 반도체 칩을 설명하기 위한 도면.
도 6은 본 발명에 따른 기판을 설명하기 위한 도면.
도 7은 본 발명에 따른 플립 칩 패키지를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 기판 31: 폴
32: 본드 핑거 40: 반도체 칩
41: 비아 홀 42: 본딩패드
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 기판과 반도체 칩간의 조인트(joint) 특성을 향상시키기 위한 접합 구조를 갖는 플립 칩 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩을 포함한 반도체 패키지의 내부 소자들 간의 전기적 연결을 위해 와이어 본딩하는 방식과 범프를 형성하는 방식으로 구분할 수 있다. 상기 와이어 본딩을 통해 반도체 패키지의 내부 소자들을 전기적으로 연결할 경우, 본딩 와이어의 휨, 돌출 및 끊어짐 등으로 인해 전기적 연결이 불안정할 수 있다. 전술한 본딩 와이어의 문제점을 해결하기 위해 내부 소자들을 범프를 통해 전기적으로 연결하는 플립 칩 패키지가 제안되었다.
이러한 플립 칩 패키지는 도 1에 도시한 바와 같이, 반도체 칩(11)의 본딩 패드(12) 상에 범프 형성을 위한 솔더막(14)을 형성한 다음, 리플로우(reflow)를 실시하여 도 2에 도시한 바와 같이, 솔더막(14)을 볼 형태의 솔더 볼(14a)로 형성한다. 이후, 반도체 칩(11)은 도 3에 도시한 바와 같이, 솔더 볼(14a)을 매개로 기판(20)의 본드 핑거(21)와 전기적으로 연결된다. 상기 도 1 및 도 2에서, 미설명된 도면부호 13은, 보호막을 나타낸다.
그러나, 이러한 종래의 플립 칩 패키지는, 반도체 칩의 두께가 점차 박형화 되어 가면서, 범프의 솔더 조인트 특성 확보가 어려워 진다. 다시 말해, 반도체 칩의 두께가 점차 얇아짐에 따라(100~120um), 반도체 칩 자체의 휨 현상이 나타난다. 그에 따라, 종래의 플립 칩 패키지는 도 4에 도시한 바와 같이, 범프의 솔더 조인트에서 반도체 칩의 휨 현상에 따른 크랙(crack)이 발생하게 되며, 이는 결론적으로 패키지 자체의 신뢰성을 저하시킨다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 기판과 반도체 칩 간의 접합구조를 변경하여, 범프의 솔더 조인트 특성을 확보할 수 있는 플립 칩 패키지에 관한 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 플립 칩 패키지가 제공되며: 이러한 패키지는, 본드핑거 상에 외부로 돌출된 폴(pole)을 구비하는 기판; 및 본딩패드 상에 형성된 비아 홀을 구비하며, 상기 비아 홀에 상기 폴이 삽입되는 형상으로 상기 기판 상에 부착되는 반도체 칩;을 포함하는 것을 특징으로 한다.
상기 구성에서, 상기 상기 본드 핑거와 상기 본딩패드는 상기 비아 홀에 삽입된 폴을 통해 상호 전기적으로 연결되는 것을 특징으로 하는 플립 칩 패키지.
(실시예)
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 상술하기로 한다.
도 5 내지 도 7은 본 발명의 실시예에 따른 플립 칩 패키지를 설명하기 위한 도면으로서, 도 4는 본 발명에 따른 반도체 칩의 평면도이며, 도 5는 본 발명에 따른 기판의 평단면도이고, 도 6은 본 발명에 따른 플립 칩 패키지의 제작과정을 설명히기 위한 도면이다.
먼저, 도 5를 참조하면, 본 발명의 실시예에 따른 반도체 칩(40)은, 각각의 본드 핑거(42) 상에 비아 홀(41)이 형성된 구조를 갖는다. 이러한, 반도체 칩(40)은 웨이퍼 상태에서 상기 비아 홀(41)이 형성되며, 이후, 절단 공정을 통해 각각의 반도체 칩으로 분리된다. 여기서, 비아 홀(41)의 내벽에는 솔더(solder) 코팅이 실시됨으로써, 비아 홀(41)은 도전성을 갖게 된다.
다음, 도 6를 참조하면, 본 발명의 실시예에 따른 기판(30)은, 상기 반도체 칩(40) 상에 형성된 각각의 비아 홀(41)에 삽입되는 폴(pole:31)을 구비한다. 즉, 본 발명의 실시예에 따른 기판(30)은 본드 핑거(32) 상에 외부로 돌출된 형상의 폴(31)을 구비함으로써, 이 후, 상기 반도체 칩(40)과 적층시 폴이 상기 비아 홀(41)에 삽입된 구조를 가질 수 있다. 여기서, 상기 폴(31)은 비아 홀(41)에 삽입시 휘어지지 않는 견고한 재질이며, 비아 홀(41)과 마찬가지로 표면에는 솔더 코팅이 실시된다.
마지막으로, 도 7을 참조하면, 본 발명의 실시예에 따른 플립 칩 패키지는, 기판(30)에 형성된 폴(31)을 반도체 칩(40)에 형성된 비아 홀(41)에 삽입함으로써, 기판의 본드 핑거(32)와 반도체 칩(40)의 본딩 패드(42)를 전기적으로 연결한다. 이 후, 폴(31)이 비아 홀(41)이 완전히 삽입되면, 리플로우(reflow)를 실시하여, 기판(30) 상에 반도체 칩(40)을 완전히 고정시킨다.
이상에서 살펴본 바와 같이, 본 발명에 따른 플립 칩 패키지는, 기판의 본드핑거 상에 형성된 폴을 반도체 칩 상에 형성된 비아 홀에 삽입하는 구조로 기판과 반도체 칩간의 본딩을 실시한다. 따라서, 본 발명에 따른 플립 칩 패키지는, 범프의 형성에 따른 별도의 공정이 필요하지 않으며, 더욱이, 박형화된 반도체 칩과 기판을 본딩하는 경우에도 반도체 칩의 휨 현상에 의해 조인트 특성이 저하되는 문제를 방지할 수 있다.
상기한 바와 같은 본 발명의 구성에 따라, 기판과 반도체 칩 간의 조인트 특성을 확보함으로써, 패키지의 오동작을 막을 수 있다. 그 결과, 패키지의 신뢰성을 향상시킬 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다..
Claims (2)
- 본드핑거 상에 외부로 돌출된 폴(pole)을 구비하는 기판; 및본딩패드 상에 형성된 비아 홀을 구비하며, 상기 비아 홀에 상기 폴이 삽입되는 형상으로 상기 기판 상에 부착되는 반도체 칩;을 포함하는 것을 특징으로 하는 플립 칩 패키지.
- 제 1 항에 있어서,상기 본드 핑거와 상기 본딩패드는 상기 비아 홀에 삽입된 폴을 통해 상호 전기적으로 연결되는 것을 특징으로 하는 플립 칩 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050056290A KR20070000722A (ko) | 2005-06-28 | 2005-06-28 | 플립 칩 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050056290A KR20070000722A (ko) | 2005-06-28 | 2005-06-28 | 플립 칩 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070000722A true KR20070000722A (ko) | 2007-01-03 |
Family
ID=37868477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050056290A KR20070000722A (ko) | 2005-06-28 | 2005-06-28 | 플립 칩 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070000722A (ko) |
-
2005
- 2005-06-28 KR KR1020050056290A patent/KR20070000722A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691739B2 (en) | Semiconductor device and method of manufacturing same | |
TWI499024B (zh) | 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法 | |
US20080169548A1 (en) | Semiconductor package having a semiconductor chip in a substrate and method of fabricating the same | |
US8361857B2 (en) | Semiconductor device having a simplified stack and method for manufacturing thereof | |
US20060043605A1 (en) | Semiconductor device | |
US7518211B2 (en) | Chip and package structure | |
US7923296B2 (en) | Board on chip package and method of manufacturing the same | |
KR101227078B1 (ko) | 반도체 패키지 및 그 형성방법 | |
JP2007142026A (ja) | インターポーザとその製造方法及び半導体装置 | |
KR101111424B1 (ko) | 더블 솔더 방식의 입출력단자를 갖는 반도체 패키지 | |
JP2009182004A (ja) | 半導体装置 | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2010287859A (ja) | 貫通電極を有する半導体チップ及びそれを用いた半導体装置 | |
KR101332865B1 (ko) | 팬-인 타입 반도체 장치 | |
KR20070000722A (ko) | 플립 칩 패키지 | |
KR20090011561A (ko) | 적층 칩 패키지 및 그의 제조 방법 | |
US20120223425A1 (en) | Semiconductor device and fabrication method thereof | |
JP4917979B2 (ja) | 半導体装置及びその製造方法 | |
JP4696712B2 (ja) | 半導体装置 | |
KR20090041988A (ko) | 칩 온 칩 반도체 소자의 제조방법 | |
KR100790683B1 (ko) | 플립칩 패키지 및 그 제조방법 | |
JP2004281980A (ja) | 半導体装置及びその製造方法 | |
TW202109783A (zh) | 晶片封裝體及其製造方法 | |
KR20060136148A (ko) | 플립 칩 패키지 | |
JP2009246109A (ja) | 半導体パッケージ基板及びそれを用いた半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |