KR20070000172A - 패키지 스택 - Google Patents

패키지 스택 Download PDF

Info

Publication number
KR20070000172A
KR20070000172A KR1020050055704A KR20050055704A KR20070000172A KR 20070000172 A KR20070000172 A KR 20070000172A KR 1020050055704 A KR1020050055704 A KR 1020050055704A KR 20050055704 A KR20050055704 A KR 20050055704A KR 20070000172 A KR20070000172 A KR 20070000172A
Authority
KR
South Korea
Prior art keywords
substrate
package
plate
stack
transfer
Prior art date
Application number
KR1020050055704A
Other languages
English (en)
Other versions
KR20060136142A (ko
KR100668847B1 (ko
Inventor
박신영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050055704A priority Critical patent/KR100668847B1/ko
Publication of KR20060136142A publication Critical patent/KR20060136142A/ko
Publication of KR20070000172A publication Critical patent/KR20070000172A/ko
Application granted granted Critical
Publication of KR100668847B1 publication Critical patent/KR100668847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층되는 패키지의 형태에 따라 다양한 구조의 패키지를 제작할 수 있는 패키지 스택에 관한 것이다. 이러한 패키지 스택은, 상면 중앙에 본드 핑거가 형성되고, 양측 외곽에 상기 본드 핑거와 일대일 연결되는 비아 홀이 형성된 상부 및 하부 기판으로 구성되며, 상기 상부 및 하부 기판 사이에 패키지가 삽입되는 공간을 유지한 채로 각각의 비아 홀을 상호 연결시키는 전달부를 더 포함하는 기판; 상기 기판에 형성된 공간에 삽입되며, 솔더 볼을 통해 상기 하부 기판의 본드 핑거와 전기적으로 접속되는 제 1 패키지; 상기 기판 상부에 위치하며, 솔더 볼을 통해 상기 상부 기판의 본드 핑거와 전기적으로 접속되는 제 2 패키지; 및 상기 하부 기판의 하부면에 위치한 볼 랜드 상에 형성되는 솔더 볼;을 포함한다.

Description

패키지 스택{Package stack}
본 발명은 패키지 스택에 관한 것으로서, 보다 상세하게는, 적층되는 패키지의 형태에 따라 다양한 구조의 패키지를 제작할 수 있는 패키지 스택에 관한 것이다.
최근 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다.
이에 따라, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(stack) 기술이 제안되었으며, 이러한 스택 패키지는 하나의 패키지에 두 개 이상의 반도체 칩을 스택하는 방식, 또는 두 개 이상의 패키지들을 스택하는 방식을 통해 제조되고 있다.
그런데, 두개 이상의 반도체 칩을 스택하는 방식은 한개의 반도체 칩에서만 페일(fail)이 발생해도 스택된 패키지 자체가 페일이 되며, 리워크(rework)가 힘들다. 반면, 반도체 칩 각각이 하나의 패키지로 제작된 후, 이를 스택하는 패키지 스택의 경우, 스택 후 한개의 반도체 칩에서 페일이 발생하더라도 리워크가 가능함에 따라, 스택 분야에 더욱 폭넓게 적용할 수 있다.
그에 따라, 현재까지 상기 패키지 스택에 대한 다양한 발명들이 제안되었다. 핀(pin)이나 볼(ball) 등을 이용하여 개별 패키지의 상호연결 구조를 형성하는 기 발명된 구조는 형태나 크기 등에 대해 어느 정도 제약이 따를 수 밖에 없다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은 적층되는 패키지의 형태에 따라 다양한 구조의 패키지를 제작할 수 있는 패키지 스택을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 패키지 스택이 제공되며: 이러한 패키지 스택은, 상면 중앙에 본드 핑거가 형성되고, 양측 외곽에 상기 본드 핑거와 일대일 연결되는 비아 홀이 형성된 상부 및 하부 기판으로 구성되며, 상기 상부 및 하부 기판 사이에 패키지가 삽입되는 공간을 유지한 채로 각각의 비아 홀을 상호 연결시키는 전달부를 더 포함하는 기판; 상기 기판에 형성된 공간에 삽입되며, 솔더 볼을 통해 상기 하부 기판의 본드 핑거와 전기적으로 접속되는 제 1 패키지; 상기 기판 상부에 위치하며, 솔더 볼을 통해 상기 상부 기판의 본드 핑거와 전기적으로 접속되는 제 2 패키지; 및 상기 하부 기판의 하부면에 위치한 볼 랜드 상에 형성되는 솔더 볼;을 포함하는 것을 특징으로 한다.
상기 구성에서, 상기 전달부는, 서로 겹쳐진 다수의 전달층 구비하고, 상기 각각의 전달층은 서로 교대로 배열되는 다수의 판형 메탈 및 판형 비전도성 물질을 포함하며, 각각의 전달층의 양면에는 한쌍의 비전도성 박막이 각각 위치된다.
상기 구성에서, 상기 전달부 상의 다수의 판형 메탈은 상기 상부 기판 및 하부 기판의 비아 홀과 접속되어, 상호 도통시킨다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 1 및 도 2는 본 발명의 실시예에 따른 패키지 스택을 설명하기 위한 도면으로써, 도 1 에는 패키지 스택 제품의 부분 단면도를 도시하며, 도 2 에는 패키지 스택 제품의 단면도를 도시한다.
도시한 바와 같이, 본 발명에 따른 패키지 스택은, 상부 기판(110), 하부 기판(120), 및 상부 기판(110)과 하부 기판(120)을 전기적으로 연결하는 전달부(130)를 포함하는 기판(100)에 제 1 패키지(200)가 삽입되어 솔더 볼(210)을 통해 하부 기판(120)과 전기적으로 연결된다. 또한, 상부 기판(110) 상부에는 제 2 패키지(300)가 위치하며, 솔더 볼(310)을 통해 상부 기판(110)과 제 2 패키지(300) 전기적으로 상호 연결된다. 아울러, 하부 기판(120)의 볼 랜드(도시안됨)상에는 외부와의 연결을 위한 실장용 솔더 볼(140)이 부착된다.
상부 기판(110) 및 하부 기판(120)은 상면 중앙에 패키지가 실장되는 본드 핑거(도시안됨)가 위치하며, 양측 외곽에 상기 본드 핑거와 내부 패턴(도시안됨)을 통해 일대일 연결되는 비아 홀(111)을 구비한다. 이와 같은, 상부 기판(110) 상의 비아 홀(111)과 하부 기판(120) 상의 비하 홀(도시안됨)은 전달부(130)를 통해 상호 연결된다. 따라서, 상부 기판(110) 및 하부 기판(120)의 본드 핑거(도시안됨)는 비아 홀(111)과 전달 부(130)를 매개로 상호 전기적으로 연결되게 되고, 이에 따라, 제 1 패키지(200)와 제 2 패키지(300)의 동일 핀들은 상호 연결된다.
도 3에는 전달부의 구성도를 도시한다.
도시한 바와 같이, 전달부(130)는 다수의 전달층(131)이 포개져서 구성되며, 각각의 전달층(131)의 양면에는 한쌍의 비전도성 박막(132)이 각각 위치된다.
도 4를 참조하면, 전달층(131)은 서로 교대로 배열되는 다수의 판형 메탈(133) 및 판형 비전도성 물질(134)을 포함하며, 판형 메탈(133) 및 판형 비전도성 물질(134)의 배치 및 형태에 따라서 다양한 구조를 가진다. 여기서, 판형 메탈(133)은 적층되는 패키지 간의 전기적 통로가 되고, 판형 비전도성 물질(134)은 각 판형 메탈(133) 사이에 위치하여 판형 메탈(133) 간 쇼트(short) 및 기타 전기적 간섭이나 방해 현상이 발생하는 것을 방지한다. 특히, 전달층(131) 양쪽 끝부분에는 판형 메탈(133)이 외부 환경으로부터 간섭이나 손상되는 것을 방지하기 위해 판형 비전도성 물질(134)이 배치된다.
비전도성 박막(132)은 각 전달층(131) 사이에 개재되어, 이웃하게 배치되는 전달층(131) 상에서 판형 메탈(133) 간의 쇼트 및 기타 전기적 간섭이나 방해 현상이 발생하는 것을 방지한다. 특히, 전달부(130) 양 가장자리에는 전달층(131)이 외부 환경으로부터 간섭이나 손상되는 것을 방지하기 위해 비전도성 박막(132)이 배치된다. 여기서, 전달층(131)과 비전도성 박막(132) 간의 접합은 접착 물질 사용, 접착성 비전도성 박막 사용 및 열이나 압력 등의 물리적 방법을 통해 실시된다.
아울러, 도 5를 참조하여, 전달부(130)와 상부 및 하부 기판(110,120) 간의 접합 구조를 살펴보기로 한다.
도시한 바와 같이, 전달부(130)와 상부 및 하부 기판(110,120) 간의 접합은 기판 상의 비아 홀(111,121)과 전달부(130)의 판형 메탈(133)을 통해 이루어진다.
비아 홀(111,121)과 판형 메탈(133) 간의 접합은, 리플로우(reflow) 또는 판형 메탈(133)의 위, 아래 즉, 양쪽 끝부분과 이와 접하는 비아 홀(111,121)에 열압력을 가함으로써 실시된다. 여기서, 판형 메탈(133)과 접합되는 비아 홀(11,112)은 도면상 원형으로 구현되었지만, 판형 메탈(133)의 크기 및 모양에 따라 타원 또는 사각형과 같은 다양한 모양으로 구현할 수 있다. 이와 마찬가지로, 판형 메탈(133) 또한 다양한 형태로 적용 가능하다. 이를, 도 6을 참조하여 살펴보면, 판형 메탈(133)은 양측 끝 부분을 접어 'ㄷ'자 형으로 만듦으로써, 비아 홀(111,121)과의 접합 면을 증대시켰다. 덧붙여, 판형 메탈(133)은 상기와 같이 형태를 변형하는 방법으로 'ㄱ'자, 'ㄴ'자 등과 같이 다양한 형태를 가질 수 있다.
본 발명의 상기한 바와 같은 구성에 따라, 적층되는 패키지의 리페어가 가능하며, 또한 전달부의 구조의 변경을 실시함으로써, 적층되는 패키지의 형태에 따라 다양한 구조의 패키지를 제작할 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 바령이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
도 1은 본 발명에 따른 패키지 스택 제품의 부분 단면도.
도 2는 본 발명에 따른 패키지 스택 제품의 단면도.
도 3은 본 발명에 따른 전달부의 구성도.
도 4는 본 발명에 따른 전달층의 구성도.
도 5는 전달부와 상부 및 하부 기판 간의 접합 구조를 설명하기 위한 도면.
도 6은 본 발명에 따른 판형 메탈의 다양한 형태를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
110: 상부 기판 111,121: 비아 홀
120: 하부 기판 130: 전달부
131: 전달층 132: 비전도성 박막
133: 판형 메탈 134: 판형 비전도성 물질

Claims (3)

  1. 상면 중앙에 본드 핑거가 형성되고, 양측 외곽에 상기 본드 핑거와 일대일 연결되는 비아 홀이 형성된 상부 및 하부 기판으로 구성되며, 상기 상부 및 하부 기판 사이에 패키지가 삽입되는 공간을 유지한 채로 각각의 비아 홀을 상호 연결시키는 전달부를 더 포함하는 기판;
    상기 기판에 형성된 공간에 삽입되며, 솔더 볼을 통해 상기 하부 기판의 본드 핑거와 전기적으로 접속되는 제 1 패키지;
    상기 기판 상부에 위치하며, 솔더 볼을 통해 상기 상부 기판의 본드 핑거와 전기적으로 접속되는 제 2 패키지; 및
    상기 하부 기판의 하부면에 위치한 볼 랜드 상에 형성되는 솔더 볼;을 포함하는 것을 특징으로 하는 패키지 스택.
  2. 제 1 항에 있어서,
    상기 전달부는,
    서로 겹쳐진 다수의 전달층 구비하고,
    상기 각각의 전달층은 서로 교대로 배열되는 다수의 판형 메탈 및 판형 비전도성 물질을 포함하며,
    각각의 전달층의 양면에는 한쌍의 비전도성 박막이 각각 위치하는 것을 특징으로 하는 패키지 스택.
  3. 제 2 항에 있어서,
    상기 전달부 상의 다수의 판형 메탈은 상기 상부 기판 및 하부 기판의 비아 홀과 접속되어 상호 도통시키는 것을 특징으로 하는 패키지 스택.
KR1020050055704A 2005-06-27 2005-06-27 패키지 스택 KR100668847B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055704A KR100668847B1 (ko) 2005-06-27 2005-06-27 패키지 스택

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055704A KR100668847B1 (ko) 2005-06-27 2005-06-27 패키지 스택

Publications (3)

Publication Number Publication Date
KR20060136142A KR20060136142A (ko) 2007-01-02
KR20070000172A true KR20070000172A (ko) 2007-01-02
KR100668847B1 KR100668847B1 (ko) 2007-01-16

Family

ID=37868163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055704A KR100668847B1 (ko) 2005-06-27 2005-06-27 패키지 스택

Country Status (1)

Country Link
KR (1) KR100668847B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078109A (ja) * 2001-09-03 2003-03-14 Mitsubishi Electric Corp 積層型メモリ装置
KR20040022063A (ko) * 2002-09-06 2004-03-11 주식회사 유니세미콘 스택 패키지 및 그 제조방법
KR100512810B1 (ko) * 2002-10-22 2005-09-07 주식회사 유니세미콘 스택 패키지 및 그 제조방법
JP4072505B2 (ja) 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ

Also Published As

Publication number Publication date
KR100668847B1 (ko) 2007-01-16

Similar Documents

Publication Publication Date Title
JP5222509B2 (ja) 半導体装置
US7378726B2 (en) Stacked packages with interconnecting pins
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
US7495326B2 (en) Stacked electronic structures including offset substrates
TWI724189B (zh) 膜產品及膜封裝
KR100650767B1 (ko) 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지
JP2010521818A (ja) 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法
JP2002076057A5 (ko)
US20090096076A1 (en) Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
JP2003133518A (ja) 半導体モジュール
US10043789B2 (en) Semiconductor packages including an adhesive pattern
KR101207882B1 (ko) 패키지 모듈
US7771206B2 (en) Horizontal dual in-line memory modules
US20060138630A1 (en) Stacked ball grid array packages
US7715200B2 (en) Stacked semiconductor module, method of fabricating the same, and electronic system using the same
US9305912B2 (en) Stack package and method for manufacturing the same
JP2011035345A (ja) 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法
KR100900236B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
TWI673852B (zh) 半導體裝置及其製造方法
US20030043650A1 (en) Multilayered memory device
KR100668847B1 (ko) 패키지 스택
KR100671268B1 (ko) Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법
KR20060136142A (ko) 패키지 스택
JP4904768B2 (ja) 半導体パッケージ
KR20040057492A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee