KR20060128562A - 멀티-코어 프로세서의 합성모드 구현 방법 및 장치 - Google Patents

멀티-코어 프로세서의 합성모드 구현 방법 및 장치 Download PDF

Info

Publication number
KR20060128562A
KR20060128562A KR1020050050093A KR20050050093A KR20060128562A KR 20060128562 A KR20060128562 A KR 20060128562A KR 1020050050093 A KR1020050050093 A KR 1020050050093A KR 20050050093 A KR20050050093 A KR 20050050093A KR 20060128562 A KR20060128562 A KR 20060128562A
Authority
KR
South Korea
Prior art keywords
mode
core
processor
power management
synthesis
Prior art date
Application number
KR1020050050093A
Other languages
English (en)
Other versions
KR101177125B1 (ko
Inventor
하민훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050050093A priority Critical patent/KR101177125B1/ko
Priority to CNB2006100746968A priority patent/CN100461071C/zh
Priority to EP06009969.4A priority patent/EP1731989A3/en
Priority to US11/423,034 priority patent/US7702938B2/en
Publication of KR20060128562A publication Critical patent/KR20060128562A/ko
Application granted granted Critical
Publication of KR101177125B1 publication Critical patent/KR101177125B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G06F9/3891—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Monitoring And Testing Of Nuclear Reactors (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 두 개 이상의 코어를 포함하는 멀티-코어 프로세서의 전원관리모드(power management mode)에 있어서 두 개 이상의 코어들이 동작하는 복수 코어 모드와 하나의 코어만 동작하는 단일 코어 모드 사이의 합성모드(hybrid mode)를 제공한다. 본 발명은 사용자의 선택에 따라 멀티-코어 프로세서의 성능을 보다 다양한 방식으로 최적화할 수 있고 아울러 전력 소모를 효율적으로 관리할 수 있는 효과를 제공한다.
멀티-코어 프로세서, 복수 코어 모드, 단일 코어 모드, 합성모드, 모드 비율, 모드 테이블

Description

멀티-코어 프로세서의 합성모드 구현 방법 및 장치 {METHOD AND APPARATUS FOR IMPLEMENTING HYBRID POWER MANAGEMENT MODE IN A MULTI-CORE PROCESSOR}
도 1은 본 발명의 방법에 의해서 사용자가 합성모드를 수동으로 설정하기 위한 전원구성표의 일례를 도시한 도면,
도 2는 본 발명에서 사용되는 모드 테이블의 일례를 도시한 도면,
도 3a는 듀얼-코어 프로세서에서의 다양한 모드 비율의 합성모드의 구현예를 도시한 도면,
도 3b는 쓰리-코어 프로세서에서의 다양한 모드 비율의 합성모드의 구현예를 도시한 도면,
도 4는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 합성모드 구현 장치의 기능블록도,
도 5는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 합성모드 구현 방법을 나타낸 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 프로세서(CPU) 101 : 제 1 코어
103 : 제 2 코어 105 : 제 n 코어
210 : 코어 칩셋 200 : 합성모드 구현 장치
220 : 제어부 230 : 모드 결정 조건 모니터부
250 : 전력제어부 240 : 모드 테이블
260 : 전원상태 검출부 270 : 스마트 배터리
280 : 온도 검출부
본 발명은 멀티-코어 프로세서의 합성모드 구현 방법 및 장치에 관한 것으로, 더욱 상세하게는 복수의 코어를 구비하는 프로세서에서 복수의 코어들이 동작하는 복수 코어 모드와 하나의 코어만 동작하는 단일 코어 모드 사이의 합성모드를 제공할 수 있는 멀티-코어 프로세서의 합성모드 구현 방법 및 장치에 관계한다.
최근 컴퓨터 분야에서는 멀티태스킹과 다수의 고속연산을 요구하는 멀티미디어 성능이 중시되자 하나의 프로세서 내에 복수의 코어를 구비하는 멀티-코어 프로세서들이 개발되었다. 멀티-코어 프로세서는 작업을 복수의 코어들이 분담하여 처리하기 때문에 처리 성능을 향상시킬 수 있다. 또한 여러 개의 프로세서를 부가하여 사용하는 것에 비해 코어 이외의 부분을 공용할 수 있기 때문에 제조 비용이 저렴하고 크기를 소형화할 수 있는 이점을 가진다.
이러한 멀티-코어 프로세서는 복수의 코어가 동작하기 때문에 싱글-코어 프로세서에 비해 소비 전력이 증가될 것으로 예상된다. 전력 소모의 증가는 휴대형 컴퓨터의 경우 배터리의 연속 동작 시간을 단축시킨다. 또한 전력 소모가 증가할 경우 고정형 시스템에서도 발열로 인해 시스템의 수명이 단축되고 더 나아가 시스템의 기능이 열화될 수 있다. 따라서 멀티-코어 프로세서의 전력 소모를 줄이고 복수의 코어를 최적의 상태로 동작시키기 위한 기술의 개발이 요구되고 있다.
기존의 멀티-코어 프로세서를 구비하는 휴대용 컴퓨터 시스템은 복수의 코어들을 구비하는 프로세서(CPU), 비디오 컨트롤러(Video Controller), 메인 메모리(Main Memory), 메인메모리를 제어하는 노스 브리지(North Bridge), 입출력 컨트롤러(I/O Controller), 주변장치의 입출력 기능을 관리하는 레지스터의 집합체인 사우스 브리지(South bridge), 하드 디스크(HDD), 키보드 컨트롤러(Keyboard Controller) 및 전력제어부(power controller)를 포함하여 구성된다. 상기 전력제어부는 컴퓨터 시스템의 운영체제(Operatimg System), CPU, 코어 칩셋과 연결되어 동작하면서, 각각의 코어에 대한 전력 공급을 제어한다.
기존의 듀얼-코어 프로세서에서는 코어들이 모두 활성화되어 동작하는 복수 코어 모드와 두 개의 코어 중에 하나만 활성화되어 동작하는 단일 코어 모드의 두 가지 모드로만 전원관리를 행한다. 이러한 종래 기술에 의한 전원 관리 방법은 전력의 최적 사용이라는 측면에서 전원관리가 효율적으로 이루어지지 못하는 문제점이 있다. 또한 사용자가 두 가지 이외의 다른 모드를 선택할 여지가 없어 컴퓨터 시스템을 폭넓게 활용할 수 없는 한계가 있다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 보다 효율적이고 탄력적인 멀티-코어 프로세서의 전원관리모드 관리 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 컴퓨터 시스템의 사용자가 필요에 따라 합성모드를 선택할 수 있도록 함으로써 멀티-코어 프로세서를 포함하는 시스템을 보다 다양하게 활용할 수 있게 하는 것이다.
본 발명의 다른 목적은 멀티-코어 프로세서에서 합성모드의 모드 비율을 다양하게 조절함으로써 전력 소모를 최소화하고 전원 관리의 효율성을 최적화할 수 있는 멀티-코어 프로세서의 합성모드 구현 방법 및 장치를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은 두 개 이상의 코어를 구비하는 프로세서의 전원관리모드를 설정함에 있어서,
사용자로부터 합성모드를 시스템의 전원관리모드로 입력받는 단계;
상기 합성모드를 시스템의 전원관리모드로 설정하는 단계를 포함하는 멀티-코어 프로세서의 합성모드 구현 방법에 관계한다.
상기 합성모드는 복수 코어 모드와 단일 코어 모드가 소정의 지속시간 간격으로 교번적으로 순환하는 모드이다. 대안으로, 상기 합성모드는 상기 복수의 코 어 중에서 각각의 코어가 일정한 시간 비율로 자동적으로 교번적으로 동작되는 모드도 포함한다.
본 발명의 방법에서는 모드 비율이 50%인 합성모드를 시스템의 디폴트 전원관리모드로 설정하여, 복수 코어 모드와 단일 코어 모드를 동일한 지속시간 간격으로 순환실시할 수 있다.
본 발명의 방법에서는 사용자로부터의 선택 및 지시에 따라서 또는 자동으로 합성모드의 모드 비율을 변경할 수 있다.
모드 비율의 변경 과정은 구체적으로 프로세서의 온도, 시스템의 온도, AC 전원 상태, 및 배터리 잔량 가운데 하나 이상의 조건을 모니터링하는 단계; 모니터링된 조건에 따라 모드 비율(mode ratio)을 결정하는 단계; 및 결정된 모드 비율의 합성모드를 시스템의 전원관리모드로 설정하는 단계를 포함한다.
상기와 같은 프로세서의 온도, 시스템의 온도, AC 전원 상태, 및 배터리 잔량 등의 시스템의 조건에 따라 모드 비율은 25%, 50%, 또는 75%로 조정될 수 있다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은 멀티-코어 프로세서의 합성모드 구현 장치로서, 상기 장치가
상기 프로세서의 전원관리모드와 관련된 조건을 모니터하는 모드 결정 조건 모니터부;
상기 모드 결정 조건 모니터부로부터 수신한 상기 모니터링된 조건에 따라 복수 코어 모드와 단일 코어 모드를 교번적으로 실시하는 합성모드를 시스템의 전 원관리모드로 설정하는 제어부를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치에 관계한다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 양상은 두 개 이상의 코어를 구비하는 프로세서의 전원관리모드를 설정하는 방법으로서, 상기 방법이
상기 프로세서의 전원관리모드와 관련된 조건을 모니터링 하는 제 1 단계;
상기 조건의 모니터링 결과에 따라 복수 코어 모드, 단일 코어 모드 및 합성모드 가운데 하나를 선택하는 제 2 단계; 및
선택된 모드를 시스템의 전원관리모드로 설정하는 제 3 단계를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 방법에 관계한다.
이하에서 본 발명의 바람직한 실시예를 도시한 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다. 본 발명에 관하여 상세하게 설명하기 이전에 본 발명에서 사용되는 용어의 정의를 설명하면 다음과 같다.
본 발명에서 "멀티-코어 프로세서"란 하나의 칩에 두 개 이상의 프로세싱 코어가 포함되어 있는 데이터 처리 능력이 있는 시스템이나 장치를 의미한다. 이러한 멀티-코어 프로세서는 전형적으로는 컴퓨터의 중앙처리장치를 의미하나, 보조처리기, 입출력처리기 등과 같은 프로세서도 모두 포함하는 의미이다.
본 발명에서 "복수 코어 모드"란 프로세서 내의 두 개 이상의 코어들이 모두 동작되는 전원관리모드를 의미한다. 듀얼-코어 프로세서의 경우에는 두 개의 코 어가 모두 동작하는 모드를 의미하며, 세 개 이상의 코어를 구비하는 프로세서의 경우에는 두 개의 코어가 동작되는 모드와 세 개의 코어가 동작되는 모드를 포함하는 의미이다.
본 발명에서 "단일 코어 모드"란 프로세서 내의 두 개 이상의 코어들 가운데 하나의 코어만이 동작되는 전원관리모드를 의미한다.
본 발명에서 "합성모드(hybrid mode)"란 상기 복수 코어 모드와 상기 단일 코어 모드가 소정의 지속시간의 비율로 교번적으로 순환되는 모드를 의미한다. 본 발명에서 합성 모드의 다른 실시 예는 상기 복수의 코어 중에서 각각의 코어가 일정한 시간 비율로 자동적으로 교번적으로 동작되는 모드도 포함한다. 예를 들어, 제 1 코어의 비율이 30%이고 제 2 코어의 비율이 70%인 합성 모드는 제 1 코어가 3초간 동작된 후 자동적으로 제 2 코어가 7초간 동작하고 이와 같은 시간 간격으로 제 1 코어와 제 2 코어가 교번적으로 자동으로 스위칭되면서 동작한다.
본 발명에서 "모드 비율(Mode Ratio)"이란 멀티-코어 프로세서의 합성모드에서 복수 코어 모드의 지속시간과 단일 코어 모드의 지속시간 사이의 비율을 의미한다. 또한, 각각의 코어가 자동적으로 교번적으로 순환실시되는 다른 실시예의 합성 모드에서는 제 1 코어의 동작 지속 시간과 제 2 코어의 지속 시간 사이의 비율도 의미한다.
합성모드의 모드 비율은 하기 수학식 1과 같이 정의된다:
Figure 112005030901754-PAT00001
따라서 듀얼-코어 프로세서에서 모드 비율이 50%인 합성모드는 단일 코어 모드와 복수 코어 모드가 동일한 지속시간으로 교번적으로 순화되는 모드를 나타낸다. 상기 수학식 1에서 나타나는 바와 같이, 모드 비율이 클수록 전력 소모가 많고, 모드 비율이 적을수록 전력 소모가 적게 된다.
본 발명의 방법에서는 두 개 이상의 코어를 구비하는 프로세서의 전원관리모드를 설정함에 있어서, 사용자로부터 합성모드를 시스템의 전원관리모드로 입력받는다. 본 발명에서는 기존의 멀티-코어 프로세서에서 제공되는 단일 코어 모드 및 복수 코어 모드 이외에 단일 코어 모드와 복수 코어 모드가 교번적으로 수행되는 합성모드가 제공된다.
도 1은 본 발명의 방법에 의해서 사용자가 합성모드를 수동으로 설정하기 위한 전원구성표의 일례를 나타낸 것이다. 사용자는 휴대용 컴퓨터 시스템의 전원 관리모드를 소프트웨어적으로 수동설정할 수 있다. 이를 위해서 사용자는 휴대용 컴퓨터 시스템에 설치되어 있는 윈도우의 제어판 프로그램을 구동시켜 상기 제어판 프로그램에서 제공하는 전원관리모드 설정 메뉴(Power Management Applet Menu) 또는 바이오스 셋업 메뉴(BIOS Set Up Menu) 상에서, 단일 코어 모드, 복수 코어 모드, 합성모드 가운데 하나를 휴대용 컴퓨터 시스템의 전원관리모드로 지정할 수 있 다.
다음으로, 휴대용 컴퓨터 시스템의 전원관리모드가 현재 시스템의 상태에 맞는 최적의 전원관리모드로 자동설정되는 경우를 설명하면 다음과 같다. 만약, 사용자가 휴대용 컴퓨터 시스템의 전원관리모드를 하드웨어적으로나 소프트웨어적으로 일일이 수동설정하는 것이 아니라 자동으로 설정되도록 하고자 하는 경우에는, 상기 전원관리모드 설정 메뉴(Power Management Applet Menu) 또는 바이오스 셋업 메뉴(BIOS Set Up Menu) 상에서 전원관리모드 자동설정을 선택지정하면 된다.
사용자에 의해서 합성모드가 선택되면, 컴퓨터 시스템은 사용자에 의해 선택된 합성모드를 해당 시스템의 전원관리모드(Power Management Mode)로 설정한다.
여기서 합성모드는 복수 코어 모드와 단일 코어 모드가 소정의 지속시간 간격으로 교번적으로 순환하는 모드로서, 합성모드는 복수 코어 모드의 지속시간과 단일 코어 모드의 지속 시간의 비율에 따라 여러 가지 합성모드가 있을 수 있다. 또한 다른 합성 모드의 예로써, 2개의 코어로 구성된 듀얼-코어 시스템에서, 제 1 코어와 제 2 코어가 일정한 지속 시간 비율로 교번적으로 동작하는 모드도 구현시킬 수 있다. 이러한 합성 모드에서는 그 합성 모드의 디폴트로 설정된 비율이 50%라면, 사용자가 그 합성 모드를 선택했을 경우에 제 1 코어의 동작하는 비율이 50%이고, 제 2 코어가 동작하는 비율이 50%로 자동적이고, 교번적으로 순환되는 모드로 동작된다. 따라서 일례로 제 1 코어와 제 2 코어가 5초 간격으로 자동적으로 스위칭되면서 교번적으로 동작하는 모드를 구현할 수 있다.
기본적으로 사용자에 의해 상기 복수 코어 모드와 단일 코어 모드가 소정의 지속시간 간격으로 교번적으로 순환하는 모드인 합성모드가 선택되면, 모드 비율 50%인 합성모드가 주어진 환경에서의 디폴트 모드(Default Mode)로 설정된다. 따라서 복수 코어 모드와 단일 코어 모드가 동일한 지속시간 간격으로 순환실시된다.
합성모드의 모드 비율은 사용자의 선택에 의해서 또는 자동으로 변경될 수 있다. 자동으로 모드 비율이 변경되는 경우에는 시스템의 온도, 프로세서의 온도, AC 전원 상태, 및 배터리 잔량 가운데 하나 이상의 조건을 모니터링한다. 본 발명에서 합성 모드의 결정을 위한 조건들은 상기 조건들 이외에 다른 가능한 조건들로 추가, 대체 또는 수정할 수 있다.
사용자의 선택에 따라서 모드 비율이 변경되는 경우에는, 사용자가 전원 관리 프로그램 등의 유저 인터페이스 프로그램을 통해서 특정한 모드 비율을 선택지정할 수 있게 된다.
본 발명에서 합성모드의 결정에 사용되는 조건들은 상술한 조건들로 국한되는 것이 아니고 이 밖의 다른 조건들도 합성모드 결정에 이용될 수 있다. 또한 모드 비율 결정에 이용되는 주된 조건(dominant condition)과 부수적인 조건(surbordinate condition)은 달라질 수 있다. 따라서 하나의 실시예에서는 온도가 주된 조건으로 이용되고 온도에 따라 다른 조건들을 부수적으로 판단해서 모드 비율을 결정할 수 있고, 다른 실시예에서는 다른 조건이 주된 조건으로 판단될 수 있다.
상기 조건들이 모니터링되면, 모니터링된 조건에 따라 모드 비율(mode ratio)을 결정한다. 이상과 같이 해서 특정 모드 비율의 합성모드가 선택되면, 결정된 모드 비율의 합성모드를 시스템의 전원관리모드로 설정한다.
본 발명에서 모드 비율은 전형적으로 25%, 50%, 및 75% 가운데 하나로 설정될 수 있으나, 반드시 이들로 한정되는 것은 아니다. 시스템의 조건에 따라서 또는 사용자의 선택에 따라서 다른 모드 비율의 합성모드가 구현될 수 있다.
본 발명의 방법에서 모니터링된 조건에 따라 합성모드를 결정하기 위해서는모니터링하는 프로세서의 전원관리모드와 관련된 조건과 프로세서 모드 사이의 연관관계를 메모리에 저장할 수 있다. 이러한 메모리는 비휘발성 메모리(Flash Memory)로 구현될 수 있다.
도 2에는 프로세서의 전원관리모드와 관련된 조건과 프로세서 모드 사이의 연관관계를 저장한 모드 테이블의 일례를 도시하였다. 도 2에 도시된 바와 같이, 상기 모드 테이블에는 전원관리모드 자동설정을 위한 각 조건들, 예를 들어 프로세서의 온도, 시스템의 온도, AC 전원의 인가 여부, 배터리의 잔량 및 이들 조건에 따른 전원관리모드가 연계 저장된다. 이 때 전원관리모드는 합성모드 이외에 단일 코어 모드 및 복수 코어 모드도 함께 저장된다.
예를 들어, 프로세서 표면의 온도값은 최상, 상, 중, 하 가운데 하나의 값으로 저장되고, 배터리의 잔량은 상, 중, 하 가운데 하나의 값으로 저장될 수 있다.
상기 온도값의 최상(最上), 상(上), 중(中), 하(下)로의 분류기준은, 프로세서의 온도값이 제 1 임계값(T1) 보다 작은 경우에는 하(下)로, 상기 온도값(T)이 제 1 임계값(T1) 보다 크고 제 2 임계값(T2) 보다 작은 경우에는 중(中)으로, 제 2 임계값(T2) 보다 크고 제 3 임계값(T3) 보다 작은 경우에는 상(上)으로, 그리고 제 3 임계값(T3) 보다 큰 경우에는 최상(最上)인 것으로 간주하여 분류한 것이다. 여기서 제 1 임계값(T1), 제 2 임계값(T2), 제 3 임계값(T3)의 기준 온도값은 컴퓨터 시스템의 성능에 따라 다르게 설정될 수 있다.
배터리의 잔량의 상(많음), 중(보통), 하(적음)로의 분류기준은, 배터리의 충전전력 잔량을 100%를 기준으로 하여 20% 미만인 경우에는 하(적음)로, 20%~50% 사이인 경우에는 중(보통)으로, 그리고 50% 이상인 경우에는 상(많음)으로 간주하여 분류할 수 있다.
이상과 같이 메모리에 시스템의 전원관리모드와 관련된 여러 가지 조건과 이들과 연계되는 시스템의 전원모드가 연계되어 저장되어 있기 때문에, 이들 조건을 모니터링한 결과를 가지고 그러한 시스템 조건에 가장 적합한 전원모드를 선택할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 외부 전원(AC 전원)이 연결되어 있고, 프로세서의 온도가 낮은 경우에는 배터리의 잔량에 관계 없이 복수 코어 모드로 지정되고, 외부 전원이 인가되어 있고 프로세서의 온도가 중(中)인 경우에는 모드 비율이 75%인 합성 모드로 지정될 수 있다. 외부 전원이 인가되어 있고 프로세서의 온도가 상(上)인 경우에는 모드 비율이 50%인 합성 모드로 지정될 수 있고, 외부 전원이 인가되어 있고 프로세서의 온도가 최상(最上)인 경우에는 모드 비율이 25%인 합성 모드로 지정될 수 있다.
한편, AC 전원이 인가되어 있지 않고 프로세서의 온도가 낮은 경우에는, 배터리의 잔량이 많은 경우에는 모드 비율 75%의 합성모드로 지정될 수 있고, 배터리 의 잔량이 중간 정도인 경우에는 모드 비율이 50%인 합성 모드로 지정될 수 있다.
도 3a는 듀얼-코어 프로세서에서의 다양한 모드 비율의 합성모드의 구현예를 도시한 것이다. 도 3a에서 모드 1(Mode 1)은 두 개의 코어가 모드 동작하는 모드이고, 모드 2 (Mode 2)는 두 개의 코어 가운데 하나의 코어만 동작하는 모드이다. 다른 실시 예로, 2개의 코어로 된 듀얼-코어 시스템에서, 모드 1은 제 1 코어만 동작하는 모드이고, 모드 2는 제 2 코어만 동작하는 모드로 구현할 수도 있다. 여기서는 상기 복수 코어 모드와 단일 코어 모드가 소정의 지속시간 간격으로 교번적으로 순환하는 모드의 경우를 예를 들어서 설명한다. 도 3a에는 모드 비율이 25%, 50% 및 75%인 경우를 각각 도시하였다.
모드 비율이 50%인 경우에는 모드 1과 모드 2의 지속시간이 동일하게 되고, 모드 비율이 25%인 경우에는 모드 1의 지속시간은 모드 2의 지속 시간의 1/3이 된다. 한편, 모드 비율이 75%인 경우에는 모드 1의 지속 시간은 모드 2의 지속시간의 3배가 된다.
도 3b는 3개의 코어를 구비하는 프로세서에서의 합성모드의 구현예를 도시한 것이다. 도 3b에서 모드 1 (Mode 1)은 세 개의 코어가 모드 동작하는 모드이고, 모드 2는 세 개의 코어 가운데 두 개의 코어가 동작하는 모드이다. 모드 3은 세 개의 코어 가운데 하나가 동작하는 모드이다. 다른 실시 예로서, 3개의 코어를 예를 들면 모드 1은 제 1 코어만 동작하는 모드이고, 제 2 모드는 제 2 코어만 동작하는 모드이고, 제 3 모드는 제 3 코어만 동작하는 모드로 구현할 수도 있다. 도 3b에는 모드 비율이 25%인 경우와 모드 비율이 50%인 경우를 나타내었다. 코어가 3개 이상인 멀티-코어 프로세서의 경우에도 듀얼-코어 프로세서의 경우와 마찬가지로 모드 비율이 다양하게 조절될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 멀티-코어 프로세서의 합성모드 구현 장치가 적용된 휴대용 컴퓨터 시스템의 구성을 전원관리모드 설정 측면에서 도시한 것이다. 도 4를 참고하면, 전체적인 컴퓨터 시스템은 두 개 이상의 복수의 코어를 포함하는 프로세서(100)와 본 발명에 의한 합성모드 구현 장치(200)를 포함한다.
컴퓨터 시스템에는 각 코어에 대한 공급전력을 제어하는 전력 제어부(250)가 포함되고, 본 발명에 의한 합성모드 구현 장치(200)는 모드 결정 조건 모니터부(230)와 제어부(220)를 포함하여 구성된다. 본 발명의 장치는 전원관리모드와 관련하여 단일 코어 모드, 복수 코어 모드 및 합성모드를 제공한다.
본 발명에서 전원관리모드의 선택은 컴퓨터 시스템의 사용자가 세 가지의 전원관리모드 가운데 하나를 수동으로 설정하거나 또는 컴퓨터 시스템의 전원관리모드가 최적의 전원관리모드로 자동설정되도록 지정할 수 있다.
모드 결정 조건 모니터부(230)는 멀티-코어 프로세서의 전원관리모드와 관련된 시스템의 조건을 모니터한다. 모드 결정 조건 모니터부(230)가 모니터링하는 시스템의 조건은 특별히 제한되지 않으나, 예를 들어, 프로세서의 온도, 시스템의 온도, AC 전원 상태, 배터리 잔량, 사용자의 선택 여부 등의 조건을 모니터링할 수 있다.
모드 결정 조건 모니터부(230)는 전원 상태 검출부(260)에 연결되어 외부로부터의 AC 전원의 인가 여부를 지속적으로 검출하여 상기 제어부(220)에 전송한다. 또한 상기 모드 결정 조건 모니터부(230)는 스마트 배터리(270)에 연결되어 배터리 잔량을 체크하여 제어부(220)로 전송하고, 온도 검출부(280)로부터 프로세서의 온도에 관한 데이터를 수신하여 제어부(220)로 전송한다. 배터리의 잔량 또는 프로세서의 온도에 관한 정보는 컴퓨터 시스템의 운영체제로부터 수득할 수도 있다.
제어부(220)는 상기 모드 결정 조건 모니터부(230)로부터 모드 결정 조건에 관한 데이터를 입력 받아 그러한 조건에 따라 합성모드를 구성한다. 상기 제어부(220)는 두 개 이상의 코어들이 동작하는 복수 코어 모드, 복수의 코어들 가운에 하나의 코어만이 동작하는 단일 코어 모드 및 복수 코어 모드와 단일 코어 모드가 일정한 지속시간 비율로 교번적으로 순환실시되는 합성모드를 지원할 수 있다. 그 합성 모드의 다른 실시 예로써, 예를 들어 2개의 코어인 경우에 제 1 코어만 동작하는 제 1 모드와 제 2 코어만 동작하는 제 2 모드가 일정한 지속시간 비율로 교번적으로 순환 실시되는 합성모드를 구현할 수도 있다.
상기 제어부(220)는 합성모드 구성시에 시스템의 전원관리모드와 관련된 조건과 이에 따른 최적의 전원관리모드가 연계 저장되어 있는 모드 테이블(240)을 참조할 수 있다. 컴퓨터 시스템의 전원관리모드의 설정시에는 상기와 같은 시스템의 조건들을 고려하여, 이러한 조건에 연계저장되어 있는 최적의 전원관리모드를 상기 모드 테이블(240)로부터 확인하고, 산출된 모드 비율의 합성모드를 컴퓨터 시 스템의 전원관리모드로 설정하게 된다.
전력 제어부(250)는 상기 제어부(220)에 의해 정해진 전원관리모드에 따라 각 코어에 대한 전력 공급을 제어한다. 구체적으로 각 코어의 제어는 프로세서내의 각각의 코어에 인에이블(enable) 신호를 줄 수 있는 코어 선택 드라이버(Core Select Driver)를 설치하고 프로세서 내의 레지스터를 이용해서 제어한다. 여기서 레지스터는 코어의 수와 같은 비트수를 가진다.
본 발명의 멀티-코어 프로세서의 합성모드 구현 장치는 합성모드 뿐만 아니라 단일 코어 모드 및 복수 코어 모드도 지원하는데, 복수 코어 모드의 경우에 각각의 코어의 사용율이 서로 다르게 제어될 수 있다. 따라서 듀얼-코어 프로세서의 경우를 예로 들면, 복수 코어 모드는 제 1 코어 및 제 2 코어가 동일하게 모두 100% 사용율로 사용되는 경우 뿐만 아니라, 제 1 코어는 50% 정도의 사용율로 제 2 코어는 약 75%의 사용율로 사용되는 모드도 지원할 수 있다.
일례로 각 코어의 사용율은 각 코어의 동작 전압을 제어함으로써 조절될 수 있다.
이하에서 상술한 구성을 갖는 본 발명에 의한 멀티-코어 프로세서의 합성모드 구현 장치의 동작에 관해서 설명한다.
상기 온도 검출부(280)는 프로세서의 표면온도를 계속적으로 검출하여 그 값을 상기 모드 결정 조건 모니터부(230)에 전송하고, 상기 스마트 배터리(270)는 외부로부터 인가되는 AC 전원을 충전하고, 배터리의 잔량을 상기 모드 결정 조건 모 니터부(230)에 알린다. 상기 전원상태 검출부(260)는 외부로부터의 AC 전원의 인가여부를 계속적으로 검출하여 이를 상기 모드 결정 조건 모니터부(230)에 알린다.
모드 결정 조건 모니터부(230)는 전원 상태 검출부(260), 스마트 배터리(270), 온도검출부(280)로부터 수신한 프로세서의 전원관리모드를 결정하기 위한 조건에 관한 데이터를 제어부(220)로 전송한다.
제어부(220)는 상기 모드 결정 조건 모니터부(230)로부터 수신한 전원관리모드를 결정하기 위한 조건에 관한 데이터에 기초해서 모드를 선택하고, 합성모드가 선태되는 경우에는 모드 비율도 함께 결정한다.
합성모드에서 모드 비율을 결정하는 경우에는 전원관리모드 자동설정을 위한 각 조건들의 상태와 이들 조건에 따른 전원관리모드가 연계 저장되어 있는 모드 테이블(240)을 참조한다.
예를 들어 상기 온도 검출부(280)로부터 입력된 컴퓨터의 표면 온도값이 중(中)이고, 스마트 배터리(270)로부터 입력된 충전전력 잔량도 중(中)이며, 전원상태 검출부(260)로부터 AC 전원의 인가여부를 확인한 결과, AC 전원이 인가되고 있는 것으로 판단되면, 상기 모드 테이블(240)에서 이와 같은 조건들의 상태에 맞는 전원관리모드를 합성모드 (모드 비율 25%)로 확인한다.
이어서 전력 제어부(250)는 상기 제어부(220)에서 선택된 합성모드 (모드 비율 25%)에 맞게 컴퓨터 시스템의 모드 1과 모드 2를 교번적으로 수행한다.
도 5는 본 발명의 다른 실시예에 의한 멀티-코어 프로세서의 합성모드 구현 방법을 나타낸 흐름도이다. 본 발명의 방법에 의해 멀티-코어 프로세서의 전원모드를 관리하는 경우에는 기본적으로 단일 코어 모드, 복수 코어 모드, 및 합성 코어 모드의 세 가지 전원모드가 제공된다.
따라서 세 가지 전원모드 가운데 하나의 모드가 선택될 수 있는데, 이러한 모드의 선택은 컴퓨터 시스템에 하나의 전원모드가 디폴트 모드로 설정되어 있고 사용자가 필요에 따라 설정을 변경할 수 있다. 대안으로, 시스템이 시스템의 전원관리모드와 관련된 조건을 모니터해서 전원모드에 대한 설정을 자동적으로 변경할 수 있다.
도 5에 도시된 바와 같이, 사용자에 의해 선택된 전원모드가 무엇인지를 판단한다(S500). 여기서 복수 코어 모드를 최초의 디폴트 모드로서 설정할 수 있다. 만약 판단 결과가 합성 모드일 경우에 사용자가 수동으로 합성모드를 선택했는지 판단한다(S501). 사용자에 의해 합성모드가 선택되면 모드 비율이 50%인 합성모드를 시스템의 디폴트 전원관리모드로 설정한다(S502).
여기서 50%는 디폴트 모드이고, 사용자가 다양한 모드 비율(25%, 50%, 75% 등등)들을 선택 지정할 수 있도록 제공하여 줄 수 있다. 디폴트 모드로부터 사용자 선택에 의해 모드 비율이 다른 합성모드로 모드를 변경할 필요가 있는지 판단한다(S503). 예를 들어, 사용자가 75%의 모드 비율을 선택하였다면 그 선택된 모드 비율의 합성 모드를 시스템의 전원 관리 모드로 설정한다(S507). 그리고, 전체 시스템의 전원 모드로서 업테이트시켜 그 모드로 동작되게 한다(S508).
한편, 사용자가 수동으로 합성모드를 선택한 것이 아닌 경우에는 자동으로 합성모드로 설정해서(S504), 단계 S505 이하의 과정을 수행한다. 즉, 프로세서의 온도, 시스템의 온도, AC 전원 상태, 배터리 잔량, 사용자가 전원 관리 프로그램 등의 유저 인터페이스 프로그램에서 특정 모드를 선택했는지 여부 등으로 구성되는 그룹에서 선택되는 하나 이상의 조건을 모니터링한다(S505). 각 조건에 대한 모니터링이 이루어지고나면, 각 조건에 맞는 모드 비율의 합성모드를 결정한다(S506).
시스템의 조건에 가장 적합한 전원관리모드가 설정되면, 그러한 전원관리모드를 시스템의 전원관리모드로 설정하여(S507), 시스템의 전원관리모드를 업데이트한다(S508). 이렇게 되면, 복수 코어 모드와 단일 코어 모드가 정해진 모드 비율에 따라 교번적으로 순환 실시 된다.
S500 단계에서 사용자에 의해 복수 코어 모드가 선택되는 경우에는, 각각의 코어가 최대 성능(코어 사용율 100%)으로 동작되도록 제어할 수도 있으나, 그 외에 각 코어의 사용율을 각 코어에 걸리는 부하(load) 또는 시스템의 조건에 따라서 다르게 조정할 수도 있다.
복수 코어 모드에서 각 코어의 사용율을 다르게 제어하는 경우에는, 먼저 각 코어의 사용율, 프로세서의 온도, 시스템의 온도, AC 전원 상태, 배터리 잔량 등과 같은 조건을 모니터링한다(S511). 각 조건에 대한 모니터링이 이루어지고나면, 각 조건에 맞게 각각의 코어 사용율을 결정하고(S512), 선택된 코어의 사용율을 갖는 복수 코어 모드를 시스템의 전원관리모드로 설정한다(S513).
만약 사용자에 의해 선택된 모드가 단일 코어 모드이면(S500), 예를 들어 2 개의 코어인 경우에 사전에 디폴트로 제 1 코어만 동작하게 지정할 수 있다. 또는 제 2 코어만 동작하게 미리 지정되어 하나의 코어만 동작되는 단일 코어 모드로 시스템의 전원 모드가 설정되어 동작된다.
이상에서와 같이 본 발명에서는 기존의 단일 코어 모드 및 복스 코어 모드 이외에 단일 코어 모드와 합성 코어 모드가 교번적으로 순환실시되는 합성모드가 제공되고, 또한 복수 코어 모드의 경우에도 각 코어에 대한 사용율이 시스템의 조건에 따라 탄력적으로 조정되기 때문에 사용자는 훨씬 다양하게 시스템을 이용할 수 있다.
본 발명에 의한 멀티-코어 프로세서의 합성모드 구현 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, EEPROM, 플래시 EEPROM, 플로피 디스크, CD-ROM, 광데이터 저장장치 등이 있다. 본 발명의 방법을 구현하기 위한 프로그램이 ROM에 저장되는 경우에는 반도체 제조 공정 중에 ROM에 기록될 수 있다.
본 발명에 의한 컴퓨터가 읽을 수 있는 기록매체는 두 개 이상의 코어를 구비하는 프로세서에서
상기 프로세서의 전원관리모드와 관련된 조건을 모니터링 하는 제 1 단계;
상기 조건의 모니터링 결과에 따라 복수 코어 모드, 단일 코어 모드 및 합성 모드 가운데 하나를 선택하는 제 2 단계; 및
제 2 단계에서 복수 코어 모드가 선택되는 경우에 두 개 이상의 코어에 대하여 전원이 공급되도록 제어하는 단계;
제 2 단계에서 단일 코어 모드가 선택되는 경우에 복수의 코어 가운데 하나의 코어에 대해서만 전원이 공급되도록 제어하는 단계; 및
제 2 단계에서 합성모드가 선택되는 경우에 복수 코어 모드와 단일 코어 모드가 교번적으로 순환실시되도록 제어하는 단계 또는 복수의 코어 중 각각의 코어가 교번적으로 순환 동작되도록 제어하는 단계를 포함하는 멀티-코어 프로세서의 합성모드 구현 방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 코드를 저장하고 있다.
이상에서 본 발명의 구체적인 실시예를 예로 들어 설명하였으나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호 범위를 제한하고자 하는 것은 아니다. 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다는 것은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
예를 들어, 본 발명의 멀티-코어 프로세서의 합성모드 구현 방법 및 장치는 데스크탑 컴퓨터 또는 서버 이외에 노트북 컴퓨터, 스마트폰, 핸드폰, PDA 등과 같은 각종 모바일 기기에도 적용될 수 있다.
또한 설명의 편의를 위해 두 개의 코어를 구비하는 듀얼-코어 프로세서를 중 심으로 설명하였으나, 본 발명은 반드시 이들로 국한되는 것이 아니고 더 많은 수의 코어를 포함하는 프로세서에도 적용될 수 있음은 물론이다.
본 발명의 멀티-코어 프로세서의 합성모드 구현 방법 및 장치는 두 개 이상의 코어를 포함하는 프로세서에서 복수 코어 모드와 단일 코어 모드가 교번적으로 순환되는 합성모드를 지원함으로써 프로세서의 성능을 보다 다양한 방식으로 최적화할 수 있고 아울러 전력 소모를 효율적으로 관리할 수 있는 이점을 가진다.

Claims (23)

  1. 두 개 이상의 코어를 구비하는 프로세서의 전원관리모드를 설정함에 있어서,
    사용자로부터 합성모드를 시스템의 전원관리모드로 입력받는 단계; 및
    상기 합성모드를 시스템의 전원관리모드로 설정하는 단계를 포함하는 멀티-코어 프로세서의 합성모드 구현 방법.
  2. 제 1항에 있어서, 상기 합성모드가 복수 코어 모드와 단일 코어 모드가 소정의 지속시간 간격으로 교번적으로 순환하는 모드임을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 합성 모드가 상기 두 개 이상의 코어 중에서 각각의 코어가 일정한 동작시간 비율로 자동적으로 교번적으로 순환실시되는 모드임을 특징으로 하는 방법.
  4. 제 2항에 있어서, 상기 방법이 모드 비율이 50%인 합성 모드를 시스템의 디폴트 전원관리모드로 설정하여, 복수 코어 모드와 단일 코어 모드를 동일한 지속시간 간격으로 순환실시하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 상기 방법이 합성모드의 모드 비율을 변경하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 상기 방법이 수동으로 사용자에 의해 또는 자동으로 시스템의 조건에 따라 모드 비율을 변경하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서, 상기 방법이 자동으로 모드 비율을 변경하는 경우에
    시스템의 온도, 프로세서의 온도, AC 전원 상태, 및 배터리 잔량 가운데 하나 이상의 조건을 모니터링하는 단계;
    모니터링된 조건에 따라 모드 비율(mode ratio)을 결정하는 단계;
    결정된 모드 비율의 합성모드를 시스템의 전원관리모드로 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서, 상기 모드 비율이 25%, 50%, 또는 75%인 것을 특징으로 하는 방법.
  9. 제 1항에 있어서, 상기 방법이 상기 프로세서의 전원관리모드와 관련된 조건과 프로세서 모드 사이의 연관관계를 메모리에 저장하는 단계를 추가로 포함하는 방법.
  10. 멀티-코어 프로세서의 합성모드 구현 장치로서, 상기 장치가
    상기 프로세서의 전원관리모드와 관련된 조건을 모니터하는 모드 결정 조건 모니터부;
    상기 모드 결정 조건 모니터부로부터 수신한 상기 모니터링된 조건에 따라 복수 코어 모드와 단일 코어 모드를 교번적으로 실시하는 합성모드를 시스템의 전원관리모드로 설정하는 제어부를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  11. 제 10항에 있어서, 상기 모드 결정 조건 모니터부가 프로세서의 온도, 시스템의 온도, AC 전원 상태, 배터리 잔량 및 사용자의 선택지정 여부로 구성되는 그룹에서 선택되는 하나 이상의 조건을 모니터링하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  12. 제 10항에 있어서, 상기 제어부는 합성모드의 경우에 모니터링된 조건에 기초하여 복수 코어 모드의 지속시간과 단일 코어 모드의 지속시간의 비율을 결정하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  13. 제 10항에 있어서, 상기 장치가 두 개 이상의 코어들이 동작하는 복수 코어 모드; 복수의 코어들 가운에 하나의 코어만이 동작하는 단일 코어 모드; 및 복수 코어 모드와 단일 코어 모드가 교번적으로 순환되는 합성모드를 지원하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  14. 제 10항에 있어서, 상기 제어부가 상기 프로세서의 전원관리모드와 관련된 조건과 프로세서의 전원관리모드 사이의 상관 관계를 연계저장하는 모드 테이블을 더 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  15. 제 10항에 있어서, 상기 장치가 복수 코어 모드에서 각 코어의 사용율을 시스템의 조건에 따라 조정하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  16. 제 10항에 있어서, 상기 장치가 상기 두 개 이상의 코어 중에서 각각의 코어들이 일정한 동작시간 비율로 자동적으로 교번적으로 순환동작하는 합성모드를 지원하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 장치.
  17. 두 개 이상의 코어를 구비하는 프로세서의 전원관리모드를 설정하는 방법으로서, 상기 방법이
    상기 프로세서의 전원관리모드와 관련된 조건을 모니터링 하는 제 1 단계;
    상기 조건의 모니터링 결과에 따라 복수 코어 모드, 단일 코어 모드 및 합성모드 가운데 하나를 선택하는 제 2 단계; 및
    선택된 모드를 시스템의 전원관리모드로 설정하는 제 3 단계를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 방법.
  18. 제 17항에 있어서, 상기 모니터링 단계가 프로세서의 온도, 시스템의 온도, AC 전원 상태, 배터리 잔량으로 구성되는 그룹에서 선택되는 하나 이상의 조건을 모니터링하는 단계임을 특징으로 하는 멀티-코어 프로세서의 합성모드 구현 방법.
  19. 제 17항에 있어서, 상기 방법이 시스템의 전원관리모드와 상기 프로세서의 전원관리모드와 관련된 조건 사이의 연관관계를 메모리에 저장하는 단계를 추가로 포함하는 방법.
  20. 제 17항에 있어서, 상기 방법이 합성모드가 선택되는 경우에 각 코어의 모드 비율을 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  21. 제 17항에 있어서, 상기 방법이 모드 비율이 50%인 합성 모드를 시스템의 디폴트 전원관리모드로 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 17항에 있어서, 상기 방법이 복수 코어 모드에서 각 코어의 사용율을 시스템의 조건에 따라 독립적으로 조절하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 두 개 이상의 코어를 구비하는 프로세서에서
    상기 프로세서의 전원관리모드와 관련된 조건을 모니터링 하는 제 1 단계;
    상기 조건의 모니터링 결과에 따라 복수 코어 모드, 단일 코어 모드 및 합성모드 가운데 하나를 선택하는 제 2 단계; 및
    제 2 단계에서 복수 코어 모드가 선택되는 경우에 두 개 이상의 코어에 대하여 전원이 공급되도록 제어하는 단계;
    제 2 단계에서 단일 코어 모드가 선택되는 경우에 복수의 코어 가운데 하나의 코어에 대해서만 전원이 공급되도록 제어하는 단계; 및
    제 2 단계에서 합성모드가 선택되는 경우에 복수 코어 모드와 단일 코어 모드가 교번적으로 순환실시되도록 제어하는 단계를 포함하는 멀티-코어 프로세서의 합성모드 구현 방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 코드를 저장하고 있는 컴퓨터가 읽을 수 있는 기록매체.
KR1020050050093A 2005-06-11 2005-06-11 멀티-코어 프로세서의 합성모드 구현 방법 및 장치 KR101177125B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050050093A KR101177125B1 (ko) 2005-06-11 2005-06-11 멀티-코어 프로세서의 합성모드 구현 방법 및 장치
CNB2006100746968A CN100461071C (zh) 2005-06-11 2006-04-13 多核处理器的混合模式运行方法及其装置以及电源管理模式设定方法
EP06009969.4A EP1731989A3 (en) 2005-06-11 2006-05-15 Method and appartus for implementing a hybrid mode for a multi-core processor
US11/423,034 US7702938B2 (en) 2005-06-11 2006-06-08 Method and apparatus for implementing a hybrid power management mode for a computer with a multi-core processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050093A KR101177125B1 (ko) 2005-06-11 2005-06-11 멀티-코어 프로세서의 합성모드 구현 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060128562A true KR20060128562A (ko) 2006-12-14
KR101177125B1 KR101177125B1 (ko) 2012-08-24

Family

ID=36928343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050093A KR101177125B1 (ko) 2005-06-11 2005-06-11 멀티-코어 프로세서의 합성모드 구현 방법 및 장치

Country Status (4)

Country Link
US (1) US7702938B2 (ko)
EP (1) EP1731989A3 (ko)
KR (1) KR101177125B1 (ko)
CN (1) CN100461071C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166328B2 (en) 2008-12-22 2012-04-24 Electronics And Telecommunications Research Institute Low power consumption processor
US8661276B2 (en) 2009-10-21 2014-02-25 Samsung Electronics Co., Ltd Apparatus and method for power control of a central processing unit in a multi-core system
US9377830B2 (en) 2011-12-30 2016-06-28 Samsung Electronics Co., Ltd. Data processing device with power management unit and portable device having the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8317087B1 (en) * 2007-03-27 2012-11-27 Diebold Self-Service Systems Automated banking system controlled responsive to data bearing records
US8302098B2 (en) * 2007-12-06 2012-10-30 Oracle America, Inc. Hardware utilization-aware thread management in multithreaded computer systems
US8941672B1 (en) * 2008-02-13 2015-01-27 Nvidia Corporation Method for identifying a display when a GPU connected to the display is powered down
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US8001405B2 (en) * 2008-08-29 2011-08-16 International Business Machines Corporation Self-tuning power management techniques
US20100138675A1 (en) * 2008-11-30 2010-06-03 Dell Products L.P. Methods and Systems for Managing Power to Multiple Processors
US8122269B2 (en) * 2009-01-07 2012-02-21 International Business Machines Corporation Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US9176550B2 (en) * 2010-12-23 2015-11-03 Intel Corporation Thermally downward scalable system
US8601300B2 (en) 2011-09-21 2013-12-03 Qualcomm Incorporated System and method for managing thermal energy generation in a heterogeneous multi-core processor
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US8799694B2 (en) * 2011-12-15 2014-08-05 International Business Machines Corporation Adaptive recovery for parallel reactive power throttling
US9569278B2 (en) 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
US9137848B2 (en) 2012-01-31 2015-09-15 Lg Electronics Inc. Mobile terminal, controlling method thereof and recording medium thereof
US20130205144A1 (en) * 2012-02-06 2013-08-08 Jeffrey R. Eastlack Limitation of leakage power via dynamic enablement of execution units to accommodate varying performance demands
US8766710B1 (en) 2012-08-10 2014-07-01 Cambridge Silicon Radio Limited Integrated circuit
US9075611B2 (en) * 2012-09-12 2015-07-07 Htc Corporation Electronic device with power management mechanism and power management method thereof
US9250682B2 (en) 2012-12-31 2016-02-02 Intel Corporation Distributed power management for multi-core processors
CN103150005A (zh) * 2013-03-01 2013-06-12 福州瑞芯微电子有限公司 非对称低功耗移动设备的多核结构
US20160314024A1 (en) * 2015-04-24 2016-10-27 Mediatek Inc. Clearance mode in a multicore processor system
CN115298636A (zh) * 2020-03-18 2022-11-04 华为技术有限公司 测量处理器核功率的方法和装置
CN117130462A (zh) * 2023-03-20 2023-11-28 荣耀终端有限公司 一种设备控制方法及电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142684A (en) * 1989-06-23 1992-08-25 Hand Held Products, Inc. Power conservation in microprocessor controlled devices
US5363312A (en) * 1990-03-30 1994-11-08 Kabushiki Kaisha Toshiba Method and apparatus for battery control
US5459855A (en) * 1992-08-10 1995-10-17 Hewlett-Packard Company Frequency ratio detector for determining fixed frequency ratios in a computer system
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6885378B1 (en) * 2000-09-28 2005-04-26 Intel Corporation Method and apparatus for the implementation of full-scene anti-aliasing supersampling
US20020087225A1 (en) * 2001-01-03 2002-07-04 Howard Gary M. Portable computing device having a low power media player
US6901522B2 (en) * 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7086058B2 (en) * 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
US6711447B1 (en) * 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US20050050310A1 (en) 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US7996839B2 (en) * 2003-07-16 2011-08-09 Hewlett-Packard Development Company, L.P. Heterogeneous processor core systems for improved throughput
US7146514B2 (en) * 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
JP3919740B2 (ja) * 2003-07-30 2007-05-30 株式会社ソニー・コンピュータエンタテインメント 回路動作制御装置および情報処理装置
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
JP2005085164A (ja) * 2003-09-10 2005-03-31 Sharp Corp マルチプロセッサシステムの制御方法およびマルチプロセッサシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166328B2 (en) 2008-12-22 2012-04-24 Electronics And Telecommunications Research Institute Low power consumption processor
US8661276B2 (en) 2009-10-21 2014-02-25 Samsung Electronics Co., Ltd Apparatus and method for power control of a central processing unit in a multi-core system
US9377830B2 (en) 2011-12-30 2016-06-28 Samsung Electronics Co., Ltd. Data processing device with power management unit and portable device having the same

Also Published As

Publication number Publication date
EP1731989A2 (en) 2006-12-13
US7702938B2 (en) 2010-04-20
CN1877491A (zh) 2006-12-13
CN100461071C (zh) 2009-02-11
US20060279152A1 (en) 2006-12-14
KR101177125B1 (ko) 2012-08-24
EP1731989A3 (en) 2016-09-07

Similar Documents

Publication Publication Date Title
KR101177125B1 (ko) 멀티-코어 프로세서의 합성모드 구현 방법 및 장치
KR100663864B1 (ko) 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US8284205B2 (en) Methods and apparatuses for load balancing between multiple processing units
CN100568157C (zh) 计算机系统及其控制方法
US8695008B2 (en) Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device
CN101162403B (zh) 可改变电池充电模式的计算机系统及其控制方法
CN101379453B (zh) 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置
KR101529016B1 (ko) 멀티-코어 시스템 에너지 소비 최적화
JP2015079496A (ja) チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置。
JP2006344162A (ja) 並列計算装置
JP2020513603A (ja) 動的な外部電力資源選択
KR20120086378A (ko) 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법
US20060230304A1 (en) Frequency control method and information processing apparatus
CN103376879A (zh) 存储器控制设备和方法、信息处理设备和程序
US7523325B2 (en) Power control system and method, and main and auxiliary devices applied to the same
CN101071329A (zh) 多核处理器的电源控制装置及其方法
JP6085969B2 (ja) 電子機器、及びデバイス接続可否判定方法
KR101128251B1 (ko) 실행 프로그램의 장치별 절전모드 제어 장치 및 방법
WO2013126499A1 (en) System and method for managing electrical current in a portable computing device
KR20070013631A (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법
KR100934243B1 (ko) 휴대용 전자기기에서의 씨피유 클럭 주파수 제어방법
KR20090086866A (ko) 멀티-코어 프로세서의 전원제어장치 및 방법
JP6093249B2 (ja) 給電制御装置、給電制御システム、給電制御方法
KR100427182B1 (ko) 전원 관리모드 설정장치 및 설정방법
JP2010165207A (ja) 携帯情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 8