KR20120086378A - 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법 - Google Patents

보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법 Download PDF

Info

Publication number
KR20120086378A
KR20120086378A KR1020127018443A KR20127018443A KR20120086378A KR 20120086378 A KR20120086378 A KR 20120086378A KR 1020127018443 A KR1020127018443 A KR 1020127018443A KR 20127018443 A KR20127018443 A KR 20127018443A KR 20120086378 A KR20120086378 A KR 20120086378A
Authority
KR
South Korea
Prior art keywords
cpu
steady state
frequency
responsiveness
responsiveness value
Prior art date
Application number
KR1020127018443A
Other languages
English (en)
Other versions
KR101516859B1 (ko
Inventor
스티븐 에스 톰슨
보후슬라프 리칠릭
알리 이란리
브라이언 제이 샐스베리
서밋 수어
노먼 에스 가르가쉬
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120086378A publication Critical patent/KR20120086378A/ko
Application granted granted Critical
Publication of KR101516859B1 publication Critical patent/KR101516859B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

중앙 처리 장치를 동적으로 제어하는 방법이 개시된다. 이 방법은, CPU 가 정상 상태에 진입하는 때를 결정하는 단계, CPU 가 정상 상태에 진입할 때 CPU 에 대한 최적의 주파수를 계산하는 단계, 정상 상태 CPU 사용률을 보장하는 단계, 및 정상 상태 CPU 사용률 데드라인을 보장하는 단계를 포함할 수도 있다.

Description

보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법{SYSTEM AND METHOD FOR CONTROLLING CENTRAL PROCESSING UNIT POWER WITH GUARANTEED STEADY STATE DEADLINES}
관련 출원들
본 출원은 2009년 12월 16일자로 출원된 발명의 명칭이 SYSTEM AND METHOD OF DYNAMICALLY CONTROLLING A CENTRAL PROCESSING UNIT 인 미국 가특허출원번호 제61/286,999호를 우선권 주장하며, 그 내용은 참조로 완전히 통합된다.
본 발명은 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법에 관한 것이다.
휴대용 컴퓨팅 디바이스 (PD) 들은 어디에서나 아주 흔히 볼 수 있다. 이들 디바이스들은 셀룰러 전화기들, 휴대용 정보 단말기 (PDA) 들, 휴대용 게임 콘솔들, 팜탑 컴퓨터들, 및 다른 휴대용 전자 디바이스들을 포함할 수도 있다. 이들 디바이스들은 1 차 기능 (primary function) 외에도, 주변 (peripheral) 기능들을 많이 포함한다. 예를 들어, 셀룰러 전화기는 셀룰러 전화 통화하는 1 차 기능과, 스틸 카메라, 비디오 카메라, 글로벌 포지셔닝 시스템 (GPS) 내비게이션, 웹 브라우징, 이메일의 전송 및 수신, 텍스트 메시지의 전송 및 수신, 푸시-투-토크 (push-to-talk) 기능들 등의 주변 기능들을 포함할 수도 있다. 이러한 디바이스의 기능성이 증가함에 따라, 이러한 기능성을 지원하는데 필요한 컴퓨팅 또는 프로세싱 전력이 또한 증가한다. 게다가, 컴퓨팅 전력이 증가함에 따라, 컴퓨팅 전력을 제공하는 프로세서, 또는 프로세서들을 효과적으로 관리하기 위한 더 큰 필요성이 존재하고 있다.
따라서, 멀티코어 CPU 내의 전력을 제어하는 개선된 방법이 필요하다.
도면들에 있어서, 동일한 참조 부호들은, 다르게 나타내고 있지 않다면, 여러 도면들 전반에 걸쳐 동일한 부분들을 지칭한다.
도 1 은 닫힌 상태 (closed position) 의 제 1 양태의 휴대용 컴퓨팅 디바이스 (PCD) 의 정면 평면도이다.
도 2 는 열린 상태 (open position) 의 제 1 양태의 PCD 의 정면 평면도이다.
도 3 은 제 2 양태의 PCD 의 블록도이다.
도 4 는 프로세싱 시스템의 블록도이다.
도 5 는 CPU 를 동적으로 제어하는 제 1 양태의 방법을 예시한 흐름도이다.
도 6 은 CPU 를 동적으로 제어하는 제 2 양태의 방법을 예시한 흐름도이다.
도 7 은 CPU 를 동적으로 제어하는 제 3 양태의 방법을 예시한 흐름도이다.
도 8 은 CPU 를 동적으로 제어하는 제 4 양태의 방법을 예시한 흐름도이다.
도 9 는 효과적인 CPU 사용률을 계산하는 방법을 예시한 흐름도이다.
도 10 은 필터가 충분히 빨리 응답하고 있는지 여부를 결정하는 방법을 예시한 흐름도이다.
도 11 은 아이들 (idle) 주기 동안 필터를 업데이트하는 방법을 예시한 흐름도이다.
도 12 는 비지 (busy) 주기 동안 필터를 업데이트하는 방법을 예시한 흐름도이다.
도 13 은 CPU 사용률 대 시간을 플롯팅한 그래프이다.
단어 "예시적인" 은 여기서 "예, 경우, 또는 예시로서 기능하는 것" 을 의미하는데 사용된다. 여기에 "예시적인" 것으로 설명된 임의의 양태가 반드시 다른 양태들에 비해 바람직하거나 유리한 것처럼 해석될 필요는 없다.
본 설명에서, 용어 "애플리케이션" 은 또한 목적 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들 및 패치들과 같이, 실행가능한 컨텐트를 갖는 파일들을 포함할 수도 있다. 또한, 여기에 지칭된 "애플리케이션" 은, 공개될 필요가 있을 수도 있는 문서들 또는 액세스될 필요가 있는 다른 데이터 파일들과 같이, 사실상 실행가능하지 않은 파일들도 포함할 수도 있다.
용어 "컨텐트" 는 또한, 목적 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들 및 패치들과 같이, 실행가능한 컨텐트를 갖는 파일들을 포함할 수도 있다. 또한, 여기에 지칭된 "컨텐트" 는, 개방될 필요가 있을 수도 있는 문서들 또는 액세스될 필요가 있는 다른 데이터 파일들과 같이, 사실상 실행가능하지 않은 파일들도 포함할 수도 있다.
본 설명에서 사용한 바와 같이, 용어들 "컴포넌트", "데이터베이스", "모듈", "시스템" 등은 컴퓨터 관련 엔티티, 즉, 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행중인 소프트웨어 (software in execution) 중 어느 하나를 지칭하는 것으로 의도된다. 예를 들어, 컴포넌트는 프로세서 상에서 실행중인 프로세스, 프로세서, 객체, 실행가능한 것, 실행 스레드, 프로그램 및/또는 컴퓨터일 수도 있지만, 이들로 제한되지는 않는다. 예시로, 컴퓨팅 디바이스 상에서 실행중인 애플리케이션과 컴퓨팅 디바이스 양자는 컴포넌트일 수도 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수도 있고, 컴포넌트는 하나의 컴퓨터 상에 국부배치될 수도 있고, 및/또는 2 개 이상의 컴퓨터들 간에 분산배치될 수도 있다. 또한, 이들 컴포넌트들은 각종 데이터 구조들이 저장되어 있는 각종 컴퓨터 판독가능 매체로부터 실행할 수도 있다. 컴포넌트들은, 로컬 및/또는 원격 프로세스들을 통하여, 이를 테면 (예를 들어, 로컬 시스템, 분산 시스템 내의 다른 컴포넌트와 상호작용하고, 및/또는 신호를 통하여 다른 시스템들과 인터넷과 같은 네트워크를 통해 상호작용하는 하나의 컴포넌트로부터의 데이터와 같은) 하나 이상의 데이터 패킷들을 갖는 신호에 따라 통신할 수도 있다.
처음에 도 1 및 도 2 를 참조하면, 일 예시적인 휴대용 컴퓨팅 디바이스 (PCD) 가 도시되고, 일반적으로 100 으로 표시된다. 도시한 바와 같이, PCD (100) 는 하우징 (102) 을 포함할 수도 있다. 하우징 (102) 은 상부 하우징부 (104) 및 하부 하우징부 (106) 를 포함할 수도 있다. 도 1 은, 상부 하우징부 (104) 가 디스플레이 (108) 를 포함할 수도 있다는 것을 도시한다. 특정 양태에서, 디스플레이 (108) 는 터치 스크린 디스플레이일 수도 있다. 상부 하우징부 (104) 는 또한 트랙볼 입력 디바이스 (110) 를 포함할 수도 있다. 게다가, 도 1 에 도시한 바와 같이, 상부 하우징부 (104) 는 파워 온 버튼 (112) 및 파워 오프 버튼 (114) 을 포함할 수도 있다. 도 1 에 도시한 바와 같이, PCD (100) 의 상부 하우징부 (104) 는 복수의 표시등들 (indicator lights) (116) 및 스피커 (118) 를 포함할 수도 있다. 각 표시등 (116) 은 발광 다이오드 (LED) 일 수도 있다.
특정 양태에서, 도 2 에 나타낸 바와 같이, 상부 하우징부 (104) 는 하부 하우징부 (106) 에 대하여 이동가능하다. 구체적으로, 상부 하우징부 (104) 는 하부 하우징부 (106) 에 대하여 슬라이드가능할 수도 있다. 도 2 에 도시한 바와 같이, 하부 하우징부 (106) 는 멀티-버튼 키보드 (120) 를 포함할 수도 있다. 특정 양태에서, 멀티-버튼 키보드 (120) 는 표준 쿼티 (QWERTY) 키보드일 수도 있다. 멀티-버튼 키보드 (120) 는, 상부 하우징부 (104) 가 하부 하우징부 (106) 에 대하여 이동될 때 보여질 수도 있다. 도 2 는 또한, PCD (100) 가 하부 하우징부 (106) 상에 리셋 버튼 (122) 을 포함할 수도 있다는 것을 예시한다.
도 3 을 참조하면, 제한이 아닌 일 예시적인 양태의 휴대용 컴퓨팅 디바이스 (PCD) 가 도시되고, 일반적으로 320 으로 표시된다. 도시한 바와 같이, PCD (320) 는, 멀티코어 CPU (324) 를 포함하는 온-칩 시스템 (322) 을 포함한다. 멀티코어 CPU (324) 는 제 0 코어 (325), 제 1 코어 (326), 및 제 N 코어 (327) 를 포함할 수도 있다.
도 3 에 예시한 바와 같이, 멀티코어 CPU (324) 에는 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 가 커플링된다. 차례로, 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 에는 온-칩 시스템 (322) 외부의 터치 스크린 디스플레이 (332) 가 커플링된다.
도 3 은 또한, 비디오 인코더 (334), 예를 들어, PAL (phase alternating line) 인코더, SECAM (sequential couleur a memoire) 인코더, 또는 NTSC (national television system(s) committee) 인코더가 멀티코어 CPU (324) 에 커플링된다는 것을 나타낸다. 게다가, 비디오 인코더 (334) 및 터치 스크린 디스플레이 (332) 에는 비디오 증폭기 (336) 가 커플링된다. 또한, 비디오 증폭기 (336) 에는 비디오 포트 (338) 가 커플링된다. 도 3 에 나타낸 바와 같이, 멀티코어 CPU (324) 에는 유니버설 시리얼 버스 (USB; universal serial bus) 제어기 (340) 가 커플링된다. 또한, USB 제어기 (340) 에는 USB 포트 (342) 가 커플링된다. 멀티코어 CPU (324) 에는 메모리 (344) 및 가입자 식별 모듈 (SIM; subscriber identity module) 카드 (346) 가 또한 커플링될 수도 있다. 게다가, 도 3 에 도시한 바와 같이, 멀티코어 CPU (324) 에는 디지털 카메라 (348) 가 커플링될 수도 있다. 일 예시적인 양태에서, 디지털 카메라 (348) 는 CCD (charge-coupled device) 카메라 또는 CMOS (complementary metal-oxide semiconductor) 카메라이다.
도 3 에 추가 예시한 바와 같이, 멀티코어 CPU (324) 에는 스테레오 오디오 CODEC (350) 이 커플링될 수도 있다. 더욱이, 스테레오 오디오 CODEC (350) 에는 오디오 증폭기 (352) 가 커플링될 수도 있다. 일 예시적인 양태에서, 오디오 증폭기 (352) 에는 제 1 스테레오 스피커 (354) 및 제 2 스테레오 스피커 (356) 가 커플링된다. 도 3 은, 스테레오 오디오 CODEC (350) 에 마이크로폰 증폭기 (358) 가 또한 커플링될 수도 있다는 것을 도시한다. 추가적으로, 마이크로폰 증폭기 (358) 에는 마이크로폰 (360) 이 커플링될 수도 있다. 특정 양태에서, 스테레오 오디오 CODEC (350) 에는 주파수 변조 (FM) 라디오 튜너 (362) 가 커플링될 수도 있다. 또한, FM 라디오 튜너 (362) 에는 FM 안테나 (364) 가 커플링된다. 게다가, 스테레오 오디오 CODEC (350) 에는 스테레오 헤드폰 (366) 이 커플링될 수도 있다.
도 3 은 또한, 멀티코어 CPU (324) 에 무선 주파수 (RF) 트랜시버 (368) 가 커플링될 수도 있다는 것을 나타낸다. RF 트랜시버 (368) 및 RF 안테나 (372) 에는 RF 스위치 (370) 가 커플링될 수도 있다. 도 3 에 도시한 바와 같이, 멀티코어 CPU (324) 에는 키패드 (374) 가 커플링될 수도 있다. 또한, 멀티코어 CPU (324) 에는 마이크로폰을 가진 모노 헤드셋 (376) 이 커플링될 수도 있다. 게다가, 멀티코어 CPU (324) 에는 바이브레이터 디바이스 (378) 가 커플링될 수도 있다. 도 3 은 또한, 온-칩 시스템 (322) 에 전력 공급장치 (380) 가 커플링될 수도 있다는 것을 도시한다. 특정 양태에서, 전력 공급장치 (380) 는, 전력을 요구하는 PCD (320) 의 각종 컴포넌트들에 전력을 제공하는 직류 (DC) 전력 공급장치이다. 게다가, 특정 양태에서, 전력 공급장치는, AC 전력원에 접속되는 교류 (AC)-DC 트랜스포머로부터 유도되는 재충전가능한 DC 배터리 또는 DC 전력 공급장치이다.
도 3 은 또한, PCD (320) 가 데이터 네트워크, 예를 들어, 근거리 네트워크, 개인 영역 네트워크, 또는 임의의 다른 네트워크에 액세스하는데 이용될 수도 있는 네트워크 카드 (388) 를 포함할 수도 있다는 것을 나타낸다. 네트워크 카드 (388) 는 블루투스 네트워크 카드, WiFi 네트워크 카드, 개인 영역 네트워크 (PAN) 카드, 개인 영역 네트워크 초절전 기술 (personal area network ultra-low-power technology; PeANUT) 네트워크 카드, 또는 당업계에 널리 공지되어 있는 임의의 다른 네트워크 카드일 수도 있다. 게다가, 네트워크 카드 (388) 는, 칩에 통합될 수도 있고, 즉, 네트워크 카드 (388) 는 칩에서의 풀 솔루션 (full solution) 일 수도 있고, 별개의 네트워크 카드 (388) 가 아닐 수도 있다.
도 3 에 나타낸 바와 같이, 터치 스크린 디스플레이 (332), 비디오 포트 (338), USB 포트 (342), 카메라 (348), 제 1 스테레오 스피커 (354), 제 2 스테레오 스피커 (356), 마이크로폰 (360), FM 안테나 (364), 스테레오 헤드폰 (366), RF 스위치 (370), RF 안테나 (372), 키패드 (374), 모노 헤드셋 (376), 바이브레이터 (378), 및 전력 공급장치 (380) 는 온-칩 시스템 (322) 의 외부에 있다.
특정 양태에서, 여기에 설명된 방법 단계들 중 하나 이상은 메모리 (344) 에 컴퓨터 프로그램 명령들로서 저장될 수도 있다. 이들 명령들은 여기에 설명된 방법들을 수행하기 위하여 멀티코어 CPU (324) 에 의해 실행될 수도 있다. 게다가, 멀티코어 CPU (324), 메모리 (344), 또는 이들의 조합은 멀티코어 CPU (324) 내의, 각 CPU, 또는 코어의 전력을 동적으로 제어하기 위하여 여기에 설명된 방법 단계들 중 하나 이상을 실행하는 수단으로서 기능할 수도 있다.
도 4 를 참조하면, 프로세싱 시스템이 도시되고, 일반적으로 500 으로 표시된다. 특정 양태에서, 프로세싱 시스템 (500) 은 도 3 과 함께 상기 설명된 PCD (320) 에 통합될 수도 있다. 도시한 바와 같이, 프로세싱 시스템 (500) 은 멀티코어 중앙 처리 장치 (CPU) (402), 및 그 멀티코어 CPU (402) 에 접속된 메모리 (404) 를 포함할 수도 있다. 멀티코어 CPU (402) 는 제 0 코어 (410), 제 1 코어 (412) 및 제 N 코어 (414) 를 포함할 수도 있다. 제 0 코어 (410) 는, 그 제 0 코어 (410) 상에서 실행되는 제 0 동적 클록 및 전압 스케일링 (dynamic clock and voltage scaling; DCVS) 알고리즘 (416) 을 포함할 수도 있다. 제 1 코어 (412) 는, 그 제 1 코어 (412) 상에서 실행되는 제 1 DCVS 알고리즘 (417) 을 포함할 수도 있다. 게다가, 제 N 코어 (414) 는, 그 제 N 코어 (414) 상에서 실행되는 제 N DCVS 알고리즘 (418) 을 포함할 수도 있다. 특정 양태에서, 각 DCVS 알고리즘 (416, 417, 418) 은 각각의 코어 (412, 414, 416) 상에서 독립적으로 실행될 수도 있다.
더욱이, 예시한 바와 같이, 메모리 (404) 는, 그 메모리 (404) 상에 저장된 운영 시스템 (420) 을 포함할 수도 있다. 운영 시스템 (420) 은 스케줄러 (422) 를 포함할 수도 있고, 스케줄러 (422) 는 제 1 실행 큐 (424), 제 2 실행 큐 (426), 및 제 N 실행 큐 (428) 를 포함할 수도 있다. 메모리 (404) 는 또한, 그 메모리 (404) 상에 저장된 제 1 애플리케이션 (430), 제 2 애플리케이션 (432), 및 제 N 애플리케이션 (434) 을 포함할 수도 있다.
특정 양태에서, 애플리케이션들 (430, 432, 434) 은 멀티코어 CPU (402) 내의 코어들 (410, 412, 414) 에서 프로세싱되도록 하나 이상의 태스크들 (436) 을 운영 시스템 (420) 에 전송할 수도 있다. 태스크들 (436) 은 단일 태스크들, 스레드들, 또는 이들의 조합으로서 프로세싱, 또는 실행될 수도 있다. 게다가, 스케줄러 (422) 는, 멀티코어 CPU (402) 내에서의 실행을 위해, 태스크들, 스레드들, 또는 이들의 조합을 스케줄링할 수도 있다. 추가적으로, 스케줄러 (422) 는, 실행 큐들 (424, 426, 428) 에, 태스크들, 스레드들, 또는 이들의 조합을 배치할 수도 있다. 코어들 (410, 412, 414) 은 태스크들, 스레드들, 또는 이들의 조합을, 예를 들어, 코어들 (410, 412, 414) 에서의 그 태스크 및 스레드들의 프로세싱, 또는 실행에 대해 운영 시스템 (420) 이 지시한 대로 실행 큐들 (424, 426, 428) 로부터 취출할 수도 있다.
도 4 는 또한, 메모리 (404) 가, 그 메모리 (404) 상에 저장된 병렬성 모니터 (parallelism monitor) (440) 를 포함할 수도 있다는 것을 도시한다. 병렬성 모니터 (440) 는 운영 시스템 (420) 및 멀티코어 CPU (402) 에 접속될 수도 있다. 구체적으로, 병렬성 모니터 (440) 는 운영 시스템 (420) 내의 스케줄러 (422) 에 접속될 수도 있다.
도 5 는 중앙 처리 장치의 전력을 동적으로 제어하는 제 1 양태의 방법을 예시하며, 일반적으로 500 으로 표시된다. 블록 502 에서 시작하여, 동작 동안, 다음의 단계들이 수행될 수도 있다. 판단 504 에서, 제어기, 예를 들어, 동적 클록 및 전압 스케일링 (DCVS) 알고리즘은, CPU 가 정상 상태 (steady state) 에 있는지 여부를 결정할 수도 있다. CPU 가 정상 상태에 있지 않다면, 방법 500 은 종료할 수도 있다.
그렇지 않다면, 방법 500 은 블록 506 으로 나아갈 수도 있고, 제어기는 CPU 에 대한 최적의 주파수를 계산할 수도 있다. 블록 508 에서, DCVS 는 정상 상태 CPU 사용률 (utilization) 을 보장할 수도 있다. 게다가, 블록 510 에서, DCVS 는 정상 상태 CPU 사용률 데드라인을 보장할 수도 있다. 그 후, 방법 500 은 종료할 수도 있다.
도 6 을 참조하면, 중앙 처리 장치의 전력을 동적으로 제어하는 제 2 양태의 방법이 도시되며, 일반적으로 600 으로 표시된다. 방법 600 은 블록 602 에서 실행 루프 (do loop) 로 시작되며, 여기서 디바이스가 파워 온될 때, 또는 응답성 보장 (responsiveness guarantees) 이 변경될 때마다, 다음의 단계들이 수행될 수도 있다.
블록 604 에서, 전력 제어기, 예를 들어, 동적 클록 및 전압 스케일링 (DCVS) 알고리즘은 응답성을 가능한 가장 작은 응답성 값으로 설정할 수도 있다. 판단 606 에서, 전력 제어기는, 응답성이 가능한 가장 빠른 응답성 값보다 작은지 여부를 결정할 수도 있다. 응답성이 가능한 가장 빠른 응답성 값보다 작지 않다면, 방법 600 은 종료할 수도 있다. 반대로, 응답성이 가능한 가장 빠른 응답성보다 작다면, 방법 600 은 블록 608 로 이동할 수도 있다. 블록 608 에서, 전력 제어기는 시간 변수를 1 과 같게 설정할 수도 있다. 그 후, 판단 610 에서, 전력 제어기는, 시간이 CPU 사용률 데드라인 이하인지 여부를 결정할 수도 있다. 시간이 CPU 사용률 데드라인 이하가 아니라면, 방법은 블록 612 로 이동할 수도 있고, 전력 제어기는 응답성을 증가시킬 수도 있다. 그리고 나서, 방법 600 은 판단 606 으로 되돌아갈 수도 있고, 방법 600 은 여기에 설명한 바와 같이 나아갈 수도 있다.
판단 610 으로 되돌아가, 시간이 CPU 사용률 데드라인 이하라면, 방법은 블록 614 로 나아갈 수도 있고, 전력 제어기는 응답성 값, 필터 (IIR), 및 CPU 비지 (busy) 시간 (CPUBusy) 에 기초하여 정상 상태 CPU 주파수 (SteadyStateCPUFreq) 를 결정할 수도 있다.
그리고 나서, 판단 616 에서, 전력 제어기는, SteadyStateCPUFreq 가 최대 CPU 주파수 (MaxCPUFreq) 이상인지 여부를 결정할 수도 있다. SteadyStateCPUFreq 가 MaxCPUFreq 이상이 아니라면, 방법은 블록 618 로 이동할 수도 있고, 전력 제어기는 시간 변수를 정수 1 만큼 증가시킬 수도 있다 (시간 = 시간 + 1). 그 후, 방법 600 은 판단 610 으로 되돌아갈 수도 있고, 방법 600 은 여기에 설명한 바와 같이 계속될 수도 있다.
판단 616 으로 되돌아가, SteadyStateCPUFreq 가 MaxCPUFreq 이상이라면, 방법 600 은 블록 620 으로 진행될 수도 있고, 전력 제어기는 정상 상태 응답성 변수 (SteadyStateResp) 를 응답성 값과 같게 설정할 수도 있다. 그리고 나서, 방법 600 은 종료할 수도 있다.
도 7 을 참조하면, 중앙 처리 장치의 전력을 동적으로 제어하는 제 3 양태의 방법이 도시되며, 일반적으로 700 으로 표시된다. 방법 700 은 블록 702 에서 시작될 수도 있다. 블록 702 에서, 전력 제어기, 예를 들어, 동적 클록 및 전압 스케일링 (DCVS) 알고리즘은 정상 상태 알파 변수 (SteadyStateAlpha) 를 0 과 같게 설정할 수도 있다. 블록 704 에서, 전력 제어기는 정상 상태 CPU 주파수 (SteadyStateCPUFreq) 를 0 과 같게 설정할 수도 있다. 게다가, 블록 706 에서, 전력 제어기는 무한 임펄스 응답 (IIR) 필터 값을 0 과 같게 설정할 수도 있다. 블록 708 에서, 전력 제어기는 변수 (Alpha) 를 최대 알파 변수 (MaxAlpha) 와 같게 설정할 수도 있다.
판단 710 으로 이동하여, 전력 제어기는, Alpha 가 0 보다 큰지 여부를 결정할 수도 있다. Alpha 가 0 보다 크지 않다면, 방법 700 은 종료할 수도 있다. 반대로, Alpha 가 0 보다 크다면, 방법 700 은 블록 712 로 이동할 수도 있다. 블록 712 에서, 전력 제어기는 시간 변수를 1 과 같게 설정할 수도 있다. 그 후, 판단 714 에서, 전력 제어기는, 시간이 CPU 사용률 데드라인 이하인지 여부를 결정할 수도 있다. 시간이 CPU 사용률 데드라인 이하가 아니라면, 방법은 블록 716 으로 이동할 수도 있고, 전력 제어기는 Alpha 를 정수 1 만큼 감소시킬 수도 있다 (Alpha = Alpha - 1). 그리고 나서, 방법 700 은 판단 710 으로 되돌아갈 수도 있고, 방법 700 은 여기에 설명한 바와 같이 나아갈 수도 있다.
판단 714 로 되돌아가, 시간이 CPU 사용률 데드라인 이하라면, 방법은 블록 718 로 나아갈 수도 있고, 전력 제어기는 변수 (Alpha), 필터 (IIR), 및 CPU 비지 시간 (CPUBusy) 에 기초하여 정상 상태 CPU 주파수 (SteadyStateCPUFreq) 를 결정할 수도 있다. 그리고 나서, 판단 720 에서, 전력 제어기는, SteadyStateCPUFreq 가 최대 CPU 주파수 (MaxCPUFreq) 이상인지 여부를 결정할 수도 있다. SteadyStateCPUFreq 가 MaxCPUFreq 이상이 아니라면, 방법은 블록 722 로 이동할 수도 있고, 전력 제어기는 시간 변수를 정수 1 만큼 증가시킬 수도 있다 (시간 = 시간 + 1). 그 후, 방법 700 은 판단 714 로 되돌아갈 수도 있고, 방법 700 은 여기에 설명한 바와 같이 계속될 수도 있다.
판단 720 으로 되돌아가, SteadyStateCPUFreq 가 MaxCPUFreq 이상이라면, 방법 700 은 블록 724 로 나아갈 수도 있고, 전력 제어기는 정상 상태 알파 변수 (SteadyStateAlpha) 를 Alpha 와 같게 설정할 수도 있다. 그리고 나서, 방법 700 은 종료할 수도 있다.
도 8 은 중앙 처리 장치의 전력을 동적으로 제어하는 제 4 양태의 방법을 예시하며, 일반적으로 800 으로 표시된다. 방법 800 은 블록 802 에서 시작될 수도 있다. 블록 802 에서, 전력 제어기, 예를 들어, 동적 클록 및 전압 스케일링 (DCVS) 알고리즘은 정상 상태 알파 변수 (SteadyStateAlpha) 를 0 과 같게 설정할 수도 있다. 블록 804 에서, 전력 제어기는 정상 상태 CPU 주파수 (SteadyStateCPUFreq) 를 0 과 같게 설정할 수도 있다. 게다가, 블록 806 에서, 전력 제어기는 무한 임펄스 응답 (IIR) 필터 값을 0 과 같게 설정할 수도 있다. 블록 808 에서, 전력 제어기는 변수 (Alpha) 를 최대 알파 값 (MaxAlpha) 과 같게 설정할 수도 있다. 블록 808 에서는, 다른 변수 (BestAlpha) 가 또한 MaxAlpha 로 설정될 수도 있다. 또한, 블록 808 에서는, 다른 변수 (BestHeadroomPct) 가 0 으로 설정될 수도 있고, 변수 (BestEffectiveCPUUtilization) 가 0 으로 설정될 수도 있다.
판단 810 으로 이동하여, 전력 제어기는, Alpha 가 0 보다 큰지 여부를 결정할 수도 있다. Alpha 가 0 보다 크지 않다면, 방법 800 은 블록 826 으로 나아갈 수도 있고, 전력 제어기는 정상 상태 알파 변수 (SteadyStateAlpha) 를 최적의 알파 값과 같게 설정할 수도 있다. 또한, 전력 제어기는 정상 상태 헤드룸 변수를 최적의 헤드룸 값으로 설정할 수도 있다. 그 후, 방법 800 은 종료할 수도 있다.
판단 810 으로 되돌아가, Alpha 가 0 보다 크다면, 방법 800 은 블록 812 로 이동할 수도 있다. 블록 812 에서, 전력 제어기는 헤드룸 비율 (HeadroomPCT) 변수를 1 과 같게 설정할 수도 있다. 그 후, 판단 814 에서, 전력 제어기는, 헤드룸 비율이 CPU 사용률보다 작은지 여부를 결정할 수도 있다. 헤드룸 비율이 CPU 사용률보다 작지 않다면, 방법은 블록 816 으로 이동할 수도 있고, 전력 제어기는 Alpha 를 정수 1 만큼 감소시킬 수도 있다 (Alpha = Alpha - 1). 그리고 나서, 방법 800 은 판단 810 으로 되돌아갈 수도 있고, 방법 800 은 여기에 설명한 바와 같이 나아갈 수도 있다.
판단 814 로 되돌아가, 헤드룸 비율이 CPU 사용률보다 작다면, 방법은 블록 818 로 나아갈 수도 있고, 전력 제어기는, 효과적인 CPU 사용률이 가장 효과적인 CPU 사용률보다 큰지 여부를 결정할 수도 있다. 효과적인 CPU 사용률이 가장 효과적인 CPU 사용률보다 크지 않다면, 방법 800 은 블록 820 으로 이동할 수도 있고, 전력 제어기는 헤드룸 비율 변수를 정수 1 만큼 증가시킬 수도 있다 (HeadroomPCT = HeadroomPCT + 1). 그 후, 방법 800 은 판단 814 로 되돌아갈 수도 있고, 방법 800 은 여기에 설명한 바와 같이 계속될 수도 있다.
판단 818 로 되돌아가, 효과적인 CPU 사용률이 가장 효과적인 CPU 사용률보다 크다면, 방법 800 은 판단 822 로 진행될 수도 있고, 전력 제어기는, 예를 들어 이하 설명되는 도 10 에 도시된 방법 단계들을 이용하여 필터가 충분히 빨리 응답하고 있는지 여부를 결정할 수도 있다. 필터가 충분히 빨리 응답하고 있지 않다면, 방법 800 은 블록 820 으로 되돌아가, 여기에 설명한 바와 같이 계속될 수도 있다. 그렇지 않다면, 방법 800 은 블록 824 로 나아갈 수도 있고, 전력 제어기는 BestEffectiveCPUUtilization 을 EffectiveCPUUtilization 과 같게 설정할 수도 있다. 특정 양태에서, EffectiveCPUUtilization 은 이하 설명되는 도 9 에 도시한 바와 같이 결정될 수도 있다. 블록 824 에서, BestAlpha 는 Alpha 의 값으로 설정될 수도 있고, BestHeadroomPct 는 HeadroomPCT 의 값으로 설정될 수도 있다. 블록 824 로부터, 방법 800 은 블록 820 으로 되돌아갈 수도 있고, 그리고 나서, 방법 800 은 여기에 설명한 바와 같이 나아갈 수도 있다.
이제 도 9 를 참조하면, EffectiveCPUUtilization 을 계산하는 방법이 도시되며, 블록 902 에서 시작된다. 블록 902 에서, EffectiveCPUUtilization 은 0 과 같게 설정된다. 다음에, 판단 904 에서, 현재 CPUUtilization 이 헤드룸 비율 (HeadroomPCT) 보다 큰지 여부가 결정될 수도 있다. CPUUtilization 이 헤드룸 비율 (HeadroomPCT) 보다 크지 않다면, 방법 900 은 종료할 수도 있다. 그렇지 않다면, 방법 900 은 블록 906 으로 나아갈 수도 있고, EffectiveCPUUtilization 이 예를 들어 다음의 공식을 이용하여 결정될 수도 있다 :
Figure pct00001
여기서,
maxFreq = 최대 주파수,
CPUUtilizationPct = 현재 CPU 사용률 비율, 및
EffectiveFrequency = 이하의 공식으로부터 결정된 유효 주파수;
Figure pct00002
여기서,
maxFreq = 최대 주파수,
minFreq = 최소 주파수,
alpha = 필터 변수,
CPUUtilizationPct = 현재 CPU 사용률 비율,
HeadroomPCT = 현재 헤드룸 비율, 및
>> = 우측 시프트.
블록 906 에서 EffectiveCPUUtilization 이 결정된 후, 방법 900 은 종료할 수도 있다.
도 10 은, 필터가 충분히 빨리 응답하고 있는지 여부를 결정하는 방법을 예시하며, 일반적으로 1000 으로 표시된다. 블록 1002 에서 시작하여, 비지 시간 변수 (BusyMS) 는 (CPUUtilizationDeadline*CPUUtilizationPct)/100 으로 설정된다. 블록 1004 에서, 아이들 시간 변수 (IdleMS) 는 (CPUUtilization - BusyMS) 로 설정될 수도 있다. 1006 에서, 성능 레벨 변수 (pLevel) 는 0 으로 설정될 수도 있다.
블록 1008 로 이동하여, 정상 상태 필터 (IIR) 는 ((2^(IIR_Size - alpha)) -1) 로 설정될 수도 있다. 블록 1010 에서, IIR2Freq 가 최대 주파수 (maxFreq) 보다 큰지 여부가 결정될 수도 있다. 만약 그렇지 않다면, 방법 1000 은 블록 1012 로 이동할 수도 있고, 필터가 미리 결정된 시간 내에 응답하고 있다는 것, 예를 들어 충분히 빨리 응답하고 있다는 것이 나타내질 수도 있다. 그 후, 방법 1000 은 종료할 수도 있다.
판단 1010 으로 되돌아가, IIR2Freq 가 최대 주파수보다 작다면, 방법 1000 은 블록 1014 로 나아갈 수도 있고, 정상 상태 IIR 값은 0 으로 설정될 수도 있다. 그 후, BusyMS 가 0 보다 크고 IIR2Freq 가 maxFreq 보다 작은지 여부가 결정될 수도 있다. BusyMS 가 0 보다 크지 않고 IIR2Freq 가 maxFreq 보다 작지 않다면, 방법 1000 은 블록 1012 로 나아갈 수도 있고, 방법 1000 은 여기에 설명한 바와 같이 계속될 수도 있다. BusyMS 가 0 보다 크고 IIR2Freq 가 maxFreq 보다 작다면, 방법 1000 은 판단 1018 로 나아갈 수도 있고, IdleMS 가 0 보다 큰지 여부가 결정될 수도 있다. IdleMS 가 0 보다 크다면, 방법 1000 은 블록 1020 으로 이동할 수도 있고, busyPulse 값은 ceiling(busyMS/idleMS) 와 같게 설정되며, 여기서 ceiling 은, (busyMS/idleMS) 가 넌-제로 소수부를 포함한다면 다음의 가장 높은 정수 값으로의 반올림을 의미한다. 또한, idlePulse 값은 ceiling(idleMS/busyMS) 와 같게 설정된다. 그 후, 블록 1022 에서, UpdateIIRBusy 방법이 이전에 계산된 정수의 비지 사이클들에 대해 정상 상태 IIR 을 업데이트하기 위하여 실행될 수도 있다. 예를 들어, UpdateIIRBusy 방법은 도 12 에 도시된 UpdateIIRBusy 방법일 수도 있다. 게다가, UpdateIIRIdle 방법은 이전에 계산된 정수의 아이들 사이클들에 대해 정상 상태 IIR 을 업데이트하기 위하여 실행될 수도 있다. 예를 들어, UpdateIIRIdle 방법은 도 11 에 도시된 UpdateIIRIdle 방법일 수도 있다. 블록 1022 에서, BusyMS 값은 BusyPulse 값만큼 감소될 수도 있고, IdleMS 값은 IdlePulse 값만큼 감소될 수도 있다. 그 후, 방법 1000 은 판단 1016 으로 되돌아갈 수도 있고, 방법 1000 은 여기에 설명한 바와 같이 계속될 수도 있다.
도 11 은 UpdateIIRIdle 방법을 예시하며, 일반적으로 1100 으로 표시된다. 방법 1100 은 블록 1102 에서 실행 루프로 시작될 수도 있으며, 여기서 UpdateIIRIdle 방법이 실행될 때, 다음의 단계들이 수행될 수도 있다. 판단 1104 에서, 지속기간 변수가 0 보다 큰지가 결정될 수도 있다. 지속기간 변수가 0 보다 크지 않다면, 방법 1100 은 종료할 수도 있다. 그렇지 않고, 지속기간이 0 보다 크다면, 방법 1100 은 블록 1106 으로 나아갈 수도 있고, 필터 값 IIR 은 IIR >> alpha (예를 들어, 정수 IIR 값을 알파 비트들만큼 우측 시프트) 만큼 감소될 수도 있다 (IIR = IIR - (IIR >>alpha)). 그 후, 방법 1100 은 블록 1108 로 이동할 수도 있고, 지속기간은 정수 1 만큼 감소될 수도 있다 (지속기간 = 지속기간 - 1). 그리고 나서, 방법 1100 은 판단 1104 로 되돌아가, 여기에 설명한 바와 같이 계속될 수도 있다.
도 12 는 UpdateIIRBusy 방법을 예시하며, 일반적으로 1200 으로 표시된다. 방법 1200 은 블록 1202 에서 실행 루프로 시작될 수도 있으며, 여기서 UpdateIIRBusy 방법이 실행될 때, 다음의 단계들이 수행될 수도 있다. 판단 1204 에서, 지속기간 변수가 0 보다 큰지가 결정될 수도 있다. 지속기간 변수가 0 보다 크지 않다면, 방법 1200 은 종료할 수도 있다. 그렇지 않고, 지속기간이 0 보다 크다면, 방법 1200 은 블록 1206 으로 나아갈 수도 있고, 필터 값 IIR 이 다음의 공식을 이용하여 결정될 수도 있다 :
Figure pct00003
여기서,
IIR = 필터 값,
alpha = 변수, 및
IIR_Size = IIR 의 사이즈.
X>>Y = 정수 값 X 를 Y 비트들만큼 우측 시프트 (즉, X/(2^Y))
X<<Y = 정수 값 X 를 Y 비트들만큼 좌측 시프트 (즉, X*(2^Y))
블록 1206 에서 IIR 이 결정된 후, 방법 1200 은 블록 1208 로 이동할 수도 있고, 지속기간은 정수 1 만큼 감소될 수도 있다 (지속기간 = 지속기간 - 1). 그리고 나서, 방법 1200 은 판단 1204 로 되돌아가, 여기에 설명한 바와 같이 계속될 수도 있다.
여기에 설명된 방법 단계들이 반드시 상기 설명한 바와 같은 순서로 수행될 필요가 있는 것은 아니라는 것이 이해될 것이다. 게다가, "그 후 (thereafter)", "그리고 나서 (then)", "다음에 (next)" 등과 같은 단어들은 그 방법 단계들의 순서를 제한하는 것으로 의도되지 않는다. 이들 단어들은 단순히 독자에게 방법 단계들의 설명을 안내하는데 이용된다. 더욱이, 여기에 설명된 방법들은 휴대용 컴퓨팅 디바이스 (PCD) 상에서 실행가능한 것처럼 설명된다. PCD 는 모바일 전화 디바이스, 휴대용 정보 단말기 디바이스, 스마트북 컴퓨팅 디바이스, 넷북 컴퓨팅 디바이스, 랩탑 컴퓨팅 디바이스, 데스크탑 컴퓨팅 디바이스, 또는 이들의 조합일 수도 있다.
여기에 설명된 시스템 및 방법들은 DCVS 가 워크로드를 과도하게 뒤처지게 하는 것을 방지하고 태스크의 실패를 야기하는 것을 방지하는 방식을 제공한다. 이 시스템 및 방법들은 정상 상태 성능 보장을 이용한다. 정상 상태 성능 보장은, CPU 가 특정된 CPU 사용률, 즉 비지 비율을 초과할 수도 있는 최대 시간량 (데드라인이라고도 알려져 있다) 일 수도 있다. 정상 상태 성능 보장을 이용하면, QoS 요건들을 충족하기 위한 DCVS 알고리즘 및 관련 성능 특성들의 애드-혹 분석이 제거될 수도 있다.
정상 상태 성능 컴포넌트는 필터로서 모델링될 수도 있고, 필터 파라미터들은, 필터의 응답성이 정상 상태 CPU 사용률 한계 및 정상 상태 CPU 사용률 한계 데드라인을 충족하도록 보장되도록 계산될 수도 있다. 예를 들어, 특정 양태에서, 1000 밀리초 데드라인에서 최대 90% CPU 사용률 요건을 충족하기 위해, 1 밀리초 입도 비지/아이들 입력을 가진 단순 IIR 필터를 (성능 레벨에 따라) 26 의 알파로 구성하는 것이 가능할 수도 있다. 특정 양태에서, 알파에 대한 정확한 값을 결정하기 위해, 필터는 그의 가장 낮은 값으로 설정될 수도 있고, 그리고 나서 비지/아이들 체인이 CPU 사용률 한계를 매칭시키기 위해 필터로 실행될 수도 있다. 그리고 나서 각각의 가능한 알파에 대해, CPU 사용률 데드라인을 충족하는 가장 큰 알파가 선정될 수도 있다.
하나 이상의 예시적인 양태들에서, 상기 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에 구현될 수도 있다. 소프트웨어에 구현된다면, 그 기능들은 머신 판독가능 매체, 즉 컴퓨터 판독가능 매체와 같은 컴퓨터 프로그램 제품 상에 하나 이상의 명령들 또는 코드로서 저장 또는 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소로부터 타 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수도 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 일 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수도 있고 컴퓨터에 의해 액세스될 수도 있는 임의의 다른 매체를 포함할 수도 있다. 또한, 임의의 접속이 컴퓨터 판독가능 매체라 적절히 불리게 된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 매체의 정의에는, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들이 포함된다. 디스크 (disk) 및 디스크 (disc) 는 여기에 사용한 바와 같이, 콤팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루-레이 디스크 (blu-ray disc) 를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 한편, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 상기의 조합이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
선택된 양태들이 상세하게 예시 및 설명되었지만, 다음의 특허청구항에 의해 정의한 바와 같이, 다양한 대체 및 변경이 본 발명의 사상 및 범위로부터 벗어남 없이 여기에 행해질 수도 있다는 것이 이해될 것이다.

Claims (40)

  1. 중앙 처리 장치 (CPU) 를 동적으로 제어하는 방법으로서,
    CPU 가 정상 상태 (steady state) 에 진입하는 때를 결정하는 단계;
    상기 CPU 가 정상 상태에 진입할 때 상기 CPU 에 대한 최적의 주파수를 계산하는 단계;
    정상 상태 CPU 사용률 (utilization) 을 보장하는 단계; 및
    정상 상태 CPU 사용률 데드라인을 보장하는 단계를 포함하는, 중앙 처리 장치의 동적 제어 방법.
  2. 제 1 항에 있어서,
    응답성 값을 가능한 가장 작은 응답성 값으로 설정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  3. 제 2 항에 있어서,
    상기 응답성 값이 가능한 가장 빠른 응답성 값보다 큰지 여부를 결정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  4. 제 3 항에 있어서,
    상기 응답성이 상기 가능한 가장 빠른 응답성 값보다 클 때 시간 변수를 1 과 같게 설정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  5. 제 4 항에 있어서,
    상기 시간 변수가 CPU 사용률 데드라인보다 작은지 여부를 결정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  6. 제 5 항에 있어서,
    상기 시간이 상기 CPU 사용률 데드라인보다 작을 때 상기 응답성 값을 증가시키는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  7. 제 5 항에 있어서,
    상기 시간 변수가 상기 CPU 사용률 데드라인보다 작을 때 정상 상태 CPU 주파수를 결정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  8. 제 7 항에 있어서,
    상기 정상 상태 CPU 주파수가 최대 CPU 주파수보다 큰지 여부를 결정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  9. 제 8 항에 있어서,
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 크지 않을 때 상기 시간 변수를 정수 1 만큼 증가시키는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  10. 제 8 항에 있어서,
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 클 때 정상 상태 응답성 변수를 상기 응답성 값과 같게 설정하는 단계를 더 포함하는, 중앙 처리 장치의 동적 제어 방법.
  11. 중앙 처리 장치 (CPU) 가 정상 상태 (steady state) 에 진입하는 때를 결정하는 수단;
    상기 CPU 가 정상 상태에 진입할 때 상기 CPU 에 대한 최적의 주파수를 계산하는 수단;
    정상 상태 CPU 사용률 (utilization) 을 보장하는 수단; 및
    정상 상태 CPU 사용률 데드라인을 보장하는 수단을 포함하는, 무선 디바이스.
  12. 제 11 항에 있어서,
    응답성 값을 가능한 가장 작은 응답성 값으로 설정하는 수단을 더 포함하는, 무선 디바이스.
  13. 제 12 항에 있어서,
    상기 응답성 값이 가능한 가장 빠른 응답성 값보다 큰지 여부를 결정하는 수단을 더 포함하는, 무선 디바이스.
  14. 제 13 항에 있어서,
    상기 응답성이 상기 가능한 가장 빠른 응답성 값보다 클 때 시간 변수를 1 과 같게 설정하는 수단을 더 포함하는, 무선 디바이스.
  15. 제 14 항에 있어서,
    상기 시간 변수가 CPU 사용률 데드라인보다 작은지 여부를 결정하는 수단을 더 포함하는, 무선 디바이스.
  16. 제 15 항에 있어서,
    상기 시간이 상기 CPU 사용률 데드라인보다 작을 때 상기 응답성 값을 증가시키는 수단을 더 포함하는, 무선 디바이스.
  17. 제 15 항에 있어서,
    상기 시간 변수가 상기 CPU 사용률 데드라인보다 작을 때 정상 상태 CPU 주파수를 결정하는 수단을 더 포함하는, 무선 디바이스.
  18. 제 17 항에 있어서,
    상기 정상 상태 CPU 주파수가 최대 CPU 주파수보다 큰지 여부를 결정하는 수단을 더 포함하는, 무선 디바이스.
  19. 제 18 항에 있어서,
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 크지 않을 때 상기 시간 변수를 정수 1 만큼 증가시키는 수단을 더 포함하는, 무선 디바이스.
  20. 제 18 항에 있어서,
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 클 때 정상 상태 응답성 변수를 상기 응답성 값과 같게 설정하는 수단을 더 포함하는, 무선 디바이스.
  21. 프로세서를 포함하며,
    상기 프로세서는 :
    중앙 처리 장치 (CPU) 가 정상 상태 (steady state) 에 진입하는 때를 결정하고;
    상기 CPU 가 정상 상태에 진입할 때 상기 CPU 에 대한 최적의 주파수를 계산하고;
    정상 상태 CPU 사용률 (utilization) 을 보장하며;
    정상 상태 CPU 사용률 데드라인을 보장하도록 동작가능한, 무선 디바이스.
  22. 제 21 항에 있어서,
    상기 프로세서는 또한 :
    응답성 값을 가능한 가장 작은 응답성 값으로 설정하도록 동작가능한, 무선 디바이스.
  23. 제 22 항에 있어서,
    상기 프로세서는 또한 :
    상기 응답성 값이 가능한 가장 빠른 응답성 값보다 큰지 여부를 결정하도록 동작가능한, 무선 디바이스.
  24. 제 23 항에 있어서,
    상기 프로세서는 또한 :
    상기 응답성이 상기 가능한 가장 빠른 응답성 값보다 클 때 시간 변수를 1 과 같게 설정하도록 동작가능한, 무선 디바이스.
  25. 제 24 항에 있어서,
    상기 프로세서는 또한 :
    상기 시간 변수가 CPU 사용률 데드라인보다 작은지 여부를 결정하도록 동작가능한, 무선 디바이스.
  26. 제 25 항에 있어서,
    상기 프로세서는 또한 :
    상기 시간이 상기 CPU 사용률 데드라인보다 작을 때 상기 응답성 값을 증가시키도록 동작가능한, 무선 디바이스.
  27. 제 25 항에 있어서,
    상기 프로세서는 또한 :
    상기 시간 변수가 상기 CPU 사용률 데드라인보다 작을 때 정상 상태 CPU 주파수를 결정하도록 동작가능한, 무선 디바이스.
  28. 제 27 항에 있어서,
    상기 프로세서는 또한 :
    상기 정상 상태 CPU 주파수가 최대 CPU 주파수보다 큰지 여부를 결정하도록 동작가능한, 무선 디바이스.
  29. 제 28 항에 있어서,
    상기 프로세서는 또한 :
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 크지 않을 때 상기 시간 변수를 정수 1 만큼 증가시키도록 동작가능한, 무선 디바이스.
  30. 제 28 항에 있어서,
    상기 프로세서는 또한 :
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 클 때 정상 상태 응답성 변수를 상기 응답성 값과 같게 설정하도록 동작가능한, 무선 디바이스.
  31. 중앙 처리 장치 (CPU) 가 정상 상태 (steady state) 에 진입하는 때를 결정하기 위한 적어도 하나의 명령;
    상기 CPU 가 정상 상태에 진입할 때 상기 CPU 에 대한 최적의 주파수를 계산하기 위한 적어도 하나의 명령;
    정상 상태 CPU 사용률 (utilization) 을 보장하기 위한 적어도 하나의 명령; 및
    정상 상태 CPU 사용률 데드라인을 보장하기 위한 적어도 하나의 명령을 포함하는, 메모리 매체.
  32. 제 31 항에 있어서,
    응답성 값을 가능한 가장 작은 응답성 값으로 설정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  33. 제 32 항에 있어서,
    상기 응답성 값이 가능한 가장 빠른 응답성 값보다 큰지 여부를 결정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  34. 제 33 항에 있어서,
    상기 응답성이 상기 가능한 가장 빠른 응답성 값보다 클 때 시간 변수를 1 과 같게 설정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  35. 제 34 항에 있어서,
    상기 시간 변수가 CPU 사용률 데드라인보다 작은지 여부를 결정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  36. 제 35 항에 있어서,
    상기 시간이 상기 CPU 사용률 데드라인보다 작을 때 상기 응답성 값을 증가시키기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  37. 제 35 항에 있어서,
    상기 시간 변수가 상기 CPU 사용률 데드라인보다 작을 때 정상 상태 CPU 주파수를 결정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  38. 제 37 항에 있어서,
    상기 정상 상태 CPU 주파수가 최대 CPU 주파수보다 큰지 여부를 결정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  39. 제 38 항에 있어서,
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 크지 않을 때 상기 시간 변수를 정수 1 만큼 증가시키기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  40. 제 38 항에 있어서,
    상기 정상 상태 CPU 주파수가 상기 최대 CPU 주파수보다 클 때 정상 상태 응답성 변수를 상기 응답성 값과 같게 설정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
KR1020127018443A 2009-12-16 2010-12-08 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법 KR101516859B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28699909P 2009-12-16 2009-12-16
US61/286,999 2009-12-16
US12/944,516 US20110145559A1 (en) 2009-12-16 2010-11-11 System and method for controlling central processing unit power with guaranteed steady state deadlines
US12/944,516 2010-11-11
PCT/US2010/059550 WO2011084332A2 (en) 2009-12-16 2010-12-08 System and method for controlling central processing unit power with guaranteed steady state deadlines

Publications (2)

Publication Number Publication Date
KR20120086378A true KR20120086378A (ko) 2012-08-02
KR101516859B1 KR101516859B1 (ko) 2015-05-04

Family

ID=44144219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018443A KR101516859B1 (ko) 2009-12-16 2010-12-08 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법

Country Status (6)

Country Link
US (1) US20110145559A1 (ko)
EP (1) EP2513778A2 (ko)
JP (2) JP2013513897A (ko)
KR (1) KR101516859B1 (ko)
CN (1) CN102687097B (ko)
WO (1) WO2011084332A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012113198A1 (de) 2012-08-07 2014-02-13 Hyundai Motor Company Verfahren und System zum Korrigieren von Verbrennungsmotordrehmoment basierend auf Fahrzeuglast
KR20150083883A (ko) * 2012-11-05 2015-07-20 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8650426B2 (en) * 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
CN102591443A (zh) * 2011-12-29 2012-07-18 华为技术有限公司 一种虚拟化集群整合方法、装置及系统
US9116181B2 (en) 2011-12-29 2015-08-25 Huawei Technologies Co., Ltd. Method, apparatus, and system for virtual cluster integration
CN103853307A (zh) * 2012-12-04 2014-06-11 鸿富锦精密工业（深圳）有限公司 电子装置及降低处理器系统功耗的方法
KR101659705B1 (ko) * 2013-02-05 2016-09-26 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593651A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
US5644769A (en) * 1993-06-14 1997-07-01 Matsushita Electric Industrial Co., Ltd. System for optimizing program by virtually executing the instruction prior to actual execution of the program to invalidate unnecessary instructions
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
KR100613201B1 (ko) * 2000-08-28 2006-08-18 마이크로코넥트 엘엘씨 씨피유 사용량 측정 방법
TW521177B (en) * 2000-08-31 2003-02-21 Primarion Inc Apparatus and system for providing transient suppression power regulation
US7596709B2 (en) * 2000-12-30 2009-09-29 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6829713B2 (en) * 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6901522B2 (en) * 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
US7058824B2 (en) * 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7318164B2 (en) * 2001-12-13 2008-01-08 International Business Machines Corporation Conserving energy in a data processing system by selectively powering down processors
US6978389B2 (en) * 2001-12-20 2005-12-20 Texas Instruments Incorporated Variable clocking in an embedded symmetric multiprocessor system
JP2003256069A (ja) * 2002-03-05 2003-09-10 Ricoh Co Ltd 制御装置及び複合機
JP2003271401A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 負荷監視機能を有するマイクロプロセッサ
US7240223B2 (en) * 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7107187B1 (en) * 2003-11-12 2006-09-12 Sprint Communications Company L.P. Method for modeling system performance
US20050108591A1 (en) * 2003-11-13 2005-05-19 Mendelson Geoffrey S. Method for reduced power consumption
US7133806B2 (en) * 2004-05-13 2006-11-07 Ittiam Systems (P) Ltd Method and apparatus for measurement of processor-utilization
US7219245B1 (en) * 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
US7401240B2 (en) * 2004-06-03 2008-07-15 International Business Machines Corporation Method for dynamically managing power in microprocessor chips according to present processing demands
KR100716730B1 (ko) * 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
US7739527B2 (en) * 2004-08-11 2010-06-15 Intel Corporation System and method to enable processor management policy in a multi-processor environment
US7761874B2 (en) * 2004-08-13 2010-07-20 Intel Corporation Managing processing system power and performance based on utilization trends
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7543161B2 (en) * 2004-09-30 2009-06-02 International Business Machines Corporation Method and apparatus for tracking variable speed microprocessor performance caused by power management in a logically partitioned data processing system
US7370189B2 (en) * 2004-09-30 2008-05-06 Intel Corporation Method and apparatus for establishing safe processor operating points in connection with a secure boot
US7346787B2 (en) * 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
US7814485B2 (en) * 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
DE102004059996B4 (de) * 2004-12-13 2006-10-05 Infineon Technologies Ag Verfahren und Vorrichtung zum Einstellen der Taktfrequenz eines Prozessors
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7369967B1 (en) * 2004-12-27 2008-05-06 Sprint Communications Company L.P. System and method for monitoring and modeling system performance
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7467291B1 (en) * 2005-02-28 2008-12-16 Sun Microsystems, Inc. System and method for calibrating headroom margin
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7548859B2 (en) * 2005-08-03 2009-06-16 Motorola, Inc. Method and system for assisting users in interacting with multi-modal dialog systems
US7689838B2 (en) * 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7233188B1 (en) * 2005-12-22 2007-06-19 Sony Computer Entertainment Inc. Methods and apparatus for reducing power consumption in a processor using clock signal control
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7650527B2 (en) * 2006-02-07 2010-01-19 Broadcom Corporation MIPS recovery technique
US20070260898A1 (en) * 2006-05-03 2007-11-08 Edward Burton Voltage regulator with suspend mode
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US7819349B2 (en) * 2006-10-16 2010-10-26 Owens Corning Intellectual Capital, Llc Entrance chute for blowing insulation machine
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
GB2445167A (en) * 2006-12-29 2008-07-02 Advanced Risc Mach Ltd Managing performance of a processor
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7783906B2 (en) * 2007-02-15 2010-08-24 International Business Machines Corporation Maximum power usage setting for computing device
US7730340B2 (en) * 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US7865751B2 (en) * 2007-06-18 2011-01-04 Intel Corporation Microarchitecture controller for thin-film thermoelectric cooling
US7902800B2 (en) * 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
US8356306B2 (en) * 2007-07-31 2013-01-15 Hewlett-Packard Development Company, L.P. Workload management controller using dynamic statistical control
US20090049314A1 (en) * 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
US20090150696A1 (en) * 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) * 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
JP4488072B2 (ja) * 2008-01-18 2010-06-23 日本電気株式会社 サーバシステム、及びサーバシステムの電力削減方法
US8245236B2 (en) * 2008-02-27 2012-08-14 International Business Machines Corporation Lock based moving of threads in a shared processor partitioning environment
JP4996519B2 (ja) * 2008-03-27 2012-08-08 パナソニック株式会社 仮想マルチプロセッサ、システムｌｓｉ、携帯電話機器、及び仮想マルチプロセッサの制御方法
US20090271646A1 (en) * 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US8170845B2 (en) * 2008-09-24 2012-05-01 International Business Machines Corporation Method and apparatus for automatic performance modeling with load dependent service times and overheads
US8195962B2 (en) * 2008-11-11 2012-06-05 Globalfoundries Inc. Method and apparatus for regulating power consumption
US8924975B2 (en) * 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8689037B2 (en) * 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US8650426B2 (en) * 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9563250B2 (en) * 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8775830B2 (en) * 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US9104411B2 (en) * 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012113198A1 (de) 2012-08-07 2014-02-13 Hyundai Motor Company Verfahren und System zum Korrigieren von Verbrennungsmotordrehmoment basierend auf Fahrzeuglast
KR20150083883A (ko) * 2012-11-05 2015-07-20 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법

Also Published As

Publication number Publication date
JP2013513897A (ja) 2013-04-22
WO2011084332A2 (en) 2011-07-14
CN102687097B (zh) 2016-01-27
CN102687097A (zh) 2012-09-19
US20110145559A1 (en) 2011-06-16
JP2015008006A (ja) 2015-01-15
WO2011084332A9 (en) 2011-12-15
KR101516859B1 (ko) 2015-05-04
EP2513778A2 (en) 2012-10-24

Similar Documents

Publication Publication Date Title
KR101516859B1 (ko) 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법
KR101518163B1 (ko) 멀티 코어 중앙 처리 장치에서의 코어 클록들을 비동기적으로 및 독립적으로 제어하는 시스템 및 방법
EP2513746B1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
US9081558B2 (en) System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on tempature
KR101411729B1 (ko) 감소된 주파수 발진들을 갖는 중앙 처리 장치 전력을 제어하기 위한 시스템 및 방법
KR20120105523A (ko) 추론된 작업부하 병렬성에 기초하여 중앙 처리 장치 전력을 제어하는 시스템 및 방법
JP5662478B2 (ja) 中央処理装置内のデータをサンプリングするシステムおよび方法
JP5460883B2 (ja) ワークロードの要求に基づいて動的なクロックおよび電圧切替えアルゴリズムを調整するシステムおよび方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee