CN103376879A - 存储器控制设备和方法、信息处理设备和程序 - Google Patents

存储器控制设备和方法、信息处理设备和程序 Download PDF

Info

Publication number
CN103376879A
CN103376879A CN2013101212830A CN201310121283A CN103376879A CN 103376879 A CN103376879 A CN 103376879A CN 2013101212830 A CN2013101212830 A CN 2013101212830A CN 201310121283 A CN201310121283 A CN 201310121283A CN 103376879 A CN103376879 A CN 103376879A
Authority
CN
China
Prior art keywords
storage device
main storage
power consumption
cpu
suspended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101212830A
Other languages
English (en)
Inventor
香取知浩
高桥胜也
長濱弘树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103376879A publication Critical patent/CN103376879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

本公开涉及存储器控制设备、存储器控制方法、信息处理设备和程序。提供一种存储器控制设备，该存储器控制设备包括：决定单元，决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，其抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。

Description

存储器控制设备和方法、信息处理设备和程序
技术领域
本公开涉及存储器控制设备、存储器控制方法、信息处理设备和程序。特别地，本公开涉及可以降低主存储设备的功耗的存储器控制设备、存储器控制方法、信息处理设备和程序。
背景技术
提出了通过空闲状态（idle state）从而使得任务不被分配给包括多个CPU核的多核处理器中的特定CPU核来抑制整个系统的功耗的技术（例如，参见日本专利申请公开No.2011-70661）。
此外，在包括节电CPU核和高性能CPU核的多核配制系统中，存在根据系统的负荷情况在节电CPU核与高性能CPU核之间切换的操作（例如，参见互联网上的ARM Holdings,Inc.主页[在2012年4月2日搜索]，<URLhttp://www.arm.com/ja/products/processors/technologies/bigLITTLEprocessing.php>）。
发明内容
但是，在上述的现有技术中，由于未考虑主存储设备（即，主存储器）的电力，因此恒定的电力被连续地供应到主存储设备，而不考虑负荷情况。因此，存在将过量的电力供应到主存储设备的可能性。
本公开是鉴于上述情况作出的，并且本公开可以降低主存储设备的功耗。
根据本技术的第一实施例，提供一种存储器控制设备，该存储器控制设备包括：决定单元，其决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停（suspend），其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，该电力管理单元抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
根据本技术的第一实施例，提供一种由存储器控制设备执行的存储器控制方法，该存储器控制设备控制作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗，该方法包括：决定第二主存储设备是否能够被暂停；以及在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
根据本技术的第一实施例，提供一种使计算机执行下列处理的程序：决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
根据本技术的第一实施例，决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
另外，可以通过经由传输介质发送或通过记录在记录介质上来提供该程序。
根据本技术的第二实施例，提供一种信息处理设备，该信息处理设备包括：多个CPU核；第一主存储设备和第二主存储设备，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及控制第一主存储设备和第二主存储设备的存储器控制单元。该存储器控制单元包括：决定第二主存储设备是否能够被暂停的决定单元；以及电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，该电力管理单元抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
根据本公开的实施例，在存储器控制单元中决定第二主存储设备是否能够被暂停，并且，在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
存储器控制设备和信息处理设备每一个都可以是独立的设备，或者可以是形成一个设备的内部块或模块。
根据本公开实施例，可以降低主存储设备的功耗。
附图说明
图1是示出应用本公开的存储器控制设备的主要单元的配置的框图；
图2是用于解释由存储器控制设备进行的存储器控制处理的流程图；
图3是示出根据第一实施例的存储器控制设备的配置例的框图；
图4是示出根据第一实施例的节电模式和正常电力模式之间的差别的示图；
图5是示出用于解释根据第一实施例的存储器控制处理的流程图；
图6是示出根据第二实施例的存储器控制设备的配置例的框图；
图7是示出根据第二实施例的节电模式和正常电力模式之间的差别的示图；
图8是示出用于解释根据第二实施例的存储器控制处理的流程图；
图9是示出图1中的存储器控制设备的变型例的框图；以及
图10是示出根据应用本公开的实施例的计算机的配置例的框图。
具体实施方式
在下文中，将参照附图详细地描述本公开的优选实施例。请注意，在本说明书和附图中，基本上具有相同的功能和结构的结构元件用相同的附图标记表示，并且省略对这些结构元件的重复解释。
在下面，解释了实现本公开的配置（在下文中被称为“实施例”）。此外，按照下面的顺序给出解释。
1.应用本公开的存储器控制设备的概要
2.存储器控制设备的第一实施例
3.存储器控制设备的第二实施例
4.变型例
<1.存储器控制设备的概要>
[存储器控制设备的主要配置例]
首先，参考图1和图2，对应用本公开的存储器控制设备的概要给出解释。
图1是示出应用本公开的存储器控制设备的主要部件的配置的框图。
应用本公开的存储器控制设备1控制包括多个CPU（中央处理单元）核11和多个主存储设备12的信息处理设备的主存储设备12。这里，信息处理设备表示诸如智能电话和平板终端的移动终端，或者诸如个人计算机、便携式音频播放器、数字摄像机和硬盘记录器的电子装置。
如图1所示，存储器控制设备1至少包括存储器区域用户决定单元13和电力管理单元14。要求在信息处理设备中保持的CPU核11与主存储设备12的数量是两个或更多，并且没有特别的限制。在本实施例中，作为最简单的例子，解释了这样的例子，其中，存储器控制设备1控制两个CPU核11A和11B以及两个主存储设备12A和12B。
每个CPU核11A和11B都是执行软件（例如，程序）的处理单元。如下所述，CPU核11A和11B可以使用相同的CPU核或者诸如高性能且高功耗CPU核和低功耗CPU核的不同类型/特征的CPU核来形成。
同时，两个主存储设备12使用高功耗主存储设备12A和低功耗主存储设备12B来形成。也就是说，高功耗主存储设备12A是字节可访问的（byte-accessible）高功耗存储装置，低功耗主存储设备12B是功耗比高功耗主存储设备12A低的存储器装置。高功耗主存储设备12A使用诸如DRAM（动态随机存取存储器）的非易失性存储器形成，低功耗主存储设备12B使用诸如MRAM（磁阻随机存取存储器）的非易失性存储器形成。
存储器区域用户决定单元13决定在哪个CPU核11（即CPU核11A和CPU核11B）中使用或不使用高功耗主存储设备12A和低功耗主存储设备12B，并且将决定结果报告给电力管理单元14。此外，存储器区域用户决定单元13事先具有关于CPU核11的信息，诸如CPU核11的总数。
电力管理单元14控制电力传输，诸如CPU核11A和11B、高功耗主存储设备12A和低功耗主存储设备12B的通电或断电。
[存储器控制处理的处理流程]
参考图2中的流程图，解释由存储器控制设备1进行的存储器控制处理。
首先，在步骤S1中，存储器区域用户决定单元13决定高功耗主存储设备12A是否能够被暂停。例如，在高功耗主存储设备12A的所有区域都是未使用的情况中，存储器区域用户决定单元13决定高功耗主存储设备12A是否能够被暂停。此外，例如，尽管由CPU核11执行的任务（处理）使用了高功耗主存储设备12A的部分区域，但是，当该任务的状态处于休眠状态（其中操作在一段时间内不被执行）时，存储器区域用户决定单元13决定高功耗主存储设备12A能够被暂停。
当在步骤S1中决定高功耗主存储设备12A能够被暂停时，处理前进到步骤S2，并且存储器控制设备1执行将主存储设备12的操作模式转换到节电模式的节电模式转换处理。
在步骤S2中的节电模式转换处理由下面的三个步骤S2-1到S2-3形成。
在步骤S2-1中，存储器区域用户决定单元13将转换到节电模式报告给电力管理单元14。在步骤S2-2中，已经接收到转换到节电模式的报告的电力管理单元14关断高功耗主存储设备12A的电力。此外，在步骤S2-3中，电力管理单元14关断与高功耗主存储设备12A有关的装置的电力。与高功耗主存储设备12A有关的装置的例子包括仅仅访问高功耗主存储设备12A的CPU核11、被限定为与高功耗主存储设备12A相关联地关断其自身的电力的装置等。
当步骤S2-1到S2-3完成时，处理返回到步骤S1。
同时，当在步骤S1中决定高功耗主存储设备12A不能够被暂停时，处理前进到步骤S3，并且存储器控制设备1执行将主存储设备12的操作模式转换到正常电力模式的正常电力模式转换处理。
在步骤S3中的正常电力模式转换处理由下面的三个步骤S3-1到S3-3形成。
在步骤S3-1中，存储器区域用户决定单元13将转换到正常电力模式报告给电力管理单元14。在步骤S3-2中，已经接收到转换到正常电力模式的报告的电力管理单元14接通高功耗主存储设备12A的电力。此外，在步骤S3-3中，电力管理单元14接通与高功耗主存储设备12A有关的装置的电力。也就是说，电力管理单元14接通在上述步骤S2-3中电力被关断的装置的电力。
当步骤S3-1到S3-3完成时，处理返回到步骤S1。
此外，当主存储设备12的当前操作模式已经是要转换的操作模式时，转换处理的执行被省略。
如上所述，根据存储器控制设备1中的存储器控制处理，决定高功耗主存储设备12A能否被暂停，并且，当决定高功耗主存储设备12A能够被暂停时，高功耗主存储设备12A的电力被关断。通过这种方式，总体上可以降低主存储设备12的功耗。
在下面，解释存储器控制设备1的特定实施例。
<2.存储器控制设备的第一实施例>
图3是示出根据第一实施例的存储器控制设备1的配置例的框图。
在第一实施例中，两个CPU核11使用高性能CPU核11A和低功耗CPU核11B的组合形成。此外，高功耗主存储设备12A使用DRAM形成，且低功耗主存储设备12B使用MRAM形成。在下面，高功耗主存储设备12A被称为“DRAM12A”，低功耗主存储设备12B被称为“MRAM12B”。此外，在图3中，处理管理单元15与存储器管理单元16为新添加的。
高性能CPU核11A是具有高处理能力和高性能并且其功耗相对较大的CPU核。低功耗CPU核11B是具有比高性能CPU核11A低的处理能力并且其功耗小于高性能CPU核11A的CPU核。
DRAM12A是一种易失性存储器，要求电力来保持存储器，并且因此是具有较高功耗的主存储设备。同时，MRAM12B是一种非易失性存储器，不要求电力来保持存储器，并且因此具有比易失性存储器的功耗低的特征。
处理管理单元15控制（或管理）将处理分配到CPU核11。也就是说，处理管理单元15控制要被执行的处理是在高性能CPU核11A中被执行还是在低功耗CPU核11B中被执行。根据处理负荷，该处理被分类为高负荷处理或低负荷处理，其中，高负荷处理仅能在高性能CPU核11A中被执行，低负荷处理可以在高性能CPU核11A和低功耗CPU核11B两者中被执行。
例如，针对创建时的处理事先确定指示处理是高负荷处理还是低负荷处理的属性，在激活时，每个处理在明示其自身属性的同时被激活，并且处理管理单元15可以基于在激活时明示的属性来识别它。例如，在应用创建时，可以确定指示具有GUI（图形用户界面）的应用是高负荷处理并且没有GUI的应用是低负荷处理的属性，并且该属性可以被明示和激活。
此外，在属性在激活时未被明示的情况中，处理管理单元15可以以下列方式决定其是高负荷处理还是低负荷处理。例如，紧接在作为执行处理的基本软件的OS（操作系统）的激活之后的时候，存在处于服务型低负荷状态的常驻应用（resident application）被激活的很多种情况。因此，在从OS的激活开始的一定时间段内被激活的应用可以被识别是低负荷处理，并且，在该时间段之后被激活的应用可以被识别是高负荷处理。
或者，每个处理都可以在首次激活后的规定次数中被识别是低负荷处理，可以获知在该处理的激活时与整个系统的负荷的关系，该处理的属性可以被分配并且使用该分配的属性可以执行识别。
处理管理单元15将指示当前执行的处理的处理操作信息供应到存储器区域用户决定单元13。这里，处理管理单元15负责由OS核心（kernel）执行的功能，并且处理操作信息作为OS管理信息由OS核心写入MRAM12B中。存储器区域用户决定单元13确认由处理管理单元15写入MRAM12B中的处理操作信息，从而将来自处理管理单元15的处理操作信息供应到存储器区域用户决定单元13。供应到存储器区域用户决定单元13的处理操作信息包括处理的属性。
存储器管理单元16管理分配到每个处理的存储器区域。更具体地说，存储器管理单元16执行控制，从而使得用于低负荷处理的存储器区域被分配到MRAM12B，并且用于高负荷处理的存储器区域被分配到DRAM12A。
图4是示出根据第一实施例的节电模式和正常电力模式之间的差别的示图。
在正常电力模式中，高性能CPU核11A工作，低功耗CPU核11B不工作。此外，关于存储器装置，在正常电力模式中，低功耗的MRAM12B和高功耗的DRAM12A都工作。在DRAM12A中，由高负荷处理使用的数据被存储。
同时，在节电模式中，低功耗CPU核11B工作，高性能CPU核11A不工作。此外，关于存储器装置，低功耗的MRAM12B工作，但是，高功耗的DRAM12A不工作。假定在OS激活后节电模式立即工作，那么在激活开始的一定时间段内执行的核心或低负荷处理（即，应用程序）被存储在MRAM12B中。
如上所述，高性能CPU核11A和低功耗CPU核11B在节电模式与正常电力模式之间切换。此外，是否使用高功耗的DRAM12A在节电模式与正常电力模式之间改变。
[根据第一实施例的存储器控制处理的处理流程]
参考图5中的流程图，解释根据第一实施例的存储器控制处理。
在步骤S11中，处理管理单元15将指示当前执行的处理的处理操作信息供应到存储器区域用户决定单元13，并且存储器区域用户决定单元13基于供应的处理操作信息确认被操作的处理。
在步骤S12中，存储器区域用户决定单元13决定高负荷处理是否被操作。处理（或任务）状态包括：示出预定操作当前被执行的“处理期间”、示出用于终止的处理的中途的“结束处理期间”、以及示出休眠状态的“休眠”。如果在“处理期间”的状态中没有高负荷处理，那么存储器区域用户决定单元13决定高负荷处理不操作。
当在步骤S12中决定高负荷处理不操作时，处理前进到步骤S13，并且执行在步骤S13到S18中的节电模式转换处理。
也就是说，在步骤S13中，存储器区域用户决定单元13将转换到节电模式报告给电力管理单元14。
在步骤S14中，已经接收到转换到节电模式的报告的电力管理单元14接通低功耗CPU核11B的电力以进行初始化，并且，在步骤S15中，将转换到节电模式报告给存储器管理单元16。
在步骤S16中，存储器管理单元16释放DRAM12A。更具体地说，响应于新的分配请求，存储器管理单元16将DRAM12A从使用的存储器区域排除。此外，在由高负荷处理在休眠状态中使用的数据保留在DRAM12A中的情况中，存储器管理单元16执行将该数据移动到诸如HDD的外部存储设备的处理。
在步骤S17中，电力管理单元14关断完成了释放处理的DRAM12A的电力，并且，在步骤S18中，关断高性能CPU核11A的电力。
当在步骤S18中的处理完成时，处理返回到步骤S11。
同时，当在步骤S12中决定高负荷处理操作时，处理前进到步骤S19，并且执行在步骤S19到S24中的正常电力模式转换处理。
也就是说，在步骤S19中，存储器区域用户决定单元13将转换到正常电力模式报告给电力管理单元14。
在步骤S20中，已经接收到转换到正常电力模式的报告的电力管理单元14接通高性能CPU核11A的电力，并初始化高性能CPU核11A。
随后，在步骤S21中，电力管理单元14接通DRAM12A的电力并初始化DRAM12A，并且，在步骤S22中，将转换到正常电力模式报告给存储器管理单元16。
在步骤S23，已经接收到转换到正常电力模式的报告的存储器管理单元16恢复DRAM12A的数据。更具体地说，响应于新的分配请求，存储器管理单元16将DRAM12A添加到使用的存储器，如果在上述步骤S16中存在被移动到外部存储设备的数据，那么执行将被移动的数据写入原来的区域的处理。这里，恢复被移动的数据的定时可以是数据被请求的时刻。
在步骤S24中，电力管理单元14关断低能耗CPU核11B的电力。
当在步骤S24中的处理完成时，处理返回到步骤S11。
通过执行上述的存储器控制处理，如参考图4所解释的，可以在正常电力模式与节电模式之间切换的同时执行操作，其中，正常电力模式允许高性能CPU核11A、DRAM12A和MRAM12B被操作，并且节电模式仅允许低功耗CPU核11B和MRAM12B被操作。在节电模式中，不仅CPU核11被停止而且DRAM12A也被停止执行控制，从而使得仅有低功耗的MRAM12B被使用，因此可以降低功耗。
<3.存储器控制设备的第二实施例>
图6是示出根据第二实施例的存储器控制设备1的配置例的框图。
在第二实施例中，相同的附图标记被分配给与上述第一实施例中的部件相同的部件，并且对重复的部分的解释被充分地省略。
当将第二实施例与上述第一实施例进行比较时，不同之处在于，两个CPU核11具有相同的性能。在第二实施例中，如图6所示，具有相同性能的两个CPU核11被称为“第一CPU核11A”和“第二CPU核11B”。
处理管理单元15控制（或管理）被执行的处理是在第一CPU核11A中被执行还是在第二CPU核11B中被执行。在第二实施例中，与第一实施例不同，没有通过诸如处理负荷的条件进行的分配规则。在下面，分配给第一CPU核11A的处理的集合被称为“处理组1”，分配给第二CPU核11B的处理的集合被称为“处理组2”。处理管理单元15将指示当前执行的处理的处理操作信息供应到存储器区域用户决定单元13。
此外，在第二实施例中，新添加了系统负荷监视单元17，该系统负荷监视单元17监视两个CPU核11的负荷状态并将其报告给电力管理单元14。系统负荷监视单元17监视作为每个CPU核11的负荷状态的每个CPU核11的使用率，并且，在两个CPU核11的总使用率小于事先定义的预定值的情况中，将转换到节电模式报告给电力管理单元14。同时，在CPU核11的总使用率小于预定值的情况中，系统负荷监视单元17将转换到正常电力模式报告给电力管理单元14。
基于来自系统负荷监视单元17的报告，电力管理单元14在正常电力模式与节电模式之间切换。在正常电力模式和节电模式被切换的情况中，电力管理单元14将到该操作模式的转换报告给存储器区域用户决定单元13、处理管理单元15和存储器管理单元16。此外，在转换到节电模式的情况中，电力管理单元14基于从存储器区域用户决定单元13供应的CPU关断报告来确定电力被关断的CPU核11，并关断确定的CPU核11的电力。
基于来自处理管理单元15的处理操作信息，存储器区域用户决定单元13决定使用DRAM12A和MRAM12B的区域的处理。随后，在从电力管理单元14供应转换到节电模式的报告的情况中，存储器区域用户决定单元13指定其中MRAM12B的使用量较小的CPU核11，并将结果作为CPU关断报告供应到电力管理单元14。基于CPU关断报告，电力管理单元14将其中MRAM12B的使用量较小的CPU核11确定为其电力要被关断的CPU11，并关断该电力。
图7是示出根据第二实施例的节电模式和正常电力模式之间的差别的示图。
在正常电力模式中，所有的CPU核11和主存储设备12工作。也就是说，第一CPU核11A、第二CPU核11B、DRAM12A和MRAM12B工作。
与此相反，在节电模式中，仅有第一CPU核11A与第二CPU核11B之一和MRAM12B工作。这里，在转换到节电模式的情况中，如上所述，基于MRAM12B的使用量来确定第一CPU核11A的电力被关断还是第二CPU核11B的电力被关断。例如，在DRAM12A和MRAM12B的使用状态是如图7中的正常电力模式中示出的状态的情况中，由于在其工作继续的MRAM12B的存储器区域中第二CPU核11B的使用量较小，因此，第二CPU核11B的电力被关断。图7中的节电模式的状态示出了图7中的正常电力模式被转换到节电模式的状态。
如上所述，在第二实施例中，工作的CPU核11的数量和是否使用高功耗的DRAM12A在节电模式与正常电力模式之间存在不同。
[根据第二实施例的存储器控制处理的处理流程]
参考图8，解释根据第二实施例的存储器控制处理。
在步骤S41中，系统负荷监视单元17确认CPU核11的负荷状态，并且，更具体地说，确认CPU核11的总使用率。其后，在步骤S42中，系统负荷监视单元17决定CPU核11的负荷状态是否是高负荷状态。
当在步骤S42中决定CPU核11的负荷状态不是高负荷状态时，处理前进到步骤S43，并且执行在步骤S43到S48中的节电模式转换处理。
也就是说，在步骤S43中，系统负荷监视单元17将转换到节电模式报告给电力管理单元14，并且电力管理单元14将转换到节电模式报告给存储器区域用户决定单元13。
在步骤S44中，已经接收到转换到节电模式的报告的存储器区域用户决定单元13从两个CPU核11中指定其中MRAM12B的使用量较小的CPU核11，并将结果作为CPU关断报告供应到电力管理单元14。
在步骤S45中，电力管理单元14将转换到节电模式报告给处理管理单元15，并移动在其中MRAM12B的使用量较小的CPU核11中操作的处理（即，组）。处理管理单元15将在其中MRAM12B的使用量较小的CPU核11中操作的处理（即，组）移动到另一个CPU核11。更具体地说，当停止被移动的处理并且下一次执行这些处理时，处理管理单元15执行控制，从而使得这些处理被分配到另一个CPU核11。
在步骤S46中，电力管理单元14关断其中被移动的处理被操作的CPU核11（下面被恰当地称为“源CPU核11”）的电力。在图7中示出的例子中，电力管理单元14关断作为源CPU核11的第二CPU核11B的电力。
在步骤S47中，电力管理单元14将转换到节电模式报告给存储器管理单元16。
在步骤S48中，存储器管理单元16释放DRAM12A。更具体地说，响应于新的分配请求，存储器管理单元16将DRAM12A从使用的存储器区域中排除，并且，在要被使用数据保留在DRAM12A中的情况中，执行将数据移动到诸如HDD的外部存储设备的处理。
在步骤S49中，电力管理单元14关断完成了释放处理的DRAM12A的电力。
当在步骤S49中的处理完成时，处理返回到步骤S41。
同时，当在步骤S42中决定CPU核11的负荷状态是高负荷状态时，处理前进到步骤S50，并且执行在步骤S50到S55中的正常电力模式转换处理。
也就是说，在步骤S50中，系统负荷监视单元17将转换到正常电力模式报告给电力管理单元14。
在步骤S51中，已经接收到转换到正常电力模式的报告的电力管理单元14接通电力被关断的CPU核11的电力以便初始化。
随后，在步骤S52中，电力管理单元14接通DRAM12A的电力并初始化DRAM12A，并且，在步骤S53中，将转换到正常电力模式报告给处理管理单元15和存储器管理单元16。
在步骤S54中，已经接收到转换到正常电力模式的报告的存储器管理单元16恢复DRAM12A的数据。更具体地说，响应于新的分配请求，存储器管理单元16将DRAM12A添加到使用的区域，如果在上述步骤S48中存在被移动到外部存储设备的数据，那么执行将被移动的数据写入原来的区域的处理。
在步骤S55中，已经接收到转换到正常电力模式的报告的处理管理单元15将在上述步骤S45中移动的处理组返回到源CPU核11。
当在步骤S55中的处理完成时，处理返回到步骤S41。
通过执行上述的存储器控制处理，如参考图7所解释的，可以在正常电力模式与节电模式之间切换的同时执行操作，其中，正常电力模式允许所有的CPU核11和主存储设备12被操作，并且节电模式允许MRAM12B和单独一个CPU核11被操作。在节电模式中，不仅CPU核11被停止而且DRAM12A也被停止执行控制，从而使得仅有低功耗的MRAM12B被使用，因此可以降低功耗。
<4.变型例>
图9是示出图1中的存储器控制设备1的变型例的框图。
在图9中，数据预见单元18被新添加到图1中的存储器控制设备1。
在转换到节电模式时，数据预见单元18从被移动到外部存储设备的数据中预测（或预见）立即要被请求的数据，并在低功耗主存储设备12B中执行写处理。通过这种方式，当请求被移动到外部存储设备的数据时，可以降低等待数据被读取的发生时间，并加速处理。为了预见数据，可以使用现有的预见技术。
此外，当在低功耗主存储设备12B中存在可用区域的情况中，在转换到节电模式时，数据预见单元18可以将存储在高功耗主存储设备12中的所有数据都移动到低功耗主存储设备12B。
如上所述，在包括多个CPU核11以及高功耗主存储设备12A和低功耗主存储设备12B的至少两个主存储设备12的信息处理设备中，除了正常电力模式以外，存储器控制设备1还可以设置节电模式。在节电模式中，与使得至少一个CPU核11不工作的不工作模式合作，可以抑制（或停止）高功耗主存储设备12的电力供应，从而可以降低整个信息处理设备的功耗。
此外，根据上述实施例，已经解释了一个例子，其中，在节电模式中，高功耗主存储设备12A（DRAM12A）的电力被关断。但是，在除了关断电力以外高功耗主存储设备12A（即，DRAM12A）还具有与正常模式相比抑制功耗的诸如暂停模式的模式的情况中，可以选择这样的模式（例如，电力抑制模式）。也就是说，除了停止电力供应（即，断电）以外，存储器控制设备1的节电模式还包括与正常模式相比抑制功耗的诸如暂停模式的模式。
此外，在上述实施例中，已经描述了这样的情况，其中，控制CPU核11和主存储设备12的块被分成存储器区域用户决定单元13、电力管理单元14、处理管理单元15和存储器管理单元16。但是，这四个块可以作为一到三个集成处理块、模块或程序来执行。
上面提到的一系列的处理可以通过硬件来执行，或者可以通过软件来执行。在这一系列处理通过软件执行的情况中，配置该软件的程序被安装在计算机中。这里，例如，通过安装并入到专用硬件的计算机和各种程序，可以执行各种功能的通用个人计算机被包括在计算机中。
[计算机的配置例]
图10是示出通过程序执行上述一系列处理的计算机的硬件的配置例的框图。
CPU（中央处理单元）101、ROM（只读存储器）102和RAM（随机存取存储器）103和总线104在计算机中相互连接。
输入/输出接口105进一步与总线104连接。输入单元106、输出单元107、存储单元108、通信单元109和驱动器110与输入/输出接口105连接。
输入单元106包括键盘、鼠标、麦克风等。输出单元107包括显示器、扬声器等。存储单元108包括硬盘、非易失性存储器等。通信单元109包括网络接口等。驱动器110驱动可移动存储介质111，例如，磁盘、光盘、磁光盘或者半导体存储器。
在诸如上面所配置的计算机中，例如，通过CPU101经由输入/输出接口105和总线104在RAM103中加载并执行存储在存储单元108中的程序来执行上面提到的一系列处理。
例如，处理管理单元15可以被形成为执行OS调度管理的一个模块，存储器管理单元16可以被形成为执行OS存储器管理的一个模块，存储器区域用户决定单元13可以被形成为执行上述存储器区域用户决定的OS的一个模块。
在计算机中，通过将可移动存储介质111安装到驱动器110中，可以通过输入/输出接口105将程序安装在存储单元108中。此外，该程序可以通过有线或无线传输介质由通信单元109来接收，并且可以被安装在存储单元108中。另外，该程序可以被事先安装在ROM102和存储单元108中。
在上述实施例中，已经描述了这样的情况，其中，控制CPU核11和主存储设备12的块被分成存储器区域用户决定单元13、电力管理单元14、处理管理单元15和存储器管理单元16。但是，它们中的两个到四个可以被集成为一个处理块、模块或程序，并且作为一个处理块、模块或程序来执行。
此外，在本说明书中，在流程图中描述的步骤可以按照描述的顺序以时间序列自然地执行，或者，当它们未以时间序列被处理时，它们可以被并行地执行或在诸如调用定时的请求定时被执行。
本公开的实施例不限于上述的实施例，并且，在不脱离本发明的要旨的范围的情况下可以进行各种改变。
本领域的技术人员应该理解，可以根据设计要求和其它因素进行各种修改、组合、子组合和替换，只要它们在所附权利要求或其等同物的范围即可。
另外，本技术也可以被配置如下。
（1）一种存储器控制设备，包括：
决定单元，其决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及
电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，该电力管理单元抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
（2）根据（1）所述的存储器控制设备，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到具有高功耗的CPU核以及第二主存储设备的电力。
（3）根据（1）或（2）所述的存储器控制设备，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备不能够被暂停的情况中，电力管理单元停止供应到具有低功耗的CPU核的电力。
（4）根据（1）所述的存储器控制设备，
其中，多个CPU核是具有相同性能的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到第二主存储设备以及第一主存储设备的具有小使用量的CPU核的电力。
（5）根据（1）到（4）中的任意一项所述的存储器控制设备，还包括：
预见单元，在对第二主存储设备供应的电力被停止并且写入到第二主存储设备中的数据被移动的情况中，该预见单元将移动的数据写入到第一主存储设备中。
（6）一种由存储器控制设备执行的存储器控制方法，该存储器控制设备控制作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗，该方法包括：
决定第二主存储设备是否能够被暂停；以及
在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
（7）一种使计算机执行以下处理的程序：
决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及
在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
（8）一种信息处理设备，包括：
多个CPU核；
第一主存储设备和第二主存储设备，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及
控制第一主存储设备和第二主存储设备的存储器控制单元，
其中，存储器控制单元包括：
决定第二主存储设备是否能够被暂停的决定单元，以及
电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，该电力管理单元抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
（9）根据（8）所述的信息处理设备，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到具有高功耗的CPU核以及第二主存储设备的电力。
（10）根据（8）或（9）所述的信息处理设备，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备不能够被暂停的情况中，电力管理单元停止供应到具有低功耗的CPU核的电力。
（11）根据（10）所述的信息处理设备，
其中，多个CPU核是具有相同性能的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到第二主存储设备以及第一主存储设备的具有小使用量的CPU核的电力。
（12）根据（8）到（11）中的任意一项所述的信息处理设备，还包括：
预见单元，在对第二主存储设备供应的电力被停止并且写入到第二主存储设备中的数据被移动的情况中，该预见单元将移动的数据写入到第一主存储设备中。
本公开包含与在2012年4月17日提交在日本专利局中的日本在先专利申请JP2012-093711中公开的主题相关的主题，该专利申请的全部内容以引用的方式并入本文中。

Claims (12)

1.一种存储器控制设备，包括：
决定单元，该决定单元决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及
电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，该电力管理单元抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
2.根据权利要求1所述的存储器控制装置，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到具有高功耗的CPU核以及第二主存储设备的电力。
3.根据权利要求1所述的存储器控制装置，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备不能够被暂停的情况中，电力管理单元停止供应到具有低功耗的CPU核的电力。
4.根据权利要求1所述的存储器控制装置，
其中，多个CPU核是具有相同性能的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到第二主存储设备以及第一主存储设备的具有小使用量的CPU核的电力。
5.根据权利要求1所述的存储器控制装置，还包括：
预见单元，在对第二主存储设备供应的电力被停止并且写入到第二主存储设备中的数据被移动的情况中，该预见单元将移动的数据写入到第一主存储设备中。
6.一种由存储器控制设备执行的存储器控制方法，该存储器控制设备控制作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗，该方法包括：
决定第二主存储设备是否能够被暂停；以及
在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
7.一种使计算机执行以下处理的程序：
决定在作为多个CPU核的存储器装置的第一主存储设备和第二主存储设备当中的第二主存储设备是否能够被暂停，其中第一主存储设备具有低功耗，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及
在决定第二主存储设备能够被暂停的情况中，抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
8.一种信息处理设备，包括：
多个CPU核；
第一主存储设备和第二主存储设备，第二主存储设备具有比第一主存储设备的功耗高的功耗；以及
控制第一主存储设备和第二主存储设备的存储器控制单元，
其中，存储器控制单元包括：
决定第二主存储设备是否能够被暂停的决定单元，以及
电力管理单元，在决定单元决定第二主存储设备能够被暂停的情况中，该电力管理单元抑制供应到多个CPU核中的至少一个以及第二主存储设备的电力。
9.根据权利要求8所述的信息处理设备，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到具有高功耗的CPU核以及第二主存储设备的电力。
10.根据权利要求8所述的信息处理设备，
其中，多个CPU核包括具有高功耗的CPU核以及具有低功耗的CPU核，并且
其中，在决定单元决定第二主存储设备不能够被暂停的情况中，电力管理单元停止供应到具有低功耗的CPU核的电力。
11.根据权利要求8所述的信息处理设备，
其中，多个CPU核是具有相同性能的CPU核，并且
其中，在决定单元决定第二主存储设备能够被暂停的情况中，电力管理单元停止供应到第二主存储设备以及第一主存储设备的具有小使用量较小的CPU核的电力。
12.根据权利要求8所述的信息处理设备，还包括：
预见单元，在对第二主存储设备供应的电力被停止并且写入到第二主存储设备中的数据被移动的情况中，该预见单元将移动的数据写入到第一主存储设备中。
CN2013101212830A 2012-04-17 2013-04-10 存储器控制设备和方法、信息处理设备和程序 Pending CN103376879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012093711A JP2013222321A (ja) 2012-04-17 2012-04-17 メモリ制御装置、メモリ制御方法、情報処理装置、およびプログラム
JP2012-093711 2012-04-17

Publications (1)

Publication Number Publication Date
CN103376879A true CN103376879A (zh) 2013-10-30

Family

ID=49326175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101212830A Pending CN103376879A (zh) 2012-04-17 2013-04-10 存储器控制设备和方法、信息处理设备和程序

Country Status (3)

Country Link
US (1) US9703361B2 (zh)
JP (1) JP2013222321A (zh)
CN (1) CN103376879A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850354A (zh) * 2014-02-18 2015-08-19 株式会社东芝 信息处理系统以及存储器系统
CN104951047A (zh) * 2015-07-12 2015-09-30 佛山博朗德技术有限公司 一种小功耗cpu系统唤醒大功耗cpu系统的设计方法
CN105320543A (zh) * 2015-11-12 2016-02-10 华为技术有限公司 加载软件模块的方法和装置
CN107852425A (zh) * 2015-07-24 2018-03-27 三星电子株式会社 图像显示装置及其操作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943343B2 (en) * 2012-06-20 2015-01-27 Intel Corporation Controlling an asymmetrical processor
JP2017046084A (ja) * 2015-08-25 2017-03-02 コニカミノルタ株式会社 画像処理装置、制御タスクの割り当て方法及び割り当てプログラム
JP6769789B2 (ja) * 2016-09-07 2020-10-14 シャープ株式会社 メモリ制御装置、電子機器、メモリの制御方法、および制御プログラム
US10464500B2 (en) * 2017-05-29 2019-11-05 Aamp Of Florida, Inc. Aftermarket head unit interface and protocol converter cartridge
JP7306109B2 (ja) * 2019-06-26 2023-07-11 京セラドキュメントソリューションズ株式会社 情報処理装置、画像形成装置および省電力制御方法
US11843939B2 (en) * 2020-12-16 2023-12-12 Itron, Inc. Secure messaging for outage events

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894691B2 (en) * 2002-05-01 2005-05-17 Dell Products L.P. Dynamic switching of parallel termination for power management with DDR memory
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US8868836B2 (en) * 2007-12-31 2014-10-21 Intel Corporation Reducing minimum operating voltage through hybrid cache design
US8296773B2 (en) * 2008-06-30 2012-10-23 International Business Machines Corporation Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance
US8713241B2 (en) * 2008-08-27 2014-04-29 Wireless Silicon Group, Llc Method and apparatus for an active low power mode of a portable computing device
US8543857B2 (en) 2009-09-26 2013-09-24 Intel Corporation Method and apparatus for low power operation of multi-core processors
US8484495B2 (en) * 2010-03-25 2013-07-09 International Business Machines Corporation Power management in a multi-processor computer system
US8799553B2 (en) * 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
US8589650B2 (en) * 2010-05-17 2013-11-19 Texas Instruments Incorporated Dynamically configurable memory system
US8645730B2 (en) * 2010-09-21 2014-02-04 International Business Machines Corporation Systems and methods to improve power efficiency in hybrid storage clusters
US20130246825A1 (en) * 2011-03-25 2013-09-19 Research In Motion Limited Method and system for dynamically power scaling a cache memory of a multi-core processing system
CN102566739B (zh) * 2012-01-06 2014-11-26 威盛电子股份有限公司 多核处理器系统及其动态电源管理方法与控制装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850354A (zh) * 2014-02-18 2015-08-19 株式会社东芝 信息处理系统以及存储器系统
CN104951047A (zh) * 2015-07-12 2015-09-30 佛山博朗德技术有限公司 一种小功耗cpu系统唤醒大功耗cpu系统的设计方法
CN107852425A (zh) * 2015-07-24 2018-03-27 三星电子株式会社 图像显示装置及其操作方法
CN107852425B (zh) * 2015-07-24 2021-05-11 三星电子株式会社 图像显示装置及其操作方法
CN105320543A (zh) * 2015-11-12 2016-02-10 华为技术有限公司 加载软件模块的方法和装置
CN105320543B (zh) * 2015-11-12 2019-06-28 华为技术有限公司 加载软件模块的方法和装置

Also Published As

Publication number Publication date
US9703361B2 (en) 2017-07-11
US20130275785A1 (en) 2013-10-17
JP2013222321A (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
CN103376879A (zh) 存储器控制设备和方法、信息处理设备和程序
US7363517B2 (en) Methods and apparatus to manage system power and performance
CN102103516B (zh) 基于虚拟cpu的频率和电压调节
US8433931B2 (en) Integrating energy budgets for power management
US9292064B2 (en) Changing output power to be within a range based on a power use efficiency peak
WO2017014913A1 (en) Systems and methods for scheduling tasks in a heterogeneous processor cluster architecture using cache demand monitoring
US20070011480A1 (en) Processor power management
CN104067243A (zh) 混合直写式/回写式高速缓冲存储策略管理器和相关系统和方法
KR20130002046A (ko) 멀티 코어를 포함하는 저장 장치의 전력 관리 방법
CN101446857B (zh) 一种硬盘节能的方法及装置
CN104239153A (zh) 多核cpu负载均衡的方法和装置
CN105388987A (zh) 动态任务安排方法
CN103299279A (zh) 一种资源调度方法及设备
JP4961931B2 (ja) ジョブ実行のスケジューリングプログラム、ジョブ実行のスケジューリング方法、ジョブ実行のスケジューリング装置
CN101145111A (zh) 能使用专用按钮改变性能模式的计算机系统及其控制方法
CN107423109B (zh) 基于匿名随机变量的虚拟机节能调度方法
JP2008217575A (ja) ストレージ装置及びその構成最適化方法
CN102934086A (zh) 多核处理器系统、电力控制方法及电力控制程序
TW201805809A (zh) 用於異構並行結構的細細微性功率最佳化
US20140157022A1 (en) Electronic device and method for reducing cpu power consumption
US20120233475A1 (en) Cluster system
JP2014078214A (ja) スケジュールシステム、スケジュール方法、スケジュールプログラム、及び、オペレーティングシステム
JP2018509682A (ja) 入出力動作特性に基づくシステムオンチップアイドル電力状態制御のシステムと方法
CN106326001A (zh) 一种信息处理方法及电子设备
US9201707B2 (en) Distributed system, device, method, and program

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030