KR20060122915A - 자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기 - Google Patents

자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기 Download PDF

Info

Publication number
KR20060122915A
KR20060122915A KR1020067016195A KR20067016195A KR20060122915A KR 20060122915 A KR20060122915 A KR 20060122915A KR 1020067016195 A KR1020067016195 A KR 1020067016195A KR 20067016195 A KR20067016195 A KR 20067016195A KR 20060122915 A KR20060122915 A KR 20060122915A
Authority
KR
South Korea
Prior art keywords
terminal
signal
voltage
amplifier
low noise
Prior art date
Application number
KR1020067016195A
Other languages
English (en)
Inventor
앤드류 더블유. 크론
Original Assignee
실리콘 래버래토리즈 , 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 래버래토리즈 , 인코포레이티드 filed Critical 실리콘 래버래토리즈 , 인코포레이티드
Publication of KR20060122915A publication Critical patent/KR20060122915A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/001—Volume compression or expansion in amplifiers without controlling loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

저잡음 증폭기(500)가, 제1 입력 신호를 수신하기 위한 제어 전극, 및 제1 전류 전극을 갖는 제1 트랜스컨덕턴스 디바이스(326); 제1 전원 전압 단자에 연결된 제1 단자 및 상기 제1 트랜스컨덕턴스 디바이스(326)의 상기 제1 전류 전극에 연결되어 제1 출력 전압 신호를 형성하는 제2 단자를 갖는 제1 부하 디바이스(322); 제2 입력 신호를 수신하기 위한 제어 전극, 및 제1 전류 전극을 갖는 제2 트랜스컨덕턴스 디바이스(336); 상기 제1 전원 전압 단자에 연결된 제1 단자 및 상기 제2 트랜스컨덕턴스 디바이스(336)의 상기 제1 전류 전극에 연결되어 상기 제2 출력 전압 신호를 형성하는 제2 단자를 갖는 제2 부하 디바이스(332); 및 상기 제1 트랜스컨덕턴스 디바이스(326)의 상기 제1 전류 전극과 상기 제2 트랜스컨덕턴스 디바이스(336)의 상기 제1 전류 전극 사이에 연결되고, 제어 전압을 수신하기 위한 제어 입력 단자를 갖는 감쇠 디바이스(340)를 포함한다.
저잡음 증폭기, 트랜스컨덕턴스, 감쇠 디바이스

Description

자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기{RADIO FREQUENCY LOW NOISE AMPLIFIER WITH AUTOMATIC GAIN CONTROL}
기술분야
본 발명은 일반적으로 증폭기에 관한 것으로, 보다 상세하게는 무선 주파수 장비 등에서의 사용을 위한 저잡음 증폭기에 관한 것이다.
배경기술
무선 주파수 (RF) 디바이스는, 사용될 매체를 통해 송신되기에 더욱 적절한 보다 높은 주파수 범위로 정보 신호를 이동시킴으로써 한 지점으로부터 다른 지점으로 정보 신호를 송신한다. 이러한 프로세스는 상위변환 (upconversion) 으로서 알려져 있다. 여기에서 사용되는 "무선 주파수 신호" 는, 신호가 전달되는 매체에 관계없이, 유용한 정보를 전달하고, 3 킬로헤르쯔 (kHz) 내지 수천 기가헤르쯔 (GHz) 의 주파수를 갖는 전기적 신호를 의미한다. 따라서, RF 신호는 공중, 자유 공간, 동축 케이블, 광섬유 케이블 등을 통해 송신될 수도 있다. RF 송신기는 선택된 매체를 통한 송신을 위해 기저대역 신호로 알려진 소망하는 신호를 RF 반송파 주파수와 믹싱한다. 그 후, RF 수신기는 이러한 신호를 캐리어 주파수와 믹싱하여 이러한 신호를 그 원래의 주파수로 복구시킨다.
통상적인 RF 수신기에서, RF 신호는 안테나에 의해 수신된 후에, 고정된 이득 증폭기를 이용하여 증폭되고, 수신기 회로에 대해 특성 임피던스를 갖는 송신 라인을 통해 송신된다. 수신된 RF 신호 강도는 수신기와 송신기 사이의 거리에 의존하여 상당히 변하므로, RF 수신기는 통상적으로 자동 이득 제어 (AGC) 용 회로를 포함한다. AGC 는 수신된 신호의 전력 레벨을 최적 레벨에 가깝게 유지시키는 것을 도우므로, 수신기의 동작에 유용하다. 그 후, RF 에서 기저대역으로 변환되기 전에, 송신 라인의 다른 말단의 신호는 그 이득이 AGC 회로에 의해 제어되는 가변 이득 저잡음 증폭기 (LNA) 에서 통상적으로 증폭된다.
AGC 의 알려진 하나의 방법은 가변 저항기 T-네트워크를 이용한다. 이러한 T-네트워크는 그 저항이 함께 변화될 수 있는 저항기를 포함한다. 이러한 T-네트워크는, 신호가 적절히 감쇠하는 동안 송신 라인 종단 임피던스가 소망하는 값에서 유지될 수 있게 하여, 거의 최적의 전력 전송을 이룬다. 그러나, 저항기 T-네트워크는 별개의 컴포넌트로서 존재하여, 시스템 비용이 추가된다. 또한, 저항기 T-네트워크는 통상적인 저비용 CMOS 집적 회로에 구현되는 경우에 그다지 정확하지 않다. 따라서, 집적할 수 있으며, 알려진 별개의 회로에 필적하거나 더욱 양호한 성능을 갖는 새로운 RF 회로를 제공하는 것이 바람직할 것이다.
개략
일 형태에서는, 저잡음 증폭기가 제1 및 제2 트랜스컨덕턴스 디바이스, 제1 및 제2 부하 디바이스, 및 감쇠 디바이스를 포함한다. 상기 제1 트랜스컨덕턴스 디바이스는 제1 입력 신호를 수신하기 위한 제어 전극, 및 제1 전류 전극을 갖는다. 상기 제1 부하 디바이스는 제1 전원 전압 단자에 연결된 제1 단자 및 상기 제1 트랜스컨덕턴스 디바이스의 제1 전류 전극에 연결되어 제1 출력 전압 신호를 형 성하는 제2 단자를 갖는다. 상기 제2 트랜스컨덕턴스 디바이스는 제2 입력 신호를 수신하기 위한 제어 전극, 및 제1 전류 전극을 갖는다. 상기 제2 부하 디바이스는 제1 전원 전압 단자에 연결된 제1 단자 및 상기 제2 트랜스컨덕턴스 디바이스의 제1 전류 전극에 연결되어 제2 출력 전압 신호를 형성하는 제2 단자를 갖는다. 상기 감쇠 디바이스는 상기 제1 트랜스컨덕턴스 디바이스의 제1 전류 전극과 상기 제2 트랜스컨덕턴스 디바이스의 제1 전류 전극 사이에 연결되고, 제어 전압을 수신하기 위한 제어 입력 단자를 갖는다.
저잡음 증폭기의 하나의 특정 실시예에서는, 상기 감쇠 디바이스가 유리하게는 복수의 지수적으로 가중된(exponentially-weighted) 감쇠 디바이스들을 포함한다. 이 지수적으로 가중된 감쇠 디바이스들은, 상기 복수의 지수적으로 가중된 감쇠 디바이스들 중의 대응하는 것들에 연결되어, 함께 제어 신호를 이루는, 복수의 제어 신호들에 의해 제어될 수 있다.
또 하나의 특정 실시예에서는, 저잡음 증폭기가 제1 내지 제4 인덕터, 제1 내지 제4 트랜지스터, 및 감쇠 디바이스를 포함한다. 상기 제1 인덕터는 제1 전원 전압 단자에 연결된 제1 단자, 및 제1 출력 전압 신호를 형성하는 제2 단자를 포함한다. 상기 제1 트랜지스터는 상기 제1 인덕터의 제2 단자에 연결된 제1 전류 전극, 상기 제1 전원 전압 단자에 연결된 제어 전극, 및 제2 전류 전극을 갖는다. 상기 제2 트랜지스터는 상기 제1 트랜지스터의 제2 전류 전극에 연결된 제1 전류 전극, 제1 입력 신호를 수신하기 위한 제어 전극, 및 제2 전류 전극을 갖는다. 상기 제2 인덕터는 상기 제2 트랜지스터의 제2 전류 전극에 연결된 제1 단자, 및 제2 전원 전압 단자에 연결된 제2 단자를 갖는다. 상기 제3 인덕터는 상기 제1 전원 전압 단자에 연결된 제1 단자, 제2 출력 전압 신호를 형성하는 제2 단자를 갖는다. 상기 제3 트랜지스터는 상기 제3 인덕터의 제2 단자에 연결된 제1 전류 전극, 상기 제1 전원 전압 단자에 연결된 제어 전극, 및 제2 전류 전극을 갖는다. 상기 제4 트랜지스터는 상기 제3 트랜지스터의 제2 전류 전극에 연결된 제1 전류 전극, 제2 입력 신호를 수신하기 위한 제어 전극, 및 제2 전류 전극을 갖는다. 상기 제4 인덕터는 상기 제4 트랜지스터의 제2 전류 전극에 연결된 제1 단자, 및 상기 제2 전원 전압 단자에 연결된 제2 단자를 갖는다. 상기 감쇠 디바이스는 상기 제1 트랜지스터의 제1 전류 전극과 상기 제3 트랜지스터의 제1 전류 전극 사이에 연결되고, 제어 전압을 수신하기 위한 제어 입력 단자를 갖는다.
다른 형태에서는, 저잡음 증폭기가 증폭기 및 바이어스 회로를 포함한다. 상기 증폭기는 제1 입력 신호를 수신하기 위한 제1 입력 단자, 제1 출력 신호를 제공하기 위한 제1 출력 단자, 및 제어 전압을 수신하기 위한 피드백 입력 단자를 갖고, 상기 제어 전압은 상기 증폭기의 이득을 결정한다. 상기 바이어스 회로는 제어 신호를 수신하기 위한 입력 단자, 및 상기 증폭기의 제1 입력 단자에 연결되어 거기에 바이어스 전압을 제공하기 위한 출력 단자를 갖는다. 상기 바이어스 회로는 상기 제어 신호에 응답하여 제1 및 제2 모드들 중 하나에서 동작한다. 상기 제1 모드에서 상기 바이어스 회로는 실질적으로 일정한 트랜스컨덕턴스 모드에서 동작하도록 상기 증폭기를 바이어스시키고, 상기 제2 모드에서 상기 바이어스 회로는 실질적으로 일정한 포화 전압 모드에서 동작하도록 상기 증폭기를 바이어스시킨다.
또 다른 형태에서는, 본 발명은 자동 이득 제어를 갖는 저잡음 증폭기를 동작시키는 방법을 제공한다. 상기 저잡음 증폭기의 출력 신호의 전력 레벨이 결정된다. 상기 전력 레벨에 응답하여 제어 전압이 제공된다. 상기 저잡음 증폭기는 상기 제어 전압이 소정의 전압보다 낮은 것에 응답하여 일정한 트랜스컨덕턴스 모드에서 동작하도록 바이어스된다. 상기 저잡음 증폭기는 상기 제어 전압이 상기 소정의 전압보다 높은 것에 응답하여 일정한 포화 전압 모드에서 동작하도록 바이어스된다.
또 다른 형태에서는, 집적 회로 수신기가 제1 및 제2 레이아웃 블록들을 포함한다. 상기 제1 레이아웃 블록은 입력 신호를 수신하기 위한 입력 단자 및 상기 입력 신호에 실질적으로 비례하는 제1 증폭 전압을 제공하기 위한 제1 출력 단자를 갖는 저잡음 증폭기, 및 상기 저잡음 증폭기의 제1 출력 단자에 연결된 입력 단자 및 제1 전류 신호를 제공하기 위한 출력 단자를 갖는 제1 트랜스컨덕턴스 디바이스를 포함한다. 상기 제2 레이아웃 블록은 상기 제1 트랜스컨덕턴스 디바이스의 출력 단자에 연결된 입력 단자, 및 상기 입력 신호와는 다른 주파수에서 상당한 신호 에너지를 갖는 제1 튜닝된 신호를 제공하기 위한 출력 단자를 갖고, 상기 제1 컨덕턴스 디바이스와 상기 제2 레이아웃 블록은 함께 상기 집적 회로 수신기의 믹서(mixer)로서 기능한다.
도면의 간단한 설명
이하, 첨부된 도면을 참조하여 본 발명을 설명하며, 동일한 도면부호는 동일 한 부재를 나타낸다.
도 1 은 부분 블록도 및 부분 개략도에서 종래 기술에 알려진 무선 수신기를 도시한다.
도 2 는 부분 블록도 및 부분 개략도에서 본 발명에 따른 무선 수신기의 일부를 도시한다.
도 3 은 부분 블록도 및 부분 개략도에서 도 2 의 저잡음 증폭기를 도시한다.
도 4 는 개략도에서 도 3 의 감쇠 디바이스의 구현을 도시한다.
도 5 는 부분 블록도 및 부분 개략도에서 도 4 의 감쇠 디바이스와 함께 사용하기 위한 전압 변환 회로를 도시한다.
도 6 은 도 5 의 전압 변환 회로의 출력 전압의 그래프를 도시한다.
도 7 은 개략도에서 도 3 의 바이어스 전류원의 구현을 도시한다.
도 8 은 도 7 의 바이어스 전류원의 구현과 연관된 다양한 파라미터의 그래프를 도시한다.
도 9 는 도 3 의 저잡음 증폭기를 이용한 집적 회로 무선 주파수 수신기 일부의 평면도를 도시한다.
발명의 상세한 설명
이하의 상세한 설명은 그 속성상 예시적인 것에 불과하고, 본 발명 또는 본 출원과 본 발명의 사용을 제한하고자 의도한 것은 아니다. 더욱이, 앞에서의 기술 분야, 배경, 요약 또는 이하의 상세한 설명에서 제시되는 어떤 명시된 또는 내포된 이론에 의해서 그 경계를 획정코자 하는 의도도 없다.
도 1은 종래 기술에서 알려진 무선 수신기(100)를 부분 블록도 및 부분 개략도 형태로 도시한 도면이다. 수신기(100)는, 안테나(102), "LNA"(104)라고 표시된 저잡음 증폭기, RF 대 IF(RF to IF) 믹서(106), 대역 통과 필터(112), IF 대 기저 대역 믹서(114), "PGA"(120)라고 표시된 프로그램가능 이득 증폭기, 및 저역 통과 필터(122)를 일반적으로 포함하는 슈퍼헤테로다인 수신기이다. 증폭기(104)는 안테나(102)에 접속된 입력 단자, 및 출력 단자를 갖고, 안테나(102) 상에서 수신된 광대역 신호를 증폭하여 자신의 출력 단자에게 증폭된 신호를 공급한다. 믹서(106)는 이하와 같이 증폭된 신호를 IF에게 믹싱한다. 믹서(106)는 승산기(108) 및 가변(tunable) 발진기(110)를 포함한다. 승산기(108)는 증폭기(104)의 출력 단자에 접속된 제1 입력 단자, 제2 입력 단자 및 출력 단자를 포함한다. 가변 발진기(110)는 튜닝 입력 단자 및 자신의 접지 단자에서 수신된 접지 전압에 레퍼런싱된 RF 로컬 발진기(LO) 신호를 공급하는 출력 단자를 갖는다. RF LO 신호는 바라는 채널이 RF로부터 선택된 IF로 믹싱되도록 하는 주파수를 갖도록 튜닝 입력에 의해 선택되는데, 이 주파수는 대역 통과 필터(112)의 중심 주파수이기도 하다. 대역 통과 필터(112)는 승산기(108)의 출력 단자에 접속된 입력 단자와, 출력 신호에게 선택된 IF 주위에 중심 둔 통과 대역에서 상당한 신호 에너지를 제공하고 이 통과 대역 바깥의 저지 대역에서 신호 에너지의 상당한 감쇠를 제공하는 출력 단자를 갖는다.
대역 통과 필터(112)의 출력에서의 이 신호는 이후 믹서(114) 내의 기저 대 역에 믹싱된다. 믹서(114)는 승산기(116) 및 발진기(118)를 포함한다. 승산기(116)는 대역 통과 필터(112)의 출력 단자에 접속된 제1 입력 단자, 제2 입력 단자, 및 출력 단자를 갖는다. 발진기(118)는 자신의 출력 단자와 접지 단자에서 수신되는 접지 간에 IF LO 신호를 제공한다. IF LO 신호는 선택된 IF 신호를 기저 대역에 믹싱시키도록 선택된 출력 주파수를 갖도록 선택되며, 승산기(116)는 그에 따라 기저 대역에서 자신의 출력 신호를 제공한다. 증폭기(120)는 이 신호를 소정 레벨로 증폭하도록 제공되며, 승산기(116)의 출력 단자에 접속된 입력 단자, 및 출력 단자를 갖는다. 필터(122)는, 증폭기(120)의 출력 단자에 접속된 입력 단자, 및 "기저대역 출력"으로 표시된 수신기(100)의 출력 신호를 제공하는 출력 단자를 갖는다.
도 2는 본 발명에 따라서 무선 수신기(200)의 일부분을 부분 블록도와 부분 개략도 형태로 도시한 것이다. 무선 수신기(200)는, 안테나(102), 제1 LNA(202), 송신선(204), 및 무선 수신부를 포함하는 통합 회로(210)를 일반적으로 포함한다. LNA(202)는 안테나(102)에 물리적으로 인접 위치하고, 안테나(202)에 접속된 입력 단자, 및 안테나(102)에 최근접한 송신선(204)의 제1 단에 접속된 출력 단자를 갖는다. 통합 회로(210)는 안테나(102)의 반대쪽에 있는 송신선(204)의 제2 단에 접속되고, LNA(212), 승산기(214), 및 전력 측정 블록(216)을 포함한다. LNA(212)는 송신선(204)의 제2 단에 접속된 입력 단자, "VCNTL"로 표시된 제어 전압을 수신하는 이득 제어 입력 단자, 및 출력 단자를 갖는다. 승산기(214)는 LNA(212)의 출력 단 자에 접속된 제1 입력 단자, RF LO 신호를 수신하는 제2 입력 단자(도시안됨), 및 출력 단자를 갖는다. 전력 측정 블록(216)은 승산기(214)의 출력 단자에 접속된 입력 단자, 및 제어 전압 VCNTL을 제공하는 LNA(212)의 이득 제어 입력 단자에 접속된 입력 단자를 갖는다.
동작시에, 안테나(212)에 의해 수신된 RF 신호는 두 단계에 걸쳐 증폭되는데, 제1 단계는 고정 이득 LNA(202)에 의한 것이고, 제2 단계는 가변 이득 LNA(212)에 의한 것이다. 두 개의 증폭기는 50Ω 특성 임피던스를 갖는 송신선에 의해 분리된다. 신호 강도가 수신기가 송신기에 얼마나 가까운 지에 좌우되어 넓은 범위에 걸쳐서 가변할 수 있으므로, 온 칩 LNA는 이득 또는 감쇠 중 어느 하나를 제공해야만 한다. 도시된 무선 수신기에서, LNA(212)는 +15㏈ 내지 -25㏈의 범위의 가변 이득을 갖지만, 이 이득 범위가 그외의 실시예에서는 달라질 수 있다는 것을 알아야 한다. 적절한 이득 양을 제공하기 위해서, LNA(212)는 승산기(214) 및 전력 측정 블록(216)에 의해 형성된 자동 이득 제어(AGC) 루프의 일부분이 된다. 그외의 실시예에서, 전력 측정 블록(216)은 LNA(212)의 출력에서의 전력을 측정할 수 있다. 그러나, 수신기의 슈퍼헤테로다인 설계에 힘입어, 전력 측정 블록(216)은 양호하게는 고정 IF에 믹싱되었던 승산기(214)의 출력에서 전력을 측정하기 때문에 전력 측정 블록(216)의 설계를 단순화한다. AGC 루프는 제어 전압(VCNTL)을 피드백 신호로서 LNA(212)에 제공함으로써 승산기(214)의 출력에서의 전력을 일정하게 유지하도록 기능한다. 이하의 도 3 내지 도 9를 참조하여 더 자세 히 설명하는 대로, LNA(212)는 공지된 LNA와 비교하여 몇몇 상당한 이점을 갖는다.
도 3은 도 2의 저잡음 증폭기(212)를 부분 블록도 및 부분 개략도로 도시한 도면이다. LNA(212)는 입력부(300), 바이어스 회로(310), 증폭기(320), 감쇠(attenuation) 장치(340), 제1 출력 트랜스컨덕턴스(transconductance)부(350), 및 제2 출력 트랜스컨덕턴스부(360)를 일반적으로 포함한다. 입력부(300)는 밸룬 트랜스포머(balun transformer)(302), 인덕터(304), 및 커패시터들(306 및 308)를 일반적으로 포함한다. 밸룬 트랜스포머(302)는 송신선(204)의 제2 단에 접속된 제1 입력 단자, 접지 전원 전압단자에 접속된 제2 입력 단자(전형적으로는 0 V), 및 제1 및 제2 출력 단자를 갖는다. 인덕터(304)는 밸룬 트랜스포머(balun transformer)(302)의 제1 및 제2 출력 단자 간에 각각 접속된 제1 및 제2 단자를 갖는다. 커패시터(306)는 밸룬 트랜스포머(302)의 제1 출력 단자에 접속된 제1 단자, 및 제1 입력 신호를 제공하는 제2 단자를 갖는다. 커패시터(308)는 밸룬 트랜스포머(302)의 제2 출력 단자에 접속된 제1 단자, 및 제2 입력 신호를 제공하는 제2 단자를 갖는다. 제1 및 제2 입력 신호는 송신선(204)의 제2 단에서의 신호에 대응하는, 증폭기(320)에 대한 차동 신호 쌍을 형성한다.
바이어스 회로(310)는, 저항(312 및 314), 전류원(316), 및 N 채널 MOS 트랜지스터(318)를 포함한다. 저항(312)은 커패시터(306)의 제2 단자에 접속된 제1 단자와, 제2 단자를 갖는다. 저항(314)은 커패시터(308)의 제2 단자에 접속된 제1 단자와, 저항(312)의 제2 단자에 접속된 제2 단자를 갖는다. 전류원(316)은 MOS 집적 회로에서 통상적으로 "VDD"라고 표시된 양의 전원 전압 단자에 접속된 제1 단자, 및 제2 단자를 갖는다. VDD 가 여기서 총칭적으로 표시되기는 하였지만, 바이어싱 회로에 대해서는 5.0 V로 하고 LNA(212)에 대해서는 2.5V로 하는 등, 다른 회로들에 대해서 다른 값들을 가질 수 있다고 가정된다. 트랜지스터(318)는 전류원(316)의 제2 단자 및 저항(312 및 314)의 제2 단자들에 접속된 드레인, 자신의 드레인에 접속된 게이트, 및 접지에 접속된 소스를 갖는다.
증폭기(320)는 인덕터(322), N-채널 MOS 트랜지스터(324, 326), 인덕터(328), 인덕터(332), N-채널 MOS 트랜지스터(334, 336), 및 인덕터(338)를 포함한다. 인덕터(322)는 VDD에 접속된 제1 단자, 및 제2 단자를 구비한다. 트랜지스터(324)는 인덕터(322)의 제2 단자에 접속된 드레인, VDD에 접속된 게이트, 및 소스를 구비한다. 트랜지스터(326)는 트랜지스터(324)의 소스에 접속된 드레인, 제1 입력 신호를 수신하기 위해 커패시터(306)의 제2 단자에 접속된 게이트, 및 소스를 구비한다. 인덕터(328)는 트랜지스터(326)의 소스에 접속된 제1 단자, 및 접지에 접속된 제2 단자를 구비한다. 인덕터(332)는 VDD에 접속된 제1 단자, 및 제2 단자를 구비한다. 트랜지스터(334)는 인덕터(332)의 제2 단자에 접속된 드레인, VDD에 접속된 게이트, 및 소스를 구비한다. 트랜지스터(336)는 트랜지스터(334)의 소스에 접속된 드레인, 제2 입력 신호를 수신하기 위해 커패시터(308)의 제2 단자에 접속된 게이트, 및 소스를 구비한다. 인덕터(338)는 트랜지스터(336)의 소스에 접속 된 제1 단자, 및 접지에 접속된 제2 단자를 구비한다.
감쇠 디바이스(340)는 인덕터(322)의 제2 단자에 접속된 제1 소스/드레인 단자, 제어 전압 VCNTL을 수신하기 위한 게이트, 및 인덕터(332)의 제2 단자에 접속된 제2 소스/드레인 단자를 구비하는 N-채널 MOS 트랜지스터로서 도시된다. 도 4에 관하여 아래에서 더 설명되는 바와 같이, 트랜지스터(340)는 보다 나은 로그-선형성(better log-linearity)을 위해 대응 제어 신호에 의해 전환되는 병렬로 접속된 일련의 지수적으로 가중된 트랜지스터로서 유익하게 구현될 수도 있다. 여기서 사용되는 로그-선형성은 제어 전압 VCNTL에서 선형 변화(linear change)에 대한 이득에 있어서의 로그 변화를 의미한다.
제1 출력 트랜스컨덕턴스 부(350)는 N-채널 트랜지스터(352), 커패시터(354), 및 레지스터(356)를 포함한다. 트랜지스터(352)는 "IMIXN"으로 불리는 제1 출력 전류를 제공하기 위한 드레인, 게이트, 및 접지에 접속된 소스를 구비한다. 커패시터(354)는 인덕터(322)의 제2 단자에 접속된 제1 단자, 및 트랜지스터(352)의 게이트에 접속된 제2 단자를 구비한다. 저항기(356)는 "VB"로 불리는 매개 바이어스 전압(intermediate bias voltage)을 수신하기 위한 제1 단자, 및 트랜지스터(352)의 게이트에 접속된 제2 단자를 구비한다. 제2 출력 트랜스컨덕턴스 단(360)은 N-채널 트랜지스터(362), 커패시터(364), 및 저항기(366)를 포함한다. 트랜지스터(362)는 "IMIXP"로 불리는 제1 출력 전류를 제공하기 위한 드레인, 게이 트, 및 접지에 접속된 소스를 구비한다. 커패시터(364)는 인덕터(332)의 제2 단자에 접속된 제1 단자, 및 트랜지스터(362)의 게이트에 접속된 제2 단자를 구비한다. 레지스터(366)는 VB를 수신하기 위한 제1 단자, 및 트랜지스터(362)의 게이트에 접속된 제2 단자를 구비한다.
도 3에 도시된 바와 같이, 입력부는 집적 회로(210)의 외부에 있지만 그 외의 구성 요소들은 칩 상에 구현된다. LNA(212)는 50Ω 전송선을 종결시켜야 하기 때문에, 증폭기(320)는 소스 축퇴 인덕터(source degeneration inductors)를 구비하는 MOS 트랜지스터를 사용한다. 50Ω 전송선은 차동 신호로의 변환을 위해 밸룬 트랜스포머(320)의 일단에 입력된다. 인덕터(304) 및 커패시터(306, 308)는 밸룬 트랜스포머(302)의 200Ω 특성 출력 임피던스를, 디바이스를 조사하는 임피던스로 변환하는 임피던스 변환 네트워크를 형성한다. 트랜지스터(326, 336)는 한 쌍의 이득 디바이스를 형성하고, 인덕터(328, 338)는 매칭 네트워크로부터 트랜지스터(326, 336)의 게이트를 조사하는 부분 리얼 임피던스(partially real impedance)를 형성한다.
트랜지스터 쌍(326, 336)은 전류원(316) 및 다이오드-접속 트랜지스터(318)를 사용하여 바이어스된다. 트랜지스터(318)의 드레인에서의 미러 전압은 트랜지스터(326, 336)를 통해 정(DC) 전류를 설정하기 위해 큰 값 레지스터(large-valued resistors; 312, 314)를 통해 접속된다. 캐스코드 트랜지스터(324, 334)의 드레인에서 증폭기(320)의 출력은 부하 임피던스에 의해 전압으로 변환되는 전류들이다. 이 전압들은, 명목상 용량성 입력을 갖는, 승산기(314)의 프론트 엔드를 형성하는 출력 트랜스컨덕턴스 부(350, 360)에 입력된다. 추가 이득을 제공하기 위해, 인덕터(322, 332)는 이 캐패시턴스(RF 신호의 반송파 주파수 근처)로 공명하도록 사이즈가 정해진다.
증폭기의 대안적인 구성에서, 2 소스 축퇴 인덕터들은 트랜지스터(326, 336)의 소스에 각각 접속된 제1 단자들, 및 서로 접속되고 테일(tail) 전류원을 통해 접지에 접속되는 제2 단자들을 구비할 수 있다. 이러한 대안적인 실시예에서, 트랜지스터(318)의 드레인은 테일 전류원으로서 기능하는 적절한 크기의 MOS 트랜지스터의 게이트에 접속될 수 있다. 그러나, 증폭기(320)는 이러한 대안적인 증폭기보다 약간 더 선형이고 헤드룸(headroom)을 더 가지며, 이러한 장점들은 임의의 응용들에 있어서 중요하다.
증폭기(320)로부터의 출력들은 커패시터(354, 364)를 사용하여, 트랜스컨덕턴스(gm) 디바이스인, 트랜지스터(352, 362)에 AC-결합된다. 트랜지스터(352, 362)가 MOS 디바이스라면, 트랜지스터(352, 362)는 트랜지스터(324, 334)의 드레인에 의해 보어진 용량성 부하의 대부분을 제공하는 상당한 게이트-대-소스 캐패시턴스(Cgs)를 갖는다. 트랜지스터(324) 혹은 트랜지스터(334) 중 하나의 드레인으로부터 보여지는 총 용량성 부하가 CTOT와 동일하다면, 그 때 인덕터(322, 332)의 인덕턴스 LL는 다음 수학식을 만족하도록 선택될 것이다.
Figure 112006057451035-PCT00001
여기서, f0는 원하는 동작 주파수 대역의 중심 주파수, 즉, 반송파 주파수이다. 이상적인 인덕터 및 커패시터는 무한한 양의 임피던스를 제공하고 따라서 f0에서 무한한 전압 이득을 제공하겠지만, LL 및 Cgs에서의 직렬 저항은 최대 임피던스를 대략 수백 Ω으로 줄인다.
감쇠 엘리먼트(340)는 증폭기(320)의 두 개의 레그(legs) 사이에 저항성 차분 부하를 함으로써 AGC 루프에서 사용하기 위한 가변 감쇠를 제공한다. 감쇠 엘리먼트(340)는 부하에서의 임피던스를 수백 Ω에서 수 Ω으로 더 줄일 수 있어, 전체 이득을 약 40dB까지 줄인다. 최고 이득(full gain)을 위해, 제어 전압 VCNTL은 0 볼트로 설정된다. 최고 감쇠(full attenuation)을 위해, 제어 전압 VCNTL은 가능한 최대 값이 된다.
도 4는 이득과 제어 전압 VCNTL 간의 로그-선형 특성을 제공하는 도 3의 감쇠 디바이스(340)의 구현을 개략적 형태로 도시한다. 감쇠 디바이스(340)는 대표적인 트랜지스터(402, 404 및 406)를 포함하는 병렬 접속된 지수적인 사이즈(exponentially-sized)의 N-채널 MOS 트랜지스터 셋트를 포함한다. 트랜지스터(402)는 감쇠 디바이스(340)의 제1 전류 전극을 제공하는 제1 소스/드레인 단자, "VAGC[0]"으로 라벨된 제어 신호를 수신하는 게이트, 및 감쇠 디바이스(340)의 제2 전류 전극을 제공하는 제2 소스/드레인 단자를 갖는다. 트랜지스터(404)는 트랜지스터(402)의 제1 소스/드레인 단자에 접속된 제1 소스/드레인 단자, "VAGC[1]"로 라벨된 제어 신호를 수신하기 위한 게이트, 및 트랜지스터(402)의 제2 소스/드레인 단자에 접속된 제2 소스/드레인 단자를 갖는다. 트랜지스터(406)는 트랜지스터(402)의 제1 소스/드레인 단자에 접속된 제1 소스/드레인 단자, VAGC[N]으로 라벨된 제어 신호를 수신하기 위한 게이트, 및 트랜지스터(402)의 제2 소스/드레인 단자에 접속된 제2 소스/드레인 단자를 갖는다. 감쇠 디바이스(304)에는 2에서 N개 사이의 추가의 트랜지스터가 있지만 도 4에서는 생략한다. 각 트랜지스터 k는 트랜지스터(402)의 W/L의 2k배인 폭 대 길이 비(W/L)를 갖는다. 따라서, 트랜지스터(402)가 MA로 정해진 W/L을 가지면, 트랜지스터(404)는 MA의 2배인 2l을 갖고, 트랜지스터(406)는 MA의 2N배와 동일한 면적을 갖는다. 전체 면적은 MA의 2N+1배와 동일하다.
도 5는 도 4의 감쇠 디바이스(340)에 사용하기 위한 전압 변환 회로(500)를 부분 블록도 및 부분 개략도 형태로 도시한다. 전압 변환 회로(500)는, 전압 VAGC[0], VAGC[1] 및 VAGC[N]을 각각 제공하는 대표적인 변환 회로(510, 520 및 530)를 포함하는 감쇠 디바이스(340)의 N개의 트랜지스터들 각각에 대응하는 N개의 변환 회로 및 입력단(501)을 갖는다. 입력단(501)은 연산 증폭기(502), 저항(504 및 506) 및 전압원(508)을 포함한다. 연산 증폭기(502)는 저항(504)을 통해 제어 전압 VCNTL을 수신하기 위한 음극 입력 단자, 양극 입력 단자, 및 저항(506)을 통해 음극 입력 단자에 접속된 출력 단자를 갖는다. 전압원(508)은 연산 증폭기(512)의 양극 입력 단자에 접속된 양극 단자, 및 접지에 접속된 음극 단자를 갖고, 그 양극 단자와 음극 단자 사이에 "VDC"라고 라벨된 기준 전압을 제공한다. 각각의 변환 회로가 마찬가지로 구성된다. 변환 회로(51)는 연산 증폭기(512), 저항(514 및 516), 및 전압원(518)을 포함한다. 연산 증폭기(512)는 저항(514)을 통해 연산 증폭기(502)의 출력 단자에 접속된 음극 입력 단자, 양극 입력 단자, 및 저항(516)을 통해 음극 입력 단자에 접속되며, 제어 신호 VAGC[0]을 제공하는 출력 단자를 포함한다. 전압원(518)은 연산 증폭기(512)의 양극 입력 단자에 접속된 양극 단자, 접지에 접속된 음극 단자를 가지며, 그 양극 단자와 음극 단자 사이에 "VDC[0]"으로 라벨된 기준 전압을 제공한다. 변환 회로(520)는 연산 증폭기(522), 저항(524 및 526) 및 전압원(528)을 포함한다. 연산 증폭기(522)는 저항(524)을 통해 연산 증폭기(502)의 출력 단자에 접속된 음극 입력 단자, 양극 입력 단자 및 저항(526)을 통해 음극 입력 단자에 접속되며, 제어 신호 VAGC[1]을 제공하는 출력 단자를 갖는다. 전압원(528)은 연산 증폭기(522)의 양극 입력 단자에 접속된 양극 단자와, 접지에 접속된 음극 단자를 가지며, 그 양극 단자와 음극 단자 사이에 "VDC[1]"로 라 벨된 기준 전압을 제공한다. 변환 회로(530)는 연산 증폭기(532), 저항(534 및 536), 및 전압원(538)을 포함한다. 연산 증폭기(532)는 저항(534)을 통해 연산 증폭기(502)의 출력 단자에 접속된 음극 입력 단자와, 양극 입력 단자, 및 저항(536)을 통해 음극 입력 단자에 접속되며, 제어 신호 VAGC[1]을 제공하는 출력 단자를 갖는다. 전압원(538)은 연산 증폭기(532)의 양극 입력 단자에 접속된 양극 단자와, 접지에 접속된 음극 단자를 가지며, 그 양극 단자와 음극 단자 사이에 "VDC[N]"으로 라벨된 기준 전압을 제공한다.
희망하는 로그-선형 효과를 생성하기 위해, 각각의 VAGC[k]는 이득상승된 DC 시프트 버전의 제어 전압 VCNTL인 제어 신호이다. 각각의 제어 신호 VAGC[k]는 (VDC[k]에 의해 정해진) 차분만큼 DC 시프트되어, 각 트랜지스터가 서로 다른 제어 전압 VCNTL의 값에서 활성화 상태로 된다. 따라서, 제어 전압 VCNTL은 제어 신호 VAGC[k]의 셋트(k=0 내지 N)에 대응하거나 이를 포함하는 것으로서 생각할 수 있다.
도 6은 도 5의 전압 변환 회로(500)의 출력 전압들의 그래프(600)를 도시한다. 도 6에서는, 수직축이 제어 신호 VAGC[k]의 전압(k=0 내지 N)을 표시하고, 수평축은 제어 전압 VCNTL을 볼트 단위로 나타낸다. 이에 따라서, 도 6에서는, 여러 개의 곡선이 서로 다른 VCNTL의 값에서 서로 중첩되다. 제어 전압 VCNTL이 증가함에 따라, 저전압에서 고전압으로 연속적인 제어 신호 VAGC[k]의 천이가 스무드(smooth) 하게 일어난다. 도 6에는, 대표적인 제어 신호 VAGC[0], VAGC[1], VAGC[2], VAGC[N]이 도시된다. 연속하는 신호의 천이는, 대략 이전 제어 신호 VAGC가 그 천이를 완료한 제어 전압 VCNTL의 전압에서 시작한다. 그러나, 적당한 VDC[k] 값들의 선택을 통해, 감쇠 특성이 VCNTL에 대하여 더욱 로그-선형이 되도록 천이 기간들이 약간 중첩되게 만들어진다.
도 3으로 되돌아 가면, 트랜지스터(326 및 336)를 통하는 DC 바이어스 전류는, 다이오드 접속된 트랜지스터(318)를 통해 바이어스 전류 IB를 제공하는 전류원(316)에 의해 설정된다. 입력 임피던스 및 잡음지수(noise figure)의 변화를 최소화하고, 제조 공정 및 온도 변동을 향상(gain-over)시키기 위해, 일정한 트랜스컨덕턴스 바이어싱 체계가 바람직하다. 이러한 특징은 AGC 루프가 풀 이득을 요구할 때 가장 중요하게 된다. 일정한 트랜스컨덕턴스 바이어싱 체계는 바이어스 전류 IB를 제공하여, 예상되는 공정 및 온도 변동에 걸쳐 트랜지스터(326 및 336)의 트랜스컨덕턴스를 실질적으로 일정하게 유지한다.
그러나, 입력 신호 강도가 증가할 때 AGC 루프의 동작에 의해 이득이 감소되기 시작하면, 이득 및 잡음지수의 일관성은 덜 중요하게 된다. 더 작은 이득 조건 하에서, 이득 일관성은 변화가 없고 (전술한 바와 같이, 대략 로그-선형으로), 폐쇄 루프 AGC가 일정한 전력으로 믹서 출력을 유지할 수 있기만 하면 된다. 신호가 매우 크게 성장하고, 이득이 더욱 감소함에 따라, LNA의 선형성은 주된 관심사가 된다. 선형성을 최대화하기 위해, 트랜지스터(326 및 336)의 포화 전압(VDSAT)은 최대화되어야 한다. 안타깝게도, 일정한 트랜스컨덕턴스 바이어싱은 VDSAT를 최대화하지 않고, 반대로 VDSAT은 통상 저온에서의 빠른 처리 코너와 고온에서의 느린 처리 코너 사이에서 2-3회로 변할 수 있다.
일정한 트랜스컨덕턴스 바이어싱의 원하는 특성을 높은 이득으로 유지하면서 동작의 낮은 이들 이득 영역들의 선형성을 개선하기 위해, 인버터는 일정한 VDSAT 모드로서 알려진 추가의 새로운 바이어싱 모드를 갖는다. 일정한 VDSAT 모드에서는, 바이어스 전류원(316)이 바이어스 전류 IB를 제공하여, 예상되는 공정 및 온도 변동에 걸쳐 트랜지스터(326 및 336)의 포화 전압을 실질적으로 일정하게 유지한다. 이 모드는 도 3의 바이어스 전류원(316)의 구현을 개략적 형태로 도시하는 도 7을 참조하여 설명한다. 바이어스 전류원(316)은 통상 전류 미러(700), 제1 전류원(710), 제2 전류원(720), N채널 트랜지스터(730)를 포함한다. 전류 미러(700)는 P채널 MOS 트랜지스터(702 및 704)를 포함한다. 트랜지스터(702)는 VDD에 접속된 소스, 게이트 및 그 게이트에 접속되며 전류 미러의 입력으로서 역할을 하는 드레인을 갖는다. 트랜지스터(704)는 VDD에 접속된 소스, 트랜지스터(702)의 드레인에 접속된 게이트 및 전류 미러(700) 및 전류원(316)의 출력 단자를 제공하며, 그로부터 전류 IB를 제공하는 드레인을 갖는다.
전류원(710)은 트랜지스터(702)의 드레인에 접속된 제1 단자, 및 Vss에 접속된 제2 단자를 갖는다. 전류원(710)은 그와 연관되고 "Icgm"으로 라벨된 전류를 흐르게 하여 LNA(212)가 실질적으로 일정한 트랜스컨덕턴스로 동작하도록 한다.
전류원(720)은 전류원들(722 및 724)을 포함한다. 전류원(722)은 VDD에 접속된 제1 단자, 및 제2 단자를 구비하며, ICGM과 동등한 전류를 흐르게 한다. 전류원(724)은 전류원(722)의 제2 단자에 접속된 제1 단자, 및 접지에 연결된 제2 단자를 구비하고, "ICVDSSAT"로 라벨된 전류를 흐르게 한다. 트랜지스터(730)는 트랜지스터(702)의 드레인에 접속된 드레인, "VAGC[j]"로 라벨된 제어 신호를 수신하는 게이트, 및 전류원(724)의 제1 단자에 접속된 소스를 구비한다.
전류원(316)의 동작은 도 8을 참조하여 더욱 잘 이해될 수 있는데, 여기에서는 도 7의 바이어스 전류원(316)의 구현과 관련된 다양한 파라미터들의 그래프(800)를 도시한다. 그래프(800)에서, 수평축은 제어전압 VCNTL을 볼트로 표시한다. 도 8은 수직 축의 분리된 섹션들 상의 두 개의 양들을 표시한다. 제1 섹션은 mho 단위의 gm이고, 제2 섹션은 볼트 단위의 VDSAT이다. VCNTL - gm 섹션은 프로세스 및 온도에 걸친 정규의 변화를 나타내고 곡선(812, 814, 816, 및 818)들을 포함하는 제1 특성곡선 세트(810)를 포함한다. 낮은 VCNTL의 경우(높은 이득), gm은 프로세스 및 온도 변화들에 걸쳐 비교적 일정하며 증폭기(320)는 양호한 이득 일관성(good gain consistency)을 보인다. 그러나 VCNTL이 더 증가함에 따라, 곡선들(812, 814, 816, 및 818)은 불량 이득 일관성 영역에서 분리된다. VCNTL-VDSAT 섹션은 곡선들(822, 824, 826, 및 828)을 포함하는 제2 특성곡선 세트(820)를 포함한다. 높은 VCNTL의 경우, VDSAT는 양호한 선형성을 나타내며 프로세스 및 온도를 통하여 비교적 일정하다. 그러나 VCNTL이 감소함에 따라, 곡선들(822, 824, 826, 및 828)은 불량한 선형 영역에서 분리된다.
본 발명자는 AGC 루프에 의하여 요구된 이득의 양에 기초하여 증폭기의 바이어스 모드를 동적으로 변화시키는 것이 유리한 것을 발견하였다. AGC 루프가 LNA로 하여금 높은 이득으로 동작하도록 할 때, 일정한 트랜스컨덕턴스 모드가 선택되어 양호한 이득 일관성을 제공한다. AGC 루프가 LNA(212)로 하여금 낮은 이득으로 동작하게 할 때, 일정한 VDSAT 모드가 선택되어 양호한 선형성을 제공한다. 일정한 트랜스컨덕턴스 모드와 일정한 포화 전압 모드 사이의 전환은 VAGC[j]로 표시된, VAGC 제어신호들 중 적절한 하나를 이용하여 용이하게 달성될 수 있다. 감쇠 장치(340)가 분리되어 있지 않은 다른 실시예에서, 두 모드들 사이에서 변화하는데 제어 전압 VCNTL 자체가 이용될 수 있다. 이제 도 7을 참조하면, 일정한 트랜스컨덕턴스 모드에서 트랜지스터(730)는 전류를 통하지 않으며, 바이어스 전류(316)는 IB로서 정전류 ICGM을 제공한다. 일정한 포화 전압 모드에서 트랜지스터(730)는 전류를 통하며 IB로서 전류 ICVDSSAT를 제공한다.
도 9는 도 3의 저잡음 증폭기(212)를 이용하는 집적회로 RF 수신기(900) 일부의 평면도를 도시한다. 부분(900)은 집적회로의 한 코너를 차지하며 다른 회로, 본딩패드들, 등은 도시되지 않는다. 부분(900)은 일반적으로 제1 레이아웃 블록(910) 및 제2 레이아웃 블록(920)을 포함한다. 레이아웃 블록(910)은 믹서를 형성하는데 필요한 다른 모든 요소들을 포함한다. 예를 들어 믹서의 아날로그 구현에서 레이아웃 블록(920)은 믹싱 신호에 응하여 트랜지스터(352 및 354)의 드레인들에서 통하는 차전류(differential current)를 멀티플라이하는 비선형 장치들을 포함할 것이다. 믹서의 대응되는 디지털 구현에서 레이아웃 블록(920)은 디지털화된 로컬 발진기 신호에 의하여 전환되는 바이너리 가중된(binarily-weighted) 전류 스위치들을 포함할 수 있다. 그러나, 이 두 예들은 단지 예시적인 것이다.
증폭기의 이득을 최대화하기 위하여, 부하의 퀄리티 팩터 Q는 가급적 높게 유지되어야 한다. 트랜지스터들(352 및 362)의 게이트들과의 직렬 저항(series resistance)은 Q를 크게 감소시킬 수 있다. 이 장치들은 기능적으로 믹서의 일부이므로, 그들은 종래의 집적회로 레이아웃 기술들로 인하여 LNA(212)의 출력으로부터 물리적으로 분리되어, 비교적 긴 거리에 걸친 신호 라우팅에서의 기생 손실(parasitic losses)로 인하여 직렬 저항을 증가시킬 수 있다. 이 효과를 감소시키기 위하여, 트랜지스터(352 및 362)는 LNA(212)의 나머지와 결합되고 트랜지스터들(324 및 334)의 드레인들에 가깝게 레이아웃되어 라우팅 기생(routing parasitic)을 실질적으로 감소시킨다. 한편, 트랜지스터들(352 및 362)의 드레인 들에서 제공된 전류 IMIXN 및 IMIXP는 낮은 임피던스 믹서 노드에 입력되고, 신호 라우팅으로 인한 기생 저항은 이 노드들에서 더욱 양호하게 허용될 수 있다.
집적회로 수신기(900)의 중요한 장점은 트랜지스터들(352 및 354)의 게이트들이 LNA(212)의 출력들에 가급적 가깝게 위치되어 기생 라우팅 저항을 통한 유효 부하의 Q의 저하를 피할 수 있는 것이다. 그러나 신호들 IMIXN 및 IMIXP는 레이아웃 블록들(910 및 920) 사이에서 라우팅되는데 그 이유는 후속하는 동작은 기생 저항에 덜 민감하기 때문이다. 따라서 수신기의 믹서를 형성하는 회로 컴포넌트들은 두 개의 상이한 모듈러 레이아웃 블록들 사이에 분포되는 것이 유리하다.
따라서 LNA(212)는 공지된 증폭기들에 대하여 적어도 4개의 중요한 장점들을 제공한다. 첫째, 그것은 두 개의 증폭기 단들 사이에 차부하(differential load)를 포함하여 AGC 루프에서의 동작에 대하여 적절한 감쇠를 제공한다. 둘째, 믹서 gm 단은 LNA 출력에 물리적으로 가깝게 위치되어 공진 부하의 Q를 최대화시킨다. 셋째, 감쇠 장치는 복수의 지수적 사이즈의(exponentially sized) 컴포넌트들로 분할되어 바람직한 로그 선형 특성을 생성하며, 제어 전압은 AGC 제어 전압의 얻어진(gained), 레벨 시프트된(level-shifted) 버전들로부터 생성된다. 넷째, 증폭기 트랜지스터 바이어싱은 관련 이득에 기초하여 가변되며, 높은 이득을 위하여 일정 gm 바이어싱 스킴(scheme)이 선택되고 낮은 이득을 위하여 일정 VDSAT 바이어싱 스킴이 선택되며, AGC 제어 전압에 의하여 전환점(switchover point)이 결정된다.
다른 실시예들에서, MOS 트랜지스터들의 도전성(conductivities)은 반전될 수 있을 것이다. MOS 트랜지스터들이 예시되었지만, 다른 적절한 트랜지스터 유형이 적절히 사용될 수 있을 것이다. 더욱이 상기 열거된 장점들 중 임의의 것을 제공하는 회로는 단독으로 또는 다양한 결합들로 채용되어 원하는 결과들을 달성할 수 있을 것이다.
이전의 상세한 설명에는 적어도 하나의 예시적인 실시예가 제시되었지만, 방대한 변형들이 존재하는 것이 이해되어야 한다. 또한 상기 예시적인 실시예 또는 예시적인 실시예들은 단지 예들이며, 어떤 식으로라도 본 발명의 범위, 적용 가능성, 또는 구성을 제한하려는 것이 아님이 이해되어야 한다. 오히려, 이전의 상세한 설명은 상기 예시적인 실시예나 예시적인 실시예들을 구현하기 위한 편리한 로드맵을 당업자에게 제공할 것이다. 첨부된 청구범위 및 그 법률적 균등물에 기재된 본 발명의 범위로부터 벗어나지 않고 구성요소들의 기능 및 구성에 있어서 다양한 변화들이 이루어질 수 있음이 이해되어야 한다.

Claims (20)

  1. 저잡음 증폭기(212)로서,
    제1 입력 신호를 수신하기 위한 제1 입력 단자, 제1 출력 신호를 제공하기 위한 제1 출력 단자, 및 제어 전압을 수신하기 위한 피드백 입력 단자를 갖는 증폭기(320) - 상기 제어 전압은 상기 증폭기(320)의 이득을 결정함 - ; 및
    제어 신호를 수신하기 위한 입력 단자, 및 상기 증폭기(320)의 제1 입력 단자에 연결되어 거기에 바이어스 전압을 제공하기 위한 출력 단자를 갖는 바이어스 회로(310) - 상기 바이어스 회로(310)는 상기 제어 신호에 응답하여 제1 및 제2 모드 중 하나에서 동작하고, 상기 제1 모드에서 상기 바이어스 회로(310)는 실질적으로 일정한 트랜스컨덕턴스 모드에서 동작하도록 상기 증폭기(320)를 바이어스시키고, 상기 제2 모드에서 상기 바이어스 회로(310)는 실질적으로 일정한 포화 전압 모드에서 동작하도록 상기 증폭기(320)를 바이어스시킴 -
    를 포함하는 저잡음 증폭기(212).
  2. 제1항에 있어서, 상기 바이어스 회로(310)는,
    상기 제1 모드에 있는 동안 제1 전류를 제공하고 상기 제2 모드에 있는 동안 제2 전류를 제공하기 위한 출력 단자를 갖는 전류원(316);
    상기 전류원(316)의 상기 출력 단자에 연결된 제1 전류 전극, 상기 제1 전류 전극에 연결된 제어 전극, 및 전원 전압 단자에 연결된 제2 전류 전극을 갖는 트랜 지스터(318);
    상기 트랜지스터(318)의 상기 제1 전류 전극에 연결된 제1 단자, 및 상기 증폭기(320)의 상기 제1 입력 단자에 연결된 제2 단자를 갖는 제1 저항기(312); 및
    상기 트랜지스터(318)의 상기 제1 전류 전극에 연결된 제1 단자, 및 상기 증폭기(320)의 상기 제2 입력 단자에 연결된 제2 단자를 갖는 제2 저항기(314)
    를 포함하는 저잡음 증폭기(212).
  3. 제2항에 있어서, 상기 제2 전류는 상기 제1 전류보다 큰 저잡음 증폭기(212).
  4. 제1항에 있어서, 상기 증폭기(320)는 상기 제1 입력 신호를 수신하기 위한 상기 제1 입력 단자 및 제2 입력 신호를 수신하기 위한 제2 입력 단자를 갖고, 상기 제1 출력 신호를 제공하기 위한 상기 제1 출력 단자 및 제2 출력 신호를 제공하기 위한 제2 출력 단자를 갖는 차동 증폭기인 것을 특징으로 하고, 상기 제1 및 제2 입력 신호들 및 상기 제1 및 제2 출력 신호들은 각각 차동 신호 쌍들을 이루는 저잡음 증폭기(212).
  5. 제4항에 있어서, 상기 증폭기(320)는,
    상기 제1 입력 신호를 수신하기 위한 제어 전극, 및 제1 전류 전극을 갖는 제1 트랜스컨덕턴스 디바이스(326); 및
    제1 전원 전압 단자에 연결된 제1 단자 및 상기 제1 트랜스컨덕턴스 디바이스(326)의 상기 제1 전류 전극에 연결되어 상기 제1 출력 전압 신호를 형성하는 제2 단자를 갖는 제1 부하 디바이스(322)
    를 포함하는 저전압 증폭기(212).
  6. 제5항에 있어서, 상기 제1 부하 디바이스(322)는 제1 인덕터를 포함하는 저전압 증폭기(212).
  7. 제6항에 있어서, 상기 증폭기(320)는 상기 제1 트랜스컨덕턴스 디바이스(326)와 제2 전원 전압 단자 사이에 연결된 제2 인덕터(328)를 더 포함하는 저전압 증폭기(212).
  8. 제5항에 있어서, 상기 제1 트랜스컨덕턴스 디바이스(326)의 상기 제1 전류 전극은 캐스코드(cascode) 접속된 MOS 트랜지스터(324)를 통하여 상기 제1 부하 디바이스(322)의 상기 제2 단자에 연결되어 있는 저잡음 증폭기(212).
  9. 제5항에 있어서, 상기 제1 트랜스컨덕턴스 디바이스(326)는 MOS 트랜지스터를 포함하는 저잡음 증폭기(212).
  10. 제5항에 있어서, 상기 증폭기(320)는,
    상기 제2 입력 신호를 수신하기 위한 제어 전극, 및 제1 전류 전극을 갖는 제2 트랜스컨덕턴스 디바이스(336); 및
    상기 제1 전원 전압 단자에 연결된 제1 단자 및 상기 제2 트랜스컨덕턴스 디바이스(336)의 상기 제1 전류 전극에 연결되어 상기 제2 출력 전압 신호를 형성하는 제2 단자를 갖는 제2 부하 디바이스(332)
    를 더 포함하는 저잡음 증폭기(212).
  11. 제10항에 있어서, 상기 증폭기(320)는,
    상기 제1 트랜스컨덕턴스 디바이스(326)의 상기 제1 전류 전극과 상기 제2 트랜스컨덕턴스 디바이스(336)의 상기 제1 전류 전극 사이에 연결되고, 상기 제어 전압을 수신하기 위한 제어 입력 단자를 갖는 감쇠 디바이스(340)
    를 더 포함하는 저잡음 증폭기(212).
  12. 제11항에 있어서, 상기 감쇠 디바이스(340)는 복수의 지수적으로 가중된(exponentially-weighted) 감쇠 디바이스들을 포함하는 저잡음 증폭기(212).
  13. 제12항에 있어서, 상기 제어 전압은 상기 복수의 지수적으로 가중된 감쇠 디바이스들(402, 404, 406) 중의 대응하는 것들에 연결된 복수의 제어 신호들을 포함하는 저잡음 증폭기(212).
  14. 자동 이득 제어를 갖는 저잡음 증폭기(212)를 동작시키는 방법으로서,
    상기 저잡음 증폭기(212)의 출력 신호의 전력 레벨을 결정하는 단계;
    상기 전력 레벨에 응답하여 제어 전압을 제공하는 단계;
    상기 제어 전압이 소정의 전압보다 낮은 것에 응답하여 일정한 트랜스컨덕턴스 모드에서 동작하도록 상기 저잡음 증폭기(212)를 바이어스시키는 단계; 및
    상기 제어 전압이 상기 소정의 전압보다 높은 것에 응답하여 일정한 포화 전압 모드에서 동작하도록 상기 저잡음 증폭기(212)를 바이어스시키는 단계
    를 포함하는 방법.
  15. 제14항에 있어서, 상기 전력 레벨을 결정하는 상기 단계는 상기 저잡음 증폭기(212)의 출력 단자에 연결된 입력 단자를 또한 갖는 믹서(214)의 출력 단자에서 전력을 측정함으로써 상기 저잡음 증폭기(212)의 상기 출력 신호의 상기 전력 레벨을 결정하는 단계를 포함하는 방법.
  16. 제14항에 있어서, 상기 일정한 트랜스컨덕턴스 모드에서 동작하도록 상기 저잡음 증폭기(212)를 바이어스시키는 상기 단계는 제1 바이어스 전류를 제공하는 단계를 포함하고, 상기 일정한 포화 전압 모드에서 동작하도록 상기 저잡음 증폭기(212)를 바이어스시키는 상기 단계는 상기 제1 바이어스 전류보다 큰 제2 바이어스 전류를 제공하는 단계를 포함하는 방법.
  17. 집적 회로 수신기(900)로서,
    입력 신호를 수신하기 위한 입력 단자 및 상기 입력 신호에 실질적으로 비례하는 제1 증폭 전압을 제공하기 위한 제1 출력 단자를 갖는 저잡음 증폭기(212), 및 상기 저잡음 증폭기(212)의 상기 제1 출력 단자에 연결된 입력 단자 및 제1 전류 신호를 제공하기 위한 출력 단자를 갖는 제1 트랜스컨덕턴스 디바이스(352)를 포함하는 제1 레이아웃 블록(910); 및
    상기 제1 트랜스컨덕턴스 디바이스(352)의 상기 출력 단자에 연결된 입력 단자, 및 상기 입력 신호와는 다른 주파수에서 상당한 신호 에너지를 갖는 제1 튜닝된 신호를 제공하기 위한 출력 단자를 갖는 제2 레이아웃 블록(920) - 상기 제1 컨덕턴스 디바이스(352)와 상기 제2 레이아웃 블록(920)은 함께 상기 집적 회로 수신기(900)의 믹서로서 기능함 -
    을 포함하는 집적 회로 수신기(900).
  18. 제17항에 있어서, 상기 저잡음 증폭기(212)는 제2 증폭 전압을 제공하기 위한 제2 출력 단자를 더 갖고, 상기 제1 및 제2 증폭 전압들은 차동 신호 쌍을 형성하고, 상기 제1 레이아웃 블록(910)은 상기 제2 증폭 전압을 수신하기 위한 입력 단자, 및 상기 제2 레이아웃 블록(920)에 제2 전류 신호를 제공하기 위한 출력 단자를 갖는 제2 트랜스컨덕턴스 디바이스(362)를 더 포함하는 집적 회로 수신기(900).
  19. 제17항에 있어서, 상기 제1 컨덕턴스 디바이스(352)의 상기 입력 단자는 커플링 커패시터(354)를 통하여 상기 저잡음 증폭기(212)의 상기 제1 출력 단자에 연결되어 있는 집적 회로 수신기(900).
  20. 제19항에 있어서, 상기 제1 레이아웃 블록(910)은 바이어스 전압을 수신하기 위한 제1 단자, 및 상기 제1 트랜스컨덕턴스 디바이스(352)의 상기 제어 전극에 연결된 제2 단자를 더 포함하는 집적 회로 수신기(900).
KR1020067016195A 2004-02-11 2005-02-02 자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기 KR20060122915A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/779,100 2004-02-11
US10/779,100 US7081796B2 (en) 2003-09-15 2004-02-11 Radio frequency low noise amplifier with automatic gain control

Publications (1)

Publication Number Publication Date
KR20060122915A true KR20060122915A (ko) 2006-11-30

Family

ID=34860871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016195A KR20060122915A (ko) 2004-02-11 2005-02-02 자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기

Country Status (7)

Country Link
US (1) US7081796B2 (ko)
EP (1) EP1719243B1 (ko)
KR (1) KR20060122915A (ko)
CN (1) CN1918790B (ko)
DE (1) DE602005017014D1 (ko)
TW (1) TW200603534A (ko)
WO (1) WO2005078921A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952666B1 (ko) * 2008-02-01 2010-04-13 (주)에프씨아이 커패시터 피드백을 이용한 재구성 가능 저잡음 증폭기
KR20110038233A (ko) * 2009-10-08 2011-04-14 엘지이노텍 주식회사 Ｒｆ 신호의 전력 검출장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809581B2 (en) * 2002-04-23 2004-10-26 Broadcom Corp. Integrated circuit low noise amplifier and applications thereof
KR100667303B1 (ko) * 2005-02-01 2007-01-12 삼성전자주식회사 Ｕｗｂ용 ｌｎａ
KR100654459B1 (ko) * 2005-06-30 2006-12-06 삼성전자주식회사 광대역 저잡음 증폭기 및 상기 증폭기를 이용한 ｒｆ 신호증폭 방법
FR2896356A1 (fr) * 2006-01-17 2007-07-20 St Microelectronics Sa Attenuation d'un signal dans un vga
US7933324B2 (en) * 2006-05-31 2011-04-26 Lear Corporation Power regulator
US8073417B2 (en) * 2006-12-06 2011-12-06 Broadcom Corporation Method and system for a transformer-based high performance cross-coupled low noise amplifier
US8031763B2 (en) * 2006-12-28 2011-10-04 Intel Corporation Automatic tuning circuit for a continuous-time equalizer
US7586458B2 (en) * 2007-03-19 2009-09-08 Ahmadreza Rofougaran Method and system for using a transformer for FM transmit and FM receive functionality
TW200906055A (en) * 2007-07-27 2009-02-01 Rafael Microelectronics Inc Low noise amplify
US20090075597A1 (en) * 2007-09-18 2009-03-19 Ofir Degani Device, system, and method of low-noise amplifier
TW200919948A (en) * 2007-10-18 2009-05-01 Rafael Microelectronics Inc Tuner with power management means
US7944298B2 (en) * 2007-12-18 2011-05-17 Qualcomm, Incorporated Low noise and low input capacitance differential MDS LNA
CN101350605B (zh) * 2008-09-12 2011-09-28 东南大学 带有最小增益控制的改进型双极型可变增益放大器
US20100102924A1 (en) * 2008-10-27 2010-04-29 Lear Corporation Remote control system and a method of control
US7973603B2 (en) * 2009-06-26 2011-07-05 Silicon Laboratories Inc. Low-noise amplifier suitable for use in a television receiver
US8102213B2 (en) * 2009-07-23 2012-01-24 Qualcomm, Incorporated Multi-mode low noise amplifier with transformer source degeneration
US8494455B2 (en) * 2009-11-19 2013-07-23 Qualcomm, Incorporated Methods and apparatus for a resonant transmit/receive switch with transformer gate/source coupling
CN101741316B (zh) * 2009-12-24 2012-02-15 北京时代民芯科技有限公司 一种增益可变的宽带射频低噪声放大器
US8926825B2 (en) * 2010-03-19 2015-01-06 Mark Cullen Process for removing sulfur from hydrocarbon streams using hydrotreatment, fractionation and oxidation
US8626084B2 (en) * 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
US8489044B2 (en) * 2011-08-11 2013-07-16 Fujitsu Semiconductor Limited System and method for reducing or eliminating temperature dependence of a coherent receiver in a wireless communication device
JP5828768B2 (ja) * 2012-01-05 2015-12-09 パナソニック株式会社 保護回路
US8941441B2 (en) * 2013-03-15 2015-01-27 Innophase Inc. LNA with linearized gain over extended dynamic range
US8725105B2 (en) * 2012-05-24 2014-05-13 Mediatek Inc. Low noise amplifier and saw-less receiver with low-noise amplifier
US9041466B2 (en) * 2012-08-03 2015-05-26 Rf Micro Devices, Inc. Multimode differential amplifier biasing system
US8761707B1 (en) * 2013-03-11 2014-06-24 Futurewei Technologies, Inc. Radio frequency low noise amplifier load circuit
US9094634B2 (en) 2013-06-05 2015-07-28 Silicon Laboratories Inc. Amplifier for television tuner chip and method therefor
US9319009B2 (en) 2013-07-31 2016-04-19 Futurewei Technologies, Inc. Tunable radio frequency low noise amplifier
US9178549B2 (en) 2013-10-18 2015-11-03 Silicon Laboratories Inc. High performance, low cost receiver front end
US9350412B1 (en) * 2014-12-02 2016-05-24 Silicon Laboratories Inc. Transceiver suitable for multiple power level operation and method therefor
US9496906B2 (en) 2015-02-18 2016-11-15 Silicon Laboratories, Inc. Receiver with wide gain range
US9685907B2 (en) * 2015-06-30 2017-06-20 Texas Instruments Incorporated Variable gain power amplifiers
US9673829B1 (en) 2015-12-02 2017-06-06 Innophase, Inc. Wideband polar receiver architecture and signal processing methods
CN107453716B (zh) * 2016-06-01 2020-10-30 深圳骏通微集成电路设计有限公司 一种低噪声放大器、无线信号接收装置和无线终端
CN106788288A (zh) * 2017-01-10 2017-05-31 成都旋极星源信息技术有限公司 一种用于77GHz汽车雷达的低噪声放大器
TWI634754B (zh) 2017-03-14 2018-09-01 瑞昱半導體股份有限公司 無線通訊系統接收電路及射頻訊號接收方法
US10122397B2 (en) 2017-03-28 2018-11-06 Innophase, Inc. Polar receiver system and method for Bluetooth communications
US10503122B2 (en) 2017-04-14 2019-12-10 Innophase, Inc. Time to digital converter with increased range and sensitivity
US10447206B2 (en) * 2017-09-29 2019-10-15 Nxp Usa, Inc. Radio frequency (RF) receiver circuit
CN109314491B (zh) * 2018-03-16 2022-08-16 深圳市汇顶科技股份有限公司 功率放大器及平衡数字输出信号的上升和下降时间的方法
JP7128649B2 (ja) * 2018-04-27 2022-08-31 富士フイルムヘルスケア株式会社 超音波診断装置、及びそれに用いる探触子
US10622959B2 (en) 2018-09-07 2020-04-14 Innophase Inc. Multi-stage LNA with reduced mutual coupling
US10840921B2 (en) 2018-09-07 2020-11-17 Innophase Inc. Frequency control word linearization for an oscillator
US11095296B2 (en) 2018-09-07 2021-08-17 Innophase, Inc. Phase modulator having fractional sample interval timing skew for frequency control input
US10969416B2 (en) * 2018-12-13 2021-04-06 Silicon Laboratories Inc. System and method of duplicate circuit block swapping for noise reduction
US10728851B1 (en) 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
US11070196B2 (en) 2019-01-07 2021-07-20 Innophase Inc. Using a multi-tone signal to tune a multi-stage low-noise amplifier
US11303250B2 (en) * 2020-08-09 2022-04-12 Shenzhen GOODIX Technology Co., Ltd. High linearity low noise amplifier
CN116915185B (zh) * 2023-09-12 2023-11-28 南京米乐为微电子科技有限公司 一种频率变换电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984783A (en) * 1975-03-27 1976-10-05 Motorola, Inc. Amplifier
US4317083A (en) * 1979-03-19 1982-02-23 Rca Corporation Bias adjustment responsive to signal power
US4344043A (en) * 1980-04-23 1982-08-10 Rca Corporation Variable load impedance gain-controlled amplifier
US5384501A (en) * 1990-06-15 1995-01-24 Kabushiki Kaisha Toshiba Integration circuit including a differential amplifier having a variable transconductance
DE69426650T2 (de) 1994-11-07 2001-09-06 Alcatel Sa Mischer für Sender, mit einem Eingang im Strom-Modus
JPH09238037A (ja) * 1996-03-01 1997-09-09 Nec Corp 出力電力制御回路
GB9605719D0 (en) * 1996-03-19 1996-05-22 Philips Electronics Nv Integrated receiver
US6489838B1 (en) * 1998-04-17 2002-12-03 Advanced Micro Devices, Inc. Apparatus and method for equalizing received network signals using a single zero high-pass filter having selectable impedance
FR2798016B1 (fr) * 1999-08-31 2002-03-29 St Microelectronics Sa Circuit amplificateur a double bande passante et tete de reception radiofrequence
JP2001077648A (ja) * 1999-09-06 2001-03-23 Sony Corp ポリフェイズフィルタおよびこれを使用した受信機
US6278321B1 (en) * 1999-10-21 2001-08-21 Infineon Technologies Corporation Method and apparatus for an improved variable gain amplifier
KR100785533B1 (ko) * 2000-02-24 2007-12-12 엔엑스피 비 브이 차동 쌍의 트랜스컨덕턴스를 축퇴시키는 축퇴 수단이 제공되는 차동 쌍과 보조 회로를 포함하는 전자 회로
US6288609B1 (en) * 2000-02-29 2001-09-11 Motorola, Inc. Gain controllable low noise amplifier with automatic linearity enhancement and method of doing same
EP1134890A1 (en) 2000-03-09 2001-09-19 ECI Telecom Ltd. Fet gate biasing control device for power amplifier
US6735424B1 (en) * 2000-06-14 2004-05-11 The Regents Of The University Of California S-band low-noise amplifier with self-adjusting bias for improved power consumption and dynamic range in a mobile environment
FR2811827B1 (fr) * 2000-07-12 2002-10-11 St Microelectronics Sa Dispositif d'amplification a faible bruit, en particulier pour un telephone mobile cellulaire
US6342813B1 (en) * 2000-08-24 2002-01-29 International Business Machines Corporation Variable gain amplifier
US6414547B1 (en) * 2000-09-29 2002-07-02 International Business Machines Corporation Variable gain RF amplifier
FR2823031B1 (fr) * 2001-03-27 2003-07-04 St Microelectronics Sa Dispositif amplificateur a commutation de gain, en particulier pour un telephone mobile cellulaire
KR100413182B1 (ko) * 2001-11-30 2003-12-31 한국전자통신연구원 차동 선형 증폭기
US6735420B2 (en) * 2001-12-18 2004-05-11 Globespanvirata, Inc. Transmit power control for multiple rate wireless communications
US6724252B2 (en) * 2002-02-21 2004-04-20 Rf Micro Devices, Inc. Switched gain amplifier circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952666B1 (ko) * 2008-02-01 2010-04-13 (주)에프씨아이 커패시터 피드백을 이용한 재구성 가능 저잡음 증폭기
KR20110038233A (ko) * 2009-10-08 2011-04-14 엘지이노텍 주식회사 Ｒｆ 신호의 전력 검출장치

Also Published As

Publication number Publication date
WO2005078921A8 (en) 2006-08-24
DE602005017014D1 (de) 2009-11-19
WO2005078921A3 (en) 2006-04-27
CN1918790B (zh) 2011-11-09
EP1719243B1 (en) 2009-10-07
US7081796B2 (en) 2006-07-25
EP1719243A2 (en) 2006-11-08
US20050057305A1 (en) 2005-03-17
TW200603534A (en) 2006-01-16
WO2005078921A2 (en) 2005-08-25
CN1918790A (zh) 2007-02-21

Similar Documents

Publication Publication Date Title
KR20060122915A (ko) 자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기
US7482879B2 (en) Variable gain amplifier and communication apparatus
CN109639244B (zh) 用于偏置rf电路的系统和方法
US8190115B2 (en) Transmission line coupled to circuits and Q-enhancement cell
US7352241B2 (en) Variable gain amplifier
US7109793B2 (en) High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using same
KR100704568B1 (ko) 가변 이득 저잡음 증폭기
US7940122B2 (en) Amplifier circuit and communication device
US8212618B2 (en) Variable gain amplifier
JP2004304775A (ja) 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器
US7501892B2 (en) Amplifier circuit and communication device
US7332963B2 (en) Low noise amplifier
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
KR100295678B1 (ko) 선형 이득제어 증폭기
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
JP2000134046A (ja) 電流増幅器
Xiang et al. Tunable linear MOS resistor for RF applications
EP2045913A1 (en) Low noise amplifier and N-mode gain control circuit therefor
US8195104B2 (en) Electronic amplification device with current mirror for integrated power amplifiers
US7876161B2 (en) Amplifier circuit having first amplifying section and second amplifying section
JP5139963B2 (ja) 差動増幅器
Baghtash A 0.74 mW, linear-in-dB, constant bandwidth, variable gain amplifier based on zero-pole repositioning technique
US20230402980A1 (en) Differential buffer circuit
JP2000077963A (ja) 増幅器
Perumana et al. Micro-power amplifiers for wireless PAN applications

Legal Events

Date Code Title Description
G170 Publication of correction
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid