CN109639244B - 用于偏置rf电路的系统和方法 - Google Patents

用于偏置rf电路的系统和方法 Download PDF

Info

Publication number
CN109639244B
CN109639244B CN201811167115.4A CN201811167115A CN109639244B CN 109639244 B CN109639244 B CN 109639244B CN 201811167115 A CN201811167115 A CN 201811167115A CN 109639244 B CN109639244 B CN 109639244B
Authority
CN
China
Prior art keywords
transistor
replica
circuit
coupled
cascode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811167115.4A
Other languages
English (en)
Other versions
CN109639244A (zh
Inventor
N·伊尔科维
A·贝尼施
P·普凡
H-D·霍尔穆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109639244A publication Critical patent/CN109639244A/zh
Application granted granted Critical
Publication of CN109639244B publication Critical patent/CN109639244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/489—A coil being added in the source circuit of a common source stage, e.g. as degeneration means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/61—Indexing scheme relating to amplifiers the cascode amplifier has more than one common gate stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本文公开了用于偏置RF电路的系统和方法。根据一个实施例，一种电路包括复制输入晶体管、第一复制共源共栅晶体管、有源电流源和有源共源共栅偏置电路。有源电流源被配置为通过调节复制输入晶体管的控制节点的电压来将流过第一复制共源共栅晶体管和复制输入晶体管的电流设置为预定值。有源共源共栅偏置电路包括耦合到第一复制共源共栅晶体管的控制节点的第一输出。有源共源共栅偏置电路被配置为通过调节第一复制共源共栅晶体管的控制节点的电压来将复制输入晶体管的漏极电压设置为预定电压。

Description

用于偏置RF电路的系统和方法
技术领域
本发明一般地涉及电子设备，并且更具体地涉及用于偏置RF电路的系统和方法。
背景技术
诸如蜂窝电话、GPS接收器和支持Wi-Fi的笔记本电脑和平板电脑等与无线通信系统一起使用的电子设备通常包含信号处理系统，其具有到模拟世界的接口。这样的接口可以包括有线和无线接收器，其接收发射的功率并且将接收的功率转换为可以使用模拟或数字信号处理技术来解调的模拟或数字信号。典型的无线接收器架构包括低噪声放大器(LNA)，其放大可以由天线接收的非常小的信号并且将经放大的信号传递到随后的放大和/或信号处理阶段。通过在LNA处提供增益，使得后续增益处理阶段对噪声不敏感，从而实现较低的系统噪声系数。
LNA电路通常包含至少一个晶体管和输入匹配网络。可以由诸如电感器和电容器等一个或多个无源器件组成的输入匹配网络的目的是提供与诸如天线、滤波器、RF开关或其他电路等前一级的阻抗匹配和/或噪声匹配。LNA实现还可以包括输出匹配网络、偏置网络和其他电路结构。
在无线接收器非常靠近发射器的一些无线应用场景中，例如，在无线路由器附近操作的支持Wi-Fi的设备的情况下，无线设备的RF前端可能暴露在非常高的信号电平。因此，为了保持足够的线性度，LNA可以被配置为具有可变增益，或者可以在高信号环境中完全被旁路。然而，向LNA提供可变增益功能的附加的复杂性对于在各种增益设置下保持良好的噪声和失真性能提出了附加的挑战。
发明内容
根据一个实施例，一种电路包括复制输入晶体管、第一复制共源共栅晶体管、有源电流源和有源共源共栅偏置电路。有源电流源被配置为通过调节复制输入晶体管的控制节点的电压来将流过第一复制共源共栅晶体管和复制输入晶体管的电流设置为预定值。有源共源共栅偏置电路包括耦合到第一复制共源共栅晶体管的控制节点的第一输出，并且有源共源共栅偏置电路被配置为通过调节第一复制共源共栅晶体管的控制节点的电压来将复制输入晶体管的漏极电压设置为预定电压。
附图说明
为了更完整地理解本发明及其优点，现在参考以下结合附图的描述，在附图中：
图1A示出了示例性可变增益LNA和相关联的偏置发生器的示意图，并且图1B示出了可以用于图1A的可变增益LNA中的电平移位器电路；
图2示出了实施例可变增益LNA和相关联的偏置发生器的示意图；
图3A示出了另一实施例可变增益LNA的示意图；并且图3B示出了图3A中所示的电路的一部分的半导体布局的平面图；
图4A示出了另一实施例可变增益LNA的示意图；并且图4B示出了图4A中所示的电路的一部分的半导体布局的平面图；
图5示出了利用实施例LNA的实施例RF系统；
图6示出了总结关于电源电压的偏置设置和增益设置的表格；
图7示出了实施例VCO；以及
图8示出了实施例方法。
除非另有指示，否则不同附图中的相应数字和符号通常指代相应的部分。绘制附图是为了清楚地说明优选实施例的相关方面，并且附图不一定按比例绘制。为了更清楚地说明某些实施例，指示相同结构、材料或处理步骤的变化的字母可以在图号之后。
具体实施方式
下面详细讨论当前优选实施例的制作和使用。然而，应当理解，本发明提供了可以在各种具体上下文中实施的很多适用的发明概念。所讨论的具体实施例仅说明制作和使用本发明的具体方式，并不限制本发明的范围。
将关于具体上下文中的优选实施例、用于可变增益低噪声放大器(LNA)的系统和方法以及相关联的偏置发生器来描述本发明。
在一个实施例中，诸如具有输入晶体管和一个或多个共源共栅晶体管的LNA等的RF电路使用具有相应的复制输入晶体管和一个或多个相应的复制共源共栅晶体管的复制偏置结构来被偏置。第一放大器用于通过控制与对应于RF电路中的电感负载的一个或多个复制共源共栅晶体管串联的电阻器两端的电压来设置复制偏置结构中的电流，并且第二放大器通过控制一个或多个复制共源共栅晶体管的栅极电压来设置复制输入晶体管两端的电压。虽然闭环反馈用于设置复制偏置结构本身中的电流和电压，但复制偏置结构以开环方式向RF电路提供偏置电压。因此，落在第一放大器和第二放大器的带宽内的互调产物不会显著降低RF电路的线性度。
在一个实施例中，可变增益LNA电路通过改变耦合到一个或多个共源共栅晶体管的栅极的阻抗来提供可调增益。当高阻抗耦合到一个或多个共源共栅晶体管的栅极时，LNA的增益减小，以及当低阻抗耦合到一个或多个共源共栅晶体管的栅极时，LNA的增益增加。通过在耦合到输入晶体管的栅极的输入电感器与耦合到输入晶体管的源极的退化电感器之间提供电感性耦合的前馈路径来进一步调节可变增益LNA的增益。当电感性耦合的前馈路径被激活时，可变增益LNA的增益减小，并且当电感性耦合的前馈路径被去激活时，可变增益LNA的增益增加。
图1A示出了示例性LNA 100，LNA 100包括输入晶体管126、与输入晶体管126串联耦合的共源共栅晶体管122和124、输出电感器108以及退化电感器128和130。电感器108也可以被称为电感性上拉电路。与输入晶体管126的栅极串联耦合的电感器118提供RF输入匹配。输入晶体管126以及共源共栅晶体管122和124可以如图所示使用NMOS晶体管来实现，或者可以使用其他器件类型来实现，包括但不限于双极晶体管和PHEMT晶体管。在操作期间，可以通过使用开关晶体管132旁路退化电感器130来改变LNA 100的增益。因此，电感器130也可以被称为可选择的电感器。例如，当使用晶体管132旁路退化电感器130时，LNA 100在高增益条件下操作。另一方面，当晶体管132截止时，由于与退化电感器128串联耦合的退化电感器130的附加阻抗，LNA 100在较低增益条件下操作。在本公开中，诸如晶体管122、124、126和132等各种公开的NMOS晶体管的沟道或主电流路径可以称为负载路径，并且这些晶体管的源极/漏极端子可以称为负载路径端子。在非NMOS晶体管中，主电流路径和连接到主电流路径的端子也可以称为负载路径和负载路径端子。
使用放大器110和134来对LNA 100进行偏置。使用包括参考电流源106、电阻器104和放大器110的有源电流源来控制流过晶体管122、124和126的电流。耦合在放大器110的输出与RF输入端口RIN之间的电阻器116用于防止放大器110的低输出阻抗在高频下加载输入端口。在操作期间，参考电流源106引起电流流过电阻器104。具有连接到电阻器104和电感器108的输入的放大器110调节晶体管126的栅极电压，直到电感器108两端的电压基本上等于电阻器104两端的电压。因此，如果使用与电感器108类似的材料构造电阻器104，则可以控制通过电感器108的电流，使得它是由参考电流源106提供的电流的缩放版本。例如，如果使用集成电路上的特定金属层构造电感器108并且如果使用来自与电感器108相同的层的金属电阻器构造电阻器104，则通过电感器108的电流将跟踪通过电阻器104的电流。根据一个具体示例，如果使用来自第一金属层的100个正方形构建电感器108，并且使用来自相同的第一金属层的1000个正方形构建电阻器104，则流过电感器108的电流是流过电阻器104的电流的10倍，因为电阻器104的电阻是电感器108的电阻的1/10。
耦合在电源输入端口VDD与电阻器104之间的低通滤波器123可以用于防止或衰减电源上的噪声对LNA 100的偏置电流的调制。在一些情况下，低通滤波器123可以改善电路的电源电压抑制比(PSRR)，而无需对RF路径中的电源电压进行附加滤波。在一些示例中，低通滤波器123的使用可以消除对于使用可能降低LNA 100的输出电压摆幅和线性度的低压差电压调节器的需要。低通滤波器123可以例如使用本领域已知的低通滤波器结构来实现，包括但不限于RC滤波器和LC滤波器。
使用放大器134将晶体管126的漏极源极电压设置为由电压源136产生的电压VREF。在操作期间，放大器134放大电压VREF与晶体管126的漏极处的电压之间的电压差，并且向共源共栅晶体管124的栅极施加经放大的电压差。因此，晶体管124的源极电压被设置为约VREF，以便减小放大器134的负输入端子与正输入端子之间的误差。
电平移位电路120耦合在晶体管124的栅极与晶体管122的栅极之间，以便针对晶体管122提供偏置电压。电平移位电路120可以例如使用具有与恒流源142串联耦合的电阻RS的电阻器140来实现，恒流源142提供电流Isrc，如图1B所示。使用欧姆定律，可以得到，电压VC＝VBIAS+IsrcRS，其中VBIAS是放大器134的输出电压，并且VC是施加到共源共栅晶体管122的栅极的电压。可替代地，可以使用本领域已知的其他电平移位电路来实现电平移位电路120。
电阻器112和114分别与晶体管122的栅极和晶体管124的栅极串联耦合，以便减少由晶体管122和124的寄生栅极源极电容引起的衰减。在一些示例中，电阻器112和114具有约5kΩ的电阻；但是，取决于特定系统及其规格，可以使用其他值。
在一些情况下，由LNA内的有源器件的非线性和两个紧密间隔的RF频率之间的交互引起的二阶互调失真产物可以在低频率存在并且落入包括放大器110的电流偏置回路和包括放大器134的共源共栅电压偏置回路的带宽内(例如，约10MHz)。在一些示例中，存在于LNA 100的偏置电流和电压内的这些下变频的互调失真产物可能降低电路的线性度。
图2示出了根据本发明的实施例的RF电路200。如图所示，电路200包括耦合到LNA240的偏置发生器230。LNA 240包括输入晶体管126、共源共栅晶体管122和124、输出电感器108、退化电感器128和与晶体管132并联耦合的可选择的退化电感器130。LNA 240的操作在上面参考图1A进行了描述。在本发明的一个实施例中，使用与LNA 240的结构相对应的复制电路来构造偏置发生器230。如图所示，偏置发生器230包括与LNA 240中的共源共栅晶体管122和124相对应的复制共源共栅晶体管202和204。复制输入晶体管206对应于LNA 240的输入晶体管126，复制电感器210和212以及开关晶体管208对应于LNA 240中的电感器128和130以及晶体管132，并且电阻器213对应于LNA 240中的负载电感器108。复制电感器210和212以及开关晶体管208也可以称为复制退化电路。在替代实施例中，复制退化电路可以被构造为对应于被偏置的目标RF电路。因此，实施例复制退化电路可以与图2中所示的不同。
在各种实施例中，复制部件213、202、204、206、210和212是电感器108、共源共栅晶体管122和124、输入晶体管126以及退化电感器128和130的缩放版本。通过按比例缩小复制输入晶体管206以及复制共源共栅晶体管202和204的大小，可以减少由偏置发生器230消耗的功率。在一个示例中，偏置发生器230的这些复制部件被缩放以便在作为流过LNA 240的偏置电流的1/n的电流下操作。为了实现这一点，复制共源共栅晶体管202和204以及复制输入晶体管206的大小是共源共栅晶体管122和124以及输入晶体管126的1/n。类似地，电阻器213以及电感器210和212的电阻是电感器108、128和130的电阻的n倍。在一个具体示例中，n是100；然而，应当理解，100到1的比例仅是很多可能的实施例缩放比率的一个示例。在本发明的替代实施例中，可以使用缩放比率n的其他值。
在一些实施例中，复制电感器212和210可以使用一个或多个可选择的电阻器来实现，其中一个或多个可选择的电阻器的电阻具有与电感器128的电阻相同的温度系数，这可以使用可选择的电感器来实现。可选择的电阻器和电感器的电阻可以被设计为彼此跟踪，例如，通过在与可选择的电感器相同的导电层中实现可选择的电阻器。
如图2中很清楚，偏置电压VG、VC1和VC2使用偏置发生器230内的放大器110和134以闭环方式生成，但是以开环方式被提供给LNA 240内的输入晶体管126的栅极、共源共栅晶体管124的栅极和共源共栅晶体管122的栅极。因此，互调失真产物保持在LNA 240的本地，并且不直接被引入偏置发生器230的电流和电压偏置回路。因此，这样的实施例不易于发生由于在耦合到偏置发生器的RF电路的信号路径内生成的互调失真产物而性能降低。
在一些实施例中，可以通过使用可选的数字到模拟DAC转换器250改变共源共栅偏置参考电压VREF来设置跨输入晶体管126的电压。类似地，可以使用可选的电流数字到模拟转换器(IDAC)232来设置流过LNA 240的电流。在一些实施例中，DAC 250和IDAC 232可以用于根据特定增益模式和/或针对特定电源电压来调节LNA 240的偏置电流和电压。例如，在最高增益设置下，可以经由DAC 250减小输入晶体管126的漏极源极电压，以便提供高输出摆幅和线性度。在较低增益设置下，可以经由DAC 250增加输入晶体管126的漏极源极电压，以便增加线性度。取决于输入端口VDD处的电源电压，可以进一步调节输入晶体管126的漏极源极电压，以便在可获取更多净空的情况下最大化线性度。在一些实施例中，当不需要最大性能时，可以减小LNA 240的偏置电流。
可选开关234允许由电压源214生成的固定电压VBP被施加到晶体管126的栅极以在LNA 240被旁路时改善电路的线性度。通过施加在旁路模式中使晶体管126关断的固定电压，避免了由晶体管126的栅极源极电容的变化引入的非线性。在各种实施例中，偏置发生器230可以偏置LNA 240，如以上所示和所述。可替代地，可以使用偏置发生器230来偏置除了LNA之外的其他类型的电路。例如，可以使用偏置发生器230来偏置VCO，如结合图7描述。
在各种实施例中，RF电路200以及本文中公开的其他RF电路、偏置发生器和LNA结构可以在半导体衬底上实现，包括但不限于硅衬底和绝缘体上硅衬底。偏置发生器230和LNA 240可以在相同的单片半导体衬底上实现，或者可以使用多个半导体衬底来实现。在一些实施例中，RF电路200可以在与其他RF电路相同的半导体衬底上实现。
图3A示出了根据本发明的另一实施例的实施例可变增益LNA300。LNA 300包括共源共栅晶体管122和124、输入晶体管126、输出电感器108、以及包括相互耦合的电感器318和320的可配置的退化电路。LNA 300包括由输出电感器108和输出耦合电容器302的组合形成的输出匹配网络。可以通过调节输出电感器108的电感和/或输出耦合电容器302的电容来调节或微调LNA 300的输出匹配。类似地，LNA 300包括输入匹配网络，输入匹配网络包括输入电感器118和输入耦合电容器322。因此，可以通过调节输入电感器118的电感和/或输入耦合电容器322的电容来调节或微调LNA 300的输入匹配。
在各种实施例中，可以使用图2中所示且如上所述的偏置发生器230来偏置LNA300。可替代地，可以使用本领域已知的其他偏置生成电路。
可以以两种方式调节可变增益LNA 300的增益：通过调节共源共栅晶体管122、124的源极阻抗以及/或者通过调节在输入晶体管126的源极处看到的退化电感。如图所示，共源共栅晶体管122的栅极耦合到包括与晶体管308串联连接的电容器304的第一可选择的阻抗网络。类似地，共源共栅晶体管124的栅极耦合到包括与晶体管310串联连接的电容器306的第二可选择的阻抗网络。当晶体管308和310经由信号GSW导通时，共源共栅晶体管122和124的栅极经由电容器304和306以及电感器316耦合到接地。在各种实施例中，电容器304和306以及电感器316具有被配置为在可变增益LNA 300的RF操作频率处提供低阻抗的元件值。耦合到共源共栅晶体管122和124的栅极的影响LNA 300的增益的网络也可以称为增益选择电路。
当共源共栅晶体管122和124的栅极看到低阻抗时，在共源共栅晶体管122和124的源极处引入的信号能够有效地调制共源共栅晶体管122和124的栅极源极电压，从而提供电流增益并且将由输入晶体管126形成的共源级与RF输出隔离。另一方面，当晶体管308和310经由信号GSW关断时，共源共栅晶体管122和124的栅极看到高阻抗。在这种情况下，在共源共栅晶体管122和124的源极处引入的信号经由栅极源极电容耦合到共源共栅晶体管122和124的栅极，使得共源共栅晶体管122和124的栅极源极电压看到较少的信号电压。因此，相对于栅极暴露于低阻抗的情况，共源共栅晶体管122和124的增益减小。因此，当晶体管308和310关断时，可变增益LNA 300的增益减小。在一些实施例中，当晶体管308和310关断时，LNA 300的增益和性能类似于非共源共栅的共源LNA。在一个示例中，与当晶体管308和310关断时相比，当晶体管308和310导通时，LNA 300的增益大5dB至6dB。在替代实施例中，可以实现其他增益差异。
在一些实施例中，电感器316的值以及电容器304和306的值被选择以在输入晶体管126的漏极与共源共栅晶体管124的源极之间提供RF匹配。因此，电感器206也可以是称为匹配电感器。在一个示例中，对于操作频率在5GHz到6GHz的范围内的电路，电容器304和306具有约4pF的电容，并且电感器316具有在约200pH到约600pH之间的电感。应当理解，取决于具体电路及其规格，也可以使用这个范围之外的元件值和/或操作频率。
可以通过旁路退化电感器320来进一步改变可变增益LNA 300的增益。由于电感器318和320使用相同的取向相互耦合，因此相互耦合的电感器318和320的串联组合的电感之和大于它们各自的电感的总和。使用相互耦合的电感器318和320的优点是能够使用较少的硅面积来产生较大的电感。在各种实施例中，与当在信号SEL为低时电感器320不被旁路时相比，当在信号SEL为高时通过晶体管132旁路电感器320时，LNA 300的增益更高。在一些实施例中，与当电感器320不被旁路时相比，当电感器320被旁路时，LNA 300的增益高约1dB。通过将输入三阶交调截取点(IIP3)增加2dB，电感器320的旁路可以导致LNA 300的失真性能的改善。在替代实施例中，旁路电感器320的效果可以对LNA 300的增益和IIP3具有不同的影响。电感器318和320可以具有在约50pH到约200pH之间的电感。可替代地，可以使用其他电感值。
在一些实施例中，电阻器312、314和324分别与晶体管308、310和132的栅极串联连接，以防止当晶体管308、310和132关断时寄生的栅极漏极电容和栅极源极电容减小晶体管308、310和132的源极或漏极阻抗。
图3B示出了图3A中所示的电感器318、320和晶体管132的布局的平面图。如图所示，电感器318和320使用螺旋电感器来实现。电感器318和320之间的相互耦合通过将电感器320的绕组放置在电感器318的绕组的圆周内来实现。在一些实施例中，电感器318和320两者使用相同的导电层(诸如金属层)来实现。可替代地，电感器318和320可以在不同的金属层上实现。
在采用LNA 300的一些实施例系统中，LNA 300的噪声性能在较低增益下不如在较高增益下那样关键。因此，在较低增益模式中使用的电感器320可以具有比在高增益和低增益模式两者中使用的电感器318更高的电阻和更低的Q。因此，如图示实施例中所示，可以使用与电感器318相比更窄宽度的金属来构造电感器320，这允许使用比更大宽度的电感器更小的空间来实现电感器320。图3B中还示出了焊盘340，其用于提供到电感器320和318的接地连接。
图4A示出了根据本发明另一实施例的实施例可变增益LNA400。除了输入电感和退化电感的结构之外，LNA 400的结构类似于图3A中所示的LNA 300的结构。在各种实施例中，可以使用图2中所示且如上所述的偏置发生器230来偏置LNA 400。可替代地，可以使用本领域已知的其他偏置生成电路。
如图所示，LNA 400的输入电感使用耦合到输入晶体管126的栅极并且磁耦合到绕组406的第一变压器402的绕组404来实现，并且LNA 400的退化电感使用耦合到输入晶体管126的源极并且磁耦合到绕组412的第二变压器408的绕组410来实现。绕组412、变压器408和绕组406的电流路径经由包括晶体管414、416和418以及电阻器420、422和424的T开关电路来耦合在一起。在操作期间，当晶体管414和418经由信号SEL导通并且晶体管416经由信号nSEL关断时，端口RF处的RF输入信号经由第一变压器402和第二变压器408被向前馈送到输入晶体管126的源极。由于耦合到输入端口RFIN的第一变压器402的绕组的取向在绕组406处产生与绕组404处的电流180度异相的电流，流过第二变压器408的绕组410的所得到的电流(其与绕组412处的电流具有正关系)与流入输入晶体管126的栅极的电流正相关。这种正电流关系产生耦合到输入晶体管126的源极的大于绕组410的电感的有效电感。因此，当晶体管414和418由于负反馈的引入而导通时，LNA 400的有效增益减小。在一个具体示例中，增益的这种减小在约5dB之间，并且导致IIP3增加约10dB。可替代地，取决于特定系统及其规格，在这个范围之外的增益差异和线性度改善也是可能的。
另一方面，当晶体管414和418经由信号SEL关断并且晶体管416经由信号nSEL导通时，绕组412看到高阻抗。因此，与当晶体管414和418导通时相比，耦合到输入晶体管的源极的电感减小。因此，当晶体管414和418关断时，LNA 400的有效增益增加。
使用第一变压器402、第二变压器408以及晶体管414、416和418以所示方式针对LNA 400提供可变增益的一个优点是，没有开关或附加元件连接到输入晶体管126的主电流路径，这否则可能降低LNA 400的噪声性能。另一有利方面包括当晶体管414和418关断时减小的寄生电容，这减小了在较高增益模式期间的负载。
图4A中所示的实现的另一优点是能够以紧凑的方式实现LNA400的输入和退化电感。这种情况的一个示例在图4B中示出，图4B示出了第一变压器402和第二变压器408的布局的平面图。如图所示，第一变压器402和第二变压器408两者使用其中每个绕组的各层被设置在彼此之上的螺旋电感器结构来实现。在一个示例中，第二变压器408的绕组410(连接到输入晶体管126的源极)设置在顶部金属层上，并且绕组412设置在绕组410下方的下部金属层上；并且第一变压器402的绕组404(连接到输入晶体管126的栅极)设置在顶部金属层上，并且绕组406设置在绕组404下方的下部金属层上。应当理解，图4B中示出的布局仅是可以实现变压器402和408的布局的很多可能方式的一个示例。
图5示出了包括LNA 504的RF系统500，LNA 504可以使用上述实施例LNA电路和偏置发生器来实现。例如，LNA 504可以使用图2中所示的RF电路200、图3A中所示的LNA 300或图4A中所示的LNA 400来实现。LNA 504耦合在天线502与RF接收器506之间。在由天线502接收的RF信号较弱的情况下，控制器508可以将旁路开关510和512配置为允许信号路径穿过LNA 504并且将LNA 504设置为高增益设置。随着由天线502接收的功率增加，控制器508可以通过使用信号GSW和SEL选择较低增益设置来减小LNA 504的增益，如上所述。在由天线502接收的RF信号非常强的情况下，控制器508可以将旁路开关510和512配置为允许信号路径旁路LNA 504。在LNA 504利用图2中所示的偏置发生器230的实施例中，控制器508可以将开关234配置为向输入晶体管126的栅极施加旁路电压VPS，如上所述。
在各种实施例中，包括图2中所示的RF电路200、图3A中所示的LNA 300和图4A中所示的LNA 400在内的各种公开的LNA可以被配置为在各种RF操作频率上操作，例如，在约5GHz到约6GHz之间。也可以使用这个范围之外的频率，例如，100MHz到24GHz。在这样的实施例中，可以使用本领域已知的方法来调节实施例LNA电路的各种元件值，以提供在期望或指定操作频率下的操作。
图6示出了总结关于电源电压的偏置设置和增益设置的表格，其可以与诸如图2中所示的RF电路200、图3A中所示的LNA 300和图4A中所示的LNA 400等实施例可变增益LNA一起使用。例如，当电源VDD处的电压小于阈值电压VDDL时，在低电源电压下，由DAC 250分别以高增益模式、第一低增益模式、第二低增益模式和第三低增益模式产生电压Vds1、Vds3、Vds3和Vds6。当电源VDD处的电压在阈值VDDL到VDDH之间时，由DAC 250分别在高增益模式、第一低增益模式、第二低增益模式和第三低增益模式中产生电压Vds2、Vds4、Vds4和Vds7。当电源VDD处的电压大于VDDH时，由DAC 250分别在高增益模式、第一低增益模式、第二低增益模式和第三低增益模式中产生电压Vds2、Vds5、Vds5和Vds7。通常，随着实施例LNA的增益减小，跨输入晶体管126的电压增加，以用于在较低增益下的增加的线性度。在一个具体示例中，电压Vds1、Vds2、Vds3、Vds4、Vds5、Vds6和Vds7的范围可以在约0.4V到约1V之间，其中Vds1≤Vds2≤Vds3≤Vds4≤Vds5≤Vds6≤Vds7。可替代地，可以使用其他电压范围。在一些实施例中，当信号GSW为高、SEL为低并且nSEL为高时，实现高增益模式，当GSW为高、SEL为高并且nSEL为低时，实现第一低增益模式，当GSW为低、SEL为低并且nSEL为高时，实现第二低增益模式，当GSW为低、SEL为高并且nSEL为低时，实现第三低增益模式。应当理解，图6中的表格所示的晶体管126的漏极源极电压、VDD与增益模式之间的关系仅是很多可能的实施例示例中的一个示例。
图7示出了可以使用本文中描述的实施例偏置生成系统和方法来偏置的压控振荡器(VCO)700。如图所示，VCO 700包括：包括NMOS晶体管M1和M2的第一交叉耦合的NMOS对、包括NMOS晶体管M3和M4的第二交叉耦合的NMOS对、具有耦合到VDD的中心抽头的电感器L1、以及具有与调谐输入VTUNE处的电压相关的电容的变容二极管D1和D2。VCO的输出由输出NMOS晶体管M7和M8缓冲。电流源NMOS晶体管M9向第一和第二交叉耦合的NMOS对提供偏置电流，并且电流源NMOS晶体管M5和M6分别向输出晶体管M7和M8提供偏置电流。
在一个实施例中，VCO 700由诸如图2中所示的偏置发生器230等实施例偏置发生器偏置。如图所示，偏置电压VG经由电阻器Rg耦合到NMOS电流源晶体管M5、M6和M9的栅极；偏置电压VC1经由电阻器Rc1a耦合到NMOS晶体管M1的栅极，并且经由电阻器Rc1b耦合到NMOS晶体管M2的栅极；以及偏置电压VC2经由电阻器Rc2a耦合到NMOS晶体管M3的栅极，并且经由电阻器Rc2b耦合到NMOS晶体管M4的栅极。在一些实施例中，可以省略交叉耦合的晶体管M3和M4，在这种情况下，相应的实施例偏置发生器将省略电平移位器120和第二共源共栅晶体管122。应当理解，VCO 700仅是可以使用本文中描述的实施例偏置生成电路来偏置的很多可能的VCO电路的一个示例。
图8示出了使用偏置电路来偏置RF电路的方法800的框图，RF电路包括与第一共源共栅晶体管串联耦合的输入晶体管，偏置电路包括与第一复制共源共栅晶体管串联耦合的复制输入晶体管。在一些实施例中，偏置发生器230可以用于实现方法800。在步骤802中，通过调节复制输入晶体管的控制节点的电压来将流过第一复制共源共栅晶体管和复制输入晶体管的电流设置为预定值。在步骤804中，通过调节第一复制共源共栅晶体管的控制节点的电压来将复制输入晶体管的漏极电压设置为预定电压，以及在步骤806中，向RF电路的第一共源共栅晶体管的控制节点施加第一复制共源共栅晶体管的控制节点处的电压。在步骤808中，向RF电路的输入晶体管的控制节点施加复制输入晶体管的控制节点处的电压。
这里总结了本发明的示例实施例。从本文中提交的本说明书和权利要求的全部内容也可以理解其他实施例。
示例1.一种电路，包括：复制输入晶体管，包括被配置为耦合到RF电路的输入晶体管的控制节点的控制节点；第一复制共源共栅晶体管，与所述复制输入晶体管串联耦合，所述第一复制共源共栅晶体管包括被配置为耦合到所述RF电路的第一共源共栅晶体管的控制节点的控制节点；有源电流源电路，具有耦合到所述复制输入晶体管的控制节点的第一输出，所述有源电流源电路被配置为通过调节所述复制输入晶体管的控制节点的电压来将流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流设置为预定值；以及有源共源共栅偏置电路，包括耦合到所述第一复制共源共栅晶体管的控制节点的第一输出，所述有源共源共栅偏置电路被配置为通过调节所述第一复制共源共栅晶体管的控制节点的电压来将所述复制输入晶体管的漏极电压设置为预定电压。
示例2.根据示例1的电路，进一步包括所述RF电路，所述RF电路包括所述输入晶体管和所述第一共源共栅晶体管。
示例3.根据示例1或2中的一项的电路，其中所述RF电路是低噪声放大器电路。
示例4.根据示例1至3中的一项的电路，进一步包括与所述第一复制共源共栅晶体管串联耦合的第二复制共源共栅晶体管，所述第二复制共源共栅晶体管包括被配置为耦合到所述RF电路的第二共源共栅晶体管的控制节点的控制节点，并且所述有源共源共栅偏置电路进一步包括耦合到所述第二复制共源共栅晶体管的所述控制节点的第二输出。
示例5.根据示例4的电路，其中所述有源共源共栅偏置电路包括耦合在所述有源共源共栅偏置电路的所述第一输出与所述第二输出之间的电平移位电路。
示例6.根据示例1至5中的一项的电路，其中所述有源电流源电路包括：参考电流源；第一电阻器，在第一节点处耦合在参考电压节点与所述参考电流源之间；第二电阻器，耦合在所述第一共源共栅晶体管的漏极与所述参考电压节点之间；以及第一放大器，具有耦合到所述第一节点的第一输入、耦合到所述第一共源共栅晶体管的所述漏极的第二输入和耦合到所述复制输入晶体管的所述控制节点的输出。
示例7.根据示例1至6中的一项的电路，其中所述有源共源共栅偏置电路包括第二放大器，所述第二放大器具有耦合到所述复制输入晶体管的漏极的第一输入、耦合到偏置参考电压节点的第二输入和耦合到所述第一复制共源共栅晶体管的所述控制节点的输出。
示例8.根据示例7的电路，进一步包括具有耦合到所述偏置参考电压节点的输出的数模转换器。
示例9.一种使用偏置电路偏置RF电路的方法，所述RF电路具有与第一共源共栅晶体管串联耦合的输入晶体管，所述偏置电路包括与第一复制共源共栅晶体管串联耦合的复制输入晶体管，所述方法包括：通过调节所述复制输入晶体管的控制节点的电压来将流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流设置为预定值；通过调节所述第一复制共源共栅晶体管的控制节点的电压来将所述复制输入晶体管的漏极电压设置为预定电压；向所述RF电路的所述第一共源共栅晶体管的控制节点施加所述第一复制共源共栅晶体管的所述控制节点处的电压；以及向所述RF电路的所述输入晶体管的控制节点施加所述复制输入晶体管的所述控制节点处的电压。
示例10.根据示例9的方法，其中设置流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流包括：测量耦合在参考电流源与参考电压节点之间的第一电阻器两端的第一电压与耦合在所述第一复制共源共栅晶体管的漏极与所述参考电压节点之间的第二电阻器两端的第二电压之间的电压差；使用放大器来放大所测量的电压差；以及向所述复制输入晶体管的所述控制节点施加经放大的所测量的电压差。
示例11.根据示例10的方法，进一步包括：对电源电压进行低通滤波；以及向所述参考电压节点施加经低通滤波的电源电压。
示例12.根据示例9至11中的一项的方法，其中将所述复制输入晶体管的漏极电压设置为预定电压包括：测量偏置参考电压节点处的电压与所述复制输入晶体管的所述漏极电压之间的电压差；使用放大器来放大所测量的电压差；以及向所述第一复制共源共栅晶体管的所述控制节点施加经放大的所测量的电压差。
示例13.根据示例12的方法，进一步包括使用数模转换器来在所述偏置参考电压节点处生成电压。
示例14.根据示例12或13中的一项的方法，其中：所述RF电路进一步包括与所述第一共源共栅晶体管串联耦合的第二共源共栅晶体管，并且所述偏置电路进一步包括与所述复制输入晶体管串联耦合的第二复制共源共栅晶体管；所述方法进一步包括：对所述第一复制共源共栅晶体管的所述控制节点的电压进行电平移位，以及向所述第二复制共源共栅晶体管的控制节点和所述第二共源共栅晶体管的控制节点施加电平移位后的电压。
示例15.一种电路，包括RF电路和偏置电路，所述RF电路包括：第一共源共栅晶体管；与所述第一共源共栅晶体管串联耦合的输入晶体管；耦合在所述输入晶体管的负载路径与接地节点之间的电感性退化电路；以及耦合在所述第一共源共栅晶体管的负载路径与电源节点之间的电感性上拉电路，所述偏置电路包括：具有耦合到所述第一共源共栅晶体管的控制节点的控制节点的第一复制共源共栅晶体管；与所述第一复制共源共栅晶体管串联耦合的复制输入晶体管，其中所述复制输入晶体管的控制节点耦合到所述RF电路的所述输入晶体管的控制节点；耦合在所述复制输入晶体管的负载路径与所述接地节点之间的复制退化电路；具有耦合到所述电源节点的第一端子和耦合到参考电流节点的第二端子的第一电阻器；耦合在所述电源节点与所述第一复制共源共栅晶体管之间的第二电阻器；具有耦合到所述参考电流节点的第一输入、耦合到所述第一电阻器的所述第二端子的第二输入和耦合到所述第一复制输入晶体管的控制节点的输出的第一放大器；以及具有耦合到偏置参考电压节点的第一输入、耦合到所述复制输入晶体管的漏极的第二输入和耦合到所述第一复制共源共栅晶体管的所述控制节点的输出的第二放大器。
示例16.根据示例15的电路，其中：所述RF电路进一步包括耦合在所述第一共源共栅晶体管与所述电感性上拉电路之间的第二共源共栅晶体管；所述偏置电路进一步包括耦合在所述第一复制共源共栅晶体管与所述第二电阻器之间的第二复制共源共栅晶体管，其中所述第二复制共源共栅晶体管的控制节点耦合到所述第二共源共栅晶体管的控制节点；以及电平移位电路耦合在所述第二放大器的所述输出与所述第二复制共源共栅晶体管的所述控制节点之间。
示例17.根据示例15或16中的一项的电路，进一步包括耦合在所述电感性上拉电路与所述第一电阻器和所述第二电阻器之间的低通滤波器。
示例18.根据示例15至17中的一项的电路，其中所述RF电路的所述电感性退化电路包括可选择的电感器；所述偏置电路的所述复制退化电路包括可选择的电阻器；并且所述可选择的电阻器的电阻和所述可选择的电感器的电阻具有相同的温度系数。
示例19.根据示例15至18中的一项的电路，其中所述RF电路是低噪声放大器。
示例20.根据示例19的电路，其中所述RF电路进一步包括耦合在所述第一共源共栅晶体管的所述控制节点与所述接地节点之间的第一可选择的阻抗网络；所述第一可选择的阻抗网络包括串联耦合的电容器、第一开关晶体管和匹配电感器；并且所述RF电路在所述第一开关晶体管导通时具有第一增益并且在所述第一开关晶体管关断时具有第二增益，并且所述第一增益大于所述第二增益。
示例21.根据示例20的电路，其中所述匹配电感器包括在所述输入晶体管的漏极与所述第一共源共栅晶体管的源极之间提供RF匹配的电感。
示例22.根据示例19至21中的一项的电路，其中所述RF电路进一步包括：第一变压器，具有耦合在RF输入端口与所述输入晶体管的控制节点之间的第一绕组和耦合在所述接地节点与第二开关晶体管的第一负载路径端子之间的第二绕组；以及第二变压器，具有耦合在所述接地节点与所述第二开关晶体管的第二负载路径端子之间的第一绕组和耦合在所述接地节点与所述输入晶体管的源极之间的第二绕组，其中所述电感性退化电路包括所述第二变压器的所述第二绕组，所述RF电路在所述第二开关晶体管导通时具有第一增益并且在所述第二开关晶体管关断时具有第二增益，并且所述第一增益小于所述第二增益。
示例23.根据示例15的电路，其中所述RF电路是压控振荡器。
虽然已经参考说明性实施例描述了本发明，但是该描述并不旨在以限制意义来解释。参考该描述，本领域技术人员将清楚说明性实施例的各种修改和组合以及本发明的其他实施例。因此，所附权利要求旨在涵盖任何这样的修改或实施例。

Claims (23)

1.一种电路，包括：
复制输入晶体管，包括第一控制节点，所述第一控制节点被配置为与RF电路的输入晶体管的第二控制节点耦合；
第一复制共源共栅晶体管，与所述复制输入晶体管串联耦合，所述第一复制共源共栅晶体管包括第三控制节点，所述第三控制节点被配置为与所述RF电路的第一共源共栅晶体管的第四控制节点耦合；
有源电流源电路，具有与所述复制输入晶体管的所述第一控制节点耦合的第一输出，所述有源电流源电路被配置为通过调节所述复制输入晶体管的所述第一控制节点的电压来将流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流设置为预定值；以及
有源共源共栅偏置电路，包括与所述第一复制共源共栅晶体管的所述第三控制节点耦合的第一输出，所述有源共源共栅偏置电路被配置为通过调节所述第一复制共源共栅晶体管的所述第三控制节点的电压来将所述复制输入晶体管的漏极电压设置为预定电压，其中所述有源共源共栅偏置电路包括第二放大器，所述第二放大器具有耦合到所述复制输入晶体管的漏极的第一输入、耦合到偏置参考电压节点的第二输入和耦合到所述第一复制共源共栅晶体管的所述第三控制节点的输出。
2.根据权利要求1所述的电路，进一步包括所述RF电路，所述RF电路包括所述输入晶体管和所述第一共源共栅晶体管。
3.根据权利要求2所述的电路，其中所述RF电路是低噪声放大器电路。
4.根据权利要求1所述的电路，进一步包括与所述第一复制共源共栅晶体管串联耦合的第二复制共源共栅晶体管，所述第二复制共源共栅晶体管包括第五控制节点，所述第五控制节点被配置为与所述RF电路的第二共源共栅晶体管的第六控制节点耦合，其中所述有源共源共栅偏置电路进一步包括与所述第二复制共源共栅晶体管的所述第五控制节点耦合的第二输出。
5.根据权利要求4所述的电路，其中所述有源共源共栅偏置电路包括耦合在所述有源共源共栅偏置电路的所述第一输出与所述第二输出之间的电平移位电路。
6.根据权利要求1所述的电路，其中所述有源电流源电路包括：
参考电流源；
第一电阻器，在第一节点处耦合在参考电压节点与所述参考电流源之间；
第二电阻器，耦合在所述第一共源共栅晶体管的漏极与所述参考电压节点之间；以及
第一放大器，具有耦合到所述第一节点的第一输入、耦合到所述第一共源共栅晶体管的漏极的第二输入和耦合到所述复制输入晶体管的所述第一控制节点的输出。
7.根据权利要求1所述的电路，进一步包括数模转换器，所述数模转换器具有耦合到所述偏置参考电压节点的输出。
8.一种使用偏置电路来偏置RF电路的方法，所述RF电路包括与第一共源共栅晶体管串联耦合的输入晶体管，所述偏置电路包括与第一复制共源共栅晶体管串联耦合的复制输入晶体管，所述方法包括：
通过调节所述复制输入晶体管的第一控制节点的电压来将流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流设置为预定值；
通过调节所述第一复制共源共栅晶体管的第二控制节点的电压来将所述复制输入晶体管的漏极电压设置为预定电压；
向所述RF电路的所述第一共源共栅晶体管的第三控制节点施加所述第一复制共源共栅晶体管的所述第二控制节点处的电压；以及
向所述RF电路的所述输入晶体管的第三控制节点施加所述复制输入晶体管的所述第一控制节点处的电压，其中将所述复制输入晶体管的漏极电压设置为预定电压包括：
测量偏置参考电压节点处的电压与所述复制输入晶体管的所述漏极电压之间的电压差；
使用放大器来放大所测量的电压差；以及
向所述第一复制共源共栅晶体管的所述第二控制节点施加经放大的所测量的电压差。
9.根据权利要求8所述的方法，其中设置流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流包括：
测量耦合在参考电流源与参考电压节点之间的第一电阻器两端的第一电压与耦合在所述第一复制共源共栅晶体管的漏极与所述参考电压节点之间的第二电阻器两端的第二电压之间的电压差；
使用放大器来放大所测量的电压差；以及
向所述复制输入晶体管的所述第一控制节点施加经放大的所测量的电压差。
10.根据权利要求9所述的方法，进一步包括：
对电源电压进行低通滤波；以及
向所述参考电压节点施加经低通滤波的电源电压。
11.根据权利要求8所述的方法，进一步包括使用数模转换器来在所述偏置参考电压节点处生成电压。
12.根据权利要求8所述的方法，其中：
所述RF电路进一步包括与所述第一共源共栅晶体管串联耦合的第二共源共栅晶体管，并且所述偏置电路进一步包括与所述复制输入晶体管串联耦合的第二复制共源共栅晶体管；以及
所述方法进一步包括对所述第一复制共源共栅晶体管的所述第二控制节点的电压进行电平移位，以及向所述第二复制共源共栅晶体管的第四控制节点和所述第二共源共栅晶体管的第五控制节点施加经电平移位的电压。
13.一种电路，包括：
RF电路，包括：
第一共源共栅晶体管，
输入晶体管，与所述第一共源共栅晶体管串联耦合，
电感性退化电路，耦合在所述输入晶体管的第一负载路径与接地节点之间，以及
电感性上拉电路，耦合在所述第一共源共栅晶体管的第二负载路径与电源节点之间；以及
偏置电路，包括：
第一复制共源共栅晶体管，具有第一控制节点，所述第一控制节点与所述第一共源共栅晶体管的第二控制节点耦合，
复制输入晶体管，与所述第一复制共源共栅晶体管串联耦合，其中所述复制输入晶体管的第三控制节点耦合到所述RF电路的所述输入晶体管的第四控制节点，
复制退化电路，耦合在所述复制输入晶体管的第三负载路径与所述接地节点之间，
第一电阻器，具有耦合到所述电源节点的第一端子和耦合到参考电流节点的第二端子，
第二电阻器，具有耦合到所述电源节点的第一端子和耦合到所述第一复制共源共栅晶体管的第二端子，
第一放大器，具有耦合到所述参考电流节点的第一输入、耦合到所述第二电阻器的所述第二端子的第二输入和耦合到所述第一复制输入晶体管的第五控制节点的输出，以及
第二放大器，具有耦合到偏置参考电压节点的第一输入、耦合到所述复制输入晶体管的负载路径端子的第二输入和耦合到所述第一复制共源共栅晶体管的所述第一控制节点的输出，所述负载路径端子耦合到所述第一复制共源共栅晶体管。
14.根据权利要求13所述的电路，其中：
所述RF电路进一步包括耦合在所述第一共源共栅晶体管与所述电感性上拉电路之间的第二共源共栅晶体管；
所述偏置电路进一步包括耦合在所述第一复制共源共栅晶体管与所述第二电阻器之间的第二复制共源共栅晶体管，其中所述第二复制共源共栅晶体管的第六控制节点耦合到所述第二共源共栅晶体管的第七控制节点；以及
电平移位电路耦合在所述第二放大器的所述输出与所述第二复制共源共栅晶体管的所述第六控制节点之间。
15.根据权利要求13所述的电路，进一步包括耦合在所述电感性上拉电路与所述第一电阻器和所述第二电阻器之间的低通滤波器。
16.根据权利要求13所述的电路，其中：
所述RF电路的所述电感性退化电路包括可选择的电感器；以及
所述偏置电路的所述复制退化电路包括可选择的电阻器，其中所述可选择的电阻器的电阻和所述可选择的电感器的电阻具有相同的温度系数。
17.根据权利要求13所述的电路，其中所述RF电路是低噪声放大器。
18.根据权利要求17所述的电路，其中所述RF电路进一步包括耦合在所述第一共源共栅晶体管的所述第二控制节点与所述接地节点之间的第一可选择的阻抗网络，所述第一可选择的阻抗网络包括串联耦合的电容器、第一开关晶体管和匹配电感器，其中所述RF电路在所述第一开关晶体管导通时具有第一增益并且在所述第一开关晶体管关断时具有第二增益，并且所述第一增益大于所述第二增益。
19.根据权利要求18所述的电路，其中所述匹配电感器包括在所述输入晶体管的漏极与所述第一共源共栅晶体管的源极之间提供RF匹配的电感。
20.根据权利要求17所述的电路，其中所述RF电路进一步包括：
第一变压器，具有耦合在RF输入端口与所述输入晶体管的所述第四控制节点之间的第一绕组和耦合在所述接地节点与第二开关晶体管的第一负载路径端子之间的第二绕组；以及
第二变压器，具有耦合在所述接地节点与所述第二开关晶体管的第二负载路径端子之间的第一绕组和耦合在所述接地节点与所述输入晶体管的源极之间的第二绕组，其中所述电感性退化电路包括所述第二变压器的所述第二绕组，所述RF电路在所述第二开关晶体管导通时具有第一增益并且在所述第二开关晶体管关断时具有第二增益，并且所述第一增益小于所述第二增益。
21.根据权利要求13所述的电路，其中所述RF电路是压控振荡器。
22.一种电路，包括：
复制输入晶体管，包括第一控制节点，所述第一控制节点被配置为与RF电路的输入晶体管的第二控制节点耦合；
第一复制共源共栅晶体管，与所述复制输入晶体管串联耦合，所述第一复制共源共栅晶体管包括第三控制节点，所述第三控制节点被配置为与所述RF电路的第一共源共栅晶体管的第四控制节点耦合；
有源电流源电路，具有与所述复制输入晶体管的所述第一控制节点耦合的第一输出，所述有源电流源电路被配置为通过调节所述复制输入晶体管的所述第一控制节点的电压来将流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流设置为预定值；
有源共源共栅偏置电路，包括与所述第一复制共源共栅晶体管的所述第三控制节点耦合的第一输出，所述有源共源共栅偏置电路被配置为通过调节所述第一复制共源共栅晶体管的所述第三控制节点的电压来将所述复制输入晶体管的漏极电压设置为预定电压；以及
第二复制共源共栅晶体管，与所述第一复制共源共栅晶体管串联耦合，所述第二复制共源共栅晶体管包括第五控制节点，所述第五控制节点被配置为与所述RF电路的第二共源共栅晶体管的第六控制节点耦合，其中所述有源共源共栅偏置电路进一步包括与所述第二复制共源共栅晶体管的所述第五控制节点耦合的第二输出，其中所述有源共源共栅偏置电路包括耦合在所述有源共源共栅偏置电路的所述第一输出与所述第二输出之间的电平移位电路。
23.一种电路，包括：
复制输入晶体管，包括第一控制节点，所述第一控制节点被配置为与RF电路的输入晶体管的第二控制节点耦合；
第一复制共源共栅晶体管，与所述复制输入晶体管串联耦合，所述第一复制共源共栅晶体管包括第三控制节点，所述第三控制节点被配置为与所述RF电路的第一共源共栅晶体管的第四控制节点耦合；
有源电流源电路，具有与所述复制输入晶体管的所述第一控制节点耦合的第一输出，所述有源电流源电路被配置为通过调节所述复制输入晶体管的所述第一控制节点的电压来将流过所述第一复制共源共栅晶体管和所述复制输入晶体管的电流设置为预定值，其中所述有源电流源电路包括：
参考电流源，
第一电阻器，耦合在参考电压节点与第一节点处的所述参考电流源之间，
第二电阻器，耦合在所述第一共源共栅晶体管的漏极与所述参考电压节点之间，以及
第一放大器，具有耦合到所述第一节点的第一输入、耦合到所述第一共源共栅晶体管的所述漏极的第二输入和耦合到所述复制输入晶体管的所述第一控制节点的输出；以及
有源共源共栅偏置电路，包括与所述第一复制共源共栅晶体管的所述第三控制节点耦合的第一输出，所述有源共源共栅偏置电路被配置为通过调节所述第一复制共源共栅晶体管的所述第三控制节点的电压来将所述复制输入晶体管的漏极电压设置为预定电压。
CN201811167115.4A 2017-10-09 2018-10-08 用于偏置rf电路的系统和方法 Active CN109639244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/728,264 2017-10-09
US15/728,264 US10291194B2 (en) 2017-10-09 2017-10-09 System and method for biasing an RF circuit

Publications (2)

Publication Number Publication Date
CN109639244A CN109639244A (zh) 2019-04-16
CN109639244B true CN109639244B (zh) 2023-06-16

Family

ID=63794399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811167115.4A Active CN109639244B (zh) 2017-10-09 2018-10-08 用于偏置rf电路的系统和方法

Country Status (4)

Country Link
US (1) US10291194B2 (zh)
EP (1) EP3468034B1 (zh)
KR (1) KR102661617B1 (zh)
CN (1) CN109639244B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063576B2 (en) * 2016-03-11 2021-07-13 Akoustis, Inc. Front end module for 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10673513B2 (en) * 2016-03-11 2020-06-02 Akoustis, Inc. Front end module for 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10587225B2 (en) * 2018-07-24 2020-03-10 Psemi Corporation Transient stabilized cascode biasing
US10720890B1 (en) * 2019-02-12 2020-07-21 Realtek Semiconductor Corp. High-speed high-accuracy amplifier and method thereof
US10823767B1 (en) * 2019-05-24 2020-11-03 Semiconductor Components Industries, Llc Comparator system having internal input offset voltage
US11018625B1 (en) 2020-02-28 2021-05-25 Nxp B.V. Frequency reference generator
US10903790B1 (en) * 2020-05-28 2021-01-26 Nxp B.V. Frequency reference generator
US11606029B2 (en) * 2020-09-10 2023-03-14 Stmicroelectronics International N.V. DC-DC voltage converter with floating rail generation for cascode transistor biasing
US11190165B1 (en) * 2020-10-09 2021-11-30 Huawei Technologies Co., Ltd. Wideband low power active isolator
KR20230129028A (ko) * 2021-01-12 2023-09-05 조지아 테크 리서치 코포레이션 고신뢰성 애플리케이션을 위한 고효율 이중-구동 전력증폭기
CN112511146B (zh) * 2021-02-02 2021-04-20 上海南芯半导体科技有限公司 一种串联背靠背开关管的关断电路与方法
US11923807B2 (en) * 2021-05-26 2024-03-05 Psemi Corporation Integrated circuit yield improvement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045028A (zh) * 2011-01-04 2011-05-04 东南大学 一种增益可调低噪声放大器
CN104521138A (zh) * 2012-08-08 2015-04-15 高通股份有限公司 多共源共栅放大器偏置技术
CN105765858A (zh) * 2013-09-11 2016-07-13 高通股份有限公司 宽带偏置电路和方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525609B1 (en) 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
EP1081573B1 (en) 1999-08-31 2003-04-09 STMicroelectronics S.r.l. High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers
US6362688B1 (en) 2000-04-26 2002-03-26 Maxim Integrated Products, Inc. System and method for optimal biasing of a telescopic cascode operational transconductance amplifier (OTA)
US6590456B2 (en) 2001-07-17 2003-07-08 Analog Devices, Inc. Active cascode amplifier with an amplitude limiter
US7639081B2 (en) 2007-02-06 2009-12-29 Texas Instuments Incorporated Biasing scheme for low-voltage MOS cascode current mirrors
JP5012412B2 (ja) * 2007-10-25 2012-08-29 富士通株式会社 増幅装置及びバイアス回路
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
PT2456068E (pt) 2010-11-22 2013-08-22 Ericsson Telefon Ab L M Amplificador de baixo ruído com circuito de reforço de impedância
JP2012238929A (ja) * 2011-05-09 2012-12-06 Waseda Univ 増幅回路
TWI517557B (zh) * 2013-01-31 2016-01-11 瑞昱半導體股份有限公司 三級電晶體串疊之功率放大器
US9236841B2 (en) * 2013-09-19 2016-01-12 Analog Devices, Inc. Current-feedback operational amplifier
JP6204772B2 (ja) * 2013-09-20 2017-09-27 株式会社東芝 カスコード増幅器
US10020782B2 (en) 2015-10-08 2018-07-10 Dsp Group Ltd. PVT robust closed loop CMOS bias for linear power amplifier
US9825597B2 (en) * 2015-12-30 2017-11-21 Skyworks Solutions, Inc. Impedance transformation circuit for amplifier
US10250199B2 (en) * 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045028A (zh) * 2011-01-04 2011-05-04 东南大学 一种增益可调低噪声放大器
CN104521138A (zh) * 2012-08-08 2015-04-15 高通股份有限公司 多共源共栅放大器偏置技术
CN105765858A (zh) * 2013-09-11 2016-07-13 高通股份有限公司 宽带偏置电路和方法

Also Published As

Publication number Publication date
KR102661617B1 (ko) 2024-04-30
EP3468034A1 (en) 2019-04-10
EP3468034B1 (en) 2022-04-06
CN109639244A (zh) 2019-04-16
US10291194B2 (en) 2019-05-14
KR20190040118A (ko) 2019-04-17
US20190109574A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
CN109639244B (zh) 用于偏置rf电路的系统和方法
EP1719243B1 (en) Radio frequency low noise amplifier with automatic gain control
US9479126B2 (en) System and method for a low noise amplifier
US7400203B2 (en) Circuit with Q-enhancement cell having feedback loop
US6566963B1 (en) Transformer-based low noise variable gain driver amplifier
US6888411B2 (en) Radio frequency variable gain amplifier with linearity insensitive to gain
US8212615B2 (en) Variable-gain amplifier circuit and wireless communication device integrated circuit equipped therewith
US11258404B2 (en) Variable gain power amplifiers
US10122326B2 (en) Systems and methods providing loadline modulation of a power amplifier
CN111434038B (zh) 组合式混频器和滤波器电路
US9252744B2 (en) Low-noise electronic circuit simulating the behavior of an inductance
CN112398501B (zh) 无线传输电路与控制方法
US7898328B2 (en) Differential amplifier
Datta et al. Design of a 2–30 GHz low-noise amplifier: a review
Forbes et al. Differential Cancellation Based RF Switch Enabling High Isolation and Minimal Insertion Loss in 0.0006 mm 2 Area
US10270411B2 (en) Amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant