JP2001077648A - ポリフェイズフィルタおよびこれを使用した受信機 - Google Patents
ポリフェイズフィルタおよびこれを使用した受信機Info
- Publication number
- JP2001077648A JP2001077648A JP25139099A JP25139099A JP2001077648A JP 2001077648 A JP2001077648 A JP 2001077648A JP 25139099 A JP25139099 A JP 25139099A JP 25139099 A JP25139099 A JP 25139099A JP 2001077648 A JP2001077648 A JP 2001077648A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- resistor
- signal
- mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/06—Frequency selective two-port networks including resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H2007/0192—Complex filters
Abstract
(57)【要約】
【課題】 ポリフェイズフィルタのコンデンサをＭＩＳ
容量により構成したときの特性を改善する。 【解決手段】 全体をＩＣ化する。抵抗器Ｒ11〜Ｒ45お
よびコンデンサＣ11〜Ｃ45の直列回路の４組によりブリ
ッジ回路１７１〜１７５を構成する。このブリッジ回路
１７１〜１７５を縦続接続する。コンデンサＣ11〜Ｃ45
をＭＩＳ容量により構成するとともに、このＭＩＳ容量
に生じる寄生容量Ｃs 〜Ｃs が抵抗器Ｒ11〜Ｒ45から見
て入力側となるように、ＭＩＳ容量をＩＣ化する。
容量により構成したときの特性を改善する。 【解決手段】 全体をＩＣ化する。抵抗器Ｒ11〜Ｒ45お
よびコンデンサＣ11〜Ｃ45の直列回路の４組によりブリ
ッジ回路１７１〜１７５を構成する。このブリッジ回路
１７１〜１７５を縦続接続する。コンデンサＣ11〜Ｃ45
をＭＩＳ容量により構成するとともに、このＭＩＳ容量
に生じる寄生容量Ｃs 〜Ｃs が抵抗器Ｒ11〜Ｒ45から見
て入力側となるように、ＭＩＳ容量をＩＣ化する。
Description
【０００１】
【発明の属する技術分野】この発明は、ポリフェイズフ
ィルタおよびこれを使用した受信機に関する。
ィルタおよびこれを使用した受信機に関する。
【０００２】
【従来の技術】デジタル音声放送として、ヨーロッパで
はＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタ
ル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案
されている。
はＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタ
ル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案
されている。
【０００３】そして、ＩＳＤＢ−Ｔは、 伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき） 変調方式 ：ＯＦＤＭ 多重方式 ：ＭＰＥＧ２ を採用することにより、複数チャンネルのデジタルオー
ディオデータやデジタルデータを同時に放送するもので
ある。また、狭帯域ＩＳＤＢ−Ｔのとき、放送には、現
行のＶＨＦのテレビ放送帯の使用が予定されている。
ディオデータやデジタルデータを同時に放送するもので
ある。また、狭帯域ＩＳＤＢ−Ｔのとき、放送には、現
行のＶＨＦのテレビ放送帯の使用が予定されている。
【０００４】このため、ＩＳＤＢ−Ｔ受信機は、例えば
図５に示すように構成される。なお、図５は、狭帯域Ｉ
ＳＤＢ−Ｔ用の受信機の場合であり、スーパーヘテロダ
イン方式に構成された場合である。
図５に示すように構成される。なお、図５は、狭帯域Ｉ
ＳＤＢ−Ｔ用の受信機の場合であり、スーパーヘテロダ
イン方式に構成された場合である。
【０００５】すなわち、狭帯域ＩＳＤＢ−Ｔの放送波が
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号ＳRXが取り出され、この信号ＳRXがＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ｉ、１５Ｑに供給さ
れる。
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号ＳRXが取り出され、この信号ＳRXがＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ｉ、１５Ｑに供給さ
れる。
【０００６】また、ＰＬＬ３１において所定の周波数の
発振信号が形成され、この発振信号が分周回路３２に供
給されて受信信号ＳRXのキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ｉ、１５Ｑに局部発振信号として供給される。
発振信号が形成され、この発振信号が分周回路３２に供
給されて受信信号ＳRXのキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ｉ、１５Ｑに局部発振信号として供給される。
【０００７】こうして、ミキサ回路１５Ｉ、１５Ｑにお
いて、受信信号ＳRXは位相が互いに90°異なる２つの中
間周波信号ＳIFI 、ＳIFQ （中間周波数は500 ｋHz）、
すなわち、互いに直交するＩ軸およびＱ軸の中間周波信
号ＳIFI 、ＳIFQ に周波数変換される。
いて、受信信号ＳRXは位相が互いに90°異なる２つの中
間周波信号ＳIFI 、ＳIFQ （中間周波数は500 ｋHz）、
すなわち、互いに直交するＩ軸およびＱ軸の中間周波信
号ＳIFI 、ＳIFQ に周波数変換される。
【０００８】なお、このとき、ＰＬＬ３１から、そのＶ
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号ＳRXに対
する同調が実現される。
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号ＳRXに対
する同調が実現される。
【０００９】そして、ミキサ回路１５Ｉ、１５Ｑからの
中間周波信号ＳIFI 、ＳIFQ が、ローパスフィルタ１６
Ｉ、１６Ｑを通じて移相回路１７Ｉ、１７Ｑに供給さ
れ、この移相回路１７Ｉ、１７Ｑにおいて、信号ＳIFI
、ＳIFQ は値φ、（φ＋90°）だけそれぞれ移相され
る。そして、この移相後の中間周波信号ＳIFI 、ＳIFQ
が加算回路１８に供給され、加算回路１８からは、イメ
ージ信号成分が相殺されて希望波信号成分だけを有する
中間周波信号ＳIFが取り出される。
中間周波信号ＳIFI 、ＳIFQ が、ローパスフィルタ１６
Ｉ、１６Ｑを通じて移相回路１７Ｉ、１７Ｑに供給さ
れ、この移相回路１７Ｉ、１７Ｑにおいて、信号ＳIFI
、ＳIFQ は値φ、（φ＋90°）だけそれぞれ移相され
る。そして、この移相後の中間周波信号ＳIFI 、ＳIFQ
が加算回路１８に供給され、加算回路１８からは、イメ
ージ信号成分が相殺されて希望波信号成分だけを有する
中間周波信号ＳIFが取り出される。
【００１０】続いて、この中間周波信号ＳIFが、中間周
波フィルタ用のバンドパスフィルタ１９→ＡＧＣ用の可
変利得アンプ２１→ローパスフィルタ２２の信号ライン
を通じて復調回路２３に供給され、ＩＳＤＢ−Ｔの送信
時の変調処理に対応した復調処理が行われ、復調回路２
３からは、複数の番組（チャンネル）のうちの目的とす
る番組のオーディオ信号Ｌ、Ｒが取り出される。
波フィルタ用のバンドパスフィルタ１９→ＡＧＣ用の可
変利得アンプ２１→ローパスフィルタ２２の信号ライン
を通じて復調回路２３に供給され、ＩＳＤＢ−Ｔの送信
時の変調処理に対応した復調処理が行われ、復調回路２
３からは、複数の番組（チャンネル）のうちの目的とす
る番組のオーディオ信号Ｌ、Ｒが取り出される。
【００１１】そして、この受信機によれば、同調回路１
２、１４、ＰＬＬ３１のＶＣＯの共振回路および復調回
路２３を除いて、１チップＩＣ化することができる。
２、１４、ＰＬＬ３１のＶＣＯの共振回路および復調回
路２３を除いて、１チップＩＣ化することができる。
【００１２】ところで、上述の移相回路１７Ｉ、１７Ｑ
および加算回路１８は、例えば図６に示すようなポリフ
ェイズフィルタ１７により構成することができる。
および加算回路１８は、例えば図６に示すようなポリフ
ェイズフィルタ１７により構成することができる。
【００１３】すなわち、入力端子１７Ａと入力端子１７
Ｂとの間に、抵抗器Ｒ11とコンデンサＣ11との直列回路
が接続され、入力端子１７Ｂと入力端子１７Ｃとの間
に、抵抗器Ｒ21とコンデンサＣ21との直列回路が接続さ
れる。また、入力端子１７Ｃと入力端子１７Ｄとの間
に、抵抗器Ｒ31とコンデンサＣ31との直列回路が接続さ
れ、入力端子１７Ｄと入力端子１７Ａとの間に、抵抗器
Ｒ41とコンデンサＣ41との直列回路が接続される。
Ｂとの間に、抵抗器Ｒ11とコンデンサＣ11との直列回路
が接続され、入力端子１７Ｂと入力端子１７Ｃとの間
に、抵抗器Ｒ21とコンデンサＣ21との直列回路が接続さ
れる。また、入力端子１７Ｃと入力端子１７Ｄとの間
に、抵抗器Ｒ31とコンデンサＣ31との直列回路が接続さ
れ、入力端子１７Ｄと入力端子１７Ａとの間に、抵抗器
Ｒ41とコンデンサＣ41との直列回路が接続される。
【００１４】さらに、抵抗器Ｒ11の出力側と抵抗器Ｒ21
の出力側との間に、抵抗器Ｒ12とコンデンサＣ12との直
列回路が接続され、抵抗器Ｒ21の出力側と抵抗器Ｒ31の
出力側との間に、抵抗器Ｒ22とコンデンサＣ22との直列
回路が接続される。また、抵抗器Ｒ31の出力側と抵抗器
Ｒ41の出力側との間に、抵抗器Ｒ32とコンデンサＣ32と
の直列回路が接続され、抵抗器Ｒ41の出力側と抵抗器Ｒ
11の出力側との間に、抵抗器Ｒ42とコンデンサＣ42との
直列回路が接続される。
の出力側との間に、抵抗器Ｒ12とコンデンサＣ12との直
列回路が接続され、抵抗器Ｒ21の出力側と抵抗器Ｒ31の
出力側との間に、抵抗器Ｒ22とコンデンサＣ22との直列
回路が接続される。また、抵抗器Ｒ31の出力側と抵抗器
Ｒ41の出力側との間に、抵抗器Ｒ32とコンデンサＣ32と
の直列回路が接続され、抵抗器Ｒ41の出力側と抵抗器Ｒ
11の出力側との間に、抵抗器Ｒ42とコンデンサＣ42との
直列回路が接続される。
【００１５】また、抵抗器Ｒ12〜Ｒ42の出力側に、抵抗
器Ｒ13〜Ｒ43およびコンデンサＣ１３〜Ｃ４３が同様に
接続される。さらに、抵抗器Ｒ13、Ｒ23の出力側が出力
端子１７Ｅに接続され、抵抗器Ｒ33、Ｒ43の出力側が出
力端子１７Ｆに接続される。
器Ｒ13〜Ｒ43およびコンデンサＣ１３〜Ｃ４３が同様に
接続される。さらに、抵抗器Ｒ13、Ｒ23の出力側が出力
端子１７Ｅに接続され、抵抗器Ｒ33、Ｒ43の出力側が出
力端子１７Ｆに接続される。
【００１６】そして、ローパスフィルタ１６Ｉ、１６Ｑ
は、それらの出力が平衡型とされ、フィルタ１６Ｉから
出力される中間周波信号ＳIFI が端子１７Ａと端子１７
Ｃとの間に供給され、フィルタ１６Ｑから出力される中
間周波信号ＳIFQ が端子１７Ｂと端子１７Ｄとの間に供
給される。すると、端子１７Ｅと端子１７Ｆとの間に
は、イメージ信号成分が相殺されて希望信号成分だけを
有する中間周波信号ＳIFが平衡型に出力される。
は、それらの出力が平衡型とされ、フィルタ１６Ｉから
出力される中間周波信号ＳIFI が端子１７Ａと端子１７
Ｃとの間に供給され、フィルタ１６Ｑから出力される中
間周波信号ＳIFQ が端子１７Ｂと端子１７Ｄとの間に供
給される。すると、端子１７Ｅと端子１７Ｆとの間に
は、イメージ信号成分が相殺されて希望信号成分だけを
有する中間周波信号ＳIFが平衡型に出力される。
【００１７】そして、この場合、ポリフェイズフィルタ
１７は、ＩＣ化が可能であるとともに、フィルタ１７を
構成する抵抗器Ｒ11〜Ｒ43およびコンデンサＣ11〜Ｃ43
がブリッジ接続とされているので、ＩＣ製造時の素子の
ばらつきに対して特性が安定であり、上記のような方法
によりイメージ信号成分を除去するとき、これが確実で
ある。
１７は、ＩＣ化が可能であるとともに、フィルタ１７を
構成する抵抗器Ｒ11〜Ｒ43およびコンデンサＣ11〜Ｃ43
がブリッジ接続とされているので、ＩＣ製造時の素子の
ばらつきに対して特性が安定であり、上記のような方法
によりイメージ信号成分を除去するとき、これが確実で
ある。
【００１８】なお、ポリフェイズフィルタ１７におい
て、90°の位相回転を生じる周波数ｆ17は、 ｆ17＝１／（２πＣＲ） ＣＲ：各段の抵抗器およびコンデンサの値の積 である。また、ポリフェイズフィルタ１７の段数は、イ
メージ信号成分の抑圧に必要な減衰量と、比帯域とによ
り決定される。
て、90°の位相回転を生じる周波数ｆ17は、 ｆ17＝１／（２πＣＲ） ＣＲ：各段の抵抗器およびコンデンサの値の積 である。また、ポリフェイズフィルタ１７の段数は、イ
メージ信号成分の抑圧に必要な減衰量と、比帯域とによ
り決定される。
【００１９】
【発明が解決しようとする課題】ところで、ポリフェイ
ズフィルタ１７をＩＣ化する場合、そのコンデンサＣ11
〜Ｃ43は、例えば図７Ａに示すようなＭＩＳ容量により
実現することができる。すなわち、図７Ａにおいて、ｐ
型の半導体サブストレート７１に、ｎ型のエピタキシャ
ル層７２、ｎ+ 型の埋め込み領域７３およびｐ+ 型の分
離領域７４が形成される。
ズフィルタ１７をＩＣ化する場合、そのコンデンサＣ11
〜Ｃ43は、例えば図７Ａに示すようなＭＩＳ容量により
実現することができる。すなわち、図７Ａにおいて、ｐ
型の半導体サブストレート７１に、ｎ型のエピタキシャ
ル層７２、ｎ+ 型の埋め込み領域７３およびｐ+ 型の分
離領域７４が形成される。
【００２０】そして、エピタキシャル層７２の表面にｎ
+ 半導体層７５が形成されるとともに、その上にＳｉＯ
2 層７６および非常に薄い絶縁層７７が形成される。さ
らに、電極７８がｎ+ 半導体層７５に接続されて形成さ
れ、電極７９が絶縁層７７を間にしてｎ+ 半導体層７５
に対向して形成される。なお、電極７８、７９は、一般
に、アルミニウム材とされている。
+ 半導体層７５が形成されるとともに、その上にＳｉＯ
2 層７６および非常に薄い絶縁層７７が形成される。さ
らに、電極７８がｎ+ 半導体層７５に接続されて形成さ
れ、電極７９が絶縁層７７を間にしてｎ+ 半導体層７５
に対向して形成される。なお、電極７８、７９は、一般
に、アルミニウム材とされている。
【００２１】したがって、図７Ｂに示すように、電極７
８と、絶縁層７７と、ｎ+ 半導体層７５とにより容量
（コンデンサ）Ｃm が形成されるとともに、電極７８、
７９が容量Ｃm の引き出し端子として作用することにな
る。なお、符号ｒは、ｎ+ 半導体層７５の抵抗分であ
る。したがって、ポリフェイズフィルタ１７をＩＣ化す
る場合、そのコンデンサＣ11〜Ｃ43を、ＭＩＳ容量Ｃm
によりそれぞれ実現することができる。
８と、絶縁層７７と、ｎ+ 半導体層７５とにより容量
（コンデンサ）Ｃm が形成されるとともに、電極７８、
７９が容量Ｃm の引き出し端子として作用することにな
る。なお、符号ｒは、ｎ+ 半導体層７５の抵抗分であ
る。したがって、ポリフェイズフィルタ１７をＩＣ化す
る場合、そのコンデンサＣ11〜Ｃ43を、ＭＩＳ容量Ｃm
によりそれぞれ実現することができる。
【００２２】そして、このＭＩＳ容量Ｃm は単位面積あ
たりの容量が大きいので、ポリフェイズフィルタ１７を
ＩＣ化したとき、コンデンサＣ11〜Ｃ43が占める面積を
小さくすることができる。
たりの容量が大きいので、ポリフェイズフィルタ１７を
ＩＣ化したとき、コンデンサＣ11〜Ｃ43が占める面積を
小さくすることができる。
【００２３】ところが、このＭＩＳ容量Ｃm において
は、半導体層７５が、エピタキシャル層７２を通じて埋
め込み領域７２に電気的に接続されているとともに、埋
め込み層７２とサブストレート７１とがｐｎ接合を構成
しているので、図７Ｃにも示すように、容量Ｃm の電極
７９側には、埋め込み層７３とサブストレート７１とに
より構成されたｐｎ接合Ｄs が接続されることになる。
は、半導体層７５が、エピタキシャル層７２を通じて埋
め込み領域７２に電気的に接続されているとともに、埋
め込み層７２とサブストレート７１とがｐｎ接合を構成
しているので、図７Ｃにも示すように、容量Ｃm の電極
７９側には、埋め込み層７３とサブストレート７１とに
より構成されたｐｎ接合Ｄs が接続されることになる。
【００２４】そして、ＭＩＳ容量Ｃm の使用時には、ｐ
ｎ接合Ｄs は逆バイアスされるので、このｐｎ接合Ｄs
は、図７Ｄにも示すように、寄生容量Ｃs として作用し
てしまう。この寄生容量Ｃs は、一般に、本体の容量Ｃ
m の５〜10％に達し、ポリフェイズフィルタ１７にとっ
て、その影響を無視できない。
ｎ接合Ｄs は逆バイアスされるので、このｐｎ接合Ｄs
は、図７Ｄにも示すように、寄生容量Ｃs として作用し
てしまう。この寄生容量Ｃs は、一般に、本体の容量Ｃ
m の５〜10％に達し、ポリフェイズフィルタ１７にとっ
て、その影響を無視できない。
【００２５】すなわち、ポリフェイズフィルタ１７のコ
ンデンサＣ11〜Ｃ43をＭＩＳ容量Ｃs により実現した場
合の等価回路を、寄生容量Ｃs を含んで示すと、図８に
示すようになり、各段ごとに、その出力側に寄生容量Ｃ
s 〜Ｃs が挿入されてしまう。すると、この寄生容量Ｃ
s 〜Ｃs と、その前段の抵抗器Ｒ11〜Ｒ43とによりロー
パスフィルタがそれぞれ構成されるので、このポリフェ
イズフィルタ１７を通過する中間周波信号ＳIFI 、ＳIF
Q のレベルが低下してしまう。
ンデンサＣ11〜Ｃ43をＭＩＳ容量Ｃs により実現した場
合の等価回路を、寄生容量Ｃs を含んで示すと、図８に
示すようになり、各段ごとに、その出力側に寄生容量Ｃ
s 〜Ｃs が挿入されてしまう。すると、この寄生容量Ｃ
s 〜Ｃs と、その前段の抵抗器Ｒ11〜Ｒ43とによりロー
パスフィルタがそれぞれ構成されるので、このポリフェ
イズフィルタ１７を通過する中間周波信号ＳIFI 、ＳIF
Q のレベルが低下してしまう。
【００２６】したがって、このレベルの低下分だけ、ポ
リフェイズフィルタ１７の前段のローパスフィルタ１６
Ｉ、１６Ｑの出力段のドライブ能力を大きくするか、あ
るいは後段のバンドパスフィルタ１９の利得を大きくす
るとともに、低ノイズ化する必要がある。しかし、どち
らの方法も、ポリフェイズフィルタ１７における信号ロ
スを補うものであり、根本的な解決にはなっていない。
リフェイズフィルタ１７の前段のローパスフィルタ１６
Ｉ、１６Ｑの出力段のドライブ能力を大きくするか、あ
るいは後段のバンドパスフィルタ１９の利得を大きくす
るとともに、低ノイズ化する必要がある。しかし、どち
らの方法も、ポリフェイズフィルタ１７における信号ロ
スを補うものであり、根本的な解決にはなっていない。
【００２７】この発明は、このような問題点を解決しよ
うとするものである。
うとするものである。
【００２８】
【課題を解決するための手段】この発明においては、例
えば、全体がＩＣ化され、抵抗器およびコンデンサの直
列回路の４組によりブリッジ回路が構成され、このブリ
ッジ回路の複数個が縦続接続され、上記コンデンサがＭ
ＩＳ容量により構成されるとともに、このＭＩＳ容量に
生じる寄生容量が上記抵抗器から見て入力側となるよう
に、上記ＭＩＳ容量がＩＣ化されるようにしたポリフェ
イズフィルタとするものである。したがって、ＭＩＳ容
量に寄生する容量の影響が軽減され、フィルタとしての
特性が改善される。
えば、全体がＩＣ化され、抵抗器およびコンデンサの直
列回路の４組によりブリッジ回路が構成され、このブリ
ッジ回路の複数個が縦続接続され、上記コンデンサがＭ
ＩＳ容量により構成されるとともに、このＭＩＳ容量に
生じる寄生容量が上記抵抗器から見て入力側となるよう
に、上記ＭＩＳ容量がＩＣ化されるようにしたポリフェ
イズフィルタとするものである。したがって、ＭＩＳ容
量に寄生する容量の影響が軽減され、フィルタとしての
特性が改善される。
【００２９】
【発明の実施の形態】〔デジタル音声放送受信機〕デジ
タル音声放送受信機は、例えば図１に示すように構成さ
れる。なお、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の
場合であり、スーパーヘテロダイン方式に構成された場
合である。
タル音声放送受信機は、例えば図１に示すように構成さ
れる。なお、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の
場合であり、スーパーヘテロダイン方式に構成された場
合である。
【００３０】すなわち、狭帯域ＩＳＤＢ−Ｔの放送波が
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号ＳRXが取り出され、この信号ＳRXがＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ｉ、１５Ｑに供給さ
れる。
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号ＳRXが取り出され、この信号ＳRXがＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ｉ、１５Ｑに供給さ
れる。
【００３１】また、ＰＬＬ３１において所定の周波数の
発振信号が形成され、この発振信号が分周回路３２に供
給されて受信信号ＳRXのキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ｉ、１５Ｑに局部発振信号として供給される。
発振信号が形成され、この発振信号が分周回路３２に供
給されて受信信号ＳRXのキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ｉ、１５Ｑに局部発振信号として供給される。
【００３２】こうして、ミキサ回路１５Ｉ、１５Ｑにお
いて、受信信号ＳRXは位相が互いに90°異なる２つの中
間周波信号ＳIFI 、ＳIFQ （中間周波数は500 ｋHz）、
すなわち、互いに直交するＩ軸およびＱ軸の中間周波信
号ＳIFI 、ＳIFQ に周波数変換される。
いて、受信信号ＳRXは位相が互いに90°異なる２つの中
間周波信号ＳIFI 、ＳIFQ （中間周波数は500 ｋHz）、
すなわち、互いに直交するＩ軸およびＱ軸の中間周波信
号ＳIFI 、ＳIFQ に周波数変換される。
【００３３】なお、このとき、ＰＬＬ３１から、そのＶ
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号ＳRXに対
する同調が実現される。
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号ＳRXに対
する同調が実現される。
【００３４】そして、ミキサ回路１５Ｉ、１５Ｑからの
中間周波信号ＳIFI 、ＳIFQ が、後述する構成のポリフ
ェイズフィルタ１７に供給され、イメージ信号成分が相
殺されて希望波信号成分だけを有する中間周波信号ＳIF
が取り出される。
中間周波信号ＳIFI 、ＳIFQ が、後述する構成のポリフ
ェイズフィルタ１７に供給され、イメージ信号成分が相
殺されて希望波信号成分だけを有する中間周波信号ＳIF
が取り出される。
【００３５】続いて、この中間周波信号ＳIFが、中間周
波フィルタ用のバンドパスフィルタ１９→ＡＧＣ用の可
変利得アンプ２１→ローパスフィルタ２２の信号ライン
を通じて復調回路２３に供給される。この復調回路２３
は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理
に対応して、複素フーリエ変換、周波数デインターリー
ブ、タイム・デインターリーブ、複数のチャンネルのう
ちの目的とするチャンネルのデジタルオーディオデータ
の選択、エラー訂正およびデータ伸長などの復調処理を
行うものである。
波フィルタ用のバンドパスフィルタ１９→ＡＧＣ用の可
変利得アンプ２１→ローパスフィルタ２２の信号ライン
を通じて復調回路２３に供給される。この復調回路２３
は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理
に対応して、複素フーリエ変換、周波数デインターリー
ブ、タイム・デインターリーブ、複数のチャンネルのう
ちの目的とするチャンネルのデジタルオーディオデータ
の選択、エラー訂正およびデータ伸長などの復調処理を
行うものである。
【００３６】したがって、復調回路２３からは、複数の
番組（チャンネル）のうちの目的とする番組のオーディ
オ信号Ｌ、Ｒが取り出される。
番組（チャンネル）のうちの目的とする番組のオーディ
オ信号Ｌ、Ｒが取り出される。
【００３７】また、このとき、ローパスフィルタ２２か
らの中間周波信号ＳIFがＡＧＣ検波回路３５に供給され
てＡＧＣ電圧Ｖ35が形成され、このＡＧＣ電圧Ｖ35が可
変利得アンプ２１に利得の制御信号として供給される。
らの中間周波信号ＳIFがＡＧＣ検波回路３５に供給され
てＡＧＣ電圧Ｖ35が形成され、このＡＧＣ電圧Ｖ35が可
変利得アンプ２１に利得の制御信号として供給される。
【００３８】さらに、ローパスフィルタ１６Ｉ、１６Ｑ
からの中間周波信号ＳIFI 、ＳIFQがＡＧＣ検波回路３
３に供給されて遅延ＡＧＣ電圧Ｖ33が形成され、このＡ
ＧＣ電圧Ｖ33が加算回路３４に供給されるとともに、Ａ
ＧＣ電圧Ｖ35が加算回路３４に供給される。そして、加
算回路３４からはＡＧＣ電圧Ｖ33、Ｖ35の加算電圧Ｖ34
が取り出され、この電圧Ｖ34が可変利得アンプ１３に利
得の制御信号として供給される。
からの中間周波信号ＳIFI 、ＳIFQがＡＧＣ検波回路３
３に供給されて遅延ＡＧＣ電圧Ｖ33が形成され、このＡ
ＧＣ電圧Ｖ33が加算回路３４に供給されるとともに、Ａ
ＧＣ電圧Ｖ35が加算回路３４に供給される。そして、加
算回路３４からはＡＧＣ電圧Ｖ33、Ｖ35の加算電圧Ｖ34
が取り出され、この電圧Ｖ34が可変利得アンプ１３に利
得の制御信号として供給される。
【００３９】したがって、ＡＧＣ電圧Ｖ34により同調回
路１２からの受信信号ＳRXに対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ35によりバンドパスフィルタ１９
からの中間周波信号ＳIFに対してＡＧＣが行われる。
路１２からの受信信号ＳRXに対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ35によりバンドパスフィルタ１９
からの中間周波信号ＳIFに対してＡＧＣが行われる。
【００４０】そして、この受信機によれば、同調回路１
２、１４、ＰＬＬ３１のＶＣＯの共振回路および復調回
路２３を除いて、１チップＩＣ化することができる。
２、１４、ＰＬＬ３１のＶＣＯの共振回路および復調回
路２３を除いて、１チップＩＣ化することができる。
【００４１】〔ポリフェイズフィルタ１７〕ポリフェイ
ズフィルタは、一般に、入力段のブリッジ回路から出力
段のブリッジ回路に行くほど、インピーダンスを高くす
ると、そのポリフェイズフィルタにおける損失を少なく
することができる。このため、ブリッジ回路における抵
抗器の値は、後段に行くほど大きくするのが普通であ
る。
ズフィルタは、一般に、入力段のブリッジ回路から出力
段のブリッジ回路に行くほど、インピーダンスを高くす
ると、そのポリフェイズフィルタにおける損失を少なく
することができる。このため、ブリッジ回路における抵
抗器の値は、後段に行くほど大きくするのが普通であ
る。
【００４２】この発明は、このような点に着目し、ポリ
フェイズフィルタ１７のコンデンサをＭＩＳ容量により
構成したときに、寄生容量Ｃs により生じる特性の低下
を軽減するようにしたものである。
フェイズフィルタ１７のコンデンサをＭＩＳ容量により
構成したときに、寄生容量Ｃs により生じる特性の低下
を軽減するようにしたものである。
【００４３】このため、ポリフェイズフィルタ１７は、
例えば図２に示すように構成される。なお、図２は、ポ
リフェイズフィルタ１７を、５つのブリッジ回路１７１
〜１７５により５段に構成した場合である。
例えば図２に示すように構成される。なお、図２は、ポ
リフェイズフィルタ１７を、５つのブリッジ回路１７１
〜１７５により５段に構成した場合である。
【００４４】すなわち、入力端子１７Ａと入力端子１７
Ｂとの間に、抵抗器Ｒ11とコンデンサＣ11との直列回路
が接続され、入力端子１７Ｂと入力端子１７Ｃとの間
に、抵抗器Ｒ21とコンデンサＣ21との直列回路が接続さ
れる。また、入力端子１７Ｃと入力端子１７Ｄとの間
に、抵抗器Ｒ31とコンデンサＣ31との直列回路が接続さ
れ、入力端子１７Ｄと入力端子１７Ａとの間に、抵抗器
Ｒ41とコンデンサＣ41との直列回路が接続される。こう
して、フィルタ１７の初段のブリッジ回路１７１が構成
される。
Ｂとの間に、抵抗器Ｒ11とコンデンサＣ11との直列回路
が接続され、入力端子１７Ｂと入力端子１７Ｃとの間
に、抵抗器Ｒ21とコンデンサＣ21との直列回路が接続さ
れる。また、入力端子１７Ｃと入力端子１７Ｄとの間
に、抵抗器Ｒ31とコンデンサＣ31との直列回路が接続さ
れ、入力端子１７Ｄと入力端子１７Ａとの間に、抵抗器
Ｒ41とコンデンサＣ41との直列回路が接続される。こう
して、フィルタ１７の初段のブリッジ回路１７１が構成
される。
【００４５】また、抵抗器Ｒ11の出力側と抵抗器Ｒ21の
出力側との間に、抵抗器Ｒ12とコンデンサＣ12との直列
回路が接続され、抵抗器Ｒ21の出力側と抵抗器Ｒ31の出
力側との間に、抵抗器Ｒ22とコンデンサＣ22との直列回
路が接続される。さらに、抵抗器Ｒ31の出力側と抵抗器
Ｒ41の出力側との間に、抵抗器Ｒ32とコンデンサＣ32と
の直列回路が接続され、抵抗器Ｒ41の出力側と抵抗器Ｒ
11の出力側との間に、抵抗器Ｒ42とコンデンサＣ42との
直列回路が接続される。こうして、フィルタ１７の第２
段目のブリッジ回路１７２が構成される。
出力側との間に、抵抗器Ｒ12とコンデンサＣ12との直列
回路が接続され、抵抗器Ｒ21の出力側と抵抗器Ｒ31の出
力側との間に、抵抗器Ｒ22とコンデンサＣ22との直列回
路が接続される。さらに、抵抗器Ｒ31の出力側と抵抗器
Ｒ41の出力側との間に、抵抗器Ｒ32とコンデンサＣ32と
の直列回路が接続され、抵抗器Ｒ41の出力側と抵抗器Ｒ
11の出力側との間に、抵抗器Ｒ42とコンデンサＣ42との
直列回路が接続される。こうして、フィルタ１７の第２
段目のブリッジ回路１７２が構成される。
【００４６】さらに、ブリッジ回路１７２に抵抗器Ｒ13
〜Ｒ43およびコンデンサＣ13〜Ｃ43が同様に接続されて
フィルタ１７の第３段目のブリッジ回路１７３が構成さ
れる。また、ブリッジ回路１７３に抵抗器Ｒ14〜Ｒ44お
よびコンデンサＣ14〜Ｃ44が同様に接続されて第４段目
のブリッジ回路１７４が構成され、このブリッジ回路１
７４に抵抗器Ｒ15〜Ｒ45およびコンデンサＣ15〜Ｃ45が
同様に接続されて第５段目のブリッジ回路１７５が構成
される。
〜Ｒ43およびコンデンサＣ13〜Ｃ43が同様に接続されて
フィルタ１７の第３段目のブリッジ回路１７３が構成さ
れる。また、ブリッジ回路１７３に抵抗器Ｒ14〜Ｒ44お
よびコンデンサＣ14〜Ｃ44が同様に接続されて第４段目
のブリッジ回路１７４が構成され、このブリッジ回路１
７４に抵抗器Ｒ15〜Ｒ45およびコンデンサＣ15〜Ｃ45が
同様に接続されて第５段目のブリッジ回路１７５が構成
される。
【００４７】そして、抵抗器Ｒ15、Ｒ25の出力側が出力
端子１７Ｅに接続され、抵抗器Ｒ35、Ｒ45の出力側が出
力端子１７Ｆに接続される。また、端子１７Ｅ、１７Ｆ
と接地との間に、負荷抵抗器Ｒ71、Ｒ72が接続される。
端子１７Ｅに接続され、抵抗器Ｒ35、Ｒ45の出力側が出
力端子１７Ｆに接続される。また、端子１７Ｅ、１７Ｆ
と接地との間に、負荷抵抗器Ｒ71、Ｒ72が接続される。
【００４８】この場合、このポリフェイズフィルタ１７
は、図１の受信機において使用されるとき、それらの回
路と一緒にＩＣ化されるが、コンデンサＣ11〜Ｃ45のそ
れぞれは、例えば図７により説明したＭＩＳ容量Ｃm に
より構成される。
は、図１の受信機において使用されるとき、それらの回
路と一緒にＩＣ化されるが、コンデンサＣ11〜Ｃ45のそ
れぞれは、例えば図７により説明したＭＩＳ容量Ｃm に
より構成される。
【００４９】そして、このポリフェイズフィルタ１７を
ＩＣ化するとき、ＭＩＳ容量Ｃm は、図３にブリッジ回
路１７１により代表して示すように、コンデンサＣ11〜
Ｃ41（容量Ｃm 〜Ｃm ）の端子（電極）７８〜７８が、
抵抗器Ｒ11〜Ｒ41の出力側に接続され、端子（電極）７
９〜７９が抵抗器Ｒ21〜Ｒ41、Ｒ11の入力側に接続され
るように、ＩＣ化される。また、ブリッジ回路１７２〜
１７５も、同様にＩＣ化される。
ＩＣ化するとき、ＭＩＳ容量Ｃm は、図３にブリッジ回
路１７１により代表して示すように、コンデンサＣ11〜
Ｃ41（容量Ｃm 〜Ｃm ）の端子（電極）７８〜７８が、
抵抗器Ｒ11〜Ｒ41の出力側に接続され、端子（電極）７
９〜７９が抵抗器Ｒ21〜Ｒ41、Ｒ11の入力側に接続され
るように、ＩＣ化される。また、ブリッジ回路１７２〜
１７５も、同様にＩＣ化される。
【００５０】さらに、ポリフェイズフィルタ１７におけ
る損失を少なくするため、ブリッジ回路１７１〜１７５
における抵抗器Ｒ11〜Ｒ45の値は、後段に行くほど大き
くされる。
る損失を少なくするため、ブリッジ回路１７１〜１７５
における抵抗器Ｒ11〜Ｒ45の値は、後段に行くほど大き
くされる。
【００５１】なお、ポリフェイズフィルタ１７の段数
は、イメージ信号成分の抑圧に必要な減衰量と、比帯域
とにより決定され、90°の位相回転を生じる周波数ｆ17
は、 ｆ17＝１／（２πＣＲ） ＣＲ：各段の抵抗器およびコンデンサの値の積 であるが、例えば、 Ｒ11＝Ｒ21＝Ｒ31＝Ｒ41 Ｒ12＝Ｒ22＝Ｒ32＝Ｒ42 Ｒ13＝Ｒ23＝Ｒ33＝Ｒ43 Ｒ14＝Ｒ24＝Ｒ34＝Ｒ44 Ｒ15＝Ｒ25＝Ｒ35＝Ｒ45 とされるとともに、 Ｒ11: Ｒ12：Ｒ13：Ｒ14：Ｒ15＝１：２：４：４：８ とされる。
は、イメージ信号成分の抑圧に必要な減衰量と、比帯域
とにより決定され、90°の位相回転を生じる周波数ｆ17
は、 ｆ17＝１／（２πＣＲ） ＣＲ：各段の抵抗器およびコンデンサの値の積 であるが、例えば、 Ｒ11＝Ｒ21＝Ｒ31＝Ｒ41 Ｒ12＝Ｒ22＝Ｒ32＝Ｒ42 Ｒ13＝Ｒ23＝Ｒ33＝Ｒ43 Ｒ14＝Ｒ24＝Ｒ34＝Ｒ44 Ｒ15＝Ｒ25＝Ｒ35＝Ｒ45 とされるとともに、 Ｒ11: Ｒ12：Ｒ13：Ｒ14：Ｒ15＝１：２：４：４：８ とされる。
【００５２】また、例えば、 Ｒ71＝Ｒ72 Ｒ11：Ｒ71＝１：10 とされる。
【００５３】そして、ローパスフィルタ１６Ｉ、１６Ｑ
は、それらの出力が平衡型とされ、フィルタ１６Ｉから
出力される中間周波信号ＳIFI が端子１７Ａと端子１７
Ｃとの間に供給され、フィルタ１６Ｑから出力される中
間周波信号ＳIFQ が端子１７Ｂと端子１７Ｄとの間に供
給される。すると、端子１７Ｅと端子１７Ｆとの間に
は、イメージ信号成分が相殺されて希望信号成分だけを
有する中間周波信号ＳIFが平衡型に出力される。
は、それらの出力が平衡型とされ、フィルタ１６Ｉから
出力される中間周波信号ＳIFI が端子１７Ａと端子１７
Ｃとの間に供給され、フィルタ１６Ｑから出力される中
間周波信号ＳIFQ が端子１７Ｂと端子１７Ｄとの間に供
給される。すると、端子１７Ｅと端子１７Ｆとの間に
は、イメージ信号成分が相殺されて希望信号成分だけを
有する中間周波信号ＳIFが平衡型に出力される。
【００５４】そして、この場合、図２のポリフェイズフ
ィルタ１７と、図８のポリフェイズフィルタ１７とを比
較すると、図２のポリフェイズフィルタ１７において
は、ポリフェイズフィルタを構成するブリッジ回路の段
数が等しいとき、寄生容量Ｃsとその前段の抵抗器とに
より形成されるローパスフィルタの段数が１段少なくな
る。
ィルタ１７と、図８のポリフェイズフィルタ１７とを比
較すると、図２のポリフェイズフィルタ１７において
は、ポリフェイズフィルタを構成するブリッジ回路の段
数が等しいとき、寄生容量Ｃsとその前段の抵抗器とに
より形成されるローパスフィルタの段数が１段少なくな
る。
【００５５】また、図２のポリフェイズフィルタ１７に
おいては、その前段のローパスフィルタ１６Ｉ、１６Ｑ
の出力インピーダンスを小さくしておくことにより、初
段のブリッジ回路１７１の寄生容量Ｃs 〜Ｃs の影響は
軽減される。
おいては、その前段のローパスフィルタ１６Ｉ、１６Ｑ
の出力インピーダンスを小さくしておくことにより、初
段のブリッジ回路１７１の寄生容量Ｃs 〜Ｃs の影響は
軽減される。
【００５６】さらに、図２のポリフェイズフィルタ１７
においては、最もインピーダンスの大きい出力段のブリ
ッジ回路１７５の抵抗器Ｒ15〜Ｒ45の出力側には、寄生
容量Ｃs 〜Ｃs が接続されていないので、ローパスフィ
ルタが構成されない。
においては、最もインピーダンスの大きい出力段のブリ
ッジ回路１７５の抵抗器Ｒ15〜Ｒ45の出力側には、寄生
容量Ｃs 〜Ｃs が接続されていないので、ローパスフィ
ルタが構成されない。
【００５７】したがって、以上の３点から、図２におけ
るポリフェイズフィルタ１７の周波数特性は改善され、
たとえＭＩＳ容量Ｃm に寄生容量Ｃs を生じても、信号
の減衰を低減することができる。
るポリフェイズフィルタ１７の周波数特性は改善され、
たとえＭＩＳ容量Ｃm に寄生容量Ｃs を生じても、信号
の減衰を低減することができる。
【００５８】図４において、実線の曲線Ａは、図２のポ
リフェイズフィルタ１７にイメージ信号を供給したとき
の出力レベルを示すもので、希望波信号の出力レベルを
基準レベル（＝０dB）としている。また、目標とする帯
域は200 ｋHz〜１ＭHzである。そして、この特性曲線Ａ
によれば、目標帯域においては、イメージ信号を69dB以
上も減衰させていることがわかる。
リフェイズフィルタ１７にイメージ信号を供給したとき
の出力レベルを示すもので、希望波信号の出力レベルを
基準レベル（＝０dB）としている。また、目標とする帯
域は200 ｋHz〜１ＭHzである。そして、この特性曲線Ａ
によれば、目標帯域においては、イメージ信号を69dB以
上も減衰させていることがわかる。
【００５９】また、図４において、破線の曲線Ｂは、図
８のポリフェイズフィルタ１７を５段構成とした場合の
希望波信号の出力レベルを示すもので、やはり、図２の
ポリフェイズフィルタ１７の希望波信号の出力レベルを
基準レベル（＝０dB）としている。
８のポリフェイズフィルタ１７を５段構成とした場合の
希望波信号の出力レベルを示すもので、やはり、図２の
ポリフェイズフィルタ１７の希望波信号の出力レベルを
基準レベル（＝０dB）としている。
【００６０】そして、この特性曲線Ｂによれば、図８の
ポリフェイズフィルタ１７を５段構成とした場合には、
図２のポリフェイズフィルタ１７に比べ、希望波信号の
出力レベルが４dB近く小さくなっている。見方を変えれ
ば、図２のポリフェイズフィルタ１７は、図８のポリフ
ェイズフィルタ１７を５段構成とした場合に比べ、希望
波信号の出力レベルが最大で４dB近く改善されている。
ポリフェイズフィルタ１７を５段構成とした場合には、
図２のポリフェイズフィルタ１７に比べ、希望波信号の
出力レベルが４dB近く小さくなっている。見方を変えれ
ば、図２のポリフェイズフィルタ１７は、図８のポリフ
ェイズフィルタ１７を５段構成とした場合に比べ、希望
波信号の出力レベルが最大で４dB近く改善されている。
【００６１】こうして、図２のポリフェイズフィルタ１
７によれば、そのコンデンサＣ11〜Ｃ45をＭＩＳ容量Ｃ
m により構成しても、ＭＩＳ容量Ｃm に寄生する容量Ｃ
s の影響を軽減することができ、フィルタ１７の周波数
特性の低下を軽減することができるので、全体の通過特
性を平坦化することができる。また、出力端子１７Ｅ、
１７Ｆには、負荷抵抗器Ｒ71、Ｒ72が接続されているの
で、通過特性をより平坦にすることができる。したがっ
て、ポリフェイズフィルタ１７の通過特性を補正しなく
ても、所期の移相特性を得ることができ、イメージ信号
成分を例えば図４に曲線Ａで示す特性で除去することが
できる。
７によれば、そのコンデンサＣ11〜Ｃ45をＭＩＳ容量Ｃ
m により構成しても、ＭＩＳ容量Ｃm に寄生する容量Ｃ
s の影響を軽減することができ、フィルタ１７の周波数
特性の低下を軽減することができるので、全体の通過特
性を平坦化することができる。また、出力端子１７Ｅ、
１７Ｆには、負荷抵抗器Ｒ71、Ｒ72が接続されているの
で、通過特性をより平坦にすることができる。したがっ
て、ポリフェイズフィルタ１７の通過特性を補正しなく
ても、所期の移相特性を得ることができ、イメージ信号
成分を例えば図４に曲線Ａで示す特性で除去することが
できる。
【００６２】また、寄生容量Ｃs の影響を軽減すること
ができるので、この寄生容量Ｃm により生じる損失を軽
減することができる。したがって、ポリフェイズフィル
タ１７の前段のローパスフィルタ１６Ｉ、１６Ｑの出力
段のドライブ能力を大きくする必要がないので、その消
費電流を少なくすることができるとともに、トランジス
タのサイズを小さくすることができる。あるいは後段の
バンドパスフィルタ１９の利得を大きくしたり、低ノイ
ズ化したりする必要がない。
ができるので、この寄生容量Ｃm により生じる損失を軽
減することができる。したがって、ポリフェイズフィル
タ１７の前段のローパスフィルタ１６Ｉ、１６Ｑの出力
段のドライブ能力を大きくする必要がないので、その消
費電流を少なくすることができるとともに、トランジス
タのサイズを小さくすることができる。あるいは後段の
バンドパスフィルタ１９の利得を大きくしたり、低ノイ
ズ化したりする必要がない。
【００６３】
【発明の効果】この発明によれば、ポリフェイズフィル
タのコンデンサをＭＩＳ容量により構成したときの寄生
容量の影響を軽減することができ、ポリフェイズフィル
タの通過特性を補正しなくても、所期の移相特性を得る
ことができる。
タのコンデンサをＭＩＳ容量により構成したときの寄生
容量の影響を軽減することができ、ポリフェイズフィル
タの通過特性を補正しなくても、所期の移相特性を得る
ことができる。
【００６４】さらに、ポリフェイズフィルタの前段のド
ライブ能力を大きくしたり、あるいは後段の利得を大き
くしたり、低ノイズ化する必要がない。また、このこと
により、ポリフェイズフィルタを使用した受信機のイメ
ージ信号特性を改善することができる。
ライブ能力を大きくしたり、あるいは後段の利得を大き
くしたり、低ノイズ化する必要がない。また、このこと
により、ポリフェイズフィルタを使用した受信機のイメ
ージ信号特性を改善することができる。
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す接続図である。
【図３】この発明を説明するための接続図である。
【図４】この発明を説明するための特性図である。
【図５】この発明を説明するための系統図である。
【図６】この発明を説明するための接続図である。
【図７】この発明を説明するための断面図および接続図
である。
である。
【図８】この発明を説明するための接続図である。
１１…アンテナ、１２…同調回路、１３…可変利得アン
プ、１４…同調回路、１５Ｉおよび１５Ｑ…ミキサ回
路、１６Ｉおよび１６Ｑ…ローパスフィルタ、１７…ポ
リフェイズフィルタ、１９…バンドパスフィルタ、２１
…可変利得アンプ、２２…ローパスフィルタ、２３…復
調回路、３１…ＰＬＬ、３２…分周回路、３３…ＡＧＣ
検波回路、３４…加算回路、３５…ＡＧＣ検波回路、Ｃ
m …ＭＩＳ容量
プ、１４…同調回路、１５Ｉおよび１５Ｑ…ミキサ回
路、１６Ｉおよび１６Ｑ…ローパスフィルタ、１７…ポ
リフェイズフィルタ、１９…バンドパスフィルタ、２１
…可変利得アンプ、２２…ローパスフィルタ、２３…復
調回路、３１…ＰＬＬ、３２…分周回路、３３…ＡＧＣ
検波回路、３４…加算回路、３５…ＡＧＣ検波回路、Ｃ
m …ＭＩＳ容量
Claims (5)
- 【請求項１】全体がＩＣ化され、 抵抗器およびコンデンサの直列回路の４組によりブリッ
ジ回路が構成され、 このブリッジ回路の複数個が縦続接続され、 上記コンデンサがＭＩＳ容量により構成されるととも
に、 このＭＩＳ容量に生じる寄生容量が上記抵抗器から見て
入力側となるように、上記ＭＩＳ容量がＩＣ化されるよ
うにしたポリフェイズフィルタ。 - 【請求項２】抵抗器およびコンデンサの直列回路の４組
によりブリッジ回路が構成され、 上記４組の直列回路同士の接続点が入力端とされ、 上記直列回路における上記抵抗器および上記コンデンサ
の接続点が出力端とされ、 上記ブリッジ回路の複数個が、上記入力端および上記出
力端により縦続接続され、 この縦続接続された複数個のブリッジ回路のうち、初段
のブリッジ回路の対向する第１の入力端の間に第１の入
力信号が供給され、 上記初段のブリッジ回路の対向する第２の入力端の間に
第２の入力信号が供給され、 上記縦続接続された複数個のブリッジ回路のうち、最終
段のブリッジ回路の隣り合う第１および第２の直列回路
の各出力端が互いに接続されて第１の信号出力端とさ
れ、 上記最終段のブリッジ回路の隣り合う第３および第４の
直列回路の各出力端が互いに接続されて第２の信号出力
端とされ、 上記第１および第２の信号出力端から出力信号が取り出
されるようにしたポリフェイズフィルタにおいて、 全体がＩＣ化され、 上記コンデンサがＭＩＳ容量により構成されるととも
に、 このＭＩＳ容量に生じる寄生容量が、上記ブリッジ回路
を通じる信号から見て入力側となるように、上記ＭＩＳ
容量がＩＣ化されるようにしたポリフェイズフィルタ。 - 【請求項３】請求項２に記載のポリフェイズフィルタに
おいて、 上記ＭＩＳ容量は、 半導体サブストレートに形成された半導体層と、 この半導体層の上に形成された絶縁層と、 この絶縁層の上に形成された電極とから構成され、 上記電極が、その電極を含む上記コンデンサと直列接続
される上記抵抗器の出力側に接続されるようにしたポリ
フェイズフィルタ。 - 【請求項４】請求項２あるいは請求項３に記載のポリフ
ェイズフィルタにおいて、 上記第１および第２の信号出力端に、負荷抵抗器が接続
されるようにしたポリフェイズフィルタ。 - 【請求項５】受信した信号の中から目的とする周波数の
受信信号を取り出す同調回路と、 この同調回路により取り出された受信信号の供給される
第１および第２のミキサ回路と、 これら第１および第２のミキサ回路に位相が互いに90°
異なる第１および第２の局部発振信号を供給する回路
と、 上記第１および第２のミキサ回路から位相が互いに90°
異なる第１および第２の中間周波信号を取り出す第１お
よび第２のローパスフィルタと、 これら第１および第２のローパスフィルタにより取り出
された上記第１および第２の中間周波信号が供給される
ポリフェイズフィルタと、 このポリフェイズフィルタの出力信号の供給される復調
回路とを有し、 上記ポリフェイズフィルタは、 全体がＩＣ化され、 抵抗器およびコンデンサの直列回路の４組によりブリッ
ジ回路が構成され、 このブリッジ回路の複数個が縦続接続され、 上記コンデンサがＭＩＳ容量により構成されるととも
に、 このＭＩＳ容量に生じる寄生容量が上記抵抗器から見て
入力側となるように、上記ＭＩＳ容量がＩＣ化されるよ
うにした受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25139099A JP2001077648A (ja) | 1999-09-06 | 1999-09-06 | ポリフェイズフィルタおよびこれを使用した受信機 |
| EP00307515A EP1081852A2 (en) | 1999-09-06 | 2000-08-31 | Polyphase filter and receiver using the same |
| US09/654,854 US6529100B1 (en) | 1999-09-06 | 2000-09-05 | Polyphase filter and receiver using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25139099A JP2001077648A (ja) | 1999-09-06 | 1999-09-06 | ポリフェイズフィルタおよびこれを使用した受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077648A true JP2001077648A (ja) | 2001-03-23 |
Family
ID=17222139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25139099A Pending JP2001077648A (ja) | 1999-09-06 | 1999-09-06 | ポリフェイズフィルタおよびこれを使用した受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6529100B1 (ja) |
| EP (1) | EP1081852A2 (ja) |
| JP (1) | JP2001077648A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040023862A (ko) * | 2002-09-12 | 2004-03-20 | 페어차일드코리아반도체 주식회사 | 모터 구동 회로 |
| WO2006054364A1 (ja) * | 2004-11-19 | 2006-05-26 | Hitachi Communication Technologies, Ltd. | ハートレー型無線受信機の受動rc複素フィルタ設計方法 |
| US7098967B2 (en) | 2001-10-02 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Receiving apparatus |
| KR100758713B1 (ko) | 2006-10-18 | 2007-09-14 | (주)에프씨아이 | 다중위상필터 |
| US7642848B2 (en) | 2001-10-05 | 2010-01-05 | Panasonic Corporation | Variable gain amplifying apparatus and wireless communication apparatus |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6862349B1 (en) * | 1993-05-28 | 2005-03-01 | Mediaone Group, Inc. | Method and apparatus for delivering secured telephony service in a hybrid coaxial cable network |
| US7130599B2 (en) * | 2000-11-03 | 2006-10-31 | Qualcomm Inc. | Quadrature generator with image reject mixer |
| WO2002045283A2 (en) * | 2000-11-29 | 2002-06-06 | Broadcom Corporation | Integrated direct conversion satellite tuner |
| US20040207041A1 (en) * | 2001-07-17 | 2004-10-21 | De Maaijer Luc M.F. | Capacitor arrangement and method for producing such a capacitor arrangement |
| US7190942B1 (en) * | 2002-05-14 | 2007-03-13 | Microtune (Texas) L.P. | Efficient polyphase filter having a compact structure |
| US7081796B2 (en) * | 2003-09-15 | 2006-07-25 | Silicon Laboratories, Inc. | Radio frequency low noise amplifier with automatic gain control |
| US20050220224A1 (en) * | 2004-03-31 | 2005-10-06 | Silicon Laboratories Inc. | Polyphase filter with passband compensation and method therefor |
| US7471134B2 (en) * | 2004-05-25 | 2008-12-30 | Silicon Laboratories, Inc. | Mixer with clock resynchronization and method therefor |
| US7042272B2 (en) * | 2004-05-25 | 2006-05-09 | Silicon Laboratories, Inc. | Transconductance amplifier with substantially constant resistance and mixer using same |
| US7538596B2 (en) * | 2004-05-25 | 2009-05-26 | Silicon Laboratories, Inc. | Low distortion quadrature mixer and method therefor |
| US7535976B2 (en) * | 2004-07-30 | 2009-05-19 | Broadcom Corporation | Apparatus and method for integration of tuner functions in a digital receiver |
| US7154346B2 (en) * | 2004-07-30 | 2006-12-26 | Broadcom Corporation | Apparatus and method to provide a local oscillator signal |
| US7457605B2 (en) * | 2004-09-10 | 2008-11-25 | Silicon Laboratories, Inc. | Low noise image reject mixer and method therefor |
| KR100618347B1 (ko) * | 2005-02-01 | 2006-08-31 | 삼성전자주식회사 | 생성하는 4개의 쿼드러쳐신호 모두에 대해 위상조정이가능한 쿼드러쳐신호 생성장치 |
| US7332976B1 (en) * | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| KR100652809B1 (ko) * | 2005-11-03 | 2006-12-04 | 삼성전자주식회사 | 가변 저항 및 가변 용량을 이용한 광대역 다상 필터 |
| JP4778374B2 (ja) * | 2006-07-12 | 2011-09-21 | 富士通株式会社 | 移相器回路 |
| TW200906055A (en) * | 2007-07-27 | 2009-02-01 | Rafael Microelectronics Inc | Low noise amplify |
| US8412141B2 (en) * | 2009-10-19 | 2013-04-02 | Qualcomm Incorporated | LR polyphase filter |
| US10223139B2 (en) * | 2013-03-15 | 2019-03-05 | The Trustees Of The University Of Pennsylvania | Dynamically deployable wireless infrastructure in cloud environment |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4123712A (en) * | 1977-04-22 | 1978-10-31 | Northern Telecom Limited | Symmetrical polyphase network |
| EP0184593A1 (de) * | 1984-12-14 | 1986-06-18 | Deutsche ITT Industries GmbH | Generatorschaltung zur Erzeugung zweier um 90 grad phasenverschobener Sinussignale |
| US5189593A (en) * | 1991-11-04 | 1993-02-23 | Motorola, Inc. | Integrated distributed resistive-capacitive network |
| TW214027B (en) * | 1992-06-12 | 1993-10-01 | Philips Electronics Nv | FM quadrature demodulator |
| JPH08102481A (ja) * | 1994-09-30 | 1996-04-16 | Shin Etsu Handotai Co Ltd | Ｍｉｓ型半導体装置の評価方法 |
| GB9605719D0 (en) * | 1996-03-19 | 1996-05-22 | Philips Electronics Nv | Integrated receiver |
-
1999
- 1999-09-06 JP JP25139099A patent/JP2001077648A/ja active Pending
-
2000
- 2000-08-31 EP EP00307515A patent/EP1081852A2/en not_active Withdrawn
- 2000-09-05 US US09/654,854 patent/US6529100B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098967B2 (en) | 2001-10-02 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Receiving apparatus |
| US7642848B2 (en) | 2001-10-05 | 2010-01-05 | Panasonic Corporation | Variable gain amplifying apparatus and wireless communication apparatus |
| KR20040023862A (ko) * | 2002-09-12 | 2004-03-20 | 페어차일드코리아반도체 주식회사 | 모터 구동 회로 |
| WO2006054364A1 (ja) * | 2004-11-19 | 2006-05-26 | Hitachi Communication Technologies, Ltd. | ハートレー型無線受信機の受動rc複素フィルタ設計方法 |
| US7941476B2 (en) | 2004-11-19 | 2011-05-10 | Hitachi, Ltd. | Method of designing passive RC complex filter of Hartley radio receiver |
| KR100758713B1 (ko) | 2006-10-18 | 2007-09-14 | (주)에프씨아이 | 다중위상필터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6529100B1 (en) | 2003-03-04 |
| EP1081852A2 (en) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001077648A (ja) | ポリフェイズフィルタおよびこれを使用した受信機 | |
| US20100149431A1 (en) | Active Inductor Circuits for Filtering in a Cable Tuner Circuit | |
| JP2002164805A (ja) | チューナ | |
| US8315584B2 (en) | Semiconductor integrated circuit and broadcast receiver | |
| EP0934652B1 (en) | Reception of modulated carriers having asymmetrical sidebands | |
| JPH11112462A (ja) | デジタル放送の受信機 | |
| JP2001186039A (ja) | 受信用ｉｃおよびこれを使用した受信機 | |
| JP4123320B2 (ja) | 受信機およびそのｉｃ | |
| JP3600075B2 (ja) | テレビジョンチューナ | |
| US4490680A (en) | Integrable quadrature FM demodulator using fewer signal pins | |
| JP4820764B2 (ja) | 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置 | |
| JP2001068967A (ja) | 可変抵抗回路、可変フィルタ回路、それらの調整回路およびこれらを使用した受信機 | |
| JP3529644B2 (ja) | デジタル放送受信装置のチューナ回路 | |
| JP2001094450A (ja) | 受信機 | |
| JPH0537406A (ja) | チユーナ回路 | |
| JP3743417B2 (ja) | 受信装置 | |
| JP2008533941A (ja) | フィルタ装置、そのようなフィルタ装置を具える回路装置及びそのようなフィルタ装置を操作する方法 | |
| JP2001053553A (ja) | 位相反転回路、ドライブ回路および受信機 | |
| JP3101832U (ja) | 中間周波回路 | |
| JP2001036367A (ja) | 可変利得アンプおよび受信機 | |
| US20140267920A1 (en) | Receiving apparatus and receiving method | |
| JPH07162771A (ja) | 映像中間周波処理装置 | |
| JP3562952B2 (ja) | 中間周波出力回路 | |
| EP1370077B1 (en) | Trap circuit and television receiver for its application | |
| JPH04249413A (ja) | 電子同調式チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |