JP2001036367A - 可変利得アンプおよび受信機 - Google Patents
可変利得アンプおよび受信機Info
- Publication number
- JP2001036367A JP2001036367A JP11205826A JP20582699A JP2001036367A JP 2001036367 A JP2001036367 A JP 2001036367A JP 11205826 A JP11205826 A JP 11205826A JP 20582699 A JP20582699 A JP 20582699A JP 2001036367 A JP2001036367 A JP 2001036367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifiers
- variable gain
- gain amplifier
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ノイズおよび歪みの少ない可変利得アンプを
提供する。 【解決手段】 縦続接続されたアッテネータ回路３１〜
３３と、アンプ４１〜４４と、カスコードアンプ５１、
５２とを設ける。アッテネータ回路３１は、抵抗器Ｒ1
1、Ｒ13およびコンデンサＣ11、Ｃ13の並列回路と、抵
抗器Ｒ12、Ｒ14およびコンデンサＣ12、Ｃ14の並列回路
とを直列接続して構成し、アッテネータ回路３２、３３
も抵抗器およびコンデンサにより同様に構成する。アッ
テネータ回路３１の入力端およびアッテネータ３１〜３
３における第２の並列回路を、アンプ４１〜４４の入力
端にそれぞれ接続する。アンプ４１〜４４を選択的に動
作させることにより、カスコードアンプ５１、５２から
レベルの制御された出力信号を得る。
提供する。 【解決手段】 縦続接続されたアッテネータ回路３１〜
３３と、アンプ４１〜４４と、カスコードアンプ５１、
５２とを設ける。アッテネータ回路３１は、抵抗器Ｒ1
1、Ｒ13およびコンデンサＣ11、Ｃ13の並列回路と、抵
抗器Ｒ12、Ｒ14およびコンデンサＣ12、Ｃ14の並列回路
とを直列接続して構成し、アッテネータ回路３２、３３
も抵抗器およびコンデンサにより同様に構成する。アッ
テネータ回路３１の入力端およびアッテネータ３１〜３
３における第２の並列回路を、アンプ４１〜４４の入力
端にそれぞれ接続する。アンプ４１〜４４を選択的に動
作させることにより、カスコードアンプ５１、５２から
レベルの制御された出力信号を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、可変利得アンプ
およびこれを使用した受信機に関する。
およびこれを使用した受信機に関する。
【０００２】
【従来の技術】デジタル音声放送として、ヨーロッパで
はＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタ
ル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案
されている。
はＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタ
ル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案
されている。
【０００３】そして、ＩＳＤＢ−Ｔは、 伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき） 変調方式 ：ＯＦＤＭ 多重方式 ：ＭＰＥＧ２ を採用することにより、複数チャンネルのデジタルオー
ディオデータやデジタルデータを同時に放送するもので
ある。
ディオデータやデジタルデータを同時に放送するもので
ある。
【０００４】なお、放送に使用する周波数帯は、狭帯域
ＩＳＤＢ−Ｔのとき、88ＭHz〜108ＭHzおよび170 ＭHz
〜222 ＭHzが予定されている。
ＩＳＤＢ−Ｔのとき、88ＭHz〜108ＭHzおよび170 ＭHz
〜222 ＭHzが予定されている。
【０００５】
【発明が解決しようとする課題】ところで、ＡＭ受信機
にはＡＧＣ回路が設けられ、ＡＭ検波出力のレベルが受
信電界強度にかかわらず一定となるように制御されてい
る。すなわち、高周波信号あるいは中間周波信号の信号
ラインに、可変利得アンプが設けられ、その利得が、Ａ
Ｍ検波出力に含まれる直流電圧（ＡＧＣ電圧）によりフ
ィードバック制御されている。
にはＡＧＣ回路が設けられ、ＡＭ検波出力のレベルが受
信電界強度にかかわらず一定となるように制御されてい
る。すなわち、高周波信号あるいは中間周波信号の信号
ラインに、可変利得アンプが設けられ、その利得が、Ａ
Ｍ検波出力に含まれる直流電圧（ＡＧＣ電圧）によりフ
ィードバック制御されている。
【０００６】そして、可変利得アンプとして、例えば図
４あるいは図５に示すような回路がある。すなわち、図
４の回路は、高利得のアンプＡ11と、アッテネータ回路
Ａ１２とを選択的に動作させることより、可変利得アン
プを構成している。また、図５の回路は、抵抗ラダー回
路Ａ１３の各段の出力を差動アンプＡ14〜Ａ17により選
択して取り出すようにして、可変利得アンプを構成して
いる。
４あるいは図５に示すような回路がある。すなわち、図
４の回路は、高利得のアンプＡ11と、アッテネータ回路
Ａ１２とを選択的に動作させることより、可変利得アン
プを構成している。また、図５の回路は、抵抗ラダー回
路Ａ１３の各段の出力を差動アンプＡ14〜Ａ17により選
択して取り出すようにして、可変利得アンプを構成して
いる。
【０００７】ところが、図４の可変利得アンプの場合に
は、アンプＡ11およびアッテネータ回路Ａ12により、利
得を高低２段に切り換えられるだけであり、利得の変更
やダイナミックレンジの拡大を円滑に行うことができな
い。
は、アンプＡ11およびアッテネータ回路Ａ12により、利
得を高低２段に切り換えられるだけであり、利得の変更
やダイナミックレンジの拡大を円滑に行うことができな
い。
【０００８】その点、図５の可変利得アンプの場合に
は、利得を円滑に変更することができるが、差動アンプ
Ａ14〜Ａ17の入力容量の影響をなくすには、抵抗ラダー
回路Ａ13の抵抗器の値を、差動アンプＡ14〜Ａ17の入力
容量の示すインピーダンスに比べ、十分に小さく、例え
ば、50Ω〜200 Ω程度にする必要がある。しかし、その
ようにすると、抵抗ラダー回路Ａ13の抵抗器により発生
するノイズが無視できなくなり、ＮＦ（ノイズフィギュ
ア）が悪くなってしまう。
は、利得を円滑に変更することができるが、差動アンプ
Ａ14〜Ａ17の入力容量の影響をなくすには、抵抗ラダー
回路Ａ13の抵抗器の値を、差動アンプＡ14〜Ａ17の入力
容量の示すインピーダンスに比べ、十分に小さく、例え
ば、50Ω〜200 Ω程度にする必要がある。しかし、その
ようにすると、抵抗ラダー回路Ａ13の抵抗器により発生
するノイズが無視できなくなり、ＮＦ（ノイズフィギュ
ア）が悪くなってしまう。
【０００９】さらに、可変利得アンプを上述したような
デジタル音声放送の受信機のＡＧＣ回路に使用する場合
には、可変利得アンプは低歪みであることも要求され
る。すなわち、ＤＡＢやＩＳＤＢ−Ｔでは、１つの放送
波が複数のキャリア信号から構成されている。例えば、
狭帯域ＩＳＤＢ−Ｔの場合、放送波は、モード１のとき
には、４ｋHzおきに分布する109 個のキャリア信号から
構成され、モード２のときには、１ｋHzおきに分布する
433 個のキャリア信号から構成されている。
デジタル音声放送の受信機のＡＧＣ回路に使用する場合
には、可変利得アンプは低歪みであることも要求され
る。すなわち、ＤＡＢやＩＳＤＢ−Ｔでは、１つの放送
波が複数のキャリア信号から構成されている。例えば、
狭帯域ＩＳＤＢ−Ｔの場合、放送波は、モード１のとき
には、４ｋHzおきに分布する109 個のキャリア信号から
構成され、モード２のときには、１ｋHzおきに分布する
433 個のキャリア信号から構成されている。
【００１０】したがって、デジタル音声放送の受信機に
おいて、可変利得アンプの直線性が悪いと、その可変利
得アンプを通過する受信信号や中間周波信号に歪みを生
じてしまい、その歪み成分が本来のキャリア信号と区別
のつかないことがある。したがって、デジタル音声放送
の受信機のＡＧＣ回路に使用される可変利得アンプに
は、歪みの発生の少ないことも要求される。
おいて、可変利得アンプの直線性が悪いと、その可変利
得アンプを通過する受信信号や中間周波信号に歪みを生
じてしまい、その歪み成分が本来のキャリア信号と区別
のつかないことがある。したがって、デジタル音声放送
の受信機のＡＧＣ回路に使用される可変利得アンプに
は、歪みの発生の少ないことも要求される。
【００１１】この発明は、以上のような問題点を解決し
ようとするものである。
ようとするものである。
【００１２】
【課題を解決するための手段】この発明においては、例
えば、入力信号に対して縦続接続された複数のアッテネ
ータ回路と、複数のアンプと、この複数のアンプの出力
端に共通に接続された取り出し回路とを有し、上記アッ
テネータ回路のそれぞれは、第１の抵抗器およびコンデ
ンサの並列回路と、第２の抵抗器およびコンデンサの並
列回路とが直列接続されて構成され、上記アッテネータ
回路のそれぞれにおける上記第２の並列回路が、上記複
数のアンプの入力端にそれぞれ接続され、上記複数のア
ンプを選択的に動作させることにより、上記取り出し回
路からレベルの制御された出力信号を得るようにした可
変利得アンプとするものである。したがって、アッテネ
ータ回路のそれぞれから出力される信号が、複数のアン
プにより選択的に取り出され、この結果、全体が可変利
得アンプとして動作する。
えば、入力信号に対して縦続接続された複数のアッテネ
ータ回路と、複数のアンプと、この複数のアンプの出力
端に共通に接続された取り出し回路とを有し、上記アッ
テネータ回路のそれぞれは、第１の抵抗器およびコンデ
ンサの並列回路と、第２の抵抗器およびコンデンサの並
列回路とが直列接続されて構成され、上記アッテネータ
回路のそれぞれにおける上記第２の並列回路が、上記複
数のアンプの入力端にそれぞれ接続され、上記複数のア
ンプを選択的に動作させることにより、上記取り出し回
路からレベルの制御された出力信号を得るようにした可
変利得アンプとするものである。したがって、アッテネ
ータ回路のそれぞれから出力される信号が、複数のアン
プにより選択的に取り出され、この結果、全体が可変利
得アンプとして動作する。
【００１３】
【発明の実施の形態】［ＩＳＤＢ−Ｔ受信機］ＩＳＤＢ
−Ｔ受信機は、例えば図１に示すように構成される。な
お、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の場合であ
り、ダイレクトコンバージョン方式に構成された場合で
ある。
−Ｔ受信機は、例えば図１に示すように構成される。な
お、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の場合であ
り、ダイレクトコンバージョン方式に構成された場合で
ある。
【００１４】すなわち、狭帯域ＩＳＤＢ−Ｔの放送波が
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給さ
れる。
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給さ
れる。
【００１５】また、ＰＬＬ２１において受信信号Ｓ12の
キャリア周波数（中心周波数）の２倍の周波数の発振信
号が形成され、この発振信号が分周回路２２に供給され
て受信信号Ｓ12のキャリア周波数に等しく、かつ、位相
が互いに90°異なる２つの信号に分周され、この分周信
号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供
給される。
キャリア周波数（中心周波数）の２倍の周波数の発振信
号が形成され、この発振信号が分周回路２２に供給され
て受信信号Ｓ12のキャリア周波数に等しく、かつ、位相
が互いに90°異なる２つの信号に分周され、この分周信
号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供
給される。
【００１６】こうして、ミキサ回路１５Ａ、１５Ｂにお
いて、受信信号Ｓ12は位相が互いに90°異なるベースバ
ンド信号Ｓ15A 、Ｓ15B 、すなわち、Ｉ軸およびＱ軸の
ベースバンド信号Ｓ15A 、Ｓ15B に周波数変換される。
いて、受信信号Ｓ12は位相が互いに90°異なるベースバ
ンド信号Ｓ15A 、Ｓ15B 、すなわち、Ｉ軸およびＱ軸の
ベースバンド信号Ｓ15A 、Ｓ15B に周波数変換される。
【００１７】なお、このとき、ＰＬＬ２１から、そのＶ
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号Ｓ12に対
する同調が実現される。
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号Ｓ12に対
する同調が実現される。
【００１８】そして、ミキサ回路１５Ａ、１５Ｂからの
信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６
Ｂ→ＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂ→ローパ
スフィルタ１８Ａ、１８Ｂの信号ラインを通じて復調回
路１９に供給される。この復調回路１９は、図示はしな
いが、ＩＳＤＢ−Ｔの送信時の変調処理に対応して、複
素フーリエ変換、周波数デインターリーブ、タイム・デ
インターリーブ、複数のチャンネルのうちの目的とする
チャンネルのデジタルオーディオデータの選択、エラー
訂正およびデータ伸長などの復調処理を行うものであ
る。
信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６
Ｂ→ＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂ→ローパ
スフィルタ１８Ａ、１８Ｂの信号ラインを通じて復調回
路１９に供給される。この復調回路１９は、図示はしな
いが、ＩＳＤＢ−Ｔの送信時の変調処理に対応して、複
素フーリエ変換、周波数デインターリーブ、タイム・デ
インターリーブ、複数のチャンネルのうちの目的とする
チャンネルのデジタルオーディオデータの選択、エラー
訂正およびデータ伸長などの復調処理を行うものであ
る。
【００１９】したがって、復調回路１９からは、複数の
番組（チャンネル）のうちの目的とする番組のオーディ
オ信号Ｌ、Ｒが取り出される。
番組（チャンネル）のうちの目的とする番組のオーディ
オ信号Ｌ、Ｒが取り出される。
【００２０】また、このとき、ローパスフィルタ１８
Ａ、１８Ｂからの信号Ｓ15A 、Ｓ15BがＡＧＣ検波回路
２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧ
Ｃ電圧Ｖ25が可変利得アンプ１７Ａ、１７Ｂに利得の制
御信号として供給される。
Ａ、１８Ｂからの信号Ｓ15A 、Ｓ15BがＡＧＣ検波回路
２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧ
Ｃ電圧Ｖ25が可変利得アンプ１７Ａ、１７Ｂに利得の制
御信号として供給される。
【００２１】さらに、ミキサ回路１５Ａ、１５Ｂからの
信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２３に供給されて
遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が
加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が
加算回路２４に供給される。そして、加算回路２４から
はＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、
この電圧Ｖ24が可変利得アンプ１３に利得の制御信号と
して供給される。
信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２３に供給されて
遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が
加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が
加算回路２４に供給される。そして、加算回路２４から
はＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、
この電圧Ｖ24が可変利得アンプ１３に利得の制御信号と
して供給される。
【００２２】したがって、ＡＧＣ電圧Ｖ24により同調回
路１２からの受信信号Ｓ12に対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ25によりローパスフィルタ１６
Ａ、１６Ｂからのベースバンド信号Ｓ15A 、Ｓ15B に対
してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧
Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算
電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡
大することができる。
路１２からの受信信号Ｓ12に対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ25によりローパスフィルタ１６
Ａ、１６Ｂからのベースバンド信号Ｓ15A 、Ｓ15B に対
してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧
Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算
電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡
大することができる。
【００２３】また、この受信機は、同調回路１２、１
４、ＰＬＬ２１のＶＣＯの共振回路および復調回路１９
を除いて、１チップＩＣ化することができる。
４、ＰＬＬ２１のＶＣＯの共振回路および復調回路１９
を除いて、１チップＩＣ化することができる。
【００２４】［可変利得アンプ］可変利得アンプ１３
は、例えば図２に示すように、縦続接続された例えば３
つのアッテネータ回路３１〜３３と、その入力および各
出力を選択的に取り出す差動アンプ４１〜４４と、カス
コードアンプ５１、５２とから構成される。
は、例えば図２に示すように、縦続接続された例えば３
つのアッテネータ回路３１〜３３と、その入力および各
出力を選択的に取り出す差動アンプ４１〜４４と、カス
コードアンプ５１、５２とから構成される。
【００２５】すなわち、図２の可変利得アンプ１３にお
いては、同調回路１２の同調コイル（図示せず）の２次
コイルＬ12に抵抗器Ｒ01〜Ｒ03の直列回路が接続され、
同調回路１２からは受信信号Ｓ12がバランス型に取り出
される。また、このとき、同調回路１２の出力インピー
ダンスは、例えば50Ωとされる。
いては、同調回路１２の同調コイル（図示せず）の２次
コイルＬ12に抵抗器Ｒ01〜Ｒ03の直列回路が接続され、
同調回路１２からは受信信号Ｓ12がバランス型に取り出
される。また、このとき、同調回路１２の出力インピー
ダンスは、例えば50Ωとされる。
【００２６】そして、アッテネータ回路３１〜３３は、
バランス型のラダーアッテネータ回路３０を構成してい
るものでもあり、同調回路１２の出力端、すなわち、抵
抗器Ｒ02の両端間に、抵抗器Ｒ11、Ｒ12、Ｒ14、Ｒ13の
直列回路が接続されるとともに、これら抵抗器Ｒ11、Ｒ
12、Ｒ14、Ｒ13にコンデンサＣ11、Ｃ12、Ｃ14、Ｃ13が
それぞれ並列接続される。こうして、素子Ｒ11〜Ｒ14、
Ｃ11〜Ｃ14により第１段目のバランス型アッテネータ回
路３１が構成される。
バランス型のラダーアッテネータ回路３０を構成してい
るものでもあり、同調回路１２の出力端、すなわち、抵
抗器Ｒ02の両端間に、抵抗器Ｒ11、Ｒ12、Ｒ14、Ｒ13の
直列回路が接続されるとともに、これら抵抗器Ｒ11、Ｒ
12、Ｒ14、Ｒ13にコンデンサＣ11、Ｃ12、Ｃ14、Ｃ13が
それぞれ並列接続される。こうして、素子Ｒ11〜Ｒ14、
Ｃ11〜Ｃ14により第１段目のバランス型アッテネータ回
路３１が構成される。
【００２７】また、抵抗器Ｒ12、Ｒ14の直列回路の両端
間に、抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23の直列回路が接続
されるとともに、これら抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23
にコンデンサＣ21、Ｃ22、Ｃ24、Ｃ23がそれぞれ並列接
続される。こうして、素子Ｒ21〜Ｒ24、Ｃ21〜Ｃ24によ
り第２段目のバランス型アッテネータ回路３２が構成さ
れる。
間に、抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23の直列回路が接続
されるとともに、これら抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23
にコンデンサＣ21、Ｃ22、Ｃ24、Ｃ23がそれぞれ並列接
続される。こうして、素子Ｒ21〜Ｒ24、Ｃ21〜Ｃ24によ
り第２段目のバランス型アッテネータ回路３２が構成さ
れる。
【００２８】さらに、抵抗器Ｒ22、Ｒ24の直列回路の両
端間に、抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ33の直列回路が接
続されるとともに、これら抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ
33にコンデンサＣ31、Ｃ32、Ｃ34、Ｃ33がそれぞれ並列
接続される。こうして、素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34に
より第３段目のバランス型アッテネータ回路３３が構成
される。
端間に、抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ33の直列回路が接
続されるとともに、これら抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ
33にコンデンサＣ31、Ｃ32、Ｃ34、Ｃ33がそれぞれ並列
接続される。こうして、素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34に
より第３段目のバランス型アッテネータ回路３３が構成
される。
【００２９】したがって、アッテネータ回路３１〜３３
によりラダーアッテネータ回路３０が構成されたことに
なるが、この場合、 Ｃ11・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14 Ｃ21・Ｒ21＝Ｃ22・Ｒ22、Ｃ23・Ｒ23＝Ｃ24・Ｒ24 Ｃ31・Ｒ31＝Ｃ32・Ｒ32、Ｃ33・Ｒ33＝Ｃ34・Ｒ34 とされる。
によりラダーアッテネータ回路３０が構成されたことに
なるが、この場合、 Ｃ11・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14 Ｃ21・Ｒ21＝Ｃ22・Ｒ22、Ｃ23・Ｒ23＝Ｃ24・Ｒ24 Ｃ31・Ｒ31＝Ｃ32・Ｒ32、Ｃ33・Ｒ33＝Ｃ34・Ｒ34 とされる。
【００３０】また、各アッテネータ回路３１〜３３の減
衰量を等しくする場合には、 Ｒ11＝Ｒ13＝Ｒ21＝Ｒ23＝Ｒ31＝Ｒ33 Ｒ12＝Ｒ14＝Ｒ22＝Ｒ24 Ｒ32＝Ｒ34＝Ｒ12／２ Ｃ11＝Ｃ13＝Ｃ21＝Ｃ23＝Ｃ31＝Ｃ33 C12＝Ｃ14＝Ｃ22＝Ｃ24 Ｃ32＝Ｃ34＝２・Ｃ12 とされる。
衰量を等しくする場合には、 Ｒ11＝Ｒ13＝Ｒ21＝Ｒ23＝Ｒ31＝Ｒ33 Ｒ12＝Ｒ14＝Ｒ22＝Ｒ24 Ｒ32＝Ｒ34＝Ｒ12／２ Ｃ11＝Ｃ13＝Ｃ21＝Ｃ23＝Ｃ31＝Ｃ33 C12＝Ｃ14＝Ｃ22＝Ｃ24 Ｃ32＝Ｃ34＝２・Ｃ12 とされる。
【００３１】さらに、各アッテネータ回路３１〜３３の
減衰量を１／ｎ〔倍〕（ただし、ｎ＞１）とすれば、 Ｒ12／Ｒ11＝２／（ｎ−１） Ｃ11／Ｃ12＝２／（ｎ−１） とされる。
減衰量を１／ｎ〔倍〕（ただし、ｎ＞１）とすれば、 Ｒ12／Ｒ11＝２／（ｎ−１） Ｃ11／Ｃ12＝２／（ｎ−１） とされる。
【００３２】そして、トランジスタＱ11、Ｑ12のエミッ
タが、定電流源用のトランジスタＱ13のコレクタに共通
に接続され、そのエミッタが接地に接続されて差動アン
プ４１が構成される。そして、トランジスタＱ11、Ｑ12
のベースが、抵抗器Ｒ02の両端にそれぞれ接続され、抵
抗器Ｒ12、Ｒ14の接続中点と、抵抗器Ｒ22、Ｒ24の接続
中点と、抵抗器Ｒ32、Ｒ34の接続中点とが互いに接続さ
れるとともに、この接続中点と、接地との間に、直流バ
イアス電源ＶBBが接続される。
タが、定電流源用のトランジスタＱ13のコレクタに共通
に接続され、そのエミッタが接地に接続されて差動アン
プ４１が構成される。そして、トランジスタＱ11、Ｑ12
のベースが、抵抗器Ｒ02の両端にそれぞれ接続され、抵
抗器Ｒ12、Ｒ14の接続中点と、抵抗器Ｒ22、Ｒ24の接続
中点と、抵抗器Ｒ32、Ｒ34の接続中点とが互いに接続さ
れるとともに、この接続中点と、接地との間に、直流バ
イアス電源ＶBBが接続される。
【００３３】また、トランジスタＱ21、Ｑ22のエミッタ
が、トランジスタＱ23のコレクタに共通に接続され、そ
のエミッタが接地に接続されて差動アンプ４２が構成さ
れ、トランジスタＱ21、Ｑ22のベースがアッテネータ回
路３１の出力端にそれぞれ接続される。
が、トランジスタＱ23のコレクタに共通に接続され、そ
のエミッタが接地に接続されて差動アンプ４２が構成さ
れ、トランジスタＱ21、Ｑ22のベースがアッテネータ回
路３１の出力端にそれぞれ接続される。
【００３４】さらに、トランジスタＱ31、Ｑ32、Ｑ33お
よびＱ41、Ｑ42、Ｑ43により同様に差動アンプ４３およ
び４４が構成され、トランジスタＱ31、Ｑ32のベースが
アッテネータ回路３２の出力端に接続され、トランジス
タＱ41、Ｑ42のベースがアッテネータ回路３３の出力端
に接続される。
よびＱ41、Ｑ42、Ｑ43により同様に差動アンプ４３およ
び４４が構成され、トランジスタＱ31、Ｑ32のベースが
アッテネータ回路３２の出力端に接続され、トランジス
タＱ41、Ｑ42のベースがアッテネータ回路３３の出力端
に接続される。
【００３５】そして、制御電圧形成回路６０において、
ＡＧＣ電圧Ｖ24から所定の制御電圧ＶB1〜ＶB4が形成さ
れ、これら制御電圧ＶB1〜ＶB4がトランジスタＱ13、Ｑ
23、Ｑ33、Ｑ43のベースにそれぞれ供給される。
ＡＧＣ電圧Ｖ24から所定の制御電圧ＶB1〜ＶB4が形成さ
れ、これら制御電圧ＶB1〜ＶB4がトランジスタＱ13、Ｑ
23、Ｑ33、Ｑ43のベースにそれぞれ供給される。
【００３６】この場合、これら制御電圧ＶB1〜ＶB4は、
ＡＧＣ電圧Ｖ24に対応して変化するものであり、所定の
電圧レベルをＶL 、ＶM 、ＶH （ただし、ＶL ＜ＶM ＜
ＶH）とすると、 Ｖ24＜ＶL のとき、トランジスタＱ13だけを
オンにする。 ＶL ≦Ｖ24＜ＶM のとき、トランジスタＱ23だけを
オンにする。 ＶM ≦Ｖ24＜ＶH のとき、トランジスタＱ33だけを
オンにする。 ＶH ≦Ｖ24 のとき、トランジスタＱ43だけを
オンにする。 のように変化するものである。
ＡＧＣ電圧Ｖ24に対応して変化するものであり、所定の
電圧レベルをＶL 、ＶM 、ＶH （ただし、ＶL ＜ＶM ＜
ＶH）とすると、 Ｖ24＜ＶL のとき、トランジスタＱ13だけを
オンにする。 ＶL ≦Ｖ24＜ＶM のとき、トランジスタＱ23だけを
オンにする。 ＶM ≦Ｖ24＜ＶH のとき、トランジスタＱ33だけを
オンにする。 ＶH ≦Ｖ24 のとき、トランジスタＱ43だけを
オンにする。 のように変化するものである。
【００３７】そして、トランジスタＱ11、Ｑ21、Ｑ31、
Ｑ41のコレクタが、ベース接地のトランジスタＱ51のエ
ミッタに接続されてカスコードアンプ５１が構成され、
トランジスタＱ12、Ｑ22、Ｑ32、Ｑ42のコレクタが、ベ
ース接地のトランジスタＱ52のエミッタに接続されてカ
スコードアンプ５２が構成され、トランジスタＱ51、Ｑ
52のコレクタ出力が次段の同調回路１４に供給される。
Ｑ41のコレクタが、ベース接地のトランジスタＱ51のエ
ミッタに接続されてカスコードアンプ５１が構成され、
トランジスタＱ12、Ｑ22、Ｑ32、Ｑ42のコレクタが、ベ
ース接地のトランジスタＱ52のエミッタに接続されてカ
スコードアンプ５２が構成され、トランジスタＱ51、Ｑ
52のコレクタ出力が次段の同調回路１４に供給される。
【００３８】このような構成によれば、同調回路１２か
ら受信信号Ｓ12が出力されると、この信号Ｓ12はアッテ
ネータ回路３１〜３３により所定量ずつ順に減衰され、
したがって、アッテネータ回路３１〜３３からは順にレ
ベルが小さくされた受信信号Ｓ12が出力される。
ら受信信号Ｓ12が出力されると、この信号Ｓ12はアッテ
ネータ回路３１〜３３により所定量ずつ順に減衰され、
したがって、アッテネータ回路３１〜３３からは順にレ
ベルが小さくされた受信信号Ｓ12が出力される。
【００３９】そして、直流バイアス電源ＶBBからのバイ
アス電圧が、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ
11〜Ｑ42のベースに供給されるが、ＡＧＣ電圧Ｖ24が
の場合には、制御電圧ＶB1によりトランジスタＱ13だけ
がオンとなって定電流源として動作する。したがって、
の場合には、差動アンプ４１〜４４のうち、差動アン
プ４１だけが有効に動作することになり、トランジスタ
Ｑ11、Ｑ12と、トランジスタＱ51、Ｑ52とが、カスコー
ドアンプ５１、５２を構成することになる。
アス電圧が、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ
11〜Ｑ42のベースに供給されるが、ＡＧＣ電圧Ｖ24が
の場合には、制御電圧ＶB1によりトランジスタＱ13だけ
がオンとなって定電流源として動作する。したがって、
の場合には、差動アンプ４１〜４４のうち、差動アン
プ４１だけが有効に動作することになり、トランジスタ
Ｑ11、Ｑ12と、トランジスタＱ51、Ｑ52とが、カスコー
ドアンプ５１、５２を構成することになる。
【００４０】したがって、の場合には、同調回路１２
から出力される受信信号Ｓ12が、差動アンプ４１により
選択されるとともに、カスコードアンプ５１、５２を通
じて次段へと出力される。
から出力される受信信号Ｓ12が、差動アンプ４１により
選択されるとともに、カスコードアンプ５１、５２を通
じて次段へと出力される。
【００４１】また、ＡＧＣ電圧Ｖ24がの場合には、制
御電圧ＶB2によりトランジスタＱ23だけがオンとなって
定電流源として動作するので、差動アンプ４１〜４４の
うち、差動アンプ４２だけが有効に動作する。したがっ
て、第１段目のアッテネータ回路３１から出力される受
信信号Ｓ12が、差動アンプ４２により選択されるととも
に、カスコードアンプ５１、５２を通じて次段へと出力
される。
御電圧ＶB2によりトランジスタＱ23だけがオンとなって
定電流源として動作するので、差動アンプ４１〜４４の
うち、差動アンプ４２だけが有効に動作する。したがっ
て、第１段目のアッテネータ回路３１から出力される受
信信号Ｓ12が、差動アンプ４２により選択されるととも
に、カスコードアンプ５１、５２を通じて次段へと出力
される。
【００４２】さらに、ＡＧＣ電圧Ｖ24がの場合には、
制御電圧ＶB3によりトランジスタＱ33だけがオンとな
り、差動アンプ４３だけが有効に動作する。したがっ
て、第２段目のアッテネータ回路３２から出力される受
信信号Ｓ12が、差動アンプ４３により選択されるととも
に、カスコードアンプ５１、５２を通じて出力される。
制御電圧ＶB3によりトランジスタＱ33だけがオンとな
り、差動アンプ４３だけが有効に動作する。したがっ
て、第２段目のアッテネータ回路３２から出力される受
信信号Ｓ12が、差動アンプ４３により選択されるととも
に、カスコードアンプ５１、５２を通じて出力される。
【００４３】そして、ＡＧＣ電圧Ｖ24がの場合には、
制御電圧ＶB4により差動アンプ４４だけが有効に動作す
るので、第３段目のアッテネータ回路３３から出力され
る受信信号Ｓ12が、差動アンプ４４により選択されると
ともに、カスコードアンプ５１、５２を通じて出力され
る。
制御電圧ＶB4により差動アンプ４４だけが有効に動作す
るので、第３段目のアッテネータ回路３３から出力され
る受信信号Ｓ12が、差動アンプ４４により選択されると
ともに、カスコードアンプ５１、５２を通じて出力され
る。
【００４４】こうして、図２の回路によれば、同調回路
１２および各アッテネータ回路３１〜３３の出力信号
が、ＡＧＣ電圧Ｖ24にしたがって差動アンプ４１〜４４
により選択され、カスコードアンプ５１、５２を通じて
取り出される。したがって、この図２の回路は利得が４
ステップに切り換わる可変利得アンプ１３として動作し
ていることになる。また、このとき、ＡＧＣが行われる
ことになる。
１２および各アッテネータ回路３１〜３３の出力信号
が、ＡＧＣ電圧Ｖ24にしたがって差動アンプ４１〜４４
により選択され、カスコードアンプ５１、５２を通じて
取り出される。したがって、この図２の回路は利得が４
ステップに切り換わる可変利得アンプ１３として動作し
ていることになる。また、このとき、ＡＧＣが行われる
ことになる。
【００４５】そして、その場合、アッテネータ回路３１
〜３３においては、コンデンサＣ11〜Ｃ34によっても信
号の分圧ないし減衰が行われるので、抵抗器Ｒ11〜Ｒ34
の値を、同調回路１２の出力インピーダンス50Ωに比べ
て十分に高く、例えば1.25ｋΩと高くすることができ、
したがって、抵抗器Ｒ11〜Ｒ34によりＮＦが悪化するこ
とがなく、ノイズの少ない可変利得アンプとすることが
できる。
〜３３においては、コンデンサＣ11〜Ｃ34によっても信
号の分圧ないし減衰が行われるので、抵抗器Ｒ11〜Ｒ34
の値を、同調回路１２の出力インピーダンス50Ωに比べ
て十分に高く、例えば1.25ｋΩと高くすることができ、
したがって、抵抗器Ｒ11〜Ｒ34によりＮＦが悪化するこ
とがなく、ノイズの少ない可変利得アンプとすることが
できる。
【００４６】また、同調回路１２およびアッテネータ回
路３１〜３３の出力信号のうち適正なレベルの受信信号
Ｓ12を差動アンプ４１〜４４により選択して取り出して
いるので、歪みの発生を抑えることができる。
路３１〜３３の出力信号のうち適正なレベルの受信信号
Ｓ12を差動アンプ４１〜４４により選択して取り出して
いるので、歪みの発生を抑えることができる。
【００４７】さらに、コンデンサＣ11〜Ｃ34の値に、ト
ランジスタＱ11〜Ｑ42の入力容量を加味することによ
り、その入力容量を無視することができる。また、Ｃ11
・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14（他のＣ
Ｒ積も同様）とすることにより、周波数特性を平坦にす
ることもできる。したがって、周波数特性を広帯域化す
ることができる。
ランジスタＱ11〜Ｑ42の入力容量を加味することによ
り、その入力容量を無視することができる。また、Ｃ11
・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14（他のＣ
Ｒ積も同様）とすることにより、周波数特性を平坦にす
ることもできる。したがって、周波数特性を広帯域化す
ることができる。
【００４８】また、直流バイアス電源ＶBBからのバイア
ス電圧は、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ11
〜Ｑ42に供給されるので、トランジスタＱ11〜Ｑ42にバ
イアス電圧を供給するための回路を新たに設ける必要が
ない。
ス電圧は、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ11
〜Ｑ42に供給されるので、トランジスタＱ11〜Ｑ42にバ
イアス電圧を供給するための回路を新たに設ける必要が
ない。
【００４９】さらに、ＩＣ化もできる。また、可変利得
アンプ１３の処理する受信信号Ｓ12の周波数を、使用す
る素子のＣＲ積により決まる周波数よりも遥かに高くす
ることができ、その場合には、アッテネータ回路３１〜
３３の減衰量はコンデンサＣ11〜Ｃ34の容量比だけで決
まるので、トランジスタＱ11〜Ｑ42の入力容量を補正す
るだけでよい。
アンプ１３の処理する受信信号Ｓ12の周波数を、使用す
る素子のＣＲ積により決まる周波数よりも遥かに高くす
ることができ、その場合には、アッテネータ回路３１〜
３３の減衰量はコンデンサＣ11〜Ｃ34の容量比だけで決
まるので、トランジスタＱ11〜Ｑ42の入力容量を補正す
るだけでよい。
【００５０】［ＩＳＤＢ−Ｔ受信機の他の例］図３は、
狭帯域ＩＳＤＢ−Ｔ用の受信機がスーパーヘテロダイン
方式に構成されている場合である。
狭帯域ＩＳＤＢ−Ｔ用の受信機がスーパーヘテロダイン
方式に構成されている場合である。
【００５１】すなわち、狭帯域ＩＳＤＢ−Ｔの放送波が
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給さ
れる。
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給さ
れる。
【００５２】また、ＰＬＬ２１において所定の周波数の
発振信号が形成され、この発振信号が分周回路２２に供
給されて受信信号Ｓ12のキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ａ、１５Ｂに局部発振信号として供給される。
発振信号が形成され、この発振信号が分周回路２２に供
給されて受信信号Ｓ12のキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００５３】こうして、ミキサ回路１５Ａ、１５Ｂにお
いて、受信信号Ｓ12は位相が互いに90°異なる２つの中
間周波信号Ｓ15A 、Ｓ15B （中間周波数は500 ｋHz）に
周波数変換される。
いて、受信信号Ｓ12は位相が互いに90°異なる２つの中
間周波信号Ｓ15A 、Ｓ15B （中間周波数は500 ｋHz）に
周波数変換される。
【００５４】なお、このとき、ＰＬＬ２１から、そのＶ
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号Ｓ12に対
する同調が実現される。
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号Ｓ12に対
する同調が実現される。
【００５５】そして、ミキサ回路１５Ａ、１５Ｂからの
中間周波信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６
Ａ、１６ＢおよびＡＧＣ用の可変利得アンプ１７Ａ、１
７Ｂを通じて移相回路２６Ａ、２６Ｂに供給され、この
移相回路２６Ａ、２６Ｂにおいて、例えば、中間周波信
号Ｓ15A 、Ｓ15B に含まれる本来の信号成分が同相とな
り、かつ、イメージ成分が逆相となるように移相され
る。そして、この移相後の中間周波信号Ｓ15A 、Ｓ15B
が加算回路２７に供給され、加算回路２７からは、イメ
ージ成分が相殺され、本来の信号成分を有する中間周波
信号Ｓ15が取り出される。
中間周波信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６
Ａ、１６ＢおよびＡＧＣ用の可変利得アンプ１７Ａ、１
７Ｂを通じて移相回路２６Ａ、２６Ｂに供給され、この
移相回路２６Ａ、２６Ｂにおいて、例えば、中間周波信
号Ｓ15A 、Ｓ15B に含まれる本来の信号成分が同相とな
り、かつ、イメージ成分が逆相となるように移相され
る。そして、この移相後の中間周波信号Ｓ15A 、Ｓ15B
が加算回路２７に供給され、加算回路２７からは、イメ
ージ成分が相殺され、本来の信号成分を有する中間周波
信号Ｓ15が取り出される。
【００５６】続いて、この中間周波信号Ｓ15が、中間周
波フィルタ用のバンドパスフィルタ２８→ＡＧＣ用の可
変利得アンプ１７→ローパスフィルタ１８の信号ライン
を通じて復調回路１９に供給され、復調回路１９から
は、複数の番組のうちの目的とする番組のオーディオ信
号Ｌ、Ｒが取り出される。
波フィルタ用のバンドパスフィルタ２８→ＡＧＣ用の可
変利得アンプ１７→ローパスフィルタ１８の信号ライン
を通じて復調回路１９に供給され、復調回路１９から
は、複数の番組のうちの目的とする番組のオーディオ信
号Ｌ、Ｒが取り出される。
【００５７】また、このとき、ローパスフィルタ１８か
らの中間周波信号Ｓ15がＡＧＣ検波回路２５に供給され
てＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可
変利得アンプ１７に利得の制御信号として供給される。
らの中間周波信号Ｓ15がＡＧＣ検波回路２５に供給され
てＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可
変利得アンプ１７に利得の制御信号として供給される。
【００５８】さらに、ローパスフィルタ１６Ａ、１６Ｂ
からの中間周波信号Ｓ16A 、Ｓ16BがＡＧＣ検波回路２
３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡ
ＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、Ａ
ＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加
算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24
が取り出され、この電圧Ｖ24が可変利得アンプ１３に利
得の制御信号として供給される。
からの中間周波信号Ｓ16A 、Ｓ16BがＡＧＣ検波回路２
３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡ
ＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、Ａ
ＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加
算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24
が取り出され、この電圧Ｖ24が可変利得アンプ１３に利
得の制御信号として供給される。
【００５９】したがって、ＡＧＣ電圧Ｖ24により同調回
路１２からの受信信号Ｓ12に対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ25によりバンドパスフィルタ２８
からの中間周波信号Ｓ15に対してＡＧＣが行われる。そ
して、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ
23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号
Ｓ12に対するＡＧＣ範囲を拡大することができる。
路１２からの受信信号Ｓ12に対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ25によりバンドパスフィルタ２８
からの中間周波信号Ｓ15に対してＡＧＣが行われる。そ
して、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ
23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号
Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００６０】そして、この受信機においても、可変利得
アンプ１３を例えば図２に示すように構成することがで
きるとともに、ＩＣ化ができる。
アンプ１３を例えば図２に示すように構成することがで
きるとともに、ＩＣ化ができる。
【００６１】
【発明の効果】この発明によれば、ノイズの少ない可変
利得アンプとすることができる。また、直線性が良好で
あり、歪みの発生が少ない。さらに、出力信号を選択し
て取り出すためのアンプのバイアス回路を簡単化ないし
省略することができる。
利得アンプとすることができる。また、直線性が良好で
あり、歪みの発生が少ない。さらに、出力信号を選択し
て取り出すためのアンプのバイアス回路を簡単化ないし
省略することができる。
【００６２】また、その選択用のアンプのトランジスタ
の入力容量を無視することができるとともに、周波数特
性を平坦にすることもでき、したがって、周波数特性を
広帯域化することができる。
の入力容量を無視することができるとともに、周波数特
性を平坦にすることもでき、したがって、周波数特性を
広帯域化することができる。
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す接続図である。
【図３】この発明の一形態を示す系統図である。
【図４】この発明を説明するための接続図である。
【図５】この発明を説明するための接続図である。
１１…アンテナ、１２…同調回路、１３…可変利得アン
プ、１４…同調回路、１５Ａ、１５Ｂ…ミキサ回路、１
６Ａ、１６Ｂ…ローパスフィルタ、１７Ａ、１７Ｂ…可
変利得アンプ、１８Ａ、１８Ｂ…ローパスフィルタ、１
９…復調回路、２１…ＰＬＬ、２２…分周回路、２３…
ＡＧＣ検波回路、２４…加算回路、２５…ＡＧＣ検波回
路、２６Ａ、２６Ｂ…移相回路、２７…加算回路、２８
…バンドパスフィルタ、３０…ラダーアッテネータ回
路、３１〜３３…アッテネータ回路、４０…取り出し回
路、４１〜４４…差動アンプ、５１、５２…カスコード
アンプ、６０…制御電圧形成回路
プ、１４…同調回路、１５Ａ、１５Ｂ…ミキサ回路、１
６Ａ、１６Ｂ…ローパスフィルタ、１７Ａ、１７Ｂ…可
変利得アンプ、１８Ａ、１８Ｂ…ローパスフィルタ、１
９…復調回路、２１…ＰＬＬ、２２…分周回路、２３…
ＡＧＣ検波回路、２４…加算回路、２５…ＡＧＣ検波回
路、２６Ａ、２６Ｂ…移相回路、２７…加算回路、２８
…バンドパスフィルタ、３０…ラダーアッテネータ回
路、３１〜３３…アッテネータ回路、４０…取り出し回
路、４１〜４４…差動アンプ、５１、５２…カスコード
アンプ、６０…制御電圧形成回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA02 AA12 AA13 CA21 CA32 CA43 DN02 FA15 GN01 GN08 HA01 HA25 HA29 HN17 KA02 KA42 KA68 MA17 MN04 NN05 SA13 TA01 5J100 AA03 AA14 AA15 AA16 BA04 BA05 BA10 BB01 BB07 BB11 BC07 CA01 CA05 CA07 CA21 CA31 FA02 JA01 LA02 QA01 QA02 QA03 SA02 5K061 AA11 CC06 CC11 CC16 CC18 CC26 CC52 FF12 JJ01 JJ03 JJ09 JJ11 JJ12 JJ24
Claims (6)
- 【請求項１】入力信号に対して縦続接続された複数のア
ッテネータ回路と、 複数のアンプと、 この複数のアンプの出力端に共通に接続された取り出し
回路とを有し、 上記アッテネータ回路のそれぞれは、第１の抵抗器およ
びコンデンサの並列回路と、第２の抵抗器およびコンデ
ンサの並列回路とが直列接続されて構成され、 上記アッテネータ回路のそれぞれにおける上記第２の並
列回路が、上記複数のアンプの入力端にそれぞれ接続さ
れ、 上記複数のアンプを選択的に動作させることにより、上
記取り出し回路からレベルの制御された出力信号を得る
ようにした可変利得アンプ。 - 【請求項２】請求項１に記載の可変利得アンプにおい
て、 上記複数のアッテネータ回路のうちの第１段目のアッテ
ネータ回路の入力端が、上記複数のアンプの第１段目の
入力端に接続され、 上記アッテネータ回路のそれぞれにおける上記第２の並
列回路が、上記複数のアンプの第２段目以降の入力端に
それぞれ接続されるようにした可変利得アンプ。 - 【請求項３】請求項１あるいは請求項２に記載の可変利
得アンプにおいて、 上記第１の並列回路における抵抗器およびコンデンサの
値の積と、上記第２の並列回路における抵抗器およびコ
ンデンサの値の積とを互いに等しい値に設定するように
した可変利得アンプ。 - 【請求項４】請求項１、請求項２あるいは請求項３に記
載の可変利得アンプにおいて、 上記コンデンサの値に、上記複数のアンプの入力容量を
加味するようにした可変利得アンプ。 - 【請求項５】請求項１、請求項２、請求項３あるいは請
求項４に記載の可変利得アンプにおいて、 上記第１および第２の並列回路における抵抗器を通じて
上記複数のアンプにバイアスを供給するようにした可変
利得アンプ。 - 【請求項６】放送波の受信信号の信号ラインに可変利得
アンプが設けられ、 この可変利得アンプは、 縦続接続された複数のアッテネータ回路と、 複数のアンプと、 この複数のアンプの出力端に共通に接続された取り出し
回路とから構成され、 上記アッテネータ回路のそれぞれは、第１の抵抗器およ
びコンデンサの並列回路と、第２の抵抗器およびコンデ
ンサの並列回路とが直列接続されて構成され、 上記複数のアッテネータ回路のうちの第１段目のアッテ
ネータ回路の入力端、および上記アッテネータ回路のそ
れぞれにおける上記第２の並列回路が、上記複数のアン
プの入力端にそれぞれ接続され、 上記第１段目のアッテネータ回路に上記受信信号が供給
され、 ＡＧＣ電圧にしたがって上記複数のアンプを選択的に動
作させることにより、上記取り出し回路から上記受信信
号がＡＧＣ制御されて取り出されるようにした受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20582699A JP3829904B2 (ja) | 1999-07-21 | 1999-07-21 | 可変利得アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20582699A JP3829904B2 (ja) | 1999-07-21 | 1999-07-21 | 可変利得アンプ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036367A true JP2001036367A (ja) | 2001-02-09 |
| JP2001036367A5 JP2001036367A5 (ja) | 2005-06-16 |
| JP3829904B2 JP3829904B2 (ja) | 2006-10-04 |
Family
ID=16513359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20582699A Expired - Fee Related JP3829904B2 (ja) | 1999-07-21 | 1999-07-21 | 可変利得アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3829904B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005516448A (ja) * | 2002-01-18 | 2005-06-02 | ソニー エレクトロニクス インク | 低電力高線形直線性受信機の直接変換 |
| US7194244B2 (en) | 2001-09-28 | 2007-03-20 | Renesas Technology Corporation | Wireless communication receiver |
| US20100231305A1 (en) * | 2009-03-12 | 2010-09-16 | Renesas Technology Corp. | Semiconductor device for signal amplification |
| CN110336579A (zh) * | 2019-07-16 | 2019-10-15 | 武汉磐索地勘科技有限公司 | 级联式无缆探杆通信方法及电路 |
| CN110336579B (zh) * | 2019-07-16 | 2024-06-07 | 武汉磐索地勘科技有限公司 | 级联式无缆探杆通信方法及电路 |
-
1999
- 1999-07-21 JP JP20582699A patent/JP3829904B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7194244B2 (en) | 2001-09-28 | 2007-03-20 | Renesas Technology Corporation | Wireless communication receiver |
| JP2005516448A (ja) * | 2002-01-18 | 2005-06-02 | ソニー エレクトロニクス インク | 低電力高線形直線性受信機の直接変換 |
| US20100231305A1 (en) * | 2009-03-12 | 2010-09-16 | Renesas Technology Corp. | Semiconductor device for signal amplification |
| JP2010213222A (ja) * | 2009-03-12 | 2010-09-24 | Renesas Electronics Corp | 信号増幅用半導体装置 |
| US8571496B2 (en) | 2009-03-12 | 2013-10-29 | Renesas Electronics Corporation | Semiconductor device for signal amplification |
| CN110336579A (zh) * | 2019-07-16 | 2019-10-15 | 武汉磐索地勘科技有限公司 | 级联式无缆探杆通信方法及电路 |
| CN110336579B (zh) * | 2019-07-16 | 2024-06-07 | 武汉磐索地勘科技有限公司 | 级联式无缆探杆通信方法及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3829904B2 (ja) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0151379B1 (ko) | 동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기 | |
| US5630228A (en) | Double balanced mixer circuit with active filter load for a portable comunication receiver | |
| JP5015770B2 (ja) | 回路の、または回路に関連する改善 | |
| JP3356828B2 (ja) | Ｆｍ受信機 | |
| KR100470008B1 (ko) | 수신기회로 | |
| US8498603B2 (en) | Dynamic AC-coupled DC offset correction | |
| JP2001077648A (ja) | ポリフェイズフィルタおよびこれを使用した受信機 | |
| CA2129854C (en) | Parallel untuned video if amplifiers supplied signals from tv 1st detector via respective input filters | |
| JP2002027341A (ja) | テレビジョンチューナ | |
| EP0934652B1 (en) | Reception of modulated carriers having asymmetrical sidebands | |
| US5436931A (en) | FSK receiver | |
| JP3952114B2 (ja) | 可変利得アンプ | |
| JP2002198746A (ja) | 位相線形広帯域周波数変換 | |
| JP4529092B2 (ja) | チューナ装置 | |
| US20070096799A1 (en) | Complex band-pass filter | |
| US20090058552A1 (en) | High-frequency module, and mobile telephone and electronic device provided therewith | |
| JP2001036367A (ja) | 可変利得アンプおよび受信機 | |
| JP2001053564A (ja) | 電流切り換え回路、可変利得アンプおよび受信機 | |
| US20120049920A1 (en) | Iq signal generation circuit | |
| JP3955987B2 (ja) | 可変利得アンプおよび受信機 | |
| US20060223472A1 (en) | DC cancellation circuit | |
| JP4820764B2 (ja) | 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置 | |
| JP4087684B2 (ja) | 通信用半導体集積回路およびアンプのオフセット補正方法 | |
| JP2001068967A (ja) | 可変抵抗回路、可変フィルタ回路、それらの調整回路およびこれらを使用した受信機 | |
| JPH07240663A (ja) | アクティブフィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040910 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| LAPS | Cancellation because of no payment of annual fees |