JP3829904B2 - 可変利得アンプ - Google Patents
可変利得アンプ Download PDFInfo
- Publication number
- JP3829904B2 JP3829904B2 JP20582699A JP20582699A JP3829904B2 JP 3829904 B2 JP3829904 B2 JP 3829904B2 JP 20582699 A JP20582699 A JP 20582699A JP 20582699 A JP20582699 A JP 20582699A JP 3829904 B2 JP3829904 B2 JP 3829904B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- attenuator
- parallel
- resistor
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は可変利得アンプに関する。
【０００２】
【従来の技術】
デジタル音声放送として、ヨーロッパではＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案されている。
【０００３】
そして、ＩＳＤＢ−Ｔは、
伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき）
変調方式 ：ＯＦＤＭ
多重方式 ：ＭＰＥＧ２
を採用することにより、複数チャンネルのデジタルオーディオデータやデジタルデータを同時に放送するものである。
【０００４】
なお、放送に使用する周波数帯は、狭帯域ＩＳＤＢ−Ｔのとき、88ＭHz〜108 ＭHzおよび170 ＭHz〜222 ＭHzが予定されている。
【０００５】
【発明が解決しようとする課題】
ところで、ＡＭ受信機にはＡＧＣ回路が設けられ、ＡＭ検波出力のレベルが受信電界強度にかかわらず一定となるように制御されている。すなわち、高周波信号あるいは中間周波信号の信号ラインに、可変利得アンプが設けられ、その利得が、ＡＭ検波出力に含まれる直流電圧（ＡＧＣ電圧）によりフィードバック制御されている。
【０００６】
そして、可変利得アンプとして、例えば図４あるいは図５に示すような回路がある。すなわち、図４の回路は、高利得のアンプＡ11と、アッテネータ回路Ａ12とを選択的に動作させることより、可変利得アンプを構成している。また、図５の回路は、抵抗ラダー回路Ａ13の各段の出力を差動アンプＡ14〜Ａ17により選択して取り出すようにして、可変利得アンプを構成している。
【０００７】
ところが、図４の可変利得アンプの場合には、アンプＡ11およびアッテネータ回路Ａ12により、利得を高低２段に切り換えられるだけであり、利得の変更やダイナミックレンジの拡大を円滑に行うことができない。
【０００８】
その点、図５の可変利得アンプの場合には、利得を円滑に変更することができるが、差動アンプＡ14〜Ａ17の入力容量の影響をなくすには、抵抗ラダー回路Ａ13の抵抗器の値を、差動アンプＡ14〜Ａ17の入力容量の示すインピーダンスに比べ、十分に小さく、例えば、50Ω〜200 Ω程度にする必要がある。しかし、そのようにすると、抵抗ラダー回路Ａ13の抵抗器により発生するノイズが無視できなくなり、ＮＦ（ノイズフィギュア）が悪くなってしまう。
【０００９】
さらに、可変利得アンプを上述したようなデジタル音声放送の受信機のＡＧＣ回路に使用する場合には、可変利得アンプは低歪みであることも要求される。すなわち、ＤＡＢやＩＳＤＢ−Ｔでは、１つの放送波が複数のキャリア信号から構成されている。例えば、狭帯域ＩＳＤＢ−Ｔの場合、放送波は、モード１のときには、４ｋHzおきに分布する109 個のキャリア信号から構成され、モード２のときには、１ｋHzおきに分布する433 個のキャリア信号から構成されている。
【００１０】
したがって、デジタル音声放送の受信機において、可変利得アンプの直線性が悪いと、その可変利得アンプを通過する受信信号や中間周波信号に歪みを生じてしまい、その歪み成分が本来のキャリア信号と区別のつかないことがある。したがって、デジタル音声放送の受信機のＡＧＣ回路に使用される可変利得アンプには、歪みの発生の少ないことも要求される。
【００１１】
この発明は、以上のような問題点を解決しようとするものである。
【００１２】
【課題を解決するための手段】
この発明においては、
入力信号に対して縦続接続された複数のアッテネータ回路と、
この複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
この複数の差動アンプの出力端に共通に接続された取り出し回路と
を有し、
上記複数のアッテネータ回路のそれぞれは、
第１の抵抗器および第１のコンデンサが並列接続された第１の並列回路と、
第２の抵抗器および第２のコンデンサが並列接続された第２の並列回路と、
第３の抵抗器および第３のコンデンサが並列接続された第３の並列回路と、
第４の抵抗器および第４のコンデンサが並列接続された第４の並列回路と
が、この順に直列接続されるとともに、
上記第１〜第４の並列回路の直列接続の両端が入力端とされ、
上記第２および第３の並列回路の直列接続の両端が出力端とされて
バランス型に構成され、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端に上記入力信号が供給されるとともに、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記第１段目のアッテネータ回路の入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のアッテネータ回路のそれぞれにおける上記第２の並列回路と第３の並列回路との接続点が共通に接続されるとともに、
上記第２の並列回路と第３の並列回路とが共通に接続された接続点に上記複数の差動アンプのバイアス電圧が供給され、
上記複数のアッテネータ回路のそれぞれにおいて、
上記第１の抵抗器および上記第１のコンデンサのＣＲ積と、上記第２の抵抗器および上記第２のコンデンサのＣＲ積とが等しくされるとともに、
上記第３の抵抗器および上記第３のコンデンサのＣＲ積と、上記第４の抵抗器および上記第４のコンデンサのＣＲ積とが等しくされ、
制御電圧により上記複数の差動アンプを選択的に動作状態に制御して上記取り出し回路から上記動作状態に制御した差動アンプの出力信号を取り出す
ようにした可変利得アンプ
とするものである。
【００１３】
【発明の実施の形態】
［ＩＳＤＢ−Ｔ受信機］
ＩＳＤＢ−Ｔ受信機は、例えば図１に示すように構成される。なお、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の場合であり、ダイレクトコンバージョン方式に構成された場合である。
【００１４】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００１５】
また、ＰＬＬ２１において受信信号Ｓ12のキャリア周波数（中心周波数）の２倍の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数に等しく、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００１６】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なるベースバンド信号Ｓ15A 、Ｓ15B 、すなわち、Ｉ軸およびＱ軸のベースバンド信号Ｓ15A 、Ｓ15B に周波数変換される。
【００１７】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００１８】
そして、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６Ｂ→ＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂ→ローパスフィルタ１８Ａ、１８Ｂの信号ラインを通じて復調回路１９に供給される。この復調回路１９は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理に対応して、複素フーリエ変換、周波数デインターリーブ、タイム・デインターリーブ、複数のチャンネルのうちの目的とするチャンネルのデジタルオーディオデータの選択、エラー訂正およびデータ伸長などの復調処理を行うものである。
【００１９】
したがって、復調回路１９からは、複数の番組（チャンネル）のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００２０】
また、このとき、ローパスフィルタ１８Ａ、１８Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７Ａ、１７Ｂに利得の制御信号として供給される。
【００２１】
さらに、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００２２】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりローパスフィルタ１６Ａ、１６Ｂからのベースバンド信号Ｓ15A 、Ｓ15B に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００２３】
また、この受信機は、同調回路１２、１４、ＰＬＬ２１のＶＣＯの共振回路および復調回路１９を除いて、１チップＩＣ化することができる。
【００２４】
［可変利得アンプ］
可変利得アンプ１３は、例えば図２に示すように、縦続接続された例えば３つのアッテネータ回路３１〜３３と、その入力および各出力を選択的に取り出す差動アンプ４１〜４４と、カスコードアンプ５１、５２とから構成される。
【００２５】
すなわち、図２の可変利得アンプ１３においては、同調回路１２の同調コイル（図示せず）の２次コイルＬ12に抵抗器Ｒ01〜Ｒ03の直列回路が接続され、同調回路１２からは受信信号Ｓ12がバランス型に取り出される。また、このとき、同調回路１２の出力インピーダンスは、例えば50Ωとされる。
【００２６】
そして、アッテネータ回路３１〜３３は、バランス型のラダーアッテネータ回路３０を構成しているものでもあり、同調回路１２の出力端、すなわち、抵抗器Ｒ02の両端間に、抵抗器Ｒ11、Ｒ12、Ｒ14、Ｒ13の直列回路が接続されるとともに、これら抵抗器Ｒ11、Ｒ12、Ｒ14、Ｒ13にコンデンサＣ11、Ｃ12、Ｃ14、Ｃ13がそれぞれ並列接続される。こうして、素子Ｒ11〜Ｒ14、Ｃ11〜Ｃ14により第１段目のバランス型アッテネータ回路３１が構成される。
【００２７】
また、抵抗器Ｒ12、Ｒ14の直列回路の両端間に、抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23の直列回路が接続されるとともに、これら抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23にコンデンサＣ21、Ｃ22、Ｃ24、Ｃ23がそれぞれ並列接続される。こうして、素子Ｒ21〜Ｒ24、Ｃ21〜Ｃ24により第２段目のバランス型アッテネータ回路３２が構成される。
【００２８】
さらに、抵抗器Ｒ22、Ｒ24の直列回路の両端間に、抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ33の直列回路が接続されるとともに、これら抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ33にコンデンサＣ31、Ｃ32、Ｃ34、Ｃ33がそれぞれ並列接続される。こうして、素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34により第３段目のバランス型アッテネータ回路３３が構成される。
【００２９】
したがって、アッテネータ回路３１〜３３によりラダーアッテネータ回路３０が構成されたことになるが、この場合、
Ｃ11・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14
Ｃ21・Ｒ21＝Ｃ22・Ｒ22、Ｃ23・Ｒ23＝Ｃ24・Ｒ24
Ｃ31・Ｒ31＝Ｃ32・Ｒ32、Ｃ33・Ｒ33＝Ｃ34・Ｒ34
とされる。
【００３０】
また、各アッテネータ回路３１〜３３の減衰量を等しくする場合には、
Ｒ11＝Ｒ13＝Ｒ21＝Ｒ23＝Ｒ31＝Ｒ33
Ｒ12＝Ｒ14＝Ｒ22＝Ｒ24
Ｒ32＝Ｒ34＝Ｒ12／２
Ｃ11＝Ｃ13＝Ｃ21＝Ｃ23＝Ｃ31＝Ｃ33
Ｃ12＝Ｃ14＝Ｃ22＝Ｃ24
Ｃ32＝Ｃ34＝２・Ｃ12
とされる。
【００３１】
さらに、各アッテネータ回路３１〜３３の減衰量を１／ｎ〔倍〕（ただし、ｎ＞１）とすれば、
Ｒ12／Ｒ11＝２／（ｎ−１）
Ｃ11／Ｃ12＝２／（ｎ−１）
とされる。
【００３２】
そして、トランジスタＱ11、Ｑ12のエミッタが、定電流源用のトランジスタＱ13のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４１が構成される。そして、トランジスタＱ11、Ｑ12のベースが、抵抗器Ｒ02の両端にそれぞれ接続され、抵抗器Ｒ12、Ｒ14の接続中点と、抵抗器Ｒ22、Ｒ24の接続中点と、抵抗器Ｒ32、Ｒ34の接続中点とが互いに接続されるとともに、この接続中点と、接地との間に、直流バイアス電源ＶBBが接続される。
【００３３】
また、トランジスタＱ21、Ｑ22のエミッタが、トランジスタＱ23のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４２が構成され、トランジスタＱ21、Ｑ22のベースがアッテネータ回路３１の出力端にそれぞれ接続される。
【００３４】
さらに、トランジスタＱ31、Ｑ32、Ｑ33およびＱ41、Ｑ42、Ｑ43により同様に差動アンプ４３および４４が構成され、トランジスタＱ31、Ｑ32のベースがアッテネータ回路３２の出力端に接続され、トランジスタＱ41、Ｑ42のベースがアッテネータ回路３３の出力端に接続される。
【００３５】
そして、制御電圧形成回路６０において、ＡＧＣ電圧Ｖ24から所定の制御電圧ＶB1〜ＶB4が形成され、これら制御電圧ＶB1〜ＶB4がトランジスタＱ13、Ｑ23、Ｑ33、Ｑ43のベースにそれぞれ供給される。
【００３６】
この場合、これら制御電圧ＶB1〜ＶB4は、ＡＧＣ電圧Ｖ24に対応して変化するものであり、所定の電圧レベルをＶL 、ＶM 、ＶH （ただし、ＶL ＜ＶM ＜ＶH ）とすると、
▲１▼ Ｖ24＜ＶL のとき、トランジスタＱ13だけをオンにする。
▲２▼ ＶL ≦Ｖ24＜ＶM のとき、トランジスタＱ23だけをオンにする。
▲３▼ ＶM ≦Ｖ24＜ＶH のとき、トランジスタＱ33だけをオンにする。
▲４▼ ＶH ≦Ｖ24 のとき、トランジスタＱ43だけをオンにする。
のように変化するものである。
【００３７】
そして、トランジスタＱ11、Ｑ21、Ｑ31、Ｑ41のコレクタが、ベース接地のトランジスタＱ51のエミッタに接続されてカスコードアンプ５１が構成され、トランジスタＱ12、Ｑ22、Ｑ32、Ｑ42のコレクタが、ベース接地のトランジスタＱ52のエミッタに接続されてカスコードアンプ５２が構成され、トランジスタＱ51、Ｑ52のコレクタ出力が次段の同調回路１４に供給される。
【００３８】
このような構成によれば、同調回路１２から受信信号Ｓ12が出力されると、この信号Ｓ12はアッテネータ回路３１〜３３により所定量ずつ順に減衰され、したがって、アッテネータ回路３１〜３３からは順にレベルが小さくされた受信信号Ｓ12が出力される。
【００３９】
そして、直流バイアス電源ＶBBからのバイアス電圧が、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ11〜Ｑ42のベースに供給されるが、ＡＧＣ電圧Ｖ24が▲１▼の場合には、制御電圧ＶB1によりトランジスタＱ13だけがオンとなって定電流源として動作する。したがって、▲１▼の場合には、差動アンプ４１〜４４のうち、差動アンプ４１だけが有効に動作することになり、トランジスタＱ11、Ｑ12と、トランジスタＱ51、Ｑ52とが、カスコードアンプ５１、５２を構成することになる。
【００４０】
したがって、▲１▼の場合には、同調回路１２から出力される受信信号Ｓ12が、差動アンプ４１により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００４１】
また、ＡＧＣ電圧Ｖ24が▲２▼の場合には、制御電圧ＶB2によりトランジスタＱ23だけがオンとなって定電流源として動作するので、差動アンプ４１〜４４のうち、差動アンプ４２だけが有効に動作する。したがって、第１段目のアッテネータ回路３１から出力される受信信号Ｓ12が、差動アンプ４２により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００４２】
さらに、ＡＧＣ電圧Ｖ24が▲３▼の場合には、制御電圧ＶB3によりトランジスタＱ33だけがオンとなり、差動アンプ４３だけが有効に動作する。したがって、第２段目のアッテネータ回路３２から出力される受信信号Ｓ12が、差動アンプ４３により選択されるとともに、カスコードアンプ５１、５２を通じて出力される。
【００４３】
そして、ＡＧＣ電圧Ｖ24が▲４▼の場合には、制御電圧ＶB4により差動アンプ４４だけが有効に動作するので、第３段目のアッテネータ回路３３から出力される受信信号Ｓ12が、差動アンプ４４により選択されるとともに、カスコードアンプ５１、５２を通じて出力される。
【００４４】
こうして、図２の回路によれば、同調回路１２および各アッテネータ回路３１〜３３の出力信号が、ＡＧＣ電圧Ｖ24にしたがって差動アンプ４１〜４４により選択され、カスコードアンプ５１、５２を通じて取り出される。したがって、この図２の回路は利得が４ステップに切り換わる可変利得アンプ１３として動作していることになる。また、このとき、ＡＧＣが行われることになる。
【００４５】
そして、その場合、アッテネータ回路３１〜３３においては、コンデンサＣ11〜Ｃ34によっても信号の分圧ないし減衰が行われるので、抵抗器Ｒ11〜Ｒ34の値を、同調回路１２の出力インピーダンス50Ωに比べて十分に高く、例えば1.25ｋΩと高くすることができ、したがって、抵抗器Ｒ11〜Ｒ34によりＮＦが悪化することがなく、ノイズの少ない可変利得アンプとすることができる。
【００４６】
また、同調回路１２およびアッテネータ回路３１〜３３の出力信号のうち適正なレベルの受信信号Ｓ12を差動アンプ４１〜４４により選択して取り出しているので、歪みの発生を抑えることができる。
【００４７】
さらに、コンデンサＣ11〜Ｃ34の値に、トランジスタＱ11〜Ｑ42の入力容量を加味することにより、その入力容量を無視することができる。また、Ｃ11・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14（他のＣＲ積も同様）とすることにより、周波数特性を平坦にすることもできる。したがって、周波数特性を広帯域化することができる。
【００４８】
また、直流バイアス電源ＶBBからのバイアス電圧は、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ11〜Ｑ42に供給されるので、トランジスタＱ11〜Ｑ42にバイアス電圧を供給するための回路を新たに設ける必要がない。
【００４９】
さらに、ＩＣ化もできる。また、可変利得アンプ１３の処理する受信信号Ｓ12の周波数を、使用する素子のＣＲ積により決まる周波数よりも遥かに高くすることができ、その場合には、アッテネータ回路３１〜３３の減衰量はコンデンサＣ11〜Ｃ34の容量比だけで決まるので、トランジスタＱ11〜Ｑ42の入力容量を補正するだけでよい。
【００５０】
［ＩＳＤＢ−Ｔ受信機の他の例］
図３は、狭帯域ＩＳＤＢ−Ｔ用の受信機がスーパーヘテロダイン方式に構成されている場合である。
【００５１】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００５２】
また、ＰＬＬ２１において所定の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数（中心周波数）よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００５３】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なる２つの中間周波信号Ｓ15A 、Ｓ15B （中間周波数は500 ｋHz）に周波数変換される。
【００５４】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００５５】
そして、ミキサ回路１５Ａ、１５Ｂからの中間周波信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６ＢおよびＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂを通じて移相回路２６Ａ、２６Ｂに供給され、この移相回路２６Ａ、２６Ｂにおいて、例えば、中間周波信号Ｓ15A 、Ｓ15B に含まれる本来の信号成分が同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号Ｓ15A 、Ｓ15B が加算回路２７に供給され、加算回路２７からは、イメージ成分が相殺され、本来の信号成分を有する中間周波信号Ｓ15が取り出される。
【００５６】
続いて、この中間周波信号Ｓ15が、中間周波フィルタ用のバンドパスフィルタ２８→ＡＧＣ用の可変利得アンプ１７→ローパスフィルタ１８の信号ラインを通じて復調回路１９に供給され、復調回路１９からは、複数の番組のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００５７】
また、このとき、ローパスフィルタ１８からの中間周波信号Ｓ15がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７に利得の制御信号として供給される。
【００５８】
さらに、ローパスフィルタ１６Ａ、１６Ｂからの中間周波信号Ｓ16A 、Ｓ16B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００５９】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりバンドパスフィルタ２８からの中間周波信号Ｓ15に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００６０】
そして、この受信機においても、可変利得アンプ１３を例えば図２に示すように構成することができるとともに、ＩＣ化ができる。
【００６１】
【発明の効果】
この発明によれば、ノイズの少ない可変利得アンプとすることができる。また、直線性が良好であり、歪みの発生が少ない。さらに、出力信号を選択して取り出すためのアンプのバイアス回路を簡単化ないし省略することができる。
【００６２】
また、その選択用のアンプのトランジスタの入力容量を無視することができるとともに、周波数特性を平坦にすることもでき、したがって、周波数特性を広帯域化することができる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す接続図である。
【図３】この発明の一形態を示す系統図である。
【図４】この発明を説明するための接続図である。
【図５】この発明を説明するための接続図である。
【符号の説明】
１１…アンテナ、１２…同調回路、１３…可変利得アンプ、１４…同調回路、１５Ａ、１５Ｂ…ミキサ回路、１６Ａ、１６Ｂ…ローパスフィルタ、１７Ａ、１７Ｂ…可変利得アンプ、１８Ａ、１８Ｂ…ローパスフィルタ、１９…復調回路、２１…ＰＬＬ、２２…分周回路、２３…ＡＧＣ検波回路、２４…加算回路、２５…ＡＧＣ検波回路、２６Ａ、２６Ｂ…移相回路、２７…加算回路、２８…バンドパスフィルタ、３０…ラダーアッテネータ回路、３１〜３３…アッテネータ回路、４０…取り出し回路、４１〜４４…差動アンプ、５１、５２…カスコードアンプ、６０…制御電圧形成回路
【発明の属する技術分野】
この発明は可変利得アンプに関する。
【０００２】
【従来の技術】
デジタル音声放送として、ヨーロッパではＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案されている。
【０００３】
そして、ＩＳＤＢ−Ｔは、
伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき）
変調方式 ：ＯＦＤＭ
多重方式 ：ＭＰＥＧ２
を採用することにより、複数チャンネルのデジタルオーディオデータやデジタルデータを同時に放送するものである。
【０００４】
なお、放送に使用する周波数帯は、狭帯域ＩＳＤＢ−Ｔのとき、88ＭHz〜108 ＭHzおよび170 ＭHz〜222 ＭHzが予定されている。
【０００５】
【発明が解決しようとする課題】
ところで、ＡＭ受信機にはＡＧＣ回路が設けられ、ＡＭ検波出力のレベルが受信電界強度にかかわらず一定となるように制御されている。すなわち、高周波信号あるいは中間周波信号の信号ラインに、可変利得アンプが設けられ、その利得が、ＡＭ検波出力に含まれる直流電圧（ＡＧＣ電圧）によりフィードバック制御されている。
【０００６】
そして、可変利得アンプとして、例えば図４あるいは図５に示すような回路がある。すなわち、図４の回路は、高利得のアンプＡ11と、アッテネータ回路Ａ12とを選択的に動作させることより、可変利得アンプを構成している。また、図５の回路は、抵抗ラダー回路Ａ13の各段の出力を差動アンプＡ14〜Ａ17により選択して取り出すようにして、可変利得アンプを構成している。
【０００７】
ところが、図４の可変利得アンプの場合には、アンプＡ11およびアッテネータ回路Ａ12により、利得を高低２段に切り換えられるだけであり、利得の変更やダイナミックレンジの拡大を円滑に行うことができない。
【０００８】
その点、図５の可変利得アンプの場合には、利得を円滑に変更することができるが、差動アンプＡ14〜Ａ17の入力容量の影響をなくすには、抵抗ラダー回路Ａ13の抵抗器の値を、差動アンプＡ14〜Ａ17の入力容量の示すインピーダンスに比べ、十分に小さく、例えば、50Ω〜200 Ω程度にする必要がある。しかし、そのようにすると、抵抗ラダー回路Ａ13の抵抗器により発生するノイズが無視できなくなり、ＮＦ（ノイズフィギュア）が悪くなってしまう。
【０００９】
さらに、可変利得アンプを上述したようなデジタル音声放送の受信機のＡＧＣ回路に使用する場合には、可変利得アンプは低歪みであることも要求される。すなわち、ＤＡＢやＩＳＤＢ−Ｔでは、１つの放送波が複数のキャリア信号から構成されている。例えば、狭帯域ＩＳＤＢ−Ｔの場合、放送波は、モード１のときには、４ｋHzおきに分布する109 個のキャリア信号から構成され、モード２のときには、１ｋHzおきに分布する433 個のキャリア信号から構成されている。
【００１０】
したがって、デジタル音声放送の受信機において、可変利得アンプの直線性が悪いと、その可変利得アンプを通過する受信信号や中間周波信号に歪みを生じてしまい、その歪み成分が本来のキャリア信号と区別のつかないことがある。したがって、デジタル音声放送の受信機のＡＧＣ回路に使用される可変利得アンプには、歪みの発生の少ないことも要求される。
【００１１】
この発明は、以上のような問題点を解決しようとするものである。
【００１２】
【課題を解決するための手段】
この発明においては、
入力信号に対して縦続接続された複数のアッテネータ回路と、
この複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
この複数の差動アンプの出力端に共通に接続された取り出し回路と
を有し、
上記複数のアッテネータ回路のそれぞれは、
第１の抵抗器および第１のコンデンサが並列接続された第１の並列回路と、
第２の抵抗器および第２のコンデンサが並列接続された第２の並列回路と、
第３の抵抗器および第３のコンデンサが並列接続された第３の並列回路と、
第４の抵抗器および第４のコンデンサが並列接続された第４の並列回路と
が、この順に直列接続されるとともに、
上記第１〜第４の並列回路の直列接続の両端が入力端とされ、
上記第２および第３の並列回路の直列接続の両端が出力端とされて
バランス型に構成され、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端に上記入力信号が供給されるとともに、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記第１段目のアッテネータ回路の入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のアッテネータ回路のそれぞれにおける上記第２の並列回路と第３の並列回路との接続点が共通に接続されるとともに、
上記第２の並列回路と第３の並列回路とが共通に接続された接続点に上記複数の差動アンプのバイアス電圧が供給され、
上記複数のアッテネータ回路のそれぞれにおいて、
上記第１の抵抗器および上記第１のコンデンサのＣＲ積と、上記第２の抵抗器および上記第２のコンデンサのＣＲ積とが等しくされるとともに、
上記第３の抵抗器および上記第３のコンデンサのＣＲ積と、上記第４の抵抗器および上記第４のコンデンサのＣＲ積とが等しくされ、
制御電圧により上記複数の差動アンプを選択的に動作状態に制御して上記取り出し回路から上記動作状態に制御した差動アンプの出力信号を取り出す
ようにした可変利得アンプ
とするものである。
【００１３】
【発明の実施の形態】
［ＩＳＤＢ−Ｔ受信機］
ＩＳＤＢ−Ｔ受信機は、例えば図１に示すように構成される。なお、図１は、狭帯域ＩＳＤＢ−Ｔ用の受信機の場合であり、ダイレクトコンバージョン方式に構成された場合である。
【００１４】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００１５】
また、ＰＬＬ２１において受信信号Ｓ12のキャリア周波数（中心周波数）の２倍の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数に等しく、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００１６】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なるベースバンド信号Ｓ15A 、Ｓ15B 、すなわち、Ｉ軸およびＱ軸のベースバンド信号Ｓ15A 、Ｓ15B に周波数変換される。
【００１７】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００１８】
そして、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６Ｂ→ＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂ→ローパスフィルタ１８Ａ、１８Ｂの信号ラインを通じて復調回路１９に供給される。この復調回路１９は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理に対応して、複素フーリエ変換、周波数デインターリーブ、タイム・デインターリーブ、複数のチャンネルのうちの目的とするチャンネルのデジタルオーディオデータの選択、エラー訂正およびデータ伸長などの復調処理を行うものである。
【００１９】
したがって、復調回路１９からは、複数の番組（チャンネル）のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００２０】
また、このとき、ローパスフィルタ１８Ａ、１８Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７Ａ、１７Ｂに利得の制御信号として供給される。
【００２１】
さらに、ミキサ回路１５Ａ、１５Ｂからの信号Ｓ15A 、Ｓ15B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００２２】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりローパスフィルタ１６Ａ、１６Ｂからのベースバンド信号Ｓ15A 、Ｓ15B に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００２３】
また、この受信機は、同調回路１２、１４、ＰＬＬ２１のＶＣＯの共振回路および復調回路１９を除いて、１チップＩＣ化することができる。
【００２４】
［可変利得アンプ］
可変利得アンプ１３は、例えば図２に示すように、縦続接続された例えば３つのアッテネータ回路３１〜３３と、その入力および各出力を選択的に取り出す差動アンプ４１〜４４と、カスコードアンプ５１、５２とから構成される。
【００２５】
すなわち、図２の可変利得アンプ１３においては、同調回路１２の同調コイル（図示せず）の２次コイルＬ12に抵抗器Ｒ01〜Ｒ03の直列回路が接続され、同調回路１２からは受信信号Ｓ12がバランス型に取り出される。また、このとき、同調回路１２の出力インピーダンスは、例えば50Ωとされる。
【００２６】
そして、アッテネータ回路３１〜３３は、バランス型のラダーアッテネータ回路３０を構成しているものでもあり、同調回路１２の出力端、すなわち、抵抗器Ｒ02の両端間に、抵抗器Ｒ11、Ｒ12、Ｒ14、Ｒ13の直列回路が接続されるとともに、これら抵抗器Ｒ11、Ｒ12、Ｒ14、Ｒ13にコンデンサＣ11、Ｃ12、Ｃ14、Ｃ13がそれぞれ並列接続される。こうして、素子Ｒ11〜Ｒ14、Ｃ11〜Ｃ14により第１段目のバランス型アッテネータ回路３１が構成される。
【００２７】
また、抵抗器Ｒ12、Ｒ14の直列回路の両端間に、抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23の直列回路が接続されるとともに、これら抵抗器Ｒ21、Ｒ22、Ｒ24、Ｒ23にコンデンサＣ21、Ｃ22、Ｃ24、Ｃ23がそれぞれ並列接続される。こうして、素子Ｒ21〜Ｒ24、Ｃ21〜Ｃ24により第２段目のバランス型アッテネータ回路３２が構成される。
【００２８】
さらに、抵抗器Ｒ22、Ｒ24の直列回路の両端間に、抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ33の直列回路が接続されるとともに、これら抵抗器Ｒ31、Ｒ32、Ｒ34、Ｒ33にコンデンサＣ31、Ｃ32、Ｃ34、Ｃ33がそれぞれ並列接続される。こうして、素子Ｒ31〜Ｒ34、Ｃ31〜Ｃ34により第３段目のバランス型アッテネータ回路３３が構成される。
【００２９】
したがって、アッテネータ回路３１〜３３によりラダーアッテネータ回路３０が構成されたことになるが、この場合、
Ｃ11・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14
Ｃ21・Ｒ21＝Ｃ22・Ｒ22、Ｃ23・Ｒ23＝Ｃ24・Ｒ24
Ｃ31・Ｒ31＝Ｃ32・Ｒ32、Ｃ33・Ｒ33＝Ｃ34・Ｒ34
とされる。
【００３０】
また、各アッテネータ回路３１〜３３の減衰量を等しくする場合には、
Ｒ11＝Ｒ13＝Ｒ21＝Ｒ23＝Ｒ31＝Ｒ33
Ｒ12＝Ｒ14＝Ｒ22＝Ｒ24
Ｒ32＝Ｒ34＝Ｒ12／２
Ｃ11＝Ｃ13＝Ｃ21＝Ｃ23＝Ｃ31＝Ｃ33
Ｃ12＝Ｃ14＝Ｃ22＝Ｃ24
Ｃ32＝Ｃ34＝２・Ｃ12
とされる。
【００３１】
さらに、各アッテネータ回路３１〜３３の減衰量を１／ｎ〔倍〕（ただし、ｎ＞１）とすれば、
Ｒ12／Ｒ11＝２／（ｎ−１）
Ｃ11／Ｃ12＝２／（ｎ−１）
とされる。
【００３２】
そして、トランジスタＱ11、Ｑ12のエミッタが、定電流源用のトランジスタＱ13のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４１が構成される。そして、トランジスタＱ11、Ｑ12のベースが、抵抗器Ｒ02の両端にそれぞれ接続され、抵抗器Ｒ12、Ｒ14の接続中点と、抵抗器Ｒ22、Ｒ24の接続中点と、抵抗器Ｒ32、Ｒ34の接続中点とが互いに接続されるとともに、この接続中点と、接地との間に、直流バイアス電源ＶBBが接続される。
【００３３】
また、トランジスタＱ21、Ｑ22のエミッタが、トランジスタＱ23のコレクタに共通に接続され、そのエミッタが接地に接続されて差動アンプ４２が構成され、トランジスタＱ21、Ｑ22のベースがアッテネータ回路３１の出力端にそれぞれ接続される。
【００３４】
さらに、トランジスタＱ31、Ｑ32、Ｑ33およびＱ41、Ｑ42、Ｑ43により同様に差動アンプ４３および４４が構成され、トランジスタＱ31、Ｑ32のベースがアッテネータ回路３２の出力端に接続され、トランジスタＱ41、Ｑ42のベースがアッテネータ回路３３の出力端に接続される。
【００３５】
そして、制御電圧形成回路６０において、ＡＧＣ電圧Ｖ24から所定の制御電圧ＶB1〜ＶB4が形成され、これら制御電圧ＶB1〜ＶB4がトランジスタＱ13、Ｑ23、Ｑ33、Ｑ43のベースにそれぞれ供給される。
【００３６】
この場合、これら制御電圧ＶB1〜ＶB4は、ＡＧＣ電圧Ｖ24に対応して変化するものであり、所定の電圧レベルをＶL 、ＶM 、ＶH （ただし、ＶL ＜ＶM ＜ＶH ）とすると、
▲１▼ Ｖ24＜ＶL のとき、トランジスタＱ13だけをオンにする。
▲２▼ ＶL ≦Ｖ24＜ＶM のとき、トランジスタＱ23だけをオンにする。
▲３▼ ＶM ≦Ｖ24＜ＶH のとき、トランジスタＱ33だけをオンにする。
▲４▼ ＶH ≦Ｖ24 のとき、トランジスタＱ43だけをオンにする。
のように変化するものである。
【００３７】
そして、トランジスタＱ11、Ｑ21、Ｑ31、Ｑ41のコレクタが、ベース接地のトランジスタＱ51のエミッタに接続されてカスコードアンプ５１が構成され、トランジスタＱ12、Ｑ22、Ｑ32、Ｑ42のコレクタが、ベース接地のトランジスタＱ52のエミッタに接続されてカスコードアンプ５２が構成され、トランジスタＱ51、Ｑ52のコレクタ出力が次段の同調回路１４に供給される。
【００３８】
このような構成によれば、同調回路１２から受信信号Ｓ12が出力されると、この信号Ｓ12はアッテネータ回路３１〜３３により所定量ずつ順に減衰され、したがって、アッテネータ回路３１〜３３からは順にレベルが小さくされた受信信号Ｓ12が出力される。
【００３９】
そして、直流バイアス電源ＶBBからのバイアス電圧が、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ11〜Ｑ42のベースに供給されるが、ＡＧＣ電圧Ｖ24が▲１▼の場合には、制御電圧ＶB1によりトランジスタＱ13だけがオンとなって定電流源として動作する。したがって、▲１▼の場合には、差動アンプ４１〜４４のうち、差動アンプ４１だけが有効に動作することになり、トランジスタＱ11、Ｑ12と、トランジスタＱ51、Ｑ52とが、カスコードアンプ５１、５２を構成することになる。
【００４０】
したがって、▲１▼の場合には、同調回路１２から出力される受信信号Ｓ12が、差動アンプ４１により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００４１】
また、ＡＧＣ電圧Ｖ24が▲２▼の場合には、制御電圧ＶB2によりトランジスタＱ23だけがオンとなって定電流源として動作するので、差動アンプ４１〜４４のうち、差動アンプ４２だけが有効に動作する。したがって、第１段目のアッテネータ回路３１から出力される受信信号Ｓ12が、差動アンプ４２により選択されるとともに、カスコードアンプ５１、５２を通じて次段へと出力される。
【００４２】
さらに、ＡＧＣ電圧Ｖ24が▲３▼の場合には、制御電圧ＶB3によりトランジスタＱ33だけがオンとなり、差動アンプ４３だけが有効に動作する。したがって、第２段目のアッテネータ回路３２から出力される受信信号Ｓ12が、差動アンプ４３により選択されるとともに、カスコードアンプ５１、５２を通じて出力される。
【００４３】
そして、ＡＧＣ電圧Ｖ24が▲４▼の場合には、制御電圧ＶB4により差動アンプ４４だけが有効に動作するので、第３段目のアッテネータ回路３３から出力される受信信号Ｓ12が、差動アンプ４４により選択されるとともに、カスコードアンプ５１、５２を通じて出力される。
【００４４】
こうして、図２の回路によれば、同調回路１２および各アッテネータ回路３１〜３３の出力信号が、ＡＧＣ電圧Ｖ24にしたがって差動アンプ４１〜４４により選択され、カスコードアンプ５１、５２を通じて取り出される。したがって、この図２の回路は利得が４ステップに切り換わる可変利得アンプ１３として動作していることになる。また、このとき、ＡＧＣが行われることになる。
【００４５】
そして、その場合、アッテネータ回路３１〜３３においては、コンデンサＣ11〜Ｃ34によっても信号の分圧ないし減衰が行われるので、抵抗器Ｒ11〜Ｒ34の値を、同調回路１２の出力インピーダンス50Ωに比べて十分に高く、例えば1.25ｋΩと高くすることができ、したがって、抵抗器Ｒ11〜Ｒ34によりＮＦが悪化することがなく、ノイズの少ない可変利得アンプとすることができる。
【００４６】
また、同調回路１２およびアッテネータ回路３１〜３３の出力信号のうち適正なレベルの受信信号Ｓ12を差動アンプ４１〜４４により選択して取り出しているので、歪みの発生を抑えることができる。
【００４７】
さらに、コンデンサＣ11〜Ｃ34の値に、トランジスタＱ11〜Ｑ42の入力容量を加味することにより、その入力容量を無視することができる。また、Ｃ11・Ｒ11＝Ｃ12・Ｒ12、Ｃ13・Ｒ13＝Ｃ14・Ｒ14（他のＣＲ積も同様）とすることにより、周波数特性を平坦にすることもできる。したがって、周波数特性を広帯域化することができる。
【００４８】
また、直流バイアス電源ＶBBからのバイアス電圧は、抵抗器Ｒ11〜Ｒ34を通じてトランジスタＱ11〜Ｑ42に供給されるので、トランジスタＱ11〜Ｑ42にバイアス電圧を供給するための回路を新たに設ける必要がない。
【００４９】
さらに、ＩＣ化もできる。また、可変利得アンプ１３の処理する受信信号Ｓ12の周波数を、使用する素子のＣＲ積により決まる周波数よりも遥かに高くすることができ、その場合には、アッテネータ回路３１〜３３の減衰量はコンデンサＣ11〜Ｃ34の容量比だけで決まるので、トランジスタＱ11〜Ｑ42の入力容量を補正するだけでよい。
【００５０】
［ＩＳＤＢ−Ｔ受信機の他の例］
図３は、狭帯域ＩＳＤＢ−Ｔ用の受信機がスーパーヘテロダイン方式に構成されている場合である。
【００５１】
すなわち、狭帯域ＩＳＤＢ−Ｔの放送波がアンテナ１１により受信され、この受信信号が電子同調方式のアンテナ同調回路１２に供給されて目的とする周波数の受信信号Ｓ12が取り出され、この信号Ｓ12がＡＧＣ用の可変利得アンプ１３および電子同調方式の段間同調回路１４を通じてミキサ回路１５Ａ、１５Ｂに供給される。
【００５２】
また、ＰＬＬ２１において所定の周波数の発振信号が形成され、この発振信号が分周回路２２に供給されて受信信号Ｓ12のキャリア周波数（中心周波数）よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90°異なる２つの信号に分周され、この分周信号がミキサ回路１５Ａ、１５Ｂに局部発振信号として供給される。
【００５３】
こうして、ミキサ回路１５Ａ、１５Ｂにおいて、受信信号Ｓ12は位相が互いに90°異なる２つの中間周波信号Ｓ15A 、Ｓ15B （中間周波数は500 ｋHz）に周波数変換される。
【００５４】
なお、このとき、ＰＬＬ２１から、そのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１２、１４に同調電圧として供給され、受信信号Ｓ12に対する同調が実現される。
【００５５】
そして、ミキサ回路１５Ａ、１５Ｂからの中間周波信号Ｓ15A 、Ｓ15B が、ローパスフィルタ１６Ａ、１６ＢおよびＡＧＣ用の可変利得アンプ１７Ａ、１７Ｂを通じて移相回路２６Ａ、２６Ｂに供給され、この移相回路２６Ａ、２６Ｂにおいて、例えば、中間周波信号Ｓ15A 、Ｓ15B に含まれる本来の信号成分が同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号Ｓ15A 、Ｓ15B が加算回路２７に供給され、加算回路２７からは、イメージ成分が相殺され、本来の信号成分を有する中間周波信号Ｓ15が取り出される。
【００５６】
続いて、この中間周波信号Ｓ15が、中間周波フィルタ用のバンドパスフィルタ２８→ＡＧＣ用の可変利得アンプ１７→ローパスフィルタ１８の信号ラインを通じて復調回路１９に供給され、復調回路１９からは、複数の番組のうちの目的とする番組のオーディオ信号Ｌ、Ｒが取り出される。
【００５７】
また、このとき、ローパスフィルタ１８からの中間周波信号Ｓ15がＡＧＣ検波回路２５に供給されてＡＧＣ電圧Ｖ25が形成され、このＡＧＣ電圧Ｖ25が可変利得アンプ１７に利得の制御信号として供給される。
【００５８】
さらに、ローパスフィルタ１６Ａ、１６Ｂからの中間周波信号Ｓ16A 、Ｓ16B がＡＧＣ検波回路２３に供給されて遅延ＡＧＣ電圧Ｖ23が形成され、このＡＧＣ電圧Ｖ23が加算回路２４に供給されるとともに、ＡＧＣ電圧Ｖ25が加算回路２４に供給される。そして、加算回路２４からはＡＧＣ電圧Ｖ23、Ｖ25の加算電圧Ｖ24が取り出され、この電圧Ｖ24が可変利得アンプ１３に利得の制御信号として供給される。
【００５９】
したがって、ＡＧＣ電圧Ｖ24により同調回路１２からの受信信号Ｓ12に対してＡＧＣが行われるとともに、ＡＧＣ電圧Ｖ25によりバンドパスフィルタ２８からの中間周波信号Ｓ15に対してＡＧＣが行われる。そして、このとき、ＡＧＣ電圧Ｖ24は、遅延ＡＧＣ電圧Ｖ23とＡＧＣ電圧Ｖ25との加算電圧であるから、受信信号Ｓ12に対するＡＧＣ範囲を拡大することができる。
【００６０】
そして、この受信機においても、可変利得アンプ１３を例えば図２に示すように構成することができるとともに、ＩＣ化ができる。
【００６１】
【発明の効果】
この発明によれば、ノイズの少ない可変利得アンプとすることができる。また、直線性が良好であり、歪みの発生が少ない。さらに、出力信号を選択して取り出すためのアンプのバイアス回路を簡単化ないし省略することができる。
【００６２】
また、その選択用のアンプのトランジスタの入力容量を無視することができるとともに、周波数特性を平坦にすることもでき、したがって、周波数特性を広帯域化することができる。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す接続図である。
【図３】この発明の一形態を示す系統図である。
【図４】この発明を説明するための接続図である。
【図５】この発明を説明するための接続図である。
【符号の説明】
１１…アンテナ、１２…同調回路、１３…可変利得アンプ、１４…同調回路、１５Ａ、１５Ｂ…ミキサ回路、１６Ａ、１６Ｂ…ローパスフィルタ、１７Ａ、１７Ｂ…可変利得アンプ、１８Ａ、１８Ｂ…ローパスフィルタ、１９…復調回路、２１…ＰＬＬ、２２…分周回路、２３…ＡＧＣ検波回路、２４…加算回路、２５…ＡＧＣ検波回路、２６Ａ、２６Ｂ…移相回路、２７…加算回路、２８…バンドパスフィルタ、３０…ラダーアッテネータ回路、３１〜３３…アッテネータ回路、４０…取り出し回路、４１〜４４…差動アンプ、５１、５２…カスコードアンプ、６０…制御電圧形成回路
Claims (1)
- 入力信号に対して縦続接続された複数のアッテネータ回路と、
この複数のアッテネータ回路よりも１つ多い複数の差動アンプと、
この複数の差動アンプの出力端に共通に接続された取り出し回路と
を有し、
上記複数のアッテネータ回路のそれぞれは、
第１の抵抗器および第１のコンデンサが並列接続された第１の並列回路と、
第２の抵抗器および第２のコンデンサが並列接続された第２の並列回路と、
第３の抵抗器および第３のコンデンサが並列接続された第３の並列回路と、
第４の抵抗器および第４のコンデンサが並列接続された第４の並列回路と
が、この順に直列接続されるとともに、
上記第１〜第４の並列回路の直列接続の両端が入力端とされ、
上記第２および第３の並列回路の直列接続の両端が出力端とされて
バランス型に構成され、
上記複数のアッテネータ回路のうち、第１段目のアッテネータ回路の入力端に上記入力信号が供給されるとともに、
上記複数のアッテネータ回路のうち、第２段目以降のアッテネータ回路の入力端が、前段のアッテネータ回路の出力端にそれぞれ接続され、
上記複数の差動アンプのうち、第１の差動アンプの入力端が、上記第１段目のアッテネータ回路の入力端に接続され、
上記複数の差動アンプのうち、残る差動アンプの入力端が、上記複数のアッテネータ回路の出力端にそれぞれ接続され、
上記複数のアッテネータ回路のそれぞれにおける上記第２の並列回路と第３の並列回路との接続点が共通に接続されるとともに、
上記第２の並列回路と第３の並列回路とが共通に接続された接続点に上記複数の差動アンプのバイアス電圧が供給され、
上記複数のアッテネータ回路のそれぞれにおいて、
上記第１の抵抗器および上記第１のコンデンサのＣＲ積と、上記第２の抵抗器および上記第２のコンデンサのＣＲ積とが等しくされるとともに、
上記第３の抵抗器および上記第３のコンデンサのＣＲ積と、上記第４の抵抗器および上記第４のコンデンサのＣＲ積とが等しくされ、
制御電圧により上記複数の差動アンプを選択的に動作状態に制御して上記取り出し回路から上記動作状態に制御した差動アンプの出力信号を取り出す
ようにした可変利得アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20582699A JP3829904B2 (ja) | 1999-07-21 | 1999-07-21 | 可変利得アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20582699A JP3829904B2 (ja) | 1999-07-21 | 1999-07-21 | 可変利得アンプ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036367A JP2001036367A (ja) | 2001-02-09 |
| JP2001036367A5 JP2001036367A5 (ja) | 2005-06-16 |
| JP3829904B2 true JP3829904B2 (ja) | 2006-10-04 |
Family
ID=16513359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20582699A Expired - Fee Related JP3829904B2 (ja) | 1999-07-21 | 1999-07-21 | 可変利得アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3829904B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3770819B2 (ja) | 2001-09-28 | 2006-04-26 | 株式会社ルネサステクノロジ | 無線通信受信装置 |
| US6687491B2 (en) * | 2002-01-18 | 2004-02-03 | Sony Corporation | Direct conversion of low power high linearity receiver |
| JP5252212B2 (ja) * | 2009-03-12 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 信号増幅用半導体装置 |
| CN110336579A (zh) * | 2019-07-16 | 2019-10-15 | 武汉磐索地勘科技有限公司 | 级联式无缆探杆通信方法及电路 |
-
1999
- 1999-07-21 JP JP20582699A patent/JP3829904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036367A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263395B2 (ja) | 利得制御増幅器 | |
| US6160572A (en) | Tuner for cable modem | |
| KR0151379B1 (ko) | 동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기 | |
| US20070140391A1 (en) | Rf complex bandpass-notch filter for rf receiver and tv tuner | |
| US8159619B2 (en) | Multi-standard integrated television receiver | |
| JPH0677853A (ja) | Ｆｍ受信機 | |
| JP2001077648A (ja) | ポリフェイズフィルタおよびこれを使用した受信機 | |
| US5122879A (en) | Television synchronous receiver with phase shifter for reducing interference from a lower adjacent channel | |
| US20040116096A1 (en) | Radio frequency receiver architecture with tracking image-reject polyphase filtering | |
| CA2129854C (en) | Parallel untuned video if amplifiers supplied signals from tv 1st detector via respective input filters | |
| JP3952114B2 (ja) | 可変利得アンプ | |
| JP2002027341A (ja) | テレビジョンチューナ | |
| KR0183114B1 (ko) | 모놀리식 집적회로내에서 구현되는 제2검파기 및 중간 주파수 증폭기 | |
| JP2008160672A (ja) | ミキサ回路の入力回路 | |
| JP3829904B2 (ja) | 可変利得アンプ | |
| JP2001502514A (ja) | 非対称側波帯を有する変調キャリヤの受信 | |
| US20070093228A1 (en) | Method and system for image rejection by using post mixer I/Q equalization | |
| JP2001053564A (ja) | 電流切り換え回路、可変利得アンプおよび受信機 | |
| US7233368B2 (en) | Down-converter | |
| JP3600075B2 (ja) | テレビジョンチューナ | |
| JP3955987B2 (ja) | 可変利得アンプおよび受信機 | |
| JP4820764B2 (ja) | 利得制御フィルタ装置、利得制御複素フィルタ装置および受信装置 | |
| JP4087684B2 (ja) | 通信用半導体集積回路およびアンプのオフセット補正方法 | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| JP4248637B2 (ja) | ケーブルモデム用チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040910 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| LAPS | Cancellation because of no payment of annual fees |