KR20060120820A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명에 따른 플라즈마 디스플레이 장치는 복수의 주사 전극 및 유지 전극, 상기 주사 및 유지 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널, 그리고 인쇄 회로 기판 위에 형성되어 있으며, 전원과 상기 유지 전극 사이에 전기적으로 연결되는 스위치를 포함하며, 상기 전원과 상기 스위치 사이의 배선 패턴은 굴곡을 갖도록 형성되는 구동 회로를 포함한다.

PDP, 전극, 임피던스, 인쇄 회로 기판, 패턴, 변위 전류, 배선 패턴.

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}

도 1은 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치를 나타내는 도면이다.

도 2는 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치의 구동 파형을 나타낸 도면이다.

도 3은 도 2의 구동 파형을 생성하는 구동 회로를 나타낸 도면이다.

도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치에서 인쇄 회로 기판의 패턴을 도시한 부분 사시도이다.

도 5는 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치에서 패턴의 변형 예를 도시한 인쇄 회로 기판의 분해 사시도이다.

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)을 포함하는 플라즈마 디스플레이 장치에 관한 것이다.

교류형 플라즈마 디스플레이 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.

그리고 일반적으로 교류형 플라즈마 디스플레이 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레싱 기간, 유지 기간으로 이루어진다.

리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 그리고 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.

특히, 어드레스 기간에서는 유지 전극을 일정한 전압으로 바이어스한 상태에서 주사 전극과 어드레스 전극에 각각 주사 전압 및 어드레스 전압을 인가하여 주사 전극에 인가된 전압과 어드레스 전극에 인가된 전압의 차이에 의해 어드레스 방전을 일으켜 켜지는 셀에 벽 전하를 쌓는 동작을 수행한다.

이와 같은 동작을 수행할 때, 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하, “패널 커패시터”라 함)로 작용하기 때문에 어드레스 전극에 어드레스 전압을 인가하기 위해 스위칭 소자가 스위칭 될 때 그 변위 전류(Displacement current)가 주사 전극과 유지 전극을 통해서 흐르게 된다. 그리고 스위칭 횟수가 증가할수록 변위 전류가 증가하게 되어 이 변위 전류가 흐르는 경로의 소자들이 발 열하게 된다. 또한 플라즈마 디스플레이 패널이 커질수록 전류 피크 치도 증가하게 되므로 소자 선정 시에 용량 값이 커져야 하므로 소자 가격이 상승하게 된다.

본 발명이 이루고자 하는 기술적 과제는 변위 전류의 피크 치를 감소시킬 수 있는 플라즈마 디스플레이 장치를 제공하고자 하는 것이다.

상기의 목적을 달성하기 위한 본 발명의 플라지마 디스플레이 장치는 복수의 주사 전극 및 유지 전극, 상기 주사 및 유지 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널, 그리고 인쇄 회로 기판 위에 형성되어 있으며, 전원과 상기 유지 전극 사이에 전기적으로 연결되는 스위치를 포함하며, 상기 전원과 상기 스위치 사이의 패턴은 굴곡을 갖도록 형성되는 구동 회로를 포함한다.

상기 구동 회로는 어드레스 기간에서 상기 유지 전극의 전압을 제1 전압으로 유지한 상태에서 켜질 방전 셀의 상기 주사 전극과 상기 어드레스 전극에 제2 전압 및 제3 전압을 인가하며, 상기 스위치는 상기 제1 전압을 공급하는 전원과 상기 유지 전극 사이에 전기적으로 연결된다.

상기 배선 패턴은 파형 곡선 및 말굽 형상 등으로 굴곡지게 형성 가능하며, 상기 배선 패턴은 인쇄 회로 기판을 이루는 어느 한 기판 층에 패터닝되어 형성된다.

또한, 상기 배선 패턴은 상기 인쇄 회로 기판의 복수 기판 층에 각각 패터닝 되고, 상기 각 층의 배선 패턴들을 서로 연결되어 형성된다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.

먼저, 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치의 개략적인 구조에 대해서 도 1을 참조하여 자세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치를 나타내는 도면이다.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지전극 구동부(400), 주사전극 구동부(500) 및 전원부(600)를 포함한다.

플라즈마 디스플레이 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극 (Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 디스플레이 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 디스플레이 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.

유지전극 구동부(400)는 제어부(200)로부터 유지 전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.

주사전극 구동부(500)는 제어부(200)로부터 주사 전극 구동 제어신호를 수신 하여 주사 전극에 구동 전압을 인가한다.

전원부(600)는 플라즈마 디스플레이 패널(100)의 구동에 필요한 전원을 제어부(200) 및 각 구동부(300, 400, 500)에 공급한다.

다음, 도 2를 참조하여 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치의 구동 파형에 대해서 상세하게 설명한다. 아래에서는 설명의 편의상 하나의 셀을 형성하는 주사 전극(이하, “Y 전극”이라 함), 유지 전극(이하, “X 전극”이라 함) 및 어드레스 전극(이하, “A 전극”이라 함)에 인가되는 구동 파형에 대해서만 설명한다.

리셋 기간의 상승 기간에서는 X 전극을 0V로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시키고, 리셋 기간의 하강 기간에서는 X 전극을 Ve 전압으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 (-)의 벽 전하가 쌓이고 X 전극과 A 전극에 (+)의 벽 전하가 형성된다. 그리고 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 미약한 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다.

어드레스 기간에서는 방전 셀을 선택하기 위해서 X 전극을 Ve 전압으로 유지한 상태에서 Y 전극과 A 전극에 순차적으로 각각 주사 전압(VscL)을 가지는 주사 펄스 및 어드레스 전압(Va)을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 A 전극에는 기준 전압(도 2에서는 0V)을 인가한다. 그러면 Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극에 의해 형성되는 방전 셀에서 어드레스 방전이 일어나면서 Y 전극에는 (+)의 벽 전하가 형성되고 X 전극과 A 전극에는 (-)의 벽 전하가 형성된다.

이어서, 유지 기간에서는 Y 전극과 X 전극에 교대로 Vs 전압의 유지 방전 펄스를 인가한다. 그러면, 어드레스 기간에서 어드레스 방전에 의해 Y 전극과 X 전극 사이에 형성된 벽 전압과 Vs 전압에 의해 Y 전극과 X 전극 사이에서 방전이 일어난다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.

다음, 도 2에 도시된 구동 파형을 생성하는 구동 회로에 대해서 도 3을 참고로 하여 상세하게 설명한다. 아래에서 사용되는 스위치는 바디 다이오드를 가지는 n채널 전계 효과 트랜지스터(FET)로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 그리고 X 전극과 Y 전극, Y 전극과 A 전극 및 X 전극과 A 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.

도 3은 도 2의 구동 파형을 생성하는 구동 회로를 나타낸 도면이다.

먼저, 어드레스 전극 구동부(300)는 트랜지스터(Aa, Ag)를 포함한다. 트랜지스터(Aa)는 Va 전압을 공급하는 전원(Va)과 패널 커패시터(Cp)의 A 전극 사이에 연결되며, 트랜지스터(Ag)는 접지 전압(0V)을 공급하는 전원(0V)과 패널 커패시터(Cp)의 A 전극 사이에 연결된다. 이 트랜지스터(Aa, Ag)는 A 전극에 Va 전압과 접 지 전압(0V)을 각각 인가하도록 스위칭된다. 이때, 트랜지스터(Aa)의 드레인에는 어드레스 기간에서 어드레스 펄스에 의해 형성되는 무효 전력을 회수하여 재사용하기 위한 전력 회수 회로(도시하지 않음)가 연결될 수 있다.

다음, 유지전극 구동부(400)는 유지 구동부(410) 및 트랜지스터(Xe, Xe´, Xpp)를 포함한다.

유지 구동부(410)는 트랜지스터(Xs, Xg)를 포함한다. 트랜지스터(Xs)는 Vs 전압을 공급하는 전원(Vs)과 패널 커패시터(Cp)의 X 전극 사이에 연결되며, 트랜지스터(Xg)는 접지 전압(0V)을 공급하는 전원(0V)과 패널 커패시터(Cp)의 X 전극 사이에 연결된다. 그리고 트랜지스터(Xs, Xg)의 접점에 트랜지스터(Xpp)의 소스가 연결되고 패널 커패시터(Cp)의 X 전극에 트랜지스터(Xpp)의 드레인이 연결되며, 트랜지스터(Xpp)의 드레인과 Ve 전압을 공급하는 전원(Ve) 사이에 트랜지스터(Xe, Xe´)가 연결된다. 그리고 트랜지스터(Xe, Xe´)는 백투백(Back-to-Back)으로 연결된다. 여기서, 트랜지스터(Xe)만 있을 경우, 트랜지스터(Xs)가 턴온될 때 트랜지스터(Xe)의 바디 다이오드를 통하여 전류 경로가 형성되기 때문에 이와 같이 트랜지스터(Xe, Xe´)를 백투백으로 연결한다.

트랜지스터(Xs, Xg)는 유지 기간에서 X 전극에 Vs 전압과 접지 전압을 각각 인가하고, 트랜지스터(Xe)는 어드레스 기간에서 X 전극에 Ve 전압을 인가한다. 그리고 트랜지스터(Xs, Xg)의 접점에 유지방전 펄스에 의해 형성되는 무효 전력을 회수하여 재사용하기 위한 전력 회수 회로(도시하지 않음)가 연결될 수 있다.

주사전극 구동부(500)는 리셋/유지 구동부(510) 및 주사 구동부(520)를 포함 한다.

리셋/유지 구동부(510)는 리셋 기간에서 패널 커패시터(Cp)의 Y 전극에 Vs 전압에서 Vset 전압까지 상승하는 전압과 Vs 전압에서 Vnf 전압까지 하강하는 전압을 인가하며, 유지 기간에서 Y 전극에 Vs 전압과 접지 전압을 각각 인가한다.

주사 구동부(520)는 선택 회로(522), 다이오드(Dsch), 커패시터(Csch) 및 트랜지스터(YscL)를 포함한다. 일반적으로 어드레스 기간에서 복수의 Y 전극(Y1-Yn)을 순차적으로 선택할 수 있도록 각각의 Y 전극(Y1-Yn)에 선택 회로(522)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(522)를 통하여 주사전극 구동부(500)의 구동 회로가 Y 전극(Y1-Yn)에 공통으로 연결된다.

선택 회로(522)는 트랜지스터(Sch, Scl)를 포함한다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 패널 커패시터(Cp)의 Y 전극에 연결되어 있으며, 트랜지스터(Scl)의 소스는 제1 노드(N1)에 연결되어 있다. 그리고 커패시터(Csch)는 트랜지스터(Sch)의 드레인과 제1 노드(N1) 사이에 연결되고 다이오드(Dsch)는 커패시터(Csch)와 트랜지스터(Sch)의 드레인 간 접점과 VscH 전압을 공급하는 전원(VscH) 사이에 연결된다. 그리고 커패시터(Csch)는 트랜지스터(YscL)의 턴온 시에 (VscH-VscL) 전압으로 충전되며, 커패시터(Csch)의 제1단이 트랜지스터(Sch)의 드레인에 연결되고 제2단이 제1 노드(N1)에 연결된다. 트랜지스터(YscL)는 제1 노드(N1)와 VscL 전압을 공급하는 전원(VscL) 사이에 연결되며 선택하고자 하는 방전 셀을 형성하는 Y 전극에 VscL 전압을 공급한다. 즉, 어드레스 기간에서 트랜지스터(Sch)를 턴온하여 선택되지 않는 Y 전극에 VscH 전압을 인가하고, 트랜지스터(Scl) 를 턴온하여 선택될 Y 전극에 VscL 전압을 인가한다.

이와 같이 구성된 구동 회로는 어드레스 기간에서 트랜지스터(Aa, Ag)가 교대로 턴온되어 A 전극에 Va 전압과 접지 전압이 인가된다. 트랜지스터(Aa, Ag)가 턴온 또는 턴오프됨에 따라 A 전극의 전압이 급격하게 변하기 때문에 X 전극과 Y 전극을 통해 각각 변위 전류가 흐르게 된다(경로 ①, 경로 ①'). 이때, 경로 ①은 트랜지스터(sch)가 턴온되어 선택되지 않는 Y 전극을 통해 흐르는 변위 전류를 나타낸 것이고, 경로 ①'은 트랜지스터(Xe)가 턴온되어 X 전극을 통해 흐르는 변위 전류를 나타낸 것이다.

이와 같은 변위 전류를 감소시키기 위해 일반적으로 저항이나 코일을 사용하지만, 본 발명의 실시 예에서는 인쇄 회로 기판 자체에서 임피던스를 증가시키는 방법을 제시한다. 어드레스 기간에서는 Y 전극과 A 전극 사이의 전압 차로 어드레스 방전을 일으키기 때문에 주사전극 구동부(500)에 형성되는 경로의 임피던스가 작아야 한다. 즉, 임피던스가 커지면 전압 강하가 발생하기 때문에 어드레스 방전이 잘 일어나지 않을 수 있다. 반면, 어드레스 기간에서 X 전극은 Y 전극과 A 전극 사이의 어드레스 방전 이후에 전자들을 끌어들이기 위해 바이어스시키는 역할을 하기 때문에 Y 전극처럼 경로의 임피던스가 작을 필요가 없다. 따라서, 아래에서 설명하는 본 발명의 실시 예에서는 유지전극 구동부(400)에 형성되는 경로의 임피던스를 증가시키는 방법을 제시한다. 아래에서는 유지전극 구동부(400)에 형성되는 경로의 임피던스를 증가시켜 X 전극으로 흐르는 전류의 피크치를 감소시키는 방법에 대해 도 4를 참고로 하여 상세하게 설명한다.

도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치의 인쇄 회로 기판의 패턴을 도시한 부분 사시도이다.

도 4에 나타낸 바와 같이, 도 3에 도시된 구동 회로는 자체 패터닝된 인쇄 회로 기판(410) 상에 형성된다. 특히, 유지전극 구동부(400)의 구동 회로에서 전원(Ve)과 트랜지스터(Xe, Xe´) 사이의 배선 패턴(411)은 전원(Ve)과 트랜지스터(Xe) 사이의 배선 패턴(411)을 제외한 패턴과는 다르게 형성된다. 즉, 전원(Ve)과 트랜지스터(Xe, Xe´) 사이의 배선 패턴(411)은 꾸불꾸불하게 굴곡진 형태로 이루어진다. 따라서, 전원(Ve)과 트랜지스터(Xe, Xe´) 사이의 임피던스가 증가되어 어드레스 기간 중 Va전압 인가에 의해 경로(①´)를 따라 트랜지스터(Xe, Xe´)로 흐르는 변위 전류의 피크치를 감소시킬 수 있다.

배선 패턴(411)은 인쇄 회로 기판(410)을 이루는 복수 기판층 가운데 어느 한 기판층에 형성 가능하며, 그 형상은 저항을 증가시키도록 경로를 가늘고 길게 연장시키기 위해 소정의 진폭과 주기를 갖는 파형 곡선 형태로 굴곡지게 형성된다.

따라서, 배선 패턴(411)은 어드레스 기간 중 어드레스 전압 인가에 따른 스위칭 회수가 증가할수록 증가되는 변위 전류의 피크치를 저감시킴에 따라 변위 전류의 경로 상에 배치되는 소자들이 발열에 의해 파손되는 것을 방지할 수 있다.

특히, X 전극으로 흐르는 변위 전류의 피크치를 감소시킴에 따라 패널의 사이즈를 증가시킬 때 구동 전류의 피크치가 증가하여 대용량 소자들의 선정해야 하는 비용적인 문제점을 해결할 수도 있다.

도 5는 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치에서 패턴의 변 형 예를 도시한 인쇄 회로 기판의 분해 사시도이다.

도 5에 나타낸 바와 같이, 배선 패턴(411)은 인쇄 회로 기판(410)을 이루는 어느 한 기판층에 형성되는 것 이외에도 서로 다른 각각의 기판층에 같거나 서로 다른 형상(여기서, 바람직하게는 서로 동일한 말굽 형상)으로 굴곡지게 패터닝된 각층의 배선 패턴(412)들을 서로 연결하여 그 경로를 보다 길게 연장시키도록 형성된다.

따라서, 상기 인쇄 회로 기판(410)의 보다 작은 공간에서도 상기 배선 패턴(411)의 경로를 입체적으로 연장시킬 수 있게 되고, 아울러 이에 따라 증가되는 저항 값에 의해 임피던스를 증가시켜 어드레스 기간 중 어드레스 출력 데이터를 스위칭할 때 발생되는 변위 전류의 피크치를 보다 효과적으로 저감시킬 수 있다.

여기서, 본 발명에서 배선 패턴(411)은 그 형상이 소정의 파형 곡선 형상이나, 말굽 형상으로 한정되는 것은 아니며 상기 인쇄 회로 기판에 자체 패터닝하여 저항값을 증가시킬 수 있는 모든 형태가 적용 가능하다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 발명에 의하면, 어드레스 기간에서 어드레스 전극에 어드레스 전압을 인가하기 위해 스위칭 소자가 스위칭 할 때, 유지 전극을 통해 형성되는 변위 전류의 피크 치를 감소시킬 수 있다.

Claims (6)

1. 복수의 주사 전극 및 유지 전극, 상기 주사 및 유지 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널, 그리고

   인쇄 회로 기판 위에 형성되어 있으며, 전원과 상기 유지 전극 사이에 전기적으로 연결되는 스위치를 포함하며, 상기 전원과 상기 스위치 사이의 배선 패턴은 굴곡을 갖도록 형성되는 구동 회로를 포함하는 플라즈마 디스플레이 장치.
2. 제1항에 있어서,

   상기 구동 회로는 어드레스 기간에서 상기 유지 전극의 전압을 제1 전압으로 유지한 상태에서 켜질 방전 셀의 상기 주사 전극과 상기 어드레스 전극에 제2 전압 및 제3 전압을 인가하며,

   상기 스위치는 상기 제1 전압을 공급하는 전원과 상기 유지 전극 사이에 전기적으로 연결되는 플라즈마 디스플레이 장치.
3. 제2항에 있어서,

   상기 배선 패턴은 파형 곡선 형태로 굴곡지는 플라즈마 디스플레이 장치.
4. 제2항에 있어서,

   상기 배선 패턴은 말굽 형상으로 굴곡지는 플라즈마 디스플레이 장치.
5. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 배선 패턴은 인쇄 회로 기판을 이루는 어느 한 기판 층에 패터닝되어 형성되는 플라즈마 디스플레이 장치.
6. 제1항 내지 제4항 중 어느 한 항에 있어서,

   상기 배선 패턴은 상기 인쇄 회로 기판의 복수 기판 층에 각각 패터닝되고, 상기 각 층의 배선 패턴이 서로 연결되는 플라즈마 디스플레이 장치.

Images