KR20060119817A - 전기화학적 커패시터 전극을 제조하는 방법 - Google Patents

전기화학적 커패시터 전극을 제조하는 방법 Download PDF

Info

Publication number
KR20060119817A
KR20060119817A KR1020060044462A KR20060044462A KR20060119817A KR 20060119817 A KR20060119817 A KR 20060119817A KR 1020060044462 A KR1020060044462 A KR 1020060044462A KR 20060044462 A KR20060044462 A KR 20060044462A KR 20060119817 A KR20060119817 A KR 20060119817A
Authority
KR
South Korea
Prior art keywords
undercoat layer
layer
coating liquid
solvent
binder
Prior art date
Application number
KR1020060044462A
Other languages
English (en)
Inventor
기요노리 히노키
츠요시 이치키
가즈토시 에모토
다케히코 사사키
겐이치 무라카미
시게키 오야마
마나부 이와이다
Original Assignee
티디케이가부시기가이샤
혼다 기켄 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤, 혼다 기켄 고교 가부시키가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060119817A publication Critical patent/KR20060119817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49108—Electric battery cell making
    • Y10T29/49115—Electric battery cell making including coating or impregnating

Abstract

분극성 전극 레이어와 표면이 조면화된 콜렉터 사이에 형성된 언더코트 레이어용 코팅액의 물리적 특성을 최적화하기 위한 방법이 제공된다. 제 1 단계는 조면화된 표면을 갖는 콜렉터 상에 언더코트 레이어를 형성하기 위해 수행되고, 제 2 단계는 언더코트 레이어 상에 분극성 전극 레이어를 형성하기 위해 수행된다. 제 1 단계는 도전성 입자, 바인더 및 용매를 포함하는 언더코트 레이어용 코팅액으로 콜렉터를 코팅함으로써 제공되고, 언더코트 레이어용 코팅액의 점도는 0.15 내지 0.75 Pa·s 로 설정되고, 도전성 입자(P) 와 바인더 (B) 의 중량비 (P/B) 는 20/80 내지 40/60 으로 설정된다. 따라서, 언더코트 레이어의 코팅 영역은 고정밀도를 가지고 조절될 수 있고, 언더코트 레이어의 저항이 감소될 수 있다.
분극성 전극, 언더코트 레이어, 도전성 입자, 바인더, 점도

Description

전기화학적 커패시터 전극을 제조하는 방법{METHOD FOR PRODUCING ELECTROCHEMICAL CAPACITOR ELECTRODE}
도 1 은 본 발명의 바람직한 실시형태의 방법에 의해 제조되는 전기적 이중 레이어 커패시터 전극의 구성을 도시하는 개략 사시도.
도 2 는 도 1 에 도시한 2 개의 전기적 이중 레이어 커패시터 전극을 이용하여 전기적 이중 레이어 커패시터를 제조하는 방법을 나타내는 개략 사시도.
도 3 은 본 발명의 바람직한 실시형태의 전기적 이중 레이어 커패시터 전극의 제조방법을 나타내는 흐름도.
도 4 는 언더코트 레이어용 코팅액을 준비하는 방법을 나타내는 개략도.
도 5 는 분극성 전극 레이어용 코팅액을 준비하는 방법을 나타내는 개략도.
도 6 은 도 1 에 도시한 전기적 이중 레이어 커패시터 전극을 전극 시트로부터 절단하는 방법을 나타내는 개략도.
도 7 은 언더코트 레이어 및 분극성 전극 레이어가 콜렉터의 양면상에 형성되고, 도 1 에 도시한 전기적 이중 레이어 커패시터 전극을 이용하여 고용량 전기적 이중 레이어 커패시터를 제조하는 방법을 나타내는 개략도.
본 발명은 전기화학적 커패시터 전극을 제조하는 방법에 관한 것으로, 더욱 구체적으로는 콜렉터 및 분극성 전극 레이어를 접합하기 위한 언더코트 레이어가 제공되는 전기화학적 커패시터 전극을 제조하는 방법에 관한 것이다.
최근, 전기적 이중 레이어 커패시터 및 다른 전기화학적 커패시터가 소형 및 경량인 배터리로서 주목을 받고 있는데, 여기에서 비교적 큰 커패시터가 획득될 수 있다. 전기적 이중 레이어 커패시터는 보통의 2 차 전지가 그러한 것처럼 화학적 반응을 이용하지 않고, 전하를 전극상에 직접 저장하는 유형의 배터리이므로 매우 빠른 충전 및 방전 용량을 특징으로 한다.
이러한 특징을 이용함으로써, 이러한 배터리를 예컨대, 이동 장치 (소형 전기 장치) 에 대한 백업 전원 등, 전기 자동차 및 하이브리드 자동차에 대한 보조 전원 및 다른 형태의 전원으로서 이용하는데 있어 높은 기대감이 존재하며, 다양한 형태의 연구가 이러한 배터리의 성능을 향상시키기 위해 수행되고 있다.
전기적 이중 레이어 커패시터는 분극성 전극 레이어가 형성되는 한 쌍의 콜렉터 사이의 세퍼레이터를 통해 전해액이 충진되는 기본적인 구조를 갖는다. 분극성 전극 레이어를 콜렉터 상에 형성하는 알려진 가장 간단한 방법은 이러한 소자들을 함께 적층 (laminating) 하는 방법이지만, 이러한 방법은 분극성 전극 층을 충분히 얇게 제조하기 어렵고, 콜렉터 및 분극성 전극 레이어 사이의 적절한 접착이 달성될 수 없다는 점에서 문제점을 갖는다.
이러한 문제점을 해결하기 위하여, 콜렉터 및 분극성 전극 레이어가 함께 적 층되지는 않지만, 분극성 전극 레이어용 코팅액이 콜렉터에 도포되고, 분극성 전극 레이어가 이러한 유체를 건조시킴으로써 콜렉터 상에 바람직하게 형성된다. 이러한 경우에, 분극성 전극 레이어용 코팅액을 콜렉터에 직접 도포하기보다는, 우선 언더코트 레이어를 접착 레이어로서 콜렉터 상에 형성하고, 그 후에 분극성 전극 레이어를 언더코트로 도포함으로써 분극성 전극 레이어가 매우 개선될 수 있다. 일본국 공개특허출원 제 2003-133179 호 및 제 2004-47552 호를 참조한다.
호일 형태의 금속 (금속 호일) 이 보통 콜렉터의 재료로서 이용되고, 그 표면이 조면화된 금속 호일이 종종 콜렉터와 분극성 전극 레이어 사이의 접착을 증가시키기 위할 목적으로 이용된다. 그 표면이 조면화된 금속 호일이 콜렉터로 이용되는 경우에, 언더코트 레이어용 코팅액이 콜렉터의 편평하지 않음으로 인해 흡수되고, 언더코트 레이어용 코팅액은 모세관 현상에 의해 퍼지고, 언더코트 레이어가 코팅에 의해 형성되는 경우에 콜렉터의 표면이 조면화되지 않은 경우와는 다른 현상이 발생한다.
이러한 이유로, 언더코트 레이어가 그 표면이 조면화된 콜렉터 상에 정확하게 형성되기 위하여 언더코트 레이어용 코팅액은 소정의 물리적 특성이 유지되기를 요구함을 알게 되었다. 이러한 물리적 특성이 획득되지 않는 경우에, 언더코트 레이어의 형성 영역이 정확하게 제어될 수 없으며, 두께의 불균일성 및 내부저항이 증가하고, 전기화학적 커패시터의 특성을 저하시키는 다른 문제점들이 발생한다.
따라서, 본 발명의 목적은 분극성 전극 레이어와 그 표면이 조면화된 콜렉터 사이에 형성되는 언더코트 레이어용 코팅액의 물리적 특성을 최적화함으로써 양호한 특성을 갖는 전기화학적 커패시터 전극을 제조하는 방법을 제공하는 것이다.
본 발명의 전술한 목적 및 다른 목적은, 언더코트 레이어를 그 표면이 조면화된 콜렉터 상에 형성하는 제 1 단계; 및 분극성 전극 레이어를 상기 언더코트 레이어상에 형성하는 제 2 단계를 포함하고, 상기 제 1 단계가 상기 콜렉터를 적어도 도전성 입자, 바인더 및 용매를 포함하는 언더코트 레어어용 코팅액으로 코팅함으로써 수행되고, 언더코트 레이어에 대한 상기 코팅액이 점도는 0.15 내지 0.75 Pa·s 로 설정되고, 상기 도전성 입자 (P) 와 상기 바인더 (B) 의 중량비 (P) 는 20/80 내지 40/60 으로 설정되는, 전기화학적 커패시터 전극을 제조하는 방법에 의해 달성될 수 있다.
본 발명에 따르면, 그 표면이 조면화된 콜렉터 상에 형성되는 언더코트 레이어용 코팅액의 최적화된 특성으로 인해, 언더코트 레이어의 코팅 영역이 높은 정밀도로 조정될 수 있고, 언더코트 레이어의 저항이 감소될 수 있다. 또한, 콜렉터와 분극성 전극 레이어 사이의 접착력이 증가될 수 있고, 언더코트 레이어 상에 형성된 언더코트 레이어 및 분극성 전극 레이어의 표면 특성이 향상될 수 있다.
본 발명에서, 도전성 입자는 아세틸렌 블랙을 포함하는 것이 바람직하다. 바인더는 플루오린계 바인더인 것이 바람직하다. 용매는 바인더를 용해하는 양용매 (good solvent) 및 바인더를 용해하지 않는 빈용매 (poor solvent) 를 포함한다. 용매는 메틸 이소부틸 케톤을 포함하는 것이 바람직하다.
본 발명에서, 제 2 단계는 상기 언더코트 레이어를 다공성 (porous) 입자, 플루오린계 바인더, 상기 플루오린계 바인더를 용해시키는 양용매 및 상기 플루오린계 바인더를 용해하지 않는 빈용매를 포함하는 분극성 전극 레이어용 코팅액으로 코팅함으로써 수행되는 것이 바람직하다. 이러한 경우에, 분극성 전극에 대한 상기 코팅액의 점도는 0.5 내지 3.5 Pa·s 로 설정되는 것이 바람직하고 상기 양용매 (GS) 와 상기 빈용매 (PS) 의 중량비는 50/40 내지 80/20 으로 설정되는 것이 바람직하다.
이에 따라, 균열이 분극성 전극 레이어에 형성되기 어려우며, 분극성 전극 레이어의 두께가 감소될 수 있고, 분극성 전극 레이어의 표면이 더욱 평평하게 제조될 수 있다.
따라서, 본 발명에 따르면, 언더코트 레이어용 코팅액의 물리적 특성의 관점에서 그 표면이 조면화되는 콜렉터를 코팅하는 조건이 최적화되므로, 서비스중인 경우에 양호한 특성을 디스플레이하는 전기화학적 커패시터 전극이 획득될 수 있다.
보다 구체적으로, 콜렉터로부터 나온 전극이 전부 또는 일부가 언더코트 레이어에 의해 커버되는 경우, 또는 콜렉터와 분극성 전극 사이에 언더코트 레이어가 없는 영역이 존재하는 경우처럼 결점 (defect) 이 방지될 수 있다. 언더코트 레이어의 코팅 영역이 높은 정밀도로 조정될 수 있으므로, 이것이 달성될 수 있다.
또한, 두께는 단지 조금만 불균일하기 때문에, 다수의 전기화학적 커패시터 전극 레이어가 중첩되는 경우에도 치수의 변동이 발생하기 어렵다. 이러한 이 유로, 고용량의 전기화학적 커패시터가 제조될 수 있다. 또한, 내부저항이 억제될 수 있음으로써, 고성능의 전기화학적 커패시터가 제조될 수 있다.
이하, 본 발명의 전술한 목적, 다른 목적, 특징 및 이점은 첨부한 도면과 관련된 본 발명의 상세한 설명을 참조하여 더욱 명백해질 것이다.
이하, 본 발명의 바람직한 실시형태를 도면을 참조하여 상세하게 설명한다.
도 1 은 본 발명의 바람직한 실시형태의 방법에 의해 제조되는 전기적 이중 레이어 커패시터 전극의 구성을 도시하는 개략 사시도이다.
도 1 에 도시한 바와 같이, 본 실시형태의 방법에 의해 제조되는 전기적 이중 레이어 커패시터 전극 (10) 에는 도전성을 갖는 콜렉터 (12), 콜렉터 (12) 상에 형성되는 도전성을 갖는 언더코트 레이어 (14) 및 언더코트 레이어 (14) 상에 형성되는 도전성을 갖는 분극성 전극 레이어 (16) 가 제공된다. 콜렉터 (12) 에는 리드선인 인출 (extraction) 전극 (12a) 이 제공된다.
그 재료가 전하를 분극성 전극 레이어 (16) 로 적절하게 운반할 수 있는 양도체 (good conductor) 인 한, 콜렉터 (12) 의 재료는 특히 제한되지 않으며, 전기적 이중 레이어 커패시터에 대한 전극에서 이용되는 알려진, 예를 들어 알루미늄 (Al) 인 콜렉터 재료가 이용될 수도 있다. 본 발명에서, 콜렉터 (12) 의 표면 (12b) (언더코트 레이어 (14) 측의 표면) 이 조면화됨으로써, 언더코트 레이어 (14) 와 분극성 전극 레이어 (16) 사이의 접합이 향상된다.
콜렉터 (12) 의 표면을 조면화하는 방법이 특히 제한되지는 않지만, 그 표면이 산 또는 다른 화학물로 화학적 에칭에 의해 조면화되는 하나의 방법일 수도 있 다. 이러한 에칭 깊이는 대략 3 내지 7 ㎛ 로 설정되는 것이 바람직하다. 이는, 에칭이 너무 얕다면 향상된 접합이 실질적으로 손실되고, 역으로 에칭이 과도하게 깊다면 언더코트 레이어 (14) 를 균일하게 코팅하는 것이 어렵다는 사실 때문이다. 콜렉터 (12) 의 반대면 (reverse surface) 이 조면화되는데 특별한 요구조건은 없지만, 후술할 바와 같이, 언더코트 레이어 (14) 및 분극성 전극 레이어 (16) 가 콜렉터 (12) 의 양면상에 형성되는 경우에, 콜렉터 (12) 의 양면은 조면화되어야 한다.
또한, 콜렉터 (12) 의 두께 또한 특히 제한되지 않지만, 제조될 전기적 이중 레이어 커패시터의 사이즈를 감소시키기 위하여, 그 두께는 충분한 기계적 강도를 보장하는 범위에서 가능한 최소로 설정되는 것이 바람직하다. 더욱 구체적으로, 알루미늄 (Al) 이 콜렉터 (12) 의 재료로서 사용된 경우에, 그 두께는 10 ㎛ 이상 및 100 ㎛ 이하로 설정되는 것이 바람직하고, 15 ㎛ 이상 및 50 ㎛ 이하로 설정되는 것이 더욱 바람직하다. 알루미늄 (Al) 으로 구성된 콜렉터 (12) 의 두께가 이러한 범위 내에서 설정된다면, 궁극적으로 제조되는 전기적 이중 레이어 커패시터는 충분한 기계적 강도를 보장하면서 더욱 소형으로 제조될 수 있다.
언더코트 레이어 (14) 는 콜렉터 (12) 와 분극성 전극 레이어 (16) 사이에 배치되고, 이러한 소자들 사이의 물리적 및 전기적 접합을 향상시키는데 기여한다. 높은 도전 특성을 갖는 재료가 내부 저항의 증가를 방지하기 위하여 언더코트 레이어 (14) 용으로 사용되어야만 하고, 본 발명의 방법에 의해 형성되는 언더코트 레이어 (14) 는 도전성 입자 및 도전성 입자들을 함께 바인딩할 수 있는 바인더를 포 함한다. 언더코트 레이어 (14) 를 구성하는 도전성 입자 및 바인더의 소정의 재료를 후술한다.
언더코트 레이어 (14) 의 총 두께는 가능한한 최소로 되는 것이 바람직하고, 전기적 이중 레이어 커패시터 전극 (10) 의 내부 저항 증가를 방지한다는 측면에서, 그 두께는 콜렉터 (12) 및 분극성 전극 레이어 (16) 가 충분히 접할할 수 있도록 하는 범위에서 가능한한 최소인 것이 바람직하다. 구체적으로, 바람직한 두께는 0.2 ㎛ 이상 및 10 ㎛ 이하이다.
분극성 전극 레이어 (16) 는 언더코트 레이어 (14) 상에 형성되고 전하의 저장 및 방전에 기여하는 레이어이다. 분극성 전극 레이어 (16) 는, 구성 재료로서, 적어도 도전성을 갖는 다공성 입자 및 이러한 다공성 입자를 서로 바인딩할 수 있는 바인더를 포함하고, 도전성을 갖는 도전성 보조재 (aid) 를 갖는 것이 바람직하다. 분극성 전극 레이어 (16) 를 구성하는 다공성 입자, 바인더 및 다른 요소들의 소정의 재료를 후술한다.
보다 작고 보다 가벼운 전기적 이중 레이어 커패시터 전극 (10) 을 보장한다는 관점에서, 분극성 전극 레이어 (16) 의 두께는 50 내지 200 ㎛ 인 것이 바람직하고, 80 내지 150 ㎛ 인 것이 더욱 바람직하다. 궁극적으로 제조되는 보다 작고 보다 가벼운 전기적 이중 레이어 커패시터는 분극성 전극 레이어 (16) 의 두께를 전술한 범위로 설정함으로써 획득될 수 있다.
이러한 구성을 갖는 전기적 이중 레이어 커패시터 전극 (10) 의 총 두께 (최대막 두께) 는 65 내지 250 ㎛ 인 것이 바람직하고, 100 내지 180 ㎛ 인 것이 더욱 바람직하다. 궁극적으로 제조될 보다 작고 보다 가벼운 전기적 이중 레이어 커패시터는 그 두께를 이러한 범위로 설정함으로써 획득된다.
본 발명의 바람직한 실시형태의 제조 방법에 의해 제조되는 전기적 이중 레이어 커패시터 전극 (10) 의 구성을 전술하였다.
도 2 에 도시한 바와 같이, 실제 전기적 이중 레이어 커패시터가 이러한 전기적 이중 레이어 커패시터 전극 (10) 을 이용하여 제조되는 경우에, 세퍼레이터 (20) 가 한 쌍의 전기적 이중 레이어 커패시터 전극 (10) 사이에 삽입되며, 그 구조물은 케이스 (미도시) 내에 위치하고, 제품은 이러한 케이스를 전해액으로 충진함으로써 완성된다. 따라서, 콜렉터 (12) 의 일부인 인출 전극 (12a) 으로 종단되는 전기적 이중 레이어 커패시터가 획득된다.
세퍼레이터 (20) 는 전해액을 분극성 전극 레이어들 (16, 16) 사이에서 이동하도록 하며, 분극성 전극 레이어들 (16, 16) 을 물리적으로 분리시키는 막이다. 세퍼레이터 (20) 는 비도전성의 다공성 물체로부터 형성되는 것이 바람직하고, 이용될 수도 있는 예시적인 재료는 폴리에틸렌, 폴리프로필렌 또는 폴리올레핀으로 이루어지는 적층막; 전술한 수지의 혼합으로 이루어지는 드론 (drawn) 막; 또는 셀룰로오즈, 폴리에스테르 및 폴리프로필렌으로 이루어지는 그룹으로부터 선택되는 하나 이상의 구성 재료로 이루어지는 부직 (nonwoven) 섬유를 포함한다. 세퍼레이터 (20) 의 두께가 특히 제한되지는 않지만, 15 ㎛ 이상 및 200 ㎛ 이하가 바람직하고, 30 ㎛ 이상 및 100 ㎛ 이하가 더욱 바람직하다.
알려진 전기적 이중 레이어 커패시터에 이용되는 전해액이 이 경우에 이용될 수 있다. 예컨대, 유기 용매를 이용하는 전해 수용액 또는 전해액이 이용될 수 있다.
그러나, 전기화학적으로 낮은 분해 전압으로 인하여 커패시터의 내전압 (withstand voltage) 이 제한되므로, 전기적 이중 레이어 커패시터에 이용되는 전해액은 유기 용매 (전해 비수용액) 가 이용되는 전해액인 것이 바람직하다. 소정 타입의 전해액이 제한되지 않지만, 전해액은 용질의 용해도, 해리도 (degree of dissociation) 및 유체의 점도를 고려하여 선택되는 것이 바람직하다.
특히 바람직한 것은 전해액이 높은 도전성이라는 것과 높은 전기적 포텐셜 윈도우 (높은 분해 개시 전압) 를 갖는다는 것이다. 통상적인 예들은 테트라에틸라모늄 테트라플루오로보레이트와 같은 암모늄염들이 프로필렌 카보네이트, 디에틸렌 카보네이트, 아세토니트릴 또는 다른 유기 용매에 용해된 용액을 포함한다. 이러한 경우에, 수분을 갖는 오염물은 엄격하게 제어되어야 한다.
다음으로, 본 발명의 바람직한 실시형태의 제조방법을 상세히 설명한다.
도 3 은 본 발명의 바람직한 실시형태의 전기적 이중 레이어 커패시터 전극 (10) 의 제조방법을 나타내는 흐름도이다. 이하, 흐름도를 참조하여 본 실시형태의 전기적 이중 레이어 커패시터 전극 (10) 의 제조방법을 설명한다.
언더코트 레이어 (14) 의 재료인 코팅액, 즉 언더코트 레이어용 코팅액이 우선 준비되고, 분극성 전극 레이어 (16) 의 재료인 코팅액, 즉 분극성 전극 레이어용 코팅액이 준비된다 (단계 s10).
언더코트 레이어용 코팅액 X 는 이하와 같은 방식으로 준비된다. 우선, 도 4 에 도시한 바와 같이, 도전성 입자 (40), 바인더 (42) 및 용매 (44) 가 교반 유닛 (stirring unit) (32) 이 제공되는 혼합 장치 (30) 로 로딩된다. 그 후, 언더코트 레이어용 코팅액 X 는 교반 유닛 (32) 을 이용하여 성분들을 교반함으로써 준비된다.
언더코트 레이어용 코팅액 X 의 준비는 니딩 (kneading) 동작 및/또는 희석화 동작을 포함하는 것이 바람직하다. 여기에서 참조한, "니딩" 이라는 단어는 비교적 높은 점성상태에서 재료를 액체와 교반함으로써 함께 니딩함을 말하고, "희석화 혼합" 이란 단어는 용액 등을 니딩된 액체에 추가하여 비교적 낮은 점성 상태에서 그 혼합물을 혼합함을 말한다. 이러한 동작의 시간 및 온도는 특히 제한되지는 않지만, 균일하게 확산된 상태를 획득하는 관점에서, 니딩 시간은 대략 30 분 내지 2 시간인 것이 바람직하고, 니딩 동안의 온도는 대략 40 내지 80℃ 인 것이 바람직하고, 희석화 혼합 시간은 대략 1 내지 5 시간인 것이 바람직하고, 희석화 혼합 동안의 온도는 대략 20 내지 50℃ 인 것이 바람직하다.
입자들이 콜렉터 (12) 와 분극성 전극 레이어 (16) 사이의 전하의 운동을 허용하기에 충분한 도전성을 갖는 한, 언더코트 레이어용 코팅액 X 에 포함된 도전성 입자 (40) 는 특히 제한되지 않는다. 이러한 입자들은 도전성 특성을 갖는 카본 재료 등으로 이루어질 수도 있으며, 카본 블랙 및 흑연 (graphite) 의 이용은 특히 더욱 바람직하다.
이용될 수도 있는 카본 블랙의 예들은 아세틸렌 블랙, 케첸 블랙 (Ketjen black) 및 퍼니스 블랙 (furnace black) 을 포함하는데 이용될 수도 있지만, 이 중 바람직한 것은 아세틸렌 블랙이다. 카본 블랙의 평균 입자 사이즈는 25 내지 50 nm 인 것이 바람직하다. BET 등온 흡착 (adsorption isotherm) 을 이용함으로써 니트로겐 등온 흡착으로부터 결정되는 BET 특정 표면적은 50 m2/g 이상인 것이 바람직하고, 50 내지 140 m2/g 인 것이 더욱 바람직하다.
또한, 흑연의 실시예는 자연 흑연, 인공 흑연 및 팽창 흑연 (expanded graphite) 을 포함하고, 인공 흑연의 이용이 특히 바람직하다. 흑연의 평균 입자 직경은 4 내지 6 ㎛ 인 것이 바람직하다. BET 특정 표면적은 10 m2/g 이상인 것이 바람직하고, 15 내지 30 m2/g 인 것이 더욱 바람직하다. 이러한 흑연을 이용함으로써, 우수한 도전성을 언더코트 레이어 (14) 에 부여할 수 있게 되고, 내부 저항은 만족스러울 정도록 감소되기 쉽다.
한편, 그 실시예가 폴리테트라플루오로에틸렌 (PTFE), 폴리비닐리덴 플루오라이드 (PVDF), 폴리에틸렌 (PE), 폴리프로필렌 (PP) 및 플루오르 러버 (rubber) 를 포함하는 도전성 입자 (40) 를 바인딩할 수 있는 재료인 한, 언더코트 레이어용 코팅액 X 에 포함된 바인더 (42) 는 특히 제한되지 않는다.
이들 중에서, PTFE, PVDF, 플루오르 러버, 또는 다른 플루오린계 바인더를 사용하는 것이 바람직하고, 플루오르 러버를 사용하는 것이 특히 바람직하다. 이것은 작은 양이 사용되는 경우라도, 플루오르 러버의 사용은 도전성 입자가 충분하게 바인딩하기를 허용한다는 사실 때문이고, 콜렉터 (12) 와 분극성 전극 레이어 (16) 사이의 물리 및 전기적 접합 특성이 개선되기 때문이다. 이것은 또한, 플루오르 러버가 전기 화학적으로 안정하다는 사실 때문이다.
플루오르 러버의 예는 VDF-HFP-TFE (vinylidene fluoride-hexafluoropropylene-tetrafluoropropylene) 코폴리머, VDF-HFP (vinylidene fluoride-hezafluoropropylene) 코폴리머, VDF-PFP (vinylidene fluoride-pentafluoropropylene) 코폴리머, VDF-PFP-TFE (vinylidene fluoride-pentafluoropropylene-tetrafluoroethylene) 코폴리머, VDF-PFMVE-TFE (vinylidene fluoride-pentafluoromethyl vinyl ether-tetrafluoroethylene) 코폴리머, VDF-CTFE (vinylidene fluoride-chlorotrifluoroethylene) 코폴리머, 에틸렌-테트라플루오로에틸렌 코폴리머 및 프로필렌-테트라플루오로에틸렌 코폴리머를 포함한다.
특히 이들 중에서, VDF, HFP 및 TFE 로 구성되는 그룹으로부터 선택된 적어도 2 개 타입이 공중합되는 플루오르 러버가 바람직하다. 상기 언급한 그룹에서 3가지 타입이 코폴리머라이징되는 VDF-HFP-TFE 코폴리머가 점도와 화학적 저항이 더욱 개선되는 경향을 가지기 때문에 특히 바람직하다.
언더코트 레이어용 코팅액 (X) 에 포함된 용매 (44) 는 바인더 (42) 를 용해하거나 분산시킬 수 있는 한 특별히 제한되지 않는다. 용매의 예는 MEK (methylethyl ketone), MIBK (methylisobutyl ketone) 및 다른 케톤계 용매를 포함한다. 플루오르 러버를 용해하지 않는 빈용매가 용매 (44) 와 혼합될 수도 있다.
빈용매의 비율은 전체 중량의 50 wt% 보다 적은 것이 바람직하다. 플루오르 러버를 용해하지 않는 빈용매의 예는 에스테르, 포화 탄화수소, 방향족 탄화수소 및 알코올을 포함하지만, 이들 중 프로필렌 카보네이트와 에틸렌 카보네이트가 바람직하다. 희석화 혼합 동작이 니딩 동작 후에 수행되는 경우, MIBK 등은 니딩 동작동안 사용되는 것이 바람직하고, 프로필렌 카보네이트 또는 다른 빈용매가 희석화 혼합 동작 도중에 양용매에 추가하여 사용되는 것이 바람직하다.
언더코트 레이어에 대한 코팅 용매 (X) 에 포함된 도전성 입자(40), 바인더 (42) 및 용매 (44) 의 비율은 특별히 제한되는 것은 아니지만, 본 발명에서, 언더코트 레이어용 코팅액 (X) 의 점도는 0.15 내지 0.75 Pa·s 이어야만 하고, 도전성 입자 (P, 40) 와 바인더 (B, 42) 의 중량비 (P/B) 는 20/80 내지 40/60 이어야만 한다.
콜렉터 (12) 의 조면화된 표면상에 언터코트 레이어 (14) 를 정확하게 형성하기 위해 요구된 조건이 있고, 상술된 조건을 만족하는 언더코트 레이어용 코팅액 (X) 을 사용하여, 언더코트 레이어 (14) 의 코팅 면적이 고정밀도로 조절될 수 있고, 언더코트 레이어 (14) 의 저항이 감소될 수 있다. 또한, 콜렉터 (12) 와 분극성 전극 레이어 (16) 사이의 접합은 상술한 조건을 만족시킴으로써 개선될 수 있고, 표면 상에 형성된 언더코트 레이어 (14) 와 분극성 전극 레이어 (16) 의 표면 특성을 개선시킬 수 있다.
이것은, 언더코트 레이어용 코팅액 (X) 의 점도가 0.15 Pa·s 보다 작은 경우, 언더코트 레이어 (14) 의 코팅 정확성은 불충분한 점도 때문에 성능이 떨어지 고, 코팅된 막은 원하는 영역 내에 정확하게 형성될 수 없다는 사실 때문이다. 또한, 언더코트 레이어용 코팅액 (X) 의 점도가 0.75 Pa·s 보다 큰 경우, 언더코트 레이어 (14) 의 저항이 과도한 점도 때문에 증가될 뿐만 아니라, 줄어든 점도 때문에 더 용이하게 박리가 발생한다.
언더코트 레이어 (14) 용 코팅액 (X) 의 P/B 비율이 20/80 보다 적은 경우, 언더코트 레이어 (14) 의 저항이 증가하고, 반대로, 언더코트 레이어 (14) 용 코팅액 (X) 의 P/B 비율이 40/60 보다 큰 경우, 언더코트 레이어 (14) 의 표면 특성과 언더코트 레이어 상에 형성된 분극성 전극 레이어 (16) 가 성능저하되고, 불균일성이 막 두께에서 크게 발생하고, 내부 저항이 증가하며, 점도도 크게 감소된다.
많은 전기적 이중 레이어 커패시터 전극 (10) 이 중첩되는 경우 막 두께에 상당한 면적의 변동이 나타난다. 따라서, 막 두께에서 불균일성이 상당해지는 경우, 적층될 수 있는 전기적 이중 레이어 커패시터 전극 (10) 의 레이어의 수가 결국 제한된다. 실제로, 세퍼레이터 (20) 를 이용하여, 수백개의 전기적 이중 레이어 커패시터 전극 (10) 을 적층하기 위해서, 두께 차이 (막이 얇은 부분과 막이 두꺼운 부분 사이의 차이) 가 코팅된 막 두께에 대해 7% 이하를 유지하는 것이 바람직하다.
반대로, 언더코트 레이어용 코팅액 (X) 이 상술한 조건을 만족하는 경우, 그러한 결손의 발생이 억압되고, 우수한 언더코트레이어 (14) 가 형성될 수 있다. 특히, 언더코트 레이어용 코팅액 (X) 의 점도는 0.3 내지 0.4 Pa·s 인 것이 바람직하고, P/B 비율은 약 30/70 이 바람직하다. 그럼으로써, 더욱 우수한 언더코 트 레이어 (14) 가 형성될 수 있다.
따라서, 도전성 입자 (40), 바인더 (42) 및 언더코트 레이어용 코팅액 (X) 내에 포함된 용매 (44) 의 비율과 재료는 상술한 조건을 만족해야만 한다.
반면, 도 5 에 도시된 바와 같이, 분극성 전극 레이어용 코팅액 (Y) 은 교반 유닛 (14) 으로 제공된 혼합 장치 (34) 내에 다공성 입자 (50), 바인더 (52) 및 용매 (54) 를 위치시키고 구성성분을 교반함으로써 제공된다. 분극성 전극 레이어용 코팅액 (Y) 의 준비는 니딩 동작 및/또는 희석 혼합 동작을 포함하는 것이 바람직하다.
다공성 입자 (50) 가 전기적 충전의 저장과 방전이 되는 도전성을 갖는 한, 분극성 전극 레이어용 코팅액 (Y) 내에 포함된 다공성 입자 (50) 가 특별하게 제한되지 않는다. 그런 입자의 예는 입자 또는 섬유 형태인 재활성 탄소 또는 유사한 것이다. 페놀계 활성 카본, 코코넛 셀 활성 카본 등이 사용될 수도 있다. 다공성 입자의 평균 직경은 3 내지 20 ㎛ 인 것이 바람직하고, BET 특정 표면 면적은 1,500㎡／g 이상인 것이 바람직하고, 2,000 내지 2,500㎡／g 인 것이 더욱 바람직하다. 그런 다공성 입자 (50) 를 사용하는 것은 고부피 용량을 획득할 수 있게 한다.
분극성 전극 레이어용 코팅액내에 포함된 바인더 (52) 는 다공성 입자 (50) 를 바인딩할 수 있는 바인더인 한 특별히 제한되지 않는다. 바인더 (52) 의 재료는 언더코트 레이어용 코팅액 (X) 내에 바인더 (42) 의 재료와 동일할 수 있다. 즉, 분극성 전극 레이어용 코팅액 (Y) 내에서 바인더 (52) 로서 사용될 수 있는 재 료의 예는 PTFE, PVDF, PE, PP 및 플루오르 러버를 포함한다. PTFE, PVDF, 플루오르 러버, 또는 다른 플루오린계 바인더를 사용하는 경우에 이러한 것들이 바람직하고, 특히, 플루오르 러버의 사용이 바람직하다.
작은 양이 사용되는 경우라도, 플루오르 러버의 사용은 다공성 입자가 충분하게 바인딩하기를 허용한다는 사실 때문이다. 분극성 전극 레이어 (16) 의 코팅된 막의 강도가 강화될 수 있기 때문에 이중 레이어 계면의 크기가 개선될 수 있고 부피 용량이 증가될 수 있다. 플루오르 러버의 바람직한 특정예는 언더코트 레이어용 코팅액 (X) 의 바인더 (42) 로서 주어진 바람직한 재료와 동일하다.
분극성 전극 레이어용 코팅액내에 포함된 용매 (54) 는 바인더 (52) 를 용해하거나 분산할 수 있는 한 특별히 제한되지 않지만, MEK, MIBK, 또는 다른 케톤계 용매, 또는 다른 양용매 및 프로필렌 카보네이트, 에틸렌 카보네이트, 또는 다른 빈용매를 이용하는 것이 바람직하다.
도전성 보조재 (56) 는 분극성 전극 레이어용 코팅액 (Y) 에 요구된 대로 추가되는 것이 바람직하다. 도전성 보조재 (56) 가 콜렉터 (12) 와 분극성 전극 레이어 (16) 사이에서 전기적 충전의 충분한 동작을 허용하는 도전성을 갖는 한 특별히 제한되지 않는다. 그러한 보조재의 예가 카본 블랙이다. 사용될 수도 있는 카본 블랙의 예는 언더코트 레이어용 코팅액 (X) 의 도전성 입자 (40) 로서 유리하게 사용될 수 있는 재료, 상세하게는, 아세틸렌 블랙, 케트젠 블랙 및 퍼니스 블랙을 포함한다.
분극성 전극 레이어용 코팅액 (Y) 내에 포함되는 다공성 입자 (50), 바인더 (52) 및 용매 (54) 의 비율과 옵션적으로 추가된 도전성 보조재 (56) 는 특별히 제한되지 않지만, 플루오린계 바인더가 바인더 (52) 로서 사용되는 경우에, 분극성 전극 레이어용 코팅액 (Y) 의 점도는 0.5 내지 3.5 Pa·s 인 것이 바람직하다. 양용매 (GS) 와 빈용매 (PS) 의 바람직한 중량 비 (GS/PS) 는 60/40 내지 80/20 이다.
이러한 것들이 분극성 전극 레이어 (16) 내에서 균열이 발생하는 것을 효율적으로 방지하고 분극성 전극 레이어 (16) 의 표면을 매끄럽게 하기 위한 바람직한 조건이다. 즉, 분극성 전극 레이어용 코팅액 (Y) 의 GS/PS 비가 60/40 보다 적을 경우, 불충분한 바인더 (52) 용해 때문에 분극성 전극 레이어 (16) 내에 균열이 발생할 가능성이 증가할 것이고, 분극성 전극 레이어용 코팅액 (Y) 의 GS/PS 비율이 80/20 보다 큰 경우, 또는 분극성 전극 레이어용 코팅액 (Y) 의 점도가 0.5 Pa·s 보다 적거나 3.5 Pa·s 를 초과하는 경우, 분극성 전극 레이어 (16) 의 표면 특성이 성능 저하된 코팅 조건 때문에 감소될 것이고, 상당한 불균일성이 막 두께내에 발생할 수 있다.
반대로, 분극성 전극 레이어용 코팅액 (Y) 이 상술한 조건을 만족시키는 경우, 그런 결점의 발생이 억제될 수 있고, 우수한 분극성 전극 레이어 (16) 를 형성할 수 있다. 특히, 분극성 전극 레이어용 코팅액의 점도가 1.0 내지 1.5 Pa·s 인 것이 바람직하고, GS/PS 비율이 약 70/30 인 것이 바람직하다. 그로 인해, 더욱 양호한 분극성 전극 레이어 (16) 가 형성될 수 있다.
따라서, 분극성 전극 레이어용 코팅액 (Y) 내에 포함된 다공성 입자 (50), 바인더 (52) 및 용매 (54) 의 재료와 비율 및 옵션적으로 추가된 도전성 보조재 (56) 가 상술한 조건을 만족시키도록 선택되는 것이 바람직하다.
따라서, 언더코트 레이어용 코팅액 (X) 과 분극성 전극 레이어용 코팅액 (Y) 이 모두 준비된 후에 (단계 S10), 코팅된 막은 콜렉터 (12) 의 조면화된 표면 (12b) 상에 언더 코트 레이어용 코팅액 (X) 을 코팅하여 형성되고 (단계 S11), 코팅된 막내에 포함된 용매 (44) 를 건조하여 제거한다 (단계 S12). 분극성 전극 레이어용 코팅액 (Y) 이 상술한 코팅막 상으로 코팅되고 (단계 S13), 그 후에 코팅막에 포함된 용매 (54) 를 건조하여 제거한다 (단계 S14).
공지된 도포 방법은 언더코트 레이어용 코팅액 (X) 및 분극성 전극 레이어용 코팅액 (Y) 을 도포하기 위해 소정의 제한 없이 사용될 수도 있다. 채용될 수도 있는 방법의 예는 압출 노즐, 압출 적층, 닥터 블레이드 그라비어 롤링 (doctor blades gravure rolling), 역 롤링 (reverse rolling), 애플리케이터 코팅, 키스 (kiss) 코팅, 바 (bar) 코팅 및 스크린 프린팅을 포함한다. 이러한 방법 중에서, 압출 노즐 방법은 코팅액의 점도와 관련된 특정 고려, 코팅액내의 변화 (개방 방법 내에서 용액의 휘발 때문에 점도가 증가하는 경향이 있다) 및 분극성 전극 레이어 (16) 의 두께 안정성 때문에 바람직하다.
코팅된 막은 규정된 시간을 길이동안 가열하여 건조될 수도 있다. 건조는 구체적으로 0.1 내지 10분 동안 70 내지 130℃ 로 수행될 수도 있다. 언더코트 레이어 (14) 와 분극성 전극 레이어 (16) 가 콜렉터 (12) 상으로 적층되는 전극 시트가 상기 설명된 프로세스에 의해 획득될 수 있다.
다음으로, 전극 시트는 롤 프레스를 사용하여 캘린더링됨으로써 분극성 전극 레이어 (16) 가 압축된다 (단계 S15). 이 단계는 분극성 전극 레이어 (16) 를 압축하여 부피 용량을 증가시키기 위해 설계되고, 캘린더링 프로세스는 부피 용량을 증가시키기 위해서 복수 횟수로 반복되는 것이 바람직하다.
캘린더링 전극 시트 (60) 는 도 1 에 도시된 전기적 이중 레이어 커패시터 전극 (10) 을 완성하기 위해 도 6 에 도시된 바와 같이, 요구된 크기와 형상으로 절단된다 (단계 S16). 세퍼레이터 (20) 는 그 후에 도 2 에 도시된 바와 같이, 한 쌍의 전기적 이중 레이어 커패시터 전극 (10) 사이에 삽입되고, 그 유닛은 케이스 내에 위치된다 (미도시). 케이스는 전기적 이중 레이어 커패시터를 완성하기 위해 전해질 용액으로 채워진다.
따라서, 본 실시형태에서, 언더코트 레이어용 코팅액 (X) 의 점도는 0.15 내지 0.75 Pa·s 이고, 더욱 바람직하게는 0.3 내지 0.4 Pa·s 이고, 도전성 입자 (P, 40) 와 바인더 (B, 42) 의 중량비 (P/B) 는 20/80 내지 40/60 이고, 바람직하게는 약 30/70 이다. 따라서, 언더코트 레이어 (14) 의 코팅 면적은 고 정밀도로 조절될 수 있고, 언더코트 레이어 (14) 의 저항이 감소될 수 있다. 또한, 콜렉터 (12) 와 분극성 전극 레이어 (16) 사이의 접합 특성은 강화될 수 있고, 언더코트 레이어 (14) 와 언더코트 레이어 상에 형성된 분극성 전극 레이어 (16) 의 표면 특성이 개선될 수 있다.
또한, 분극성 전극 레이어용 코팅액 (Y) 의 점도는 0.5 내지 3.5 Pa·s 이고, 더욱 바람직하게는 1.0 내지 1.5 Pa·s 이고, 양용매 (GS) 와 빈용매 (PS) 의 중량비 (GS/PS) 는 60/40 내지 80/20 이고, 바람직하게는 약 70/30 이며, 균열은 분극성 전극 레이어 (16) 내에서 덜 발생하여 분극성 전극 레이어 (16) 의 표면이 매끄럽게 만들어질 수 있다.
상기 설명된 실시형태에서, 언더코트 레이어 (14) 와 분극성 전극 레이어 (16) 가 콜렉터 (12) 의 일측 상에만 형성되지만, 이러한 소자가 콜렉터 (12) 의 양측 상에 형성되는 경우, 세퍼레이터 (20) 가 전기적 이중 레이어 커패시터 전극 (10) 의 많은 레이어 각각의 사이에 삽입될 수 있고, 도 7 에 도시된 바와 같이, 더 큰 용량을 가진 전기적 이중 레이어 커패시터를 제조하기 위해 콜렉터 (12) 의 추출 전극 (12a) 이 번갈아 드러나게 될 수 있다.
본 발명은 전술된 실시형태에 제한되는 것이 아니라 청구항에서 언급된 바와 같이 본 발명의 범위 내에서 더욱 다양한 변경이 가능하며, 이러한 변경이 본 발명의 범위내에 포함되는 것이 당연하다.
예를 들면, 본 발명에 의해 제조된 전기 화학적 커패시터 전극은 유사-용량성 커패시터, 유사 커패시터, 레독스 커패시터 및 다양한 다른 전기 화학적 커패시터 전극 뿐만 아니라, 전기적 이중 레이어 커패시터에 대한 전극으로서 사용될 수 있다.
예
본 발명의 실시예는 아래에서 설명되지만, 본 발명은 실시예에 의해 임의의 형식으로도 제한되지 않는다.
실시예 1
언더코트 레이어용 코팅액 (X) 에서 사용된 도전성 입자가 플래니테리 (planetary) 분산기를 사용하여 15분 동안 그래파이트의 33 중량부와 아세틸렌 블랙 (제품명: 덴키 카가쿠 코교 사 제조의 덴카 블랙) 33 중량부를 혼합하여 준비되었다. 추가적으로 혼합물의 전체 중량부에, 바인더로서 플루오르 러버 (제품명: 두폰 도우 엘라스토머 사 제조의 바이톤-GF;) 의 35 중량부와 용매 (양용매) 로서 MIBK (Methelisobutyl ketone) 의 140 중량부를 추가하였고, 혼합물은 플래니테리 분산기를 사용하여 45 분동안 니딩된다.
다음으로, 블라인더로서 상기 언급한 플루오르 러버의 119 중량부, 용매로서 MIBK (양용매) 의 1,543 중량부 및 프로필렌 카보네이트 (빈용매) 의 297 중량부를 추가하였다. 혼합물은 4시간 동안 교반하였고, 언더코트 레이어용 코팅액 (X) 을 준비하였다. 도전성 입자 (P) 와 바인더 (B) 의 중량비 (P/B) 는 30/70 이었다.
언더코트 레이어에 대한 최종 코팅액 (X) 의 점도는 다음 방법을 사용하여 그 다음에 측정되었다. 우선, 전단 속도 (shear rate) 는 측정 장치로서 비스코메터 (제품명: 레오로지 사 제조의 MR-300) 를 사용하여 측정하였다. 또한, 점도 (V10) 를 오스트왈드 플로우 식을 사용하여 측정된 전단 속도로부터 10S-1 의 전단 속도에서 측정하였다.
[전단 응력] = k·[전단 속도]n
측정 지그로서 39.97mm 의 콘 직경과 1.92deg 의 콘 앵글을 갖는 콘 플레이 트를 사용하였다. 1.6mm 의 지름을 갖는 와이어를 사용하였고, 측정은 300S-1 의 최대 전단 속도에서 연속적으로 수행되었다. 측정은 25℃ 에서 수행되고, 코팅액 (25℃) 이 모아지고 2분 후에 시작되었다.
그러한 측정의 결과로서, 언더코트 레이어에 대한 최종 코팅액 (X) 의 점도는 0.37 Pa·s 이었다.
분극성 전극 레이어용 코팅액 (Y) 내에 사용된 다공성 입자를 플래니테리 분산기를 사용하여 15분 동안 도전성 보조재로서 아세틸렌 블랙 (제품명: 뎅키 카가쿠 코교 사 제조의 덴카 블랙) 의 3 중량부와 과립형 활성 탄소 (제품명: 쿠라라이 화학 사 제조의 RP-20) 의 87 중량부를 혼합하여 준비되었다. 또한, 혼합물의 전체 중량에, 바인더로서 플루오르 러버 (제품명: 듀퐁 도우 엘라스토머 사 제조의 Viton-GF), 용매로서 MIBK (양용매) 의 51.1 중량부 및 프로필렌 카보네이트 (빈용매) 의 81 중량부를 추가하였고, 혼합물을 플래니테리 분산기에 의해 45분동안 니딩하였다.
또한, 용매로서 MIBK (양용매) 의 137.9 중량부를 혼합물에 추가하였고, 혼합물을 분극성 전극 레이어용 코팅액 (Y) 을 준비하기 위해 4 시간 동안 교반하였다. 양용매 (GS) 와 빈용매 (PS) 의 중량비 (GS/PS) 는 70/30 이었다.
분극성 전극 레이어에 대한 최종 코팅액 (Y) 의 점도는 위에서 설명한 방법을 사용하여 측정되었고 1.2 Pa·s 로 확인되었다.
다음으로, 언더코트 레이어를 압출 노즐 방법을 사용하여 16 m/min 속도로, 콜렉터인 알루미늄 호일의 조면화된 표면으로 언더코트 레이어에 대한 최종 코팅액 (X) 을 도포하고, 110 ℃ 로 건조 오븐에서 레이어를 건조시켜 7㎛ 의 두께를 형성하였다. 20 ㎛ 의 두께를 갖는 알루미늄 호일을 사용하였고 표면은 에칭에 의해 조면화 되었다.
압출 노즐 방법을 사용하여 언더코트 레이어의 표면으로 분극성 전극에 대한 최종 코팅액 (Y) 을 도포하고 120 ℃ 로 건조 오븐에서 레이어를 건조시켜 분극성 전극 레이어가 115 ㎛ 의 두께로 형성되었다.
그럼으로써, 실시예 1 의 전극 시트 샘플을 완성하였다.
실시예 2
실시예 2 의 전극 시트 샘플은, 플루오르 러버가 혼합물에 추가된 양이 229 중량부로 설정되었고, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.37 Pa·s 가 되도록 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
따라서, 실시예 2 에서, 언더코트 레이어용 코팅액 (X) 에 포함된 도전성 입자 (P) 와 바인더 (B) 의 중량비 (P/B) 는 20/80 이었다.
실시예 3
실시예 3 의 전극 시트 샘플은, 플루오르 러버가 혼합물에 추가된 양이 64 중량부로 설정되었고, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.37 Pa·s 가 되도록 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
따라서, 실시예 3 에서, 언더코트 레이어용 코팅액 (X) 에 포함된 도전성 입자 (P) 와 바인더 (B) 의 중량비 (P/B) 는 40/60 이었다.
실시예 4
실시예 4 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.15 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
실시예 5
실시예 5 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.75 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
실시예 6
실시예 6 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 2 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.15 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 2 와 동일한 방식으로 제조되었다.
실시예 7
실시예 7 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 2 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.75 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 2 와 동일한 방식으로 제조되었다.
실시예 8
실시예 8 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실 시예 3 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.15 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 3 과 동일한 방식으로 제조되었다.
실시예 9
실시예 9 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 3 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.75 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 3 과 동일한 방식으로 제조되었다.
비교예 1
비교예 1 의 전극 시트 샘플은, 플루오르 러버가 혼합물에 추가된 양이 559 중량부로 설정되었고, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.37 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
따라서, 비교예 1 에서, 언더코트 레이어용 코팅액 (X) 에 포함된 도전성 입자 (P) 와 바인더 (B) 의 중량비 (P/B) 는 10/90 이었다.
비교예 2
비교예 2 의 전극 시트 샘플은, 플루오르 러버가 혼합물에 추가된 양이 31 중량부로 설정되었고, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.37 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
따라서, 비교예 2 에서, 언더코트 레이어용 코팅액 (X) 에 포함된 도전성 입자 (P) 와 바인더 (B) 의 중량비 (P/B) 는 50/50 이었다.
비교예 3
비교예 3 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.10 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
비교예 4
비교예 4 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 실시예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.85 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
비교예 5
비교예 5 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 비교예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.10 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 실시예 1 과 동일한 방식으로 제조되었다.
비교예 6
비교예 6 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 비교예 1 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.85 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 비교예 1 과 동일한 방식으로 제조되었다.
비교예 7
비교예 7 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 비교예 2 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.10 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 비교예 1 과 동일한 방식으로 제조되었다.
비교예 8
비교예 8 의 전극 시트 샘플은, 언더코트 레이어용 코팅액 (X) 의 점도가 비교예 2 의 언더코트 레이어용 코팅액 (X) 의 준비중에 0.85 Pa·s 가 되도록 용매의 양이 변경되었다는 점을 제외하고 비교예 2 와 동일한 방식으로 제조되었다.
표 1 은 실시예 1 내지 9 및 비교예 1 내지 8 에서 사용된 언더코트 레이어용 코팅액 (X) 의 점도와 P/B 율을 도시한다.
Figure 112006034538081-PAT00001
코팅 정확도 평가
언더코트 레이어의 코팅 정확도는 실시예 1 내지 9 의 전극 시트 샘플과 비교예 1 내지 8 의 전극 시트 샘플의 언더코트 레이어의 코팅 폭을 측정하여 평가되었다.
평가는 언더코트 레이어의 코팅 폭의 최대 값에서 최소 값을 감산하여 획득된 값이 1.0mm 보다 적은 경우 "양호" 로 결정되었고, 값이 1.0mm 이상인 경우 "불량" 으로 결정되었다. 이것은 언더코트 레이어의 코팅 폭의 변동이 1.0mm 이상인 경우, 콜렉터의 추출 전극의 일부분 (또는 전부) 은 마지막으로 언더코트 레이어에 의해 커버되거나, 분극성 전극 레이어의 에지가 콜렉터의 표면 상에서 직접 형성되어질 수 있다는 사실 때문이다. 전자의 문제는 불량한 연결 때문이고, 후자의 문제는 불량한 접착에 기인한 박리 때문이다.
평가 결과는 표 1 에서 보여진다. 표 1에 보여진 바와 같이, 비교예 3, 5 및 7 의 전극 시트 샘플에서, 언더코트 레이어용 코팅액 (X) 의 점도는 0.10 Pa·s 였고, 언더코트 레이어의 코팅 폭의 변동은 1.0 mm 이상이었으며, 코팅 정확성이 열악하였다. 이것은 비교예 3, 5 및 7 에서 사용된 언더코트 레이어용 코팅액 (X) 의 점도가 콜렉터의 조면화된 표면에 도포된 코팅액에 대해 너무 낮기 때문이라고 생각된다.
반대로, 언더코트 레이어의 코팅 폭의 변동은 1.0 mm 보다 적었고, 코팅 정확도는 실시예 1 내지 7 의 전극 시트 샘플에 대해 양호하였다.
막 두께의 불균일성 평가
코팅된 막에서 두께 불균일성이 실시예 1 내지 9 의 전극 시트 샘플과 비교예 1 내지 8 의 전극 시트 샘플에 대해 분극성 전극 레이어와 언더코트 레이어의 총 두께를 측정하여 평가되었다.
측정은 총 20 개의 위치에 대해 10 개의 폭 방향 위치와 10 개의 길이방향 위치에서 수행되었고, 최대 두께와 최소 두께 사이의 차이 (두께 높이 차이) 가 평가되었다.
여기에서, 분극성 전극 레이어의 두께 불균일성과 언더코트 레이어의 두께 불균일성 모두 언더코트 레이어의 두께 불균일성 대신에 평가된 이유는, 언더코트 레이어용 코팅액 (X) 의 조성에 기초하여, 언더코트 레이어의 표면 특성이 양호했다 하더라도 언더코트 레이어 상에 형성된 분극성 전극의 표면 특성이 떨어진다는 것이다.
평가 결과는 동일한 표 1 에서 보여진다. 실시예 1 내지 9 의 전극 시트 샘플에서, 두께 높이 차이가 6㎛ 이하였고, 특히 실시예 1, 2 및 7 에서 두께 평가 차이가 매우 양호했으며, 즉, 표 1 에서 보여지는 바와 같이, 두께 평가 차이가 4㎛ 이었다.
반대로, 두께 높이 차이는 비교예 2, 7 및 8 의 전극 시트 샘플에서 고려될 수 있고, 큰 두께 불균일의 존재는 코팅된 막에서 확인되었다. 비교예 2, 7 및 8 에서 사용된 언더코트 레이어용 코팅액 (X) 의 매우 높은 (=바인더에 대해 도전성 입자의 양이 과도하다) P/B 비율 (=50/50) 에 의해 야기되었다고 생각한다.
전기적 이중 레이어 커패시터 전극의 제조
실시예 1 내지 9 의 전극 시트 샘플과 비교예 1 내지 8 의 전극 시트 샘플을 롤 프레스 머신을 사용하여 9.8×103N/㎝ 의 압력하에서 5 회 캘린더링하였다. 캘린더링된 전극 시트 샘플을 30mm×56mm의 직사각형으로 절단하였고 언더코트 레이어와 분극성 전극 레이어로부터 수분과 용매를 제거하기 위하여 60 시간동안 180℃ 에서 진공 건조시켰다. 실시예 1 내지 9 의 전극 샘플과 비교예 1 내지 8 의 전극 샘플은 상기 프로세스에 따라 완성되었다.
전기적 이중 레이어 커패시터의 제조
전기적 이중 레이어 커패시터가 실시예 1 내지 9 의 전극 샘플과 비교예 1 내지 8 의 전극 샘플의 각각으로부터 2 개의 샘플을 사용하여 제조되었다.
우선, 2mm 폭과 10mm 길이를 가진 리드 (lead) 배선은, 언더코트 레이어와 분극성 전극 레이어를 콜렉터 상에 형성하지 않은 콜렉터의 주변 에지에 배치되었다. 애노드로서 동작하는 전기적 이중 레이어 커패시터 전극, 세퍼레이터 및 캐소드로 이루어지는 전기적 이중 레이어 커패시터 전극이 스택 (장치) 을 형성하기 위해 전술한 순서대로 접촉 상태 (접속되지 않은 상태) 로 중첩되었다. 0.05mm 두께를 가진 리사이클링된 셀룰로우즈 부직포 (제품명: 니폰 코도시 사 제조의 TF4050) 를 세퍼레이터로서 사용하였고, 크기는 31mm×57mm 로 설정되었다.
커패시터의 케이스 재료로서, 변형된 폴리프로필렌으로 구성된 내부 레이어, 알루미늄 호일로 구성된 금속 레이어 및 폴리아미드로 구성된 외부 레이어가 전술한 순서로 연속적으로 적층되는 플렉서블 복합 패키징막을 사용하였다.
복합 적층막의 형상은 직사각형이었고, 변형된 폴리프로필렌으로 구성된 내부 레이어가 내부측 상에 있도록, 길이 쪽을 따라서 절반 포인트에서 접혀져 있었고, 긴 쪽 에지 일부분이 서로 중첩되어 열 봉합 (heat seal) 되었으며, 짧은 쪽은 백 (bag) 형 바디를 형성하기 위해 개방된 채 남겨져 있었다. 상술한 스택 (디바이스) 은 백형 바디에 위치되어, 리드 배선이 그로부터 돌출되었다. 전해질 용액이 줄어든 압력하에서 삽입되었고 그 후에 전기적 이중 레이어 커패시터를 획득하기 위해 짧은 쪽 개구 에지 부분이 줄어든 압력 하에서 시일되었다. 트리에틸 메틸암모늄의 1.2 mol/L 프로필렌 카보네이트 용액을 전해질 용액으로서 사용하였다.
상술한 절차는 실시예 1 내지 9 의 커패시터 샘플과 비교예 1 내지 8 의 커패시터 샘플을 제조하기 위해 전극 샘플의 각각에 대해 수행되었다.
점도 평가
박리 테스트를 이용하여 콜렉터와 분극성 전극사이의 점도는 실시예 1 내지 9 의 커패시터 샘플과 비교예 1 내지 8 의 커패시터 샘플에 대해 평가되었다.
2.5V 전압은 충전/방전 테스터 (제품명: 호쿠토 덴코 사 제조의 HJ-101SM6) 를 이용하여 실시예 1 내지 9 의 커패시터 샘플과 비교예 1 내지 8 의 커패시터 샘플에 60℃ 온도로 인가되었다. CC-CV 충전 (Constant Current-Constant Voltage Charging) 은 5mA/F 의 전기전류 밀도로 24 시간동안 실행되었고, 그 후에 0V 로의 방전은 5mA/F 의 전기전류 밀도로 실행되었다.
그러한 충전 및 방전이 수행된 후에, 커패시터 샘플이 분해되었고 (disassemble), 분극성 전극 레이어에서 박리 발생이 확인되었다. 그런 테스트는 실시예 1 내지 9 의 커패시터 샘플과 비교예 1 내지 8 의 커패시터 샘플의 각각에 대해 10 회 실행되었다. 결점율 (결점 샘플/샘플의 총 수 (=10)) 이 계산되었고, "결점 샘플" 은 박리가 적어도 애노드 또는 캐소드에서 발생된 경우에 대해 결정되었고, "양호한 샘플" 은 박리가 애노드와 캐소드 양쪽에서 발생하지 않은 경우에 대해 결정되었다.
평가 결과가 표 1 에서 보여진다. 결점율은 표 1 에서 보여진 바와 같이, 실시예 1 내지 9 의 커패시터 샘플에 대해 0 이었다. 즉, 어떠한 샘플에서도 분극성 전극 레이어에 박리가 발생되지 않았다. 반대로, 비교예 2, 3, 4, 7 및 8 의 커패시터 샘플에서, 박리가 다수의 샘플에서 확인되었고, 콜렉터와 분극성 전극 레이어 사이에서 점도가 나빠진 것이 발견되었다. 이것은 비교예 2, 3, 4, 7 및 8 에서 사용된 언더코트 레이어용 코팅액 (X) 의 P/B 비율이 과도하게 높고, 점도가 과도하게 높거나 과도하게 낮다는 사실에 주로 기인된다고 간주되었다.
내부 저항의 평가
내부 저항은 실시예 1 내지 9 의 커패시터 샘플과 비교예 1 내지 8 의 커패시터 샘플에 대해 하기 설명된 방법에 의해 평가되었다.
2.5V 전압은 상술한 충전/방전 테스터를 이용하여 실시예 1 내지 9 의 커패시터 샘플과 비교예 1 내지 8 의 커패시터 샘플에 60℃ 온도에서 인가되었다. CC-CV 충전은 5mA/F 의 전기전류 밀도로 24 시간동안 실행되었고, 그 후에 0V 로의 방전은 5mA/F 의 전기전류 밀도로 실행되었다.
그러한 충전 및 방전이 수행된 후에, 1kHz 주파수에서 저항 값은 측정 디바이스 (제품명: 토요 코퍼레이션 사 제조의 SOLARTON) 를 사용하여 내부 저항으로서 계산되었다. 내부 저항의 측정은 25℃ 의 온도와 60% 상대습도에서 수행되었다.
평가 결과는 동일한 표 1 에서 보여진다. 내부 저항은 실시예 1 내지 9 의 커패시터 샘플에서 1.9Ω·㎠ 이하였고, 내부 저항은 표 1에서 보여진 바와 같이 실시예 1, 3 및 5 의 커패시터 샘플에서 1.6Ω·㎠ 에서 특히 양호하였다. 반대로, 내부 저항은 비교예 1 내지 8 의 커패시터 샘플에서 2.6Ω·㎠ 이상이었고, 특히 비교예 2, 7 및 8 의 커패시터 예에서 내부 저항은 15.0Ω·㎠ 이상이었고, 언더코트 레이어용 코팅액 (X) 의 P/B 비율은 과도하게 높았다.
요약
언더코트 레이어용 코팅액 (X) 의 점도가 0.15 내지 0.75 Pa·s 이고, 도전성 입자 (P) 와 바인더 (B) 의 중량비 (P/B) 가 20/80 내지 40/60 인 한, 그 표면이 조면화된 콜렉터의 표면상에 언더코트 레이어가 정확하게 형성될 수 있다는 것을 확인하였다. 반면, 상기 조건이 만족되지 않는 경우, 코팅 정확도가 떨어지고, 두께 높이 차이가 증가하며, 분극성 전극 레이어가 충전 및 방전 때문에 박리되고, 내부 저항이 증가하며, 다른 문제들이 발생한다는 것을 확인하였다.
본 발명은 분극성 전극 레이어와 그 표면이 조면화된 콜렉터 사이에 형성되는 언더코트 레이어용 코팅액의 물리적 특성을 최적화함으로써 양호한 특성을 갖는 전기화학적 커패시터 전극을 제공할 수 있는 효과가 있다.

Claims (10)

  1. 표면이 조면화된 콜렉터 상에 언더코트 레이어를 형성하는 제 1 단계; 및
    상기 언더코트 레이어 상에 분극성 전극 레이어를 형성하는 제 2 단계를 포함하고,
    상기 제 1 단계는 적어도 도전성 입자, 바인더 및 용매를 포함하는 상기 언더코트 레이어용 코팅액으로 상기 콜렉터를 코팅함으로써 수행되고,
    상기 언더코트 레이어용 코팅액의 점도는 0.15 내지 0.75 Pa·s 로 설정되고, 상기 도전성 입자 (P) 와 상기 바인더 (B) 의 중량비 (P/B) 는 20/80 내지 40/60 으로 설정되는, 전기화학적 커패시터 전극의 제조방법.
  2. 제 1 항에 있어서,
    상기 도전성 입자는 아세틸렌 블랙을 포함하는, 전기화학적 커패시터 전극의 제조방법.
  3. 제 1 항에 있어서,
    상기 바인더는 플루오린계 바인더인, 전기화학적 커패시터 전극의 제조방법.
  4. 제 2 항에 있어서,
    상기 바인더는 플루오린계 바인더인, 전기화학적 커패시터 전극의 제조방법.
  5. 제 1 항에 있어서,
    상기 용매는 상기 바인더를 용해하는 양용매 (good solvent) 와 상기 바인더를 용해하지 않는 빈용매 (poor solvent) 를 포함하는, 전기화학적 커패시터 전극의 제조방법.
  6. 제 2 항에 있어서,
    상기 용매는 상기 바인더를 용해하는 양용매와 상기 바인더를 용해하지 않는 빈용매를 포함하는, 전기화학적 커패시터 전극의 제조방법.
  7. 제 3 항에 있어서,
    상기 용매는 상기 바인더를 용해하는 양용매와 상기 바인더를 용해하지 않는 빈용매를 포함하는, 전기화학적 커패시터 전극의 제조방법.
  8. 제 1 항에 있어서,
    상기 용매는 메틸 이소부틸 케톤을 포함하는, 전기화학적 커패시터 전극의 제조방법.
  9. 제 5 항에 있어서,
    상기 용매는 메틸 이소부틸 케톤을 포함하는, 전기화학적 커패시터 전극의 제조방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 단계는 다공성 입자, 상기 플루오린계 바인더, 상기 플루오린계 바인더를 용해하는 양용매, 및 상기 플루오린계 바인더를 용해하지 않는 빈용매를 포함하는 상기 분극성 전극 레이어용 코팅액으로 상기 언더코트 레이어를 코팅함으로써 수행되고,
    상기 분극성 전극 레이어용 코팅액의 점도는 0.5 내지 3.5 Pa·s 로 설정되고, 상기 양용매 (GS) 와 상기 빈용매 (PS) 의 중량비 (GS/PS) 는 60/40 내지 80/20 으로 설정되는, 전기화학적 커패시터 전극의 제조방법.
KR1020060044462A 2005-05-17 2006-05-17 전기화학적 커패시터 전극을 제조하는 방법 KR20060119817A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00143555 2005-05-17
JP2005143555A JP2006324286A (ja) 2005-05-17 2005-05-17 電気化学キャパシタ用電極の製造方法

Publications (1)

Publication Number Publication Date
KR20060119817A true KR20060119817A (ko) 2006-11-24

Family

ID=37425420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044462A KR20060119817A (ko) 2005-05-17 2006-05-17 전기화학적 커패시터 전극을 제조하는 방법

Country Status (4)

Country Link
US (1) US7303974B2 (ko)
JP (1) JP2006324286A (ko)
KR (1) KR20060119817A (ko)
CN (1) CN1866432B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
WO2007123248A1 (ja) * 2006-04-21 2007-11-01 Sumitomo Chemical Company, Limited 正極用粉末および正極合剤
JP2008300302A (ja) * 2007-06-04 2008-12-11 Panasonic Corp 非水電解質二次電池及び非水電解質二次電池用正極の製造方法
CN101174510B (zh) * 2007-10-25 2010-08-11 宁波富达电器有限公司 一种用于制备超级电容器的导电涂料及其制备方法
KR20110035906A (ko) * 2009-09-30 2011-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 커패시터
CN101894682B (zh) * 2010-02-26 2012-07-04 上海奥威科技开发有限公司 一种高能量超级电容器
CN101794671B (zh) * 2010-03-26 2012-04-11 北京集星联合电子科技有限公司 一种超级电容器及其制造方法
CN101800132A (zh) * 2010-03-26 2010-08-11 北京集星联合电子科技有限公司 超级电容器及其制造方法
CN103339701A (zh) * 2011-02-18 2013-10-02 住友电气工业株式会社 集电体用三维网状铝多孔体、使用该铝多孔体的集电体、使用该集电体的电极、以及均使用该电极的非水电解质电池、电容器和锂离子电容器
FR2977364B1 (fr) * 2011-07-01 2015-02-06 Hutchinson Collecteur de courant et procede de fabrication correspondant
JP5202753B1 (ja) * 2012-10-16 2013-06-05 太陽誘電株式会社 電気化学キャパシタ
MY195773A (en) 2016-05-20 2023-02-11 Kyocera Avx Components Corp Multi-Cell Ultracapacitor
JP6710132B2 (ja) * 2016-09-26 2020-06-17 株式会社小森コーポレーション 印刷物のニス膜厚測定方法及びニス膜厚測定装置
GB2554860A (en) * 2016-10-04 2018-04-18 Saralon Gmbh Thin printed battery
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process
US11532441B2 (en) * 2017-06-30 2022-12-20 KYOCERA AVX Components Corporation Electrode assembly for an ultracapacitor
CN112054262A (zh) * 2020-08-28 2020-12-08 甘肃电气装备集团生物科技工程有限公司 适用于退役锂电池中电解液的浸取溶剂以及利用其从退役锂电池中分离回收电解液的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238654A (ja) * 1998-02-23 1999-08-31 Asahi Glass Co Ltd 電気二重層コンデンサ及びその製造方法
JP2001250742A (ja) * 2000-03-07 2001-09-14 Nec Corp 電気二重層コンデンサとその製造方法
JP2001284184A (ja) * 2000-03-30 2001-10-12 Ngk Insulators Ltd 電気二重層コンデンサ用電極及び前記電極を使用した電気二重層コンデンサ
JP2003133719A (ja) 2001-10-26 2003-05-09 Sumitomo Bakelite Co Ltd 多層配線板の製造方法
JP4330841B2 (ja) * 2002-03-29 2009-09-16 Ｔｄｋ株式会社 電気二重層キャパシタおよび電気二重層キャパシタの製造方法
JP2004047522A (ja) 2002-07-09 2004-02-12 Meidensha Corp 電気二重層キャパシタ
JP2004047878A (ja) * 2002-07-15 2004-02-12 Tdk Corp 電気二重層キャパシタおよび電気二重層キャパシタを用いたバックアップ電源
JP2004296863A (ja) * 2003-03-27 2004-10-21 Tdk Corp 電気化学キャパシタ用電極及びその製造方法、並びに電気化学キャパシタ及びその製造方法
US7403371B2 (en) * 2003-04-23 2008-07-22 Tdk Corporation Method of making electrochemical capacitor electrode, method of making electrochemical capacitor, and porous particle with solvent for use therein
JP2005158816A (ja) * 2003-11-20 2005-06-16 Tdk Corp 電気化学デバイスの製造方法及び電気化学デバイス

Also Published As

Publication number Publication date
US7303974B2 (en) 2007-12-04
US20070026140A1 (en) 2007-02-01
JP2006324286A (ja) 2006-11-30
CN1866432B (zh) 2010-06-09
CN1866432A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
US7303974B2 (en) Method for producing electrochemical capacitor electrode
US20070025062A1 (en) Method for producing electrochemical capacitor electrode
US8591601B2 (en) Electrode for energy storage device with microporous and mesoporous activated carbon particles
US8520367B2 (en) Method of manufacturing lithium ion capacitor and lithium ion capacitor manufactured using the same
US7623339B2 (en) Electrochemical device
JP5493656B2 (ja) 電気化学素子用電極の製造方法及び製造装置
KR101214727B1 (ko) 전극, 이의 제조방법, 및 이를 포함하는 전기 화학 캐패시터
TW201526049A (zh) 低電阻超級電容電極及其製造方法
US7303975B2 (en) Method for producing electrochemical capacitor electrode
US20130050903A1 (en) Electrodes, and electrochemical capacitors including the same
KR20050049380A (ko) 전기화학 커패시터용 전극 및 그 제조방법과, 전기화학커패시터 및 그 제조방법
KR101883005B1 (ko) 전극, 이의 제조방법, 및 이를 이용한 슈퍼 캐패시터
US6995970B2 (en) Method of making electrochemical capacitor electrode, electrochemical capacitor electrode, electrochemical capacitor, and method of making the same
US7173806B2 (en) Electrode for electric chemical capacitor, manufacturing method and apparatus thereof
US20220165511A1 (en) Advanced lithium-ion energy storage device
WO2015005294A1 (ja) 蓄電デバイス
US20130058010A1 (en) Metal current collector, method for preparing the same, and electrochemical capacitors with same
KR102188242B1 (ko) 전극밀도를 개선할 수 있는 슈퍼커패시터 전극용 조성물, 이를 이용한 슈퍼커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 슈퍼커패시터
JP4330841B2 (ja) 電気二重層キャパシタおよび電気二重層キャパシタの製造方法
KR20130030574A (ko) 전극 활물질, 이의 제조방법 및 이를 포함하는 전기 화학 캐패시터
KR20130093859A (ko) 전극, 이의 제조 방법, 및 이를 포함하는 전기화학 캐패시터
JP2004296863A (ja) 電気化学キャパシタ用電極及びその製造方法、並びに電気化学キャパシタ及びその製造方法
JP2017073462A (ja) 電気化学デバイス
JP2005183806A (ja) 電気化学キャパシタ
KR102016520B1 (ko) 고전압 슈퍼커패시터 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid