KR20060119720A - 표시 장치의 구동 장치, 표시 장치, 구동 장치 또는 표시장치의 검사 방법 - Google Patents

표시 장치의 구동 장치, 표시 장치, 구동 장치 또는 표시장치의 검사 방법 Download PDF

Info

Publication number
KR20060119720A
KR20060119720A KR1020057024186A KR20057024186A KR20060119720A KR 20060119720 A KR20060119720 A KR 20060119720A KR 1020057024186 A KR1020057024186 A KR 1020057024186A KR 20057024186 A KR20057024186 A KR 20057024186A KR 20060119720 A KR20060119720 A KR 20060119720A
Authority
KR
South Korea
Prior art keywords
signal
delta sigma
output
analog
analog signal
Prior art date
Application number
KR1020057024186A
Other languages
English (en)
Inventor
요시토 다나카
미쓰노리 가쓰
Original Assignee
테스토 리사치 라보라토리즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테스토 리사치 라보라토리즈 가부시키가이샤 filed Critical 테스토 리사치 라보라토리즈 가부시키가이샤
Publication of KR20060119720A publication Critical patent/KR20060119720A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

복수개의 화상 출력 단자(1)에 각각 아날로그 화상 신호를 출력하는 아날로그 신호 출력부(30)와, 아날로그 신호 출력부(30)로부터의 아날로그 화상 신호를 순차적으로 선택하는 신호 전환부(40)와, 신호 전환부(40)에 의해 선택된 아날로그 화상 신호를 델타 시그마 변조하여, 생성한 1 비트 디지털 변조 신호를 델타 시그마 변조 출력 단자(2)로부터 출력하는 델타 시그마 변조기(9)를 구비하고, 다수의 화상 출력 단자(1)로부터 출력되는 아날로그 화상 신호를 델타 시그마 변조기(9)에 의해 1 비트의 디지털 변조 신호로 변환하고, 이것을 검사 신호로서 1개의 배선에 의해 델타 시그마 변조 출력 단자(2)로부터 외부에 인출할 수 있게 한다.
구동 장치, 표시 장치, 테스터, 변조, 신호

Description

표시 장치의 구동 장치, 표시 장치, 구동 장치 또는 표시 장치의 검사 방법{DISPLAY DEVICE DRIVING APPARATUS, DISPLAY DEVICE, AND METHOD FOR TESTING DRIVING APPARATUS OR DISPLAY DEVICE}
본 발명은, 액정 표시 장치나 유기 EL 표시 장치, 플라즈마 디스플레이, 표면 전계 디스플레이 등의 표시 장치를 구동하는 LSI 등과 같이 다수의 아날로그 출력 단자를 가지는 구동 장치, 상기 구동 장치를 사용한 표시 장치, 및 구동 장치 또는 표시 장치의 검사 방법에 관한 것이다.
액정 표시 장치나 유기 EL 표시 장치, 플라즈마 디스플레이, 표면 전계 디스플레이 등의 표시 장치에서는, 화상 데이터가 구동 회로 등의 전자 회로에 의해 처리되고, 상기 구동 회로가 구비하는 복수개의 출력 단자로부터 표시 소자로 출력된다. 구동 회로의 각 출력 단자에 대응하여 설치된 구동 트랜지스터에는 전기적 특성에 불균일이 적지 않기 때문에, 각 출력 단자로부터 출력되는 신호치에는 불균일이 생긴다. 그래서, 각 출력 단자로부터 출력되는 신호치의 상대 오차나 절대 오차를 측정하고, 불량 제품을 선별하는 검사·평가 장치(테스트 시스템)이 필요하게 된다.
도 1은, 종래의 테스트 시스템을 개략적으로 나타낸 모식도이다. 도 1은, 웨이 상에 구성된 구동 LSI의 검사·평가를 행하기 위한 테스트 시스템의 구성예를 나타낸 것이다. 상기 테스트 시스템은, 크게 나누어서 공작물 스테이션(100), 테스터 본체(101), 테스트 헤드(102), 프로브 카드(103), 프로버(104)에 의해 구성되어 있다. 프로브 카드(103)에는, 복수개의 탐침(103a)이 설치되어 있다.
표시 장치의 구동 LSI로 대표 되는 화상 신호를 다수의 핀에서 출력하는 반도체 회로에서, 출력값을 동시에 측정 가능한 개수는, 프로브 가드(103)의 탐침(103a)의 개수로 제한된다. 테스트 비용은, LSI 1개당의 테스트 시간에 비례하기 때문에, 탐침(103a)의 수 이상으로 핀수가 증대하면 테스트 비용도 증대한다. 그러므로, 테스트 비용을 억제하기 위해서는, 다수의 핀의 출력값을 동시에 측정하는 다수 핀에 대응하는 테스트 시스템이 필요하다.
도 1에 나타낸 테스트 시스템에 있어서, 구동 LSI의 출력 단자(핀) 수에 따른 개수의 탐침(103a)을 프로브 카드(103)에 설치함으로써, 구동 LSI의 1핀마다 계측 회로나 신호 출력 회로가 사용 가능하게 된다. 단, 최근에는 프로브 카드(103)의 탐침(103a)이 1000핀을 넘는 것도 있다. 1000핀이라면, 1000핀에 해당하는 신호가 테스터 본체(101), 테스트 헤드(102), 프로브 카드(103)의 사이에서 교환된다. 그러므로, 이와 같은 다수 핀 대응의 테스트 시스템은, 매우 대규모로 구성되어 있었다.
또, 구동 LSI의 다핀화 및 미세화가 진행되면, 출력 단자 사이의 피치가 더욱 좁아지게 된다. 이 경우, 상기 피치에 대응한 탐침(103a)을 가지는 프로브 카드(103)의 작성이 곤란하게 되고, 또한 검사 자체가 어려워져서, 검사 신뢰성의 저 하를 초래하게 된다. 또, 구동 LSI의 매우 미세한 핀 피치에 대응한 프로브 카드(103)를 만들 수 없게 되면, 1개의 구동 LSI에 대해서 복수 회의 테스트를 행할 필요가 있어서, 테스트 비용이 증가하게 된다.
상기와 같은 문제를 회피하기 위하여, 구동 LSI의 복수개의 출력 단자로부터 출력되는 신호를, 소정 개수의 출력 단자에 대하여 1개의 비율로 설치된 검사 단자로부터 외부에 별도로 출력하는 기술이 제안되어 있다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1]: 특허 제3199827호 공보
상기 특허 문헌 1에 의하면, 1개의 검사 단자와 소정 개수의 출력 단자 사이에는 각각 스위치가 설치되고, 출력 단자에 나타나는 화상 신호를 스위치 회로에 의해 순차적으로 선택하여 검사 단자에 출력하고 있다. 이와 같이 구성함으로써, 다수개의 출력 단자의 모두에 프로브 핀을 접촉하지 않고도, 검사 단자로부터 출력되는 화상 신호에 의해 검사를 행할 수 있다. 따라서, 구동 LSI의 초다핀화에도 대응할 수 있다.
그러나, 특허 문헌 1에 기재된 기술은, 검사 단자로부터의 출력 신호가 아날로그 신호이므로, 검사 장치로서 아날로그 테스터를 이용하여야 한다. 그러므로, 테스트 시스템이 대규모가 되는 문제점이 있었다. 또, 출력 신호에 노이즈 성분이 들어가기 쉽고, 고정밀의 검사·평가를 행하는 것이 곤란한 문제점도 있었다.
그리고, 출력 단자로부터 출력되는 아날로그 신호를 A/D변환기에 의해 디지털 신호로 변환시켜서 검사 단자로부터 출력하는 것도 생각할 수 있다. 그러나, 구동 회로에 A/D변환기를 단순하게 내장하여 아날로그 값을 디지털 값으로 변환시키면, 매우 많은 신호선이 필요하고, 외부의 검사 장치와의 인터페이스용의 출력 단자도 매우 많이 필요해지는 문제점이 있다.
본 발명은, 이와 같은 문제를 해결하기 위해 이루어진 것이며, 아날로그 테스터 등의 대규모인 검사 장치를 필요로 하지 않으며, 또 외부의 검사 장치와의 인터페이스용으로 많은 출력 단자를 필요로 하지 않으면서도, 초다핀 출력의 구동 LSI나 이것을 사용한 표시 장치에서 전기적 특성에 대한 정밀한 검사 및 평가를 행할 수 있도록 하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 의한 표시 장치의 구동 장치로는, 입력되는 디지털 신호에 따라 아날로그 신호를 생성해 상기 복수개의 출력 단자에 각각 출력하는 아날로그 신호 출력부와, 상기 복수개의 출력 단자에 접속되고, 상기 아날로그 신호 출력부로부터 상기 복수개의 출력 단자에 출력되는 아날로그 신호를 순차적으로 선택하는 신호 전환부와, 상기 신호 전환부에 의해 선택된 아날로그 신호를 델타 시그마 변조하고, 델타 시그마 변조된 1 비트 디지털 변조 신호를 검사 단자에 출력하는 델타 시그마 변조부를 구비한다.
이와 같이 본 발명에 의한 표시 장치의 구동 장치에서는, 각 출력 단자에 출력되는 아날로그 신호가 신호 전환부에 의해 델타 시그마 변조부에 유도된다. 델타 시그마 변조부를 사용함으로써, 양자화 노이즈를 억제하여 매우 높은 정밀도의 계측이 가능해진다. 또, 검사 단자로부터 출력되는 신호는 1 비트 디지털 변조 신호이므로, 아날로그 신호를 출력하는 경우와 비교하여, 노이즈에 의해 신호의 정밀도가 저하되는 문제점을 저감시킬 수 있다. 이에 의하여, 구동 장치의 검사·평가를 고정밀도로 행할 수 있다.
또한, 델타 시그마 변조부의 출력 측의 배선은 1개(또는 소수개)로 충분하므로, 아날로그 신호의 출력 단자의 수가 매우 많은 경우라도, 델타 시그마 변조부를 1개(또는 소수개)의 검사 단자에 접속함으로써 아날로그 신호의 특성을 검사·평가할 수 있다. 그러므로, 초다핀에 대응하는 복잡하며 고가의 프로브 카드를 필요로 하지 않는다.
또, 1 비트 디지털 변조 신호를 수신하는 테스터도, 디지털 신호 처리를 행하는 간이 디지털형 테스터를 사용할 수 있고, 대형 아날로그형 테스터를 필요로 하지 않는다.
또, 본 발명에 의한 구동 장치 또는 상기 구동 장치를 사용한 표시 장치의 검사 방법에서는, 구동 장치에 테스트 패턴을 입력하는 테스트 패턴 입력 공정과, 상기 구동 장치의 복수개의 출력 단자에 접속된 신호 전환기를 순차적으로 전환하여, 상기 테스트 패턴에 따라 생성된 아날로그 신호를 순차적으로 취득하는 아날로그 신호 취득 공정과, 상기 아날로그 신호 취득 공정에서 취득된 아날로그 신호를 델타 시그마 변조하는 델타 시그마 변조 공정과, 상기 델타 시그마 변조 공정에서 생성된 1 비트 디지털 변조 신호를 검사 단자로부터 외부에 출력하는 델타 시그마 변조 신호 출력 공정과, 상기 검사 단자로부터 출력된 1 비트 디지털 변조 신호를 취득하여 검사 또는 평가하는 검사공정을 가진다.
이와 같이, 복수개의 출력 단자로부터 출력되는 아날로그 신호를 델타 시그마 변조함으로써, 1 비트 디지털 변조 신호로서 외부에 출력하면, 복수개의 출력 단자에 프로브 핀을 접촉시킬 필요가 없고, 매우 적은 수의 검사 단자로 초다핀의 구동 장치의 검사·평가를 행할 수 있다.
상기와 같이 구성한 본 발명에 의하면, 대규모이면서 복잡한 검사 장치를 사용하지 않고, 소수의 검사 단자로부터 출력되는 1 비트 디지털 변조 신호에 의해, 초다핀 출력의 구동 장치나 이것을 사용한 표시 장치에서 전기적 특성을 정밀하게 검사 및 평가를 행할 수 있다.
도 1은 종래의 테스트 시스템의 구성을 나타낸 도면이다.
도 2는 본 실시예에 의한 액정 표시 장치의 구성을 나타낸 블록도이다.
도 3은 본 실시예의 구동 장치가 구비하는 단자의 구성을 나타낸 도면이다.
도 4는 본 실시예에 의한 구동 장치의 회로 구성예를 나타낸 블록도이다.
도 5는 본 실시예의 델타 시그마 변조기에 입출력되는 입력 신호와 출력 신호와의 관계를 나타내는 그래프이다.
도 6은 본 실시예의 구동 장치를 가지는 웨이퍼의 검사·평가를 행하는 경우의 테스트 시스템의 구성예를 나타낸 도면이다.
도 7은 본 실시예의 구동 장치를 실장한 액정 표시 장치의 검사·평가를 행하는 경우의 테스트 시스템의 구성예를 나타낸 도면이다.
도 8은 간이 테스터에 내장되는 데시메이션(decimation) 필터의 구성예를 나 타낸 도면이다.
도 9는 본 실시예에 의한 구동 장치의 다른 회로 구성예를 나타낸 블록도이다.
도 10은 본 실시예에 의한 구동 장치의 또 다른 회로 구성예를 나타낸 블록도이다.
이하, 본 발명의 일실시예를 도면을 참조하여 설명한다. 도 2는, 본 실시예에 의한 액정 표시 장치 S의 구성을 나타낸 블록도이다. 도 2에 나타낸 바와 같이, 본 실시예의 액정 표시 장치 S는, 액정 패널(액정 표시 소자)(50)과 액정 패널(50)에 의한 화상의 표시를 제어하는 컨트롤러(60)를 구비하는 구성으로 되어 있다.
액정 패널(50)은, 매트릭스 상태에 화소부가 설치된 표시부(51)와, 주사 신호선용의 구동 장치(게이트 드라이버 LSI)(52)와, 화상 신호선용의 구동 장치(소스 드라이버 LSI)(53)를 구비하고 있다. 구동 장치(52, 53)는, 표시부(51)와 동일 기판 상에 설치되어 있다. 표시부(51)에는, 복수개의 주사 신호선(54)와 이 주사 신호선(54)로 직교하는 복수개의 화상 신호선(55)이 설치되고, 이들의 교점에는 각각 화소부가 형성되어 있다. 또, 주사 신호선(54), 화상 신호선(55)의 단부는, 각각 구동 장치(52, 53)의 출력 단자에 접속되어 있다.
컨트롤러(60)는, 퍼스널 컴퓨터 등의 외부 장치로부터 표시 신호(화상 신호), 클록 신호, 타이밍 신호, 수평 동기 신호, 수직 동기 신호 등을 수신하여, 제어 신호를 구동 장치(52, 53)에 출력하고, 또한 표시 신호를 구동 장치(53)에 출력한다. 구동 장치(52, 53)는, 이들 신호에 따라 동작하고, 구동 장치(52)에 의한 주사 전극의 구동 주기에 동기시켜서 구동 장치(53)로부터 액정 패널(50)의 각 화소부(패널 화소군)에 아나로그 화상 신호를 공급한다.
도 3은, 구동 장치(53)가 구비하는 단자의 설명도이다. 도 3에 나타낸 바와 같이, 구동 장치(53)는, 외부의 패널 화소군에 아날로그 화상 신호를 공급하기 위한 복수개의 화상 출력 단자(1)(1-1 ~ 1-n)와, 아날로그 화상 신호를 델타 시그마 변조하여 생성한 1 비트 디지털 변조 신호를 구동 장치(53)의 외부에 출력하기 위한 델타 시그마 변조 출력 단자(검사 단자)(2)를 가지고 있다.
도 4는, 구동 장치(53)의 회로 구성예를 나타낸 블록도이다. 도 4에 나타낸 바와 같이, 구동 장치(53)는, 입력 래치 회로(8)와, 델타 시그마 변조기(9)와, 신호 처리부(20)와, 아날로그 신호 출력부(30)와, 신호 전환부(40)를 구비하여 구성되어 있다. 이와 같은 구성을 가지는 구동 장치(53)는, 원칩 IC로서 패키지화되어 있다.
입력 래치 회로(8)는, 액정 패널(50)에 표시되는 디지털 화상 신호나 클록 신호를 입력한다. 신호 처리부(20)는, 입력 래치 회로(8)로부터 입력되는 디지털 화상 신호에 대하여 보정 처리를 행한다. 상기 신호 처리부(20)는, 보정 데이터를 기억하는 보정 데이터 기억 회로(10)와, 입력 래치 회로(8)로부터 공급되는 디지털 화상 신호를 보정 데이터에 의해 보정하여 디지털 보정 신호를 출력하는 보정 신호 처리 회로(11)로 구성되어 있다.
아날로그 신호 출력부(30)는, 신호 처리부(20)에서 생성된 디지털 보정 신호를 수신하고, 상기 디지털 보정 신호를 아날로그 신호로 변환하여 화상 출력 단자(1)에 출력한다. 상기 아날로그 신호 출력부(30)는, 보정 신호 처리 회로(11)로부터 출력되는 디지털 보정 신호를 복수개의 화상 출력 단자(1-1 ~ 1-n)에 대응하여 기억하는 래치 회로(6)와, 시프트 레지스터 회로(7)와, 래치 회로(6)로부터의 출력 신호를 D/A 변환하는 복수개의 D/A변환기(5)(5-1 ~ 5-n)와, D/A 변환된 아날로그 화상 신호에 의해 액정 패널 소자의 데이터 전극을 구동하는 복수개의 구동 트랜지스터(4)( 4-1 ~ 4-n)를 구비하여 구성되어 있다. 그리고, 구동 트랜지스터(4) 대신, 전압 팔로워(follower) 회로를 사용해도 된다.
전술한 보정 데이터 기억 회로(10)에 기억되는 보정 데이터는, 구동 장치(53)가 내장하는 각 트랜지스터(구동 트랜지스터(4-1 ~ 4-n)나 D/A변환기(5-1 ~ 5-n)의 트랜지스터 등)의 전기적 특성의 불균일이나, 표시부(51)의 전기적 특성의 불균일을 보정하기 위한 것이다. 이 보정 데이터는, 입력 래치 회로(8)에 입력되는 디지털 화상 신호에 대하여 보정해야 할 보정량 등에 의해 구성된다. 보정 신호 처리 회로(11)에서는, 입력 래치 회로(8)로부터 공급되는 디지털 화상 신호의 크기에 대응시킨 보정량의 데이터를 보정 데이터 기억 회로(10)로부터 판독하여, 디지털 화상 신호로부터 보정량을 제함으로써 디지털 보정 신호를 생성한다.
아날로그 신호 출력부(30)와 화상 출력 단자(1) 사이에는 신호 전환부(40)가 접속되어 있다. 신호 전환부(40)는, 각 화상 출력 단자(1-1 ~ 1-n)에 각각 대응하여 설치된 복수개의 트랜지스터 등에 의한 아날로그 스위치(3)(3-1 ~ 3-n)에 의하여 구성되어 있다. 그리고, 각 아날로그 스위치(3-1 ~ 3-n)는, 디지털 보정 신호의 래치 회로(6)에의 기억 동작과 동기되어 순차적으로 작동하고, 아날로그 신호 출력부(30)로부터 각 화상 출력 단자(1-1 ~ 1-n)로 출력되는 아날로그 화상 신호(각 화상 출력 단자(1-1 ~ 1-n)의 전위)를 순차적으로 선택하여 델타 시그마 변조기(9)에 출력한다.
델타 시그마 변조기(9)는, 적분기, 비교기, 1 비트 D/A변환기 등을 가지고 구성된다. 그리고, 신호 전환부(40)로부터 순차적으로 공급되는 아날로그 화상 신호를 소정의 클록 속도로 델타 시그마 변조하고, 얻어진 1 비트의 디지털 변조 신호를 1개의 출력 단자로부터 델타 시그마 변조 출력 단자(2)에 출력한다.
델타 시그마 변조기(9)의 클록 간격은 나이키스트 간격(Nyquist interval)보다 충분히 정밀하고, 통상의 A/D변환기와 비교하여 신호 대역이 매우 넓게 되어 있다. 또, 본 실시예의 델타 시그마 변조기(9)는, 외부 제어 단자(12)로부터 제어 신호를 입력함으로써 클록 속도를 고속으로부터 저속(단, nyquist 간격보다 충분히 크게 한다)의 범위에서 변경 설정 가능하게 구성되어 있다. 그리고, 델타 시그마 변조기(9)의 클록 속도는, 구동 장치(53)의 통상의 동작 시에는, 미리 고정밀도로 맞추어서 설정된 임의의 값이 사용된다.
도 5는, 델타 시그마 변조기(9)에 입출력되는 입력 신호와 출력 신호의 관계를 나타내는 도면이다. 도 5(a)에 있어서, 입력 신호는 시간적으로 대략 직선형으로 변화하는 아날로그 전압이다. 상기 입력 신호는, 구동 장치(53)나 표시부(51)에 존재하는 전기적 특성의 불균일이 작은 경우, 또는, 구동 장치(53)나 표시부(51)에 존재하는 전기적 특성의 불균일이 충분히 보정되었을 경우에 델타 시그마 변조기(9)에 입력되는 신호를 나타내고 있다. 한편, 도 5(b)에 나타낸 입력 신호는, 구동 장치(53)나 표시부(51)에 존재하는 전기적 특성의 불균일에 의해 비선형인 특성을 가지는 경우를 나타내고 있다.
이와 같이, 델타 시그마 변조기(9)에 불균일이 없는 이상적인 신호가 입력된 경우와, 비선형적인 불균일을 가지는 신호가 입력된 경우에, 델타 시그마 변조기(9)로부터 출력되는 1 비트 디지털 변조 신호는 전혀 상이한 것이 된다. 따라서, 복수개의 화상 출력 단자(1-1 ~ 1-n)로부터 출력되는 아날로그 화상 신호를 델타 시그마 변조기(9)에 의하여 델타 시그마 변조하고, 얻어진 1 비트 디지털 변조 신호를 델타 시그마 변조 출력 단자(2)로부터 외부에 인출함으로써, 구동 장치(53)나 표시부(51)의 검사·평가를 행하는 것이 가능하다.
다음에, 상기와 같이 구성한 본 실시예에 의한 구동 장치(53)의 동작에 대하여 설명한다. 먼저, 컨트롤러(60)로부터 공급되는 디지털 화상 신호 및 클록 신호가 입력 래치 회로(8)에 입력되고, 기억된다.
그리고, 입력 래치 회로(8)에 기억된 디지털 화상 신호는, 클록 신호와 동기하여 보정 신호 처리 회로(11)에 전송된다.
보정 신호 처리 회로(11)에서는, 보정 데이터 기억 회로(10)에 기억되어 있는 보정 데이터에 의해 디지털 화상 신호의 보정이 각 화상 출력 단자(1-1 ~ 1-n)에 대응하여 행해지고, 디지털 보정 신호가 생성된다. 시프트 레지스터 회로(7)는, 클록 신호와 도시하지 않은 시프트 개시 신호에 따라사 래치 회로(6)에 펄스를 순차적으로 출력한다. 상기 펄스 출력에 따라 디지털 보정 신호는 래치 회로(6)에 순차적으로 기억되고, 각 화상 출력 단자(1-1 ~ 1-n)에 각각 대응하여 분배된다.
그리고, 래치 회로(6)로부터 출력된 디지털 보정 신호는, D/A변환기 (5-1 ~ 5-n), 구동 트랜지스터(4-1 ~ 4-n)를 통하여 아날로그 화상 신호가 되어, 화상 출력 단자(1-1 ~ 1-n)로부터 표시부(51)의 각 화소부에 출력된다. 검사 시 이외의 통상적인 동작 시에는, 델타 시그마 변조기(9)는 동작하고 있지 않고, 신호 전환부(40)의 아날로그 스위치(3-1 ~ 3-n)도 모두 비선택 상태가 되어 있다.
한편, 구동 장치(53)나 표시부(51)의 검사·평가를 행할 때는, 화상 출력 단자(1-1 ~ 1-n)에 출력되는 아날로그 화상 신호는, 신호 전환부(40)의 아날로그 스위치(3-1 ~ 3-n)에 의해 순차적으로 선택되고, 델타 시그마 변조기(9)에 출력된다. 델타 시그마 변조기(9)에서는, 신호 전환부(40)로부터 순차적으로 공급되는 아날로그 화상 신호가 델타 시그마 변조되어 얻어진 1 비트의 디지털 변조 신호가 델타 시그마 변조 출력 단자(2)에 출력된다.
구동 장치(53) 자체의 검사 및 평가를 행할 때는, 구동 장치(53)를 표시 장 치에 실장하지 않은 상태에서(화상 출력 단자(1)가 오픈의 상태에서) 행한다. 예를 들면, 구동 장치(53)의 LSI가 웨이퍼 상에 구성되어 있는 상태에서, 상기 웨이퍼의 검사 및 평가를 행한다. 도 6은, 웨이퍼의 검사 평가를 행하는 경우의 테스트 시스템의 구성예를 나타낸 도면이다.
도 6에 나타낸 테스트 시스템은, 데이터 처리를 행하는 퍼스널 컴퓨터(90)와, 디지털식의 간이 테스터(91)와, 프로브 카드(92)와, 프로버(93)를 구비하여 구성되어 있다. 간이 테스터(91)는, 예를 들면 델타 시그마 변조기(9)의 클록 주기보다 측정 지터(jitter)가 작은 디지털 오실로스코프(oscilloscope) 또는 로직 애널라이저로 구성되어 있다.
상기 간이 테스터(91)은 데시메이션 필터를 구비하고 있고, 입력되는 1 비트 디지털 변조 신호에 대하여 데시메이션의 처리를 행함으로써, 소정 비트수의 디지털 신호(화상 출력 단자(1)의 출력 전압을 디지털화한 것에 해당)에 복조한다. 데시메이션을 행함으로써, 양자화 오차를 없앨 수가 있어서 매우 정밀한 디지털 전압값을 얻을 수 있다. 그리고, 상기 데시메이션 필터는, 예를 들면 도 8에서 나타낸 바와 같은 FIR 필터에 의해 구성된다. 데시메이션을 행하기 위한 구성은 이것에 한정되지 않고, DSP(Digital Signal Processor) 또는 그 외의 구성으로 할 수도 있다.
상기와 같이 구성된 테스트 시스템을 사용하여 구동 장치(53)의 검사·평가를 행하는 경우에는, 프로브 카드(92)의 탐침(92a)에는 델타 시그마 변조 출력 단자(2)를 포함한 수개의 단자가 접속된다. 또, 구동 회로(53) 내에 있는 각 트랜지 스터의 전기적 특성의 불균일에 의한 오차를 보정하기 위한 보정 데이터가 미리 준비되어서, 외부로부터 입력되어 보정 데이터 기억 회로(10)에 기입된 상태가 되어 있다.
먼저, 구동 장치(53)의 입력 래치 회로(8)를 통하여 소정의 테스트 패턴을 입력한다. 입력 래치 회로(8)에 입력된 테스트 패턴의 디지털 화상 신호는, 신호 처리부(10)에 있어서 보정 데이터에 의해 보정된 후, D/A변환기(5)에 의해 아날로그 화상 신호가 된다. 상기 아날로그 화상 신호는, 구동 트랜지스터(4) 및 신호 전환부(40)를 통하여 델타 시그마 변조기(9)에 입력된다. 그리고, 여기서 생성된 1 비트 디지털 변조 신호가 델타 시그마 변조 출력 단자(2)로부터 간이 테스터(91)에 출력된다.
간이 테스터(91)에서는, 델타 시그마 변조 출력 단자(2)로부터 출력되는 1 비트 디지털 변조 신호를 프로브 카드(92)를 통하여 수신할 수 있다. 상기 간이 테스터(91)에서는, 델타 시그마 변조 출력 단자(2)로부터 프로브 카드(92)를 통하여 입력한 1 비트 디지털 변조 신호의 펄스 파형을 디스플레이 상에서 관찰 가능하도록 표시한다. 또, 해당 펄스 파형에 복조 처리 등의 디지털 신호 처리를 가하여, 복조된 디지털 전압값을 측정한다.
이 때, 측정 전압값이 본래 출력해야 할 전압값(테스트 패턴의 전압값)으로부터 소정값 이상 벗어날 경우(보정 데이터에 의해 충분히 보정할 수 없는 경우)에는, 그 구동 장치(53)는 불량으로 판별된다. 또, 측정 전압값이 벗어나 있었다고 해도, 보정 가능한 범위 내이면, 이용 가능으로 판별된다. 델타 시그마 변조기(9) 자체의 동작이 불량할 경우도 있지만, 이 경우는 델타 시그마 변조 신호가 출력되고 없는가 파형 펄스가 비정상적으로 흐트러지므로, 이 결과를 관측함으로써 불량으로서 처리하는 것이 가능하다.
도 6에 나타낸 예에서는, 종래의 테스트 시스템으로 사용하는 바와 같이 다수의 탐침을 가지는 프로브 카드를 사용하지 않고, 1 개의 구동 LSI당 매우 적은 수의 탐침(이 예의 경우 10개)을 가지는 프로브 카드(92)를 사용하여 검사·평가를 행할 수 있다. 왜냐하면, 전기 배선의 쇼트/오픈, 저항값, 용량값, 트랜지스터 특성 등의 검사를, 다수의 화상 출력 단자(1)로부터의 출력 그 자체가 아니고, 1개의 델타 시그마 변조 출력 단자(2)로부터의 출력을 이용하여 행할 수 있기 때문이다.
이와 같이, 본 실시예에 의하면, 1 비트의 디지털 신호선 초다핀의 아날로그 화상 신호의 검사·평가를 행할 수 있다. 또, 취급하는 신호가 디지털 신호이므로, 아날로그 형의 테스터도 필요하지 않고, 매우 간략화된 간이 테스터(91) 및 퍼스널 컴퓨터(90)에 의하여 검사·평가를 행할 수 있게 된다. 그리고, 델타 시그마 변조 출력 단자(2)로부터 출력되는 디지털 신호는, 구동 장치(53)의 사양에 따라서 시리얼 또는 패럴렐로 간이 테스터(91)에 입력하도록 구성할 수 있다.
구동 장치(53)의 검사·평가는, 해당 구동 장치(53)를 액정 표시 장치 S에 실장한 상태에서도 행할 수 있다. 구동 장치(53)를 액정 표시 장치 S에 실장하면, 구동 장치(53)의 화상 출력 단자(1)에 접속되는 표시부(51)가 구비하는 TFT 트랜지스터나 용량의 전기적 특성의 불균일에 의한 오차도 아날로그 화상 신호에 반영된 다. 따라서, 상기 아날로그 화상 신호를 델타 시그마 변조기(9)에 의하여 델타 시그마 변조한 1 비트 디지털 변조 신호를 검사 신호로서 인출함으로써, 표시부(51)의 검사·평가도 병행하여 행할 수 있다.
도 7은, 구동 장치(53)를 실장한 액정 표시 장치 S의 검사·평가를 행하는 경우의 테스트 시스템의 구성예를 나타낸 도면이다. 액정 표시 장치 S의 검사·평가를 행하는 경우는, 구동 회로(53)의 보정 데이터 기억 회로(10)에는, 구동 장치(53) 내에 있는 각 트랜지스터의 전기적 특성의 불균일에 더하여 표시부(51) 내에 있는 TFT 트랜지스터나 용량의 전기적 특성의 불균일에 의한 오차를 보정하기 위한 보정 데이터를 미리 기억해 둔다.
도 7에 나타낸 바와 같이, 액정 표시 장치 S의 검사·평가도, 간이 테스터(91)와 퍼스널 컴퓨터(90)를 사용하여 행할 수 있다. 간이 테스터(91)에는, 입력 래치 회로(8)에 테스트 패턴을 입력할 때에 델타 시그마 변조기(9)에 의하여 생성되는 1 비트 디지털 변조 신호를 델타 시그마 변조 출력 단자(2)로부터 입력하기만 하면 된다. 이 때, 간이 테스터(91)에 있어서 1 비트 디지털 변조 신호에 따라 측정되는 전압값이 본래 출력해야 할 전압값으로부터 소정값 이상 벗어나 있는 경우에는, 상기 액정 표시 장치 S는 불량품으로서 판별된다. 또, 측정 전압값이 벗어나 있다하더라도, 보정 가능한 범위 내이면, 이용 가능으로 판별된다.
그리고, 도 7과 같이 구동 장치(53)를 액정 표시 장치 S에 실장한 상태에서, 예를 들면 신호 처리부(20)에서 펄스 신호를 발생하고, 이것을 래치 회로(6), D/A변환기(5), 구동 트랜지스터(4)를 통하여 화상 출력 단자(1)에 출력함으로써, 표시 부(51)의 화소 용량을 측정할 수도 있다. 화상 출력 단자(1)에 펄스 신호를 부여하여 그 과도 특성을 디지털 시그마 변조기(9)에 의해 측정함으로써, 각 화상 출력 단자(1-1 ~ 1-n)에 접속되어 있는 표시부(51) 내의 용량과 저항의 곱(시정수)의 불균일을 측정할 수 있다. 이 경우, 측정하고 싶은 시간 간격이 짧은 경우는 델타 시그마 변조기(9)의 클록 속도를 변화시킨다.
이상 상세하게 설명한 바와 같이, 본 실시예의 구동 장치(53)에서는, 다수의 화상 출력 단자(1-1 ~ 1-n)로부터 출력되는 아날로그 화상 신호를 델타 시그마 변조기(9)에 의해 1 비트의 디지털 변조 신호로 변환하고, 이것을 1개의 배선에 의해 델타 시그마 변조 출력 단자(2)로부터 외부에 인출하는 것이 가능하다. 그러므로, 배선수가 적고, 제조 비용을 저감할 수 있으며, 구동 장치(53)를 소형화할 수 있다.
또, 본 실시예에 의하면, 검사 정밀도를 향상시킬 수도 있다. 즉, 프로브 카드의 탐침은, 델타 시그마 변조 출력 단자(2)를 포함하여 수개 정도의 출력 핀에 대응하는 수만큼 필요하다. 이에 따라, 프로브 핀의 피치를 크게 취할 수 있게 되어, 델타 시그마 변조 출력 단자(2)에 확실하게 접속할 수 있다. 또, 델타 시그마 변조 출력 단자(2)로부터 출력되는 신호는 디지털 신호이므로, 아날로그 신호가 출력되는 경우와 비교하여 노이즈에 의해 신호의 정밀도가 저하되는 문제점이 저감되어, 매우 정밀하게 검사·평가를 행할 수 있다.
또, 구동 장치(53)의 구성으로서, 델타 시그마 변조기(9) 대신 A/D변환기만 설치하여, 그 디지털 출력을 델타 시그마 변조 출력 단자(2)에 공급하도록 구성한 경우에는, 델타 시그마 변조 출력 단자(2)로부터 출력되는 검사 신호의 정밀도가 A/D변환기의 정밀도에 의하여 고정될 우려가 있다. 이에 비하여, 본 실시예의 구동 장치(53)에서는, 델타 시그마 변조기(9)를 사용하고, 또한 클록 속도를 설정 변경 가능하게 구성하고 있으므로, A/D변환기의 비트 수에 구속되지 않고, 정밀도가 높은 검사 신호를 얻을 수 있다.
즉, 델타 시그마 변조기(9)의 클록 속도를 변경함에 의하여, 고정밀도에 따른 1 비트 디지털 변조 신호를 외부의 검사 장치에서 검출하는 것이 가능하다. 구동 장치(53)나 표시부(51)의 검사·평가를 행할 때에는, 검사 정밀도에 맞추어서 델타 시그마 변조기(9)의 클록 속도를 가변적으로 설정할 수 있다. 델타 시그마 변조기(9)의 클록 속도를 고속으로 설정함으로써, 시간 분해능을 높여서, 검사 신호의 S/N비를 향상시키는 것이 가능하다.
또한, 본 실시예에 의하면, 검사 장치의 구성을 간단하게 할 수도 있다. 즉, 전술한 바와 같이 프로브 카드의 탐침은, 델타 시그마 변조 출력 단자(2)를 포함하여 수개 정도의 출력 핀에 대응하는 수만큼 있으면 된다. 또, 델타 시그마 변조 출력 단자(2)로부터 출력되는 신호는 디지털 신호이므로, 신호의 열화나 노이즈 대책이 간단하고 용이하기 때문에, 고가의 아날로그형의 테스터에 의한 대규모 검사 장치를 구성할 필요도 없다.
그리고, 상기 실시예에서는, 신호 전환부(40)로서 트랜지스터 등에 의한 아날로그 스위치(3)를 사용하는 예에 대하여 설명하였으나, 상기 예로 한정되지 않는 다. 예를 들면, 도 9에 나타낸 바와 같이 신호 전환부(40)에 아날로그 메모리(41)(41-1 ~ 41-n)를 사용할 수도 있다. 이와 같이 구성해도, 각 화상 출력 단자(1-1 ~ 1-n)로부터 출력되는 아날로그 화상 신호를 선택적으로 델타 시그마 변조기(9)에 입력할 수 있다. 또, 이 경우에도, 구동 트랜지스터(4)( 4-1 ~ 4-n) 대신, 전압 팔로워 회로를 사용할 수도 있다.
또, 상기 실시예에서는, 래치 회로(6)로부터의 출력은 D/A변환기(5) 및 구동 트랜지스터(4)를 통하여 화상 출력 단자(1)에 출력되고 있지만, 이 예로 한정되지 않는다. 예를 들면, 도 10에 나타낸 바와 같이, 계조 전압원(31)에 접속된 복수개의 아날로그 신호 전환기(멀티플렉서)(32)(32-1 ~ 32-n)를 통하여 화상 출력 단자(1)에 아나로그 화상 신호를 출력하도록 구성할 수도 있다.
이와 같이 구동 장치(53)를 구성한 경우, 계조 전압원(31) 및 아날로그 신호 전환기(32)를 사용한 D/A변환은, 다음과 같이 행해진다. 즉, 입력 래치 회로(8)에 입력된 디지털 화상 신호는, 보정 신호 처리 회로(22)에 전송되고, 여기서 보정 데이터 기억 회로(21) 내에 기억된 보정 데이터에 따라서 보정이 행해진 후, 그 디지털 보정 신호가 래치 회로(6)에 출력된다. 래치 회로(6)로부터는, 각 화상 출력 단자(1-1 ~ 1-n)에 대응하여 디지털 보정 신호가 아날로그 신호 전환기(32-1 ~ 32-n)에 출력된다. 그리고, 그 디지털 보정 신호에 따른 값의 계조 전압이 계조 전압원(31)으로부터 아날로그 신호 전환기(32-1 ~ 32-n)에 공급되어, 화상 출력 단자(1-1 ~ 1-n)에 출력된다.
도 10에 나타낸 예의 경우, 보정 데이터 기억 회로(21)에는, 계조 전압원(31)의 각 계조 전압 V1 ~ Vi의 불균일에 의한 오차를 보정하기 위한 보정 데이터와, 각 아날로그 신호 전환기(32-1 ~ 32-n)의 불균일에 의한 오차를 보정하기 위한 보정 데이터가 기억된다. 보정 신호 처리 회로(22)는, 계조 전압 V1 ~ Vi의 불균일을 보정하는 동시에, 입력 래치 회로(8)로부터 공급되는 디지털 화상 신호에 대하여 화상 출력 단자(1-1 ~ 1-n) 사이의 불균일을 보정한다.
또, 상기 실시예에서는 전압 구동형의 액정 표시 장치 S에 적용하는 예에 대하여 설명하였으나, 전류 구동형의 유기 EL 표시 장치에 적용할 수도 있다. 그 외, 플라즈마 디스플레이, 표면 전계 디스플레이 등 다른 표시 장치에 적용할 수도 있다.
그 외, 상기 모든 실시예는, 본 발명을 실시하기 위한 구체화의 일례를 나타낸 것에 지나지 않기 때문에, 본 발명의 기술적 범위가 한정적으로 해석되는 것은 아니다. 즉, 본 발명은 그 정신, 또는 그 주요한 특징으로부터 벗어나지 않고, 다양한 형태로 실시할 수 있다.
본 발명은, 액정 표시 장치나 유기 EL 표시 장치, 플라즈마 디스플레이, 표면 전계 디스플레이 등의 표시 장치를 구동하는 LSI 등과 같은 다수개의 아날로그 출력 단자를 가지는 구동 장치, 상기 구동 장치를 사용한 표시 장치, 및 구동 장치 또는 표시 장치의 검사 방법으로서 유용하다.

Claims (5)

  1. 복수개의 출력 단자를 가지고, 복수개의 상기 출력 단자로부터 아날로그 신호를 출력하는 표시 장치의 구동 장치로서,
    입력되는 디지털 신호에 따라서 아날로그 신호를 생성하여 상기 복수개의 출력 단자에 각각 출력하는 아날로그 신호 출력부와,
    상기 복수개의 출력 단자에 접속되고, 상기 아날로그 신호 출력부로부터 상기 복수개의 출력 단자에 출력되는 아날로그 신호를 순차적으로 선택하는 신호 전환부와,
    상기 신호 전환부에 의해 선택된 아날로그 신호를 델타 시그마 변조하고, 델타 시그마 변조된 1 비트 디지털 변조 신호를 검사 단자에 출력하는 델타 시그마 변조부를 구비한 것을 특징으로 하는 표시 장치의 구동 장치.
  2. 제1항에 있어서,
    상기 델타 시그마 변조부는, 클록 속도의 설정을 변경 가능하게 구성되어 이루어지는 것을 특징으로 하는 표시 장치의 구동 장치
  3. 제1항에 기재된 구동 장치를 구비한 표시 장치.
  4. 제2항에 기재된 구동 장치를 구비한 표시 장치.
  5. 복수개의 출력 단자로부터 아날로그 신호를 출력하는 구동 장치 또는 상기 구동 장치를 구비한 표시 장치의 검사 방법으로서,
    상기 구동 장치에 테스트 패턴을 입력하는 테스트 패턴 입력 공정과,
    상기 구동 장치의 복수개의 출력 단자에 접속된 신호 전환기를 순차적으로 전환하여, 상기 테스트 패턴에 따라 생성된 아날로그 신호를 순차적으로 취득하는 아날로그 신호 취득 공정과,
    상기 아날로그 신호 취득 공정에서 취득된 아날로그 신호를 델타 시그마 변조하는 델타 시그마 변조 공정과,
    상기 델타 시그마 변조 공정에서 생성된 1 비트 디지털 변조 신호를 검사 단자로부터 외부에 출력하는 델타 시그마 변조 신호 출력 공정과,
    상기 검사 단자로부터 출력된 1 비트 디지털 변조 신호를 취득하여 검사 또는 평가하는 검사공정을 구비한 것을 특징으로 하는 구동 장치 또는 표시 장치의 검사 방법.
KR1020057024186A 2003-12-25 2004-11-12 표시 장치의 구동 장치, 표시 장치, 구동 장치 또는 표시장치의 검사 방법 KR20060119720A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00428596 2003-12-25
JP2003428596 2003-12-25

Publications (1)

Publication Number Publication Date
KR20060119720A true KR20060119720A (ko) 2006-11-24

Family

ID=34736280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024186A KR20060119720A (ko) 2003-12-25 2004-11-12 표시 장치의 구동 장치, 표시 장치, 구동 장치 또는 표시장치의 검사 방법

Country Status (7)

Country Link
US (1) US20060244743A1 (ko)
EP (1) EP1699034A4 (ko)
JP (1) JPWO2005064583A1 (ko)
KR (1) KR20060119720A (ko)
CN (1) CN1809856A (ko)
CA (1) CA2551693A1 (ko)
WO (1) WO2005064583A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003783B1 (ko) * 2006-12-04 2010-12-23 현대중공업 주식회사 통합항해 시스템의 항해 디지털 입력장치 검사방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369399B (zh) * 2007-08-13 2011-10-12 普诚科技股份有限公司 电路测试装置
CN101853796B (zh) * 2009-04-01 2012-05-16 旺矽科技股份有限公司 探针卡
TWI396883B (zh) * 2009-08-18 2013-05-21 Au Optronics Suzhou Corp Ltd 液晶面板測試模組及液晶面板失效模式分析方法
TWI463457B (zh) * 2012-08-14 2014-12-01 Novatek Microelectronics Corp 呈現顯示器之資料通道錯誤率的方法
CN109298257A (zh) * 2018-09-06 2019-02-01 国营芜湖机械厂 一种图像显示模块自动测试装置
KR20210128730A (ko) 2020-04-17 2021-10-27 삼성전자주식회사 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치 및 전자 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540155A (ja) * 1991-02-19 1993-02-19 Fujitsu Ltd 集積回路
JP3251629B2 (ja) * 1992-03-18 2002-01-28 株式会社東芝 半導体素子及び液晶表示装置
JP3199827B2 (ja) * 1992-04-14 2001-08-20 株式会社東芝 集積回路素子及びこれを用いた電子装置
US5453991A (en) * 1992-03-18 1995-09-26 Kabushiki Kaisha Toshiba Integrated circuit device with internal inspection circuitry
JP3641517B2 (ja) * 1995-10-05 2005-04-20 株式会社ルネサステクノロジ 半導体装置
JP2000131393A (ja) * 1998-10-26 2000-05-12 Oki Electric Ind Co Ltd ドライバｉｃのテスト回路及びテスト方法
TW495616B (en) * 1999-04-06 2002-07-21 Advantest Corp Test device and method for electrically testing electronic device
JP2001235725A (ja) * 2000-02-24 2001-08-31 Victor Co Of Japan Ltd 液晶表示装置
US6580376B2 (en) * 2000-07-10 2003-06-17 Silicon Laboratories, Inc. Apparatus and method for decimating a digital input signal
JP2002156399A (ja) * 2000-11-17 2002-05-31 Oht Inc 回路基板の検査装置及び検査方法
JP4140331B2 (ja) * 2002-10-01 2008-08-27 沖電気工業株式会社 アナログ電圧出力ドライバｌｓｉチップ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003783B1 (ko) * 2006-12-04 2010-12-23 현대중공업 주식회사 통합항해 시스템의 항해 디지털 입력장치 검사방법

Also Published As

Publication number Publication date
JPWO2005064583A1 (ja) 2007-07-19
EP1699034A1 (en) 2006-09-06
EP1699034A4 (en) 2008-01-23
CN1809856A (zh) 2006-07-26
US20060244743A1 (en) 2006-11-02
WO2005064583A1 (ja) 2005-07-14
CA2551693A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4708269B2 (ja) 半導体装置、及び半導体装置の検査方法
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
US20070126618A1 (en) Display device drive device, display device, and drive device or display device check method
US20060244743A1 (en) Display Device Driving Apparatus, Display Device, and Method for Testing Driving Apparatus or Display Device
US20070162800A1 (en) Semiconductor test system
US20100091009A1 (en) Display driving circuit and test method
WO2012137708A1 (ja) 半導体装置及びその検査方法
JPWO2005064586A1 (ja) 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法
US7541798B2 (en) Semiconductor test apparatus and performance board
KR20060099389A (ko) 표시 장치의 구동 장치, 표시 장치, 구동 장치 또는 표시장치의 검사 방법
KR100827736B1 (ko) Ｉｃ 테스터
JP3806333B2 (ja) 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法
KR100798837B1 (ko) Ｉｃ 테스터
JP3553509B2 (ja) 半導体集積回路及びその検査方法
KR20010070252A (ko) 반도체 시험장치의 기준전위 설정방법 및 장치
JP2000162281A (ja) 半導体集積回路装置
US20110001509A1 (en) Semiconductor integrated circuit device and method for testing the same
JP3554767B2 (ja) 半導体テスト装置
JP4166718B2 (ja) 半導体集積回路の検査方法
JP2008197019A (ja) 試験容易化回路、およびそれを備えた表示素子駆動装置
JP2006317398A (ja) 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
KR100795720B1 (ko) 액정표시장치의 소스 구동회로
KR20080026025A (ko) Ｉｃ 테스터 및 시험 방법
JPH06249921A (ja) ミックスドシグナルｉｃテスタ
JP2006211145A (ja) アナログ電圧出力装置の検査装置、検査システム、および検査方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid