KR20060117204A - 박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자기기 - Google Patents

박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자기기 Download PDF

Info

Publication number
KR20060117204A
KR20060117204A KR1020060041079A KR20060041079A KR20060117204A KR 20060117204 A KR20060117204 A KR 20060117204A KR 1020060041079 A KR1020060041079 A KR 1020060041079A KR 20060041079 A KR20060041079 A KR 20060041079A KR 20060117204 A KR20060117204 A KR 20060117204A
Authority
KR
South Korea
Prior art keywords
bank
precursor
liquid
electrode
polysilazane
Prior art date
Application number
KR1020060041079A
Other languages
English (en)
Other versions
KR100763985B1 (ko
Inventor
가츠유키 모리야
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060117204A publication Critical patent/KR20060117204A/ko
Application granted granted Critical
Publication of KR100763985B1 publication Critical patent/KR100763985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제조 공정을 간략화하여 생산성을 향상시킨 TFT의 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 박막트랜지스터의 제조 방법은, 기판(P) 위에 게이트 전극(80)의 형성 영역에 대응하는 제 1 뱅크의 전구체(BP1)를 폴리실라잔액에 의해 형성하는 공정과, 전구체(BP1) 위의 소정 위치에 소스 전극 및 드레인 전극의 형성 영역에 대응하는 제 2 뱅크의 전구체(BP2)를 폴리실라잔액을 액적 토출법에 의해 배치함으로써 형성하는 공정과, 전구체(BP1)와 전구체(BP2)를 함께 소성 처리하여, 폴리실록산을 골격으로 하는 무기질층으로 이루어지는 제 1 뱅크(B1)와 제 2 뱅크(B2)를 함께 형성하는 공정과, 전구체(BP1) 또는 제 1 뱅크(B1)에 의해 구획된 영역에 게이트 전극(80)을 형성하는 공정과, 게이트 전극(80)의 직상부(直上部)에 절연막을 통하여 반도체층을 형성하는 공정과, 제 2 뱅크(B2)에 의해 구획된 영역에 소스 전극 및 드레인 전극을 형성하는 공정을 구비한다.
박막트랜지스터, 전구체, 뱅크, 전극층, 캡층

Description

박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자 기기{METHOD OF MANUFACTURING THIN-FILM TRANSISTOR, ELECTRO-OPTIC DEVICE, AND ELECTRONIC APPARATUS}
도 1은 실시예에 따른 액정 표시 장치의 등가회로도.
도 2는 실시예에 따른 액정 표시 장치의 전체 구성을 나타낸 평면도.
도 3은 실시예에 따른 액정 표시 장치의 일 화소 영역을 나타낸 평면 구성도.
도 4는 실시예에 따른 액정 표시 장치의 TFT 어레이 기판의 부분 단면 구성도.
도 5의 (a)는 액적 토출 장치의 일례를 나타낸 도면, (b)는 토출 헤드의 개략도.
도 6은 박막트랜지스터의 제조 방법을 설명하기 위한 단면 공정도.
도 7은 박막트랜지스터의 제조 방법을 설명하기 위한 단면 공정도.
도 8은 박막트랜지스터의 제조 방법을 설명하기 위한 단면 공정도.
도 9는 박막트랜지스터의 제조 방법을 설명하기 위한 단면 공정도.
도 10은 전자 기기의 일례를 나타낸 사시 구성도.
도면의 주요 부분에 대한 부호의 설명
P : 유리 기판(기판) 33 : 반도체층
34 : 소스 전극 35 : 드레인 전극
60 : TFT(박막트랜지스터) 80 : 게이트 전극(도전막)
80a : 제 1 전극층 80b : 제 2 전극층
81 : 캡층(무기질층) 83 : 게이트 절연막
84 : 비정질 실리콘층 85 : N+ 실리콘층
B1 : 제 1 뱅크(뱅크) B2 : 제 2 뱅크
B3 : 제 3 뱅크 100 : 액정 표시 장치(전기 광학 장치)
본 발명은 박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자 기기에 관한 것이다.
종래 액정 장치 등의 전기 광학 장치에 사용되는 스위칭 소자인 박막트랜지스터(TFT)를 제조할 경우, 그 전극 또는 배선 등을 형성하는 공정에서는 포토리소그래피법이 이용되고 있다. 이 포토리소그래피법은 미리 스퍼터링법, 도금법, 또는 CVD법 등의 성막법에 의해 전면(全面) 형상의 박막을 형성하는 공정과, 이 박막 위에 레지스트(감광재)를 도포하는 공정과, 상기 레지스트를 노광 및 현상하는 공정과, 얻어진 레지스트 패턴에 따라 도전막을 에칭하는 공정에 의해, 기능 박막의 전극 또는 배선 패턴을 형성하는 방법이다. 이러한 포토리소그래피법을 이용한 기능 박막의 형성, 패터닝은 성막 처리 및 에칭 처리 시에 진공 장치 등의 대규모 설비와 복잡한 공정을 필요로 하고, 또한 재료 사용 효율이 몇% 정도로 그 대부분을 폐기해야만 하기 때문에, 제조 비용이 높을 뿐만 아니라, 생산성도 낮은 방법으로 되어 있다.
이것에 대하여, 액체 토출 헤드로부터 액체 재료를 액적 형상으로 토출하는 액적 토출법(소위 잉크젯법)을 이용하여 기판 위에 전극 패턴이나 배선 패턴 등의 도전 패턴을 형성하는 방법이 제안되어 있다(예를 들어 특허문헌 1 참조). 이 방법에서는, 금속 미립자 등의 도전성 미립자 또는 그 전구체를 분산시킨 액체 재료인 박막 패턴용 잉크를 기판에 직접 패턴 도포하고, 그 후, 열처리나 레이저 조사를 행하여 박막의 도전 패턴으로 변환한다. 이 방법에 의하면, 종래의 복잡한 성막 처리, 포토리소그래피, 및 에칭이 불필요해져 프로세스가 대폭으로 간단해지는 동시에, 원재료의 사용량이 적어 생산성의 향상을 도모할 수 있다는 이점이 있다.
[특허문헌 1] 일본국 공개특허2003-317945호 공보
그런데, 상기 도전 패턴의 형성 방법에서는, 형성하는 패턴에 따른 뱅크를 형성하고, 이 뱅크에 의해 구획된 영역 내에 잉크를 토출한 후, 건조 내지 소성함으로써 도전 패턴을 얻도록 한다.
그러나, 예를 들어 상기 방법을 박막트랜지스터(TFT)의 제조에 적용하고자 했을 경우, TFT의 제조는 기판 위에 적층 구조를 형성함으로써 행하기 때문에, 예 를 들어 전극이나 배선을 적층할 때에, 각층마다 뱅크를 형성하고, 형성한 뱅크를 사용하여 전극이나 배선 등을 형성할 필요가 있다. 따라서, 공정이 복잡해져 생산성도 낮아지게 된다.
본 발명은 상기 사정을 감안하여 안출된 것으로서, 뱅크를 사용한 액적 토출법에 의한 패턴 형성 방법을 이용하여 박막트랜지스터를 제조할 경우에, 특히 그 제조 공정을 간략화하여 생산성을 향상시킨 제조 방법과, 이것에 의해 얻어진 박막트랜지스터를 구비한 전기 광학 장치, 더 나아가서는 전자 기기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 박막트랜지스터의 제조 방법은, 기판 위에 게이트 전극과, 반도체층과, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 박막트랜지스터의 제조 방법에 있어서, 상기 기판 위에 상기 게이트 전극의 형성 영역에 대응하는 제 1 뱅크의 전구체를 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 형성하는 공정과, 상기 제 1 뱅크의 전구체 위의 소정 위치에 상기 소스 전극 및 드레인 전극의 형성 영역에 대응하는 제 2 뱅크의 전구체를 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 액적 토출법에 의해 배치함으로써 형성하는 공정과, 상기 제 1 뱅크의 전구체와 제 2 뱅크의 전구체를 함께 소성 처리하여, 폴리실록산을 골격으로 하는 무기질층으로 이루어지는 제 1 뱅크와 제 2 뱅크를 함께 형성하는 공정과, 상기 제 1 뱅크의 전구체 또는 이것으로부터 형성된 제 1 뱅크에 의해 구획된 영역에 도전성 재료를 함유하 여 이루어지는 기능액을 액적 토출법에 의해 배치하여 게이트 전극을 형성하는 공정과, 상기 제 2 뱅크에 의해 구획된 영역 내의 상기 게이트 전극의 직상부에 절연막을 통하여서 반도체층을 형성하는 공정과, 상기 제 2 뱅크에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 공정을 구비한 것을 특징으로 한다.
이 박막트랜지스터의 제조 방법에 의하면, 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 상기 제 1 뱅크의 전구체를 형성하는 동시에, 이 제 1 뱅크의 전구체 위에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 제 2 뱅크의 전구체를 형성하고, 그 후, 이들 제 1 뱅크의 전구체와 제 2 뱅크의 전구체를 함께 소성 처리하여, 제 1 뱅크와 제 2 뱅크를 함께 형성하도록 하고 있기 때문에, 그 제조 공정이 간략화되어 생산성이 향상된다.
또한, 본 발명의 다른 박막트랜지스터의 제조 방법은, 기판 위에 게이트 전극과, 반도체층과, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 박막트랜지스터의 제조 방법에 있어서, 상기 기판 위에 상기 게이트 전극의 형성 영역에 대응하는 제 1 뱅크의 전구체를 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 형성하는 공정과, 상기 제 1 뱅크의 전구체에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여, 게이트 전극 또는 그 전구체를 형성하는 공정과, 배치한 상기 기능액 위에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 액적 토출법에 의해 배 치하여 캡층의 전구체를 형성하는 동시에, 상기 제 1 뱅크의 전구체 위의 소정 위치에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 액적 토출법에 의해 배치하여 상기 소스 전극 및 드레인 전극의 형성 영역에 대응하는 제 2 뱅크의 전구체를 형성하는 공정과, 상기 제 1 뱅크의 전구체와 제 2 뱅크의 전구체와 캡층의 전구체를 함께 소성 처리하여, 폴리실록산을 골격으로 하는 무기질층으로 이루어지는 제 1 뱅크와 제 2 뱅크와 캡층을 함께 형성하는 공정과, 상기 제 2 뱅크에 의해 구획된 영역 내의 상기 캡층 위에 절연막을 통하여 반도체층을 형성하는 공정과, 상기 제 2 뱅크에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 공정을 구비한 것을 특징으로 한다.
이 박막트랜지스터의 제조 방법에 의하면, 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 상기 제 1 뱅크의 전구체를 형성하는 동시에, 이 제 1 뱅크의 전구체 위에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 제 2 뱅크의 전구체를 형성하고, 또한 기능액 위에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 캡층의 전구체를 형성하며, 그 후, 이들 제 1 뱅크의 전구체와 제 2 뱅크의 전구체와 캡층의 전구체를 함께 소성 처리하여, 제 1 뱅크와 제 2 뱅크와 캡층을 함께 형성하도록 하고 있기 때문에, 그 제조 공정이 간략화되어 생산성이 향상된다.
또한, 제 1 뱅크의 전구체에 의해 구획된 영역에 기능액을 배치하여 게이트 전극의 전구체를 형성한 경우에, 상기 제 1 뱅크의 전구체와 제 2 뱅크의 전구체와 캡층의 전구체를 소성 처리할 때에, 게이트 전극의 전구체에 대해서도 이것을 함께 소성하는 것이 가능해지고, 이것에 의해 제조 공정을 보다 간략화하여 생산성을 향상시킬 수 있게 된다.
또한, 상기 기능액으로 이루어지는 게이트 전극 위를 덮는 캡층을 폴리실록산을 골격으로 하는 무기질층으로 형성하기 때문에, 이 무기질층이 골격 구조를 가짐으로써 충분한 치밀성을 갖게 됨으로써, 상기 게이트 전극 중에서의 금속 등의 도전 성분 확산이 보다 양호하게 방지된다. 따라서, 박막트랜지스터의 특성 저하가 방지되어 그 안정화가 도모된다.
또한, 상기 무기질층으로 이루어지는 캡층이 충분한 치밀성을 갖게 되기 때문에, 액적 토출법에 의해 형성되어 이루어지는 상기 게이트 전극에 비하여 충분히 평탄성을 갖게 된다. 따라서, 이 캡층과 이것 위에 형성되는 게이트 절연막 사이의 계면(界面)이 충분한 평탄성을 갖게 되고, 이것에 의해 트랜지스터 특성의 안정성이 향상된다.
또한, 상기 캡층의 전구체와 제 2 뱅크의 전구체를 액적 토출법에 의한 동일한 공정에서 형성하기 때문에, 공정을 간략화하여 생산성을 향상시킬 수 있게 된다.
또한, 상기 박막트랜지스터의 제조 방법에서는, 상기 폴리실라잔액, 폴리실란액 또는 폴리실록산액으로서, 광산 발생제 또는 광염기 발생제 중 어느 것을 함유하고, 포지티브형 레지스트로서 기능하는 감광성 재료를 사용하는 것을 특징으로 한다.
이렇게 하면, 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 포지티브형 레지스트로서 기능시킴으로써, 이것으로부터 얻어지는 뱅크의 패턴 정밀도를 보다 양호하게 할 수 있고, 또한 가습 처리 등을 행함으로써, 폴리실록산을 골격으로 하는 무기질층으로 용이하게 변화시키는 것이 가능해진다.
본 발명의 전기 광학 장치는 상기 제조 방법에 의해 얻어진 박막트랜지스터를 구비하는 것을 특징으로 한다.
이 전기 광학 장치에 의하면, 상술한 바와 같이 그 박막트랜지스터가 그 제조 공정이 간략화되어 생산성이 향상되기 때문에, 이 전기 광학 장치 자체도 생산성이 향상된 양호한 것으로 된다.
본 발명의 전자 기기는 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.
이 전자 기기에 의하면, 상기 전기 광학 장치가 생산성이 향상된 양호한 것으로 되기 때문에, 이 전자 기기 자체도 양호한 것으로 된다.
이하, 도면을 참조하여 본 발명을 상세하게 설명한다. 또한, 참조하는 각 도면에 있어서, 도면상에서 인식 가능한 크기로 하기 위해 축척은 각층이나 각 부재마다 상이한 경우가 있다.
(전기 광학 장치)
우선, 본 발명의 전기 광학 장치의 일 실시예에 대해서 설명한다. 도 1은 본 발명의 전기 광학 장치의 일 실시예인 액정 표시 장치(100)를 나타낸 등가회로도이다. 이 액정 표시 장치(100)에 있어서, 화상 표시 영역을 구성하는 매트릭스 형상으로 배치된 복수의 도트에는 화소 전극(19)과 상기 화소 전극(19)을 제어하기 위한 스위칭 소자인 TFT(60)가 각각 형성되어 있고, 화상 신호가 공급되는 데이터선(전극 배선)(16)이 상기 TFT(60)의 소스에 전기적으로 접속되어 있다. 데이터선(16)에 기입하는 화상 신호(S1, S2, …, Sn)는 이 순서에 의해 선순차(線順次)로 공급되거나, 또는 서로 인접하는 복수의 데이터선(16)에 대하여 그룹마다 공급된다. 또한, 주사선(전극 배선)(18a)이 TFT(60)의 게이트에 전기적으로 접속되어 있고, 복수의 주사선(18a)에 대하여 주사 신호(G1, G2, …, Gm)가 소정의 타이밍에서 펄스적으로 선순차에 의해 인가된다. 또한, 화소 전극(19)은 TFT(60)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(60)를 일정 기간만큼 온(on)함으로써, 데이터선(16)으로부터 공급되는 화상 신호(S1, S2, …, Sn)를 소정의 타이밍에서 기입한다.
화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화상 신호(S1, S2, …, Sn)는 후술하는 공통 전극과의 사이에서 일정 기간 유지된다. 그리고, 이 인가되는 전압 레벨에 따라 액정의 분자 집합의 배향이나 질서가 변화하는 것을 이용하여 광을 변조하고, 임의의 계조 표시를 가능하게 하고 있다. 또한, 각 도트에는, 액정에 기입된 화상 신호가 누설되는 것을 방지하기 위해, 화소 전극(19)과 공통 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)이 부가되어 있다. 참조부호 18b는 이 축적 용량(70)의 한쪽 전극에 접속된 용량선이다.
다음으로, 도 2는 액정 표시 장치(100)의 전체 구성도이다. 액정 표시 장치(100)는 TFT 어레이 기판(10)과 대향 기판(25)이 평면으로부터 보아 대략 사각형 프레임 형상의 밀봉재(52)를 통하여 접합된 구성을 구비하고 있으며, 상기 양 기판(10, 25) 사이에 삽입된 액정이 밀봉재(52)에 의해 상기 기판 사이에 봉입(封入)된 것으로 되어 있다. 또한, 도 2에서는 대향 기판(25)의 외주단(外周端)이 밀봉재(52)의 외주단과 평면으로부터 보아 일치하도록 표시하고 있다.
밀봉재(52)의 내측 영역에는 차광성 재료로 이루어지는 차광막(주변 구획)(53)이 사각형 프레임 형상으로 형성되어 있다. 밀봉재(52) 외측의 주변 회로 영역에는 데이터선 구동 회로(201)와 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 배열 설치되어 있고, 이 1변과 인접하는 2변을 따라 각각 주사선 구동 회로(104, 104)가 설치되어 있다. TFT 어레이 기판(10)의 나머지 1변에는 상기 주사선 구동회로(104, 104) 사이를 접속하는 복수의 배선(105)이 형성되어 있다. 또한, 대향 기판(25)의 코너부에는 TFT 어레이 기판(10)과 대향 기판(25) 사이에서 전기적 도통(導通)을 취하기 위한 복수의 기판간 도통재(106)가 배열 설치되어 있다.
다음으로, 도 3은 액정 표시 장치(100)의 화소 구성을 설명하기 위한 도면으로서, 평면 구성을 모식적으로 나타낸 도면이다. 도 3에 나타낸 바와 같이, 액정 표시 장치(100)의 표시 영역에는 복수의 주사선(18a)이 일 방향으로 연장되어 있고, 이들 주사선(18a)과 교차하는 방향으로 복수의 데이터선(16)이 연장되어 있다. 도 3에 있어서, 주사선(18a)과 데이터선(16)으로 둘러싸인 평면으로부터 보아 사각형 형상의 영역이 도트 영역이다. 1개의 도트 영역에 대응하여 3원색 중 1색의 컬러 필터가 형성되고, 도시한 3개의 도트 영역에서 3색의 착색부(22R, 22G, 22B)를 갖는 1개의 화소 영역을 형성한다. 이들 착색부(22R, 22G, 22B)는 액정 표시 장치 (100)의 표시 영역 내에 주기적으로 배열되어 있다.
도 3에 나타낸 각 도트 영역 내에는 ITO(인듐 주석 산화물) 등의 투광성 도전막으로 이루어지는 평면으로부터 보아 대략 사각형 형상의 화소 전극(19)이 설치되어 있고, 화소 전극(19)과 주사선(18a) 및 데이터선(16) 사이에 TFT(60)가 배열 설치되어 있다. TFT(60)는 반도체층(33)과, 반도체층(33)의 하층 측(기판 측)에 설치된 게이트 전극(80)과, 반도체층(33)의 상층 측에 설치된 소스 전극(34)과, 드레인 전극(35)을 구비하여 구성되어 있다. 반도체층(33)과 게이트 전극(80)이 대향하는 영역에는 TFT(60)의 채널 영역이 형성되어 있고, 그 양측의 반도체층에는 소스 영역 및 드레인 영역이 형성되어 있다.
게이트 전극(80)은 주사선(18a)의 일부를 데이터선(16)의 연장 방향으로 분기(分岐)하여 형성되어 있고, 그 선단부에서 반도체층(33)과 절연막(도시 생략)(게이트 절연막)을 통하여 지면(紙面) 수직 방향에서 대향하고 있다. 소스 전극(34)은 데이터선(16)의 일부를 주사선(18a)의 연장 방향으로 분기하여 형성되어 있고, 반도체층(33)(소스 영역)과 전기적으로 접속되어 있다. 드레인 전극(35)의 일단(一端)(도시 좌단(左端)) 측은 상기 반도체층(33)(드레인 영역)과 전기적으로 접속되어 있고, 드레인 전극(35)의 타단(他端)(도시 우단(右端)) 측은 화소 전극(19)과 전기적으로 접속되어 있다.
상기 구성 하에서 TFT(60)는, 주사선(18a)을 통하여 입력되는 게이트 신호에 의해 소정 기간만큼 온(on) 상태로 됨으로써, 데이터선(16)을 통하여 공급되는 화상 신호를 소정의 타이밍에서 액정에 대하여 기입하는 스위칭 소자로서 기능하게 되어 있다.
도 4는 도 3의 B-B'선에 따른 TFT 어레이 기판(10)의 요부(要部) 단면 구성도이다. 도 4에 나타낸 바와 같이, TFT 어레이 기판(10)은 본 발명에 따른 TFT(60)를 유리 기판(P)의 내면 측(도시 상면 측)에 형성하고, 또한 화소 전극(19)을 형성하여 구성된 것이다. 유리 기판(P) 위에는 일부가 개구된 제 1 뱅크(B1)가 형성되고, 이 제 1 뱅크(B1)는 후술하는 바와 같이 폴리실라잔액으로 이루어지는 것이며, 그 개구부에는 게이트 전극(80)과 이것을 덮는 캡층(81)이 매설(埋設)되어 있다. 게이트 전극(80)은 유리 기판(P) 위에 Ag, Cu, Al 등의 금속 재료로 이루어지는 제 1 전극층(기체층)(80a)과, Ni, Ti, W, Mn 등의 금속 재료로 이루어지는 제 2 전극층(피복층)(80b)을 적층하여 구성된 것이다. 캡층(81)은, 후술하는 바와 같이, 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것으로 이루어지는 것이며, 폴리실록산을 골격으로 하는 무기질층에 의해 구성된 것이다.
제 1 뱅크(B1) 위에는 제 2 뱅크(B2)가 형성되어 있고, 이 제 2 뱅크(B2)에는 상기 게이트 전극(80) 및 캡층(81)을 포함하는 영역을 노출시키는 개구가 형성되어 있다. 이 개구 내에는 산화실리콘이나 질화실리콘 등으로 이루어지는 게이트 절연막(83)이 형성되어 있고, 이 게이트 절연막(83) 위로서 게이트 전극(80)과 평면적으로 겹치는 위치에 반도체층(33)이 형성되어 있다. 반도체층(33)은 비정질 실리콘층(84)과, 이 비정질 실리콘층(84) 위에 적층된 N+ 실리콘층(85)으로 이루어진다. N+ 실리콘층(85)은 비정질 실리콘층(84) 위에서 평면적으로 이간(離間)된 2 개의 부위로 분할되어 있으며, 한쪽 N+ 실리콘층(85)은 게이트 절연막(83) 위와 상기 N+ 실리콘층(85) 위에 걸쳐 형성된 소스 전극(34)과 전기적으로 접속되고, 다른쪽 N+ 실리콘층(85)은 게이트 절연막(83) 위와 상기 N+ 실리콘층(85)에 걸쳐 형성된 드레인 전극(35)과 전기적으로 접속된다.
소스 전극(34)과 드레인 전극(35)은 제 2 뱅크(B2)의 상기 개구 내에 형성된 제 3 뱅크(B3)에 의해 분리된 것이며, 후술하는 바와 같이 제 2 뱅크(B2)와 제 3 뱅크(B3)에 의해 구획된 영역 내에 후술하는 바와 같이 액적 토출법에 의해 형성된 것이다. 또한, 소스 전극(34) 및 드레인 전극(35) 위에는 상기 개구 내를 메우도록 절연 재료(86)가 배치되어 있다. 이 절연 재료(86)에는 컨택트 홀(87)이 형성되어 있고, 이 컨택트 홀(87)을 통하여 제 2 뱅크(B2) 및 절연 재료(86) 위에 형성된 화소 전극(19)이 드레인 전극(35)에 도통된다. 그리고, 이러한 구성에 의거하여, 본 발명에 따른 TFT(60)가 형성되어 있다.
또한, 도 3에 나타낸 바와 같이, 데이터선(16)과 소스 전극(34), 및 주사선(18a)과 게이트 전극(80)은 각각 일체로 형성되어 있기 때문에, 데이터선(16)은 소스 전극(34)과 동일하게 절연 재료(86)로 덮인 구조로 되어 있고, 주사선(18a)은 게이트 전극(80)과 동일하게 캡층(81)으로 덮인 구조로 되어 있다.
또한, 실제로는 화소 전극(19), 및 제 2 뱅크(B2), 제 3 뱅크(B3), 절연 재료(86)의 표면 위에는 액정의 초기 배향 상태를 제어하기 위한 배향막이 형성되어 있고, 유리 기판(P)의 외면 측에는 액정층에 입사되는 광의 편광(偏光) 상태를 제 어하기 위한 위상차판이나 편광판이 설치되어 있다. 또한, TFT 어레이 기판(10)의 외측(패널 배면(背面) 측)에는 투과형 내지 반투과 반사형 액정 표시 장치의 경우의 조명 수단으로서 사용되는 백라이트가 설치되어 있다.
대향 기판(25)에 대해서는, 상세한 도시는 생략하지만, 유리 기판(P)과 동일한 기판의 내면(TFT 어레이 기판과의 대향면) 측에 도 3에 나타낸 착색부(22R, 22G, 22B)를 배열 형성하여 이루어지는 컬러 필터층과, 평면 전면 형상의 투광성 도전막으로 이루어지는 대향 전극을 적층한 구성을 구비하고 있다. 또한, 상기 대향 전극 위에 TFT 어레이 기판과 동일한 배향막이 형성되어 있고, 기판 외면 측에는 필요에 따라 위상차판이나 편광판이 배열 설치된 것으로 되어 있다.
또한, TFT 어레이 기판(10)과 대향 기판(25) 사이에 밀봉된 액정층은 주로 액정 분자로 구성되어 있다. 이 액정층을 구성하는 액정 분자로서는, 네마틱 액정, 스멕틱(smectic) 액정 등 배향할 수 있는 것이면 어떠한 액정 분자를 사용하여도 상관없지만, TN형 액정 패널의 경우, 네마틱 액정을 형성시키는 것이 바람직하며, 예를 들어 페닐시클로헥산 유도체 액정, 비페닐 유도체 액정, 비페닐시클로헥산 유도체 액정, 테르페닐 유도체 액정, 페닐에테르 유도체 액정, 페닐에스테르 유도체 액정, 비시클로헥산 유도체 액정, 아조메틴 유도체 액정, 아족시 유도체 액정, 피리미딘 유도체 액정, 디옥산 유도체 액정, 큐반 유도체 액정 등을 들 수 있다.
이상의 구성을 구비한 본 실시예의 액정 표시 장치(100)는, 백라이트로부터 입사된 광을 전압 인가에 의해 배향 상태가 제어된 액정층에서 변조함으로써, 임의 의 계조 표시를 행할 수 있게 되어 있다. 또한, 각 도트에 착색부(22R, 22G, 22B)가 설치되어 있기 때문에, 각 화소마다 3원색(R, G, B)의 색광을 혼색(混色)하여 임의의 컬러 표시를 행할 수 있게 되어 있다.
(박막트랜지스터의 제조 방법)
다음으로, 상기 TFT(60)의 제조 방법에 의거하여, 본 발명의 박막트랜지스터의 제조 방법의 일 실시예를 설명한다. 상기 TFT(60)에서는 게이트 전극(80), 소스 전극(34), 드레인 전극(35)을 액적 토출법을 이용하여 패턴 형성하는 동시에, 특히 캡층(81) 및 제 2 뱅크(B2)에 대해서도 액적 토출법을 이용하여 형성한다.
[액적 토출 장치]
우선, 본 실시예의 제조 방법에서 사용되는 액적 토출 장치에 대해서 설명한다. 본 제조 방법에서는, 액적 토출 장치에 구비된 액적 토출 헤드의 노즐로부터 도전성 미립자나 다른 기능 재료를 함유하는 잉크(기능액)를 액적 형상으로 토출하여, 박막트랜지스터를 구성하는 각 구성요소를 형성하는 것으로 한다. 본 실시예에서 사용하는 액적 토출 장치로서는, 도 5에 나타낸 구성의 것을 채용할 수 있다.
도 5의 (a)는 본 실시예에서 사용하는 액적 토출 장치(IJ)의 개략 구성을 나타낸 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와, X축 방향 구동축(304)과, Y축 방향 가이드축(305)과, 제어 장치(CONT)와, 스테이지(307)와, 클리닝 기구(308)와, 베이스(309)와, 히터(315)를 구비하고 있다.
스테이지(307)는 이 액적 토출 장치(IJ)에 의해 잉크(기능액)가 토출되는 기 판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정시키는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(301)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시킨다. 복수의 토출 노즐은 액적 토출 헤드(301)의 하면에 Y축 방향으로 나란히 일정 간격에 의해 설치되어 있다. 액적 토출 헤드(301)의 토출 노즐로부터는, 스테이지(307)에 지지되어 있는 기판(P)에 대하여 상술한 잉크(기능액)가 토출되게 되어 있다.
X축 방향 구동축(304)에는 X축 방향 구동 모터(302)가 접속되어 있다. X축 방향 구동 모터(302)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(304)을 회전시킨다. X축 방향 구동축(304)이 회전하면, 액적 토출 헤드(301)는 X축 방향으로 이동한다.
Y축 방향 가이드축(305)은 베이스(309)에 대하여 움직이지 않게 고정되어 있다. 스테이지(307)는 Y축 방향 구동 모터(303)를 구비하고 있다. Y축 방향 구동 모터(303)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(307)를 Y축 방향으로 이동시킨다.
제어 장치(CONT)는 액적 토출 헤드(301)에 액적의 토출 제어용 전압을 공급한다. 또한, X축 방향 구동 모터(302)에 액적 토출 헤드(301)의 X축 방향 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(303)에 스테이지(307)의 Y축 방향 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(308)는 액적 토출 헤드(301)를 클리닝하는 것이다. 클리닝 기 구(308)에는 Y축 방향의 구동 모터(도시 생략)가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는 Y축 방향 가이드축(305)을 따라 이동한다. 클리닝 기구(308)의 이동도 제어 장치(CONT)에 의해 제어되게 되어 있다.
히터(315)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(315)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와 기판(P)을 지지하는 스테이지(307)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서 X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비(非)주사 방향으로 한다. 따라서, 액적 토출 헤드(301)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정 간격에 의해 나란히 설치되어 있다. 또한, 도 5의 (a)에서는 액적 토출 헤드(301)가 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(301)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시키도록 할 수도 있다. 이렇게 하면, 액적 토출 헤드(301)의 각도를 조정함으로써, 노즐 사이의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절 가능하게 할 수도 있다.
도 5의 (b)는 피에조 방식에 의한 잉크의 토출 원리를 설명하기 위한 액적 토출 헤드의 개략 구성도이다.
도 5의 (b)에 있어서, 잉크(기능액)를 수용하는 액체실(321)에 인접하여 피에조 소자(322)가 설치되어 있다. 액체실(321)에는 잉크를 수용하는 재료 탱크를 포함하는 잉크 공급계(323)를 통하여 잉크가 공급된다. 피에조 소자(322)는 구동 회로(324)에 접속되어 있으며, 이 구동 회로(324)를 통하여 피에조 소자(322)에 전압을 인가하고, 피에조 소자(322)를 변형시켜 액체실(321)을 탄성 변형시킨다. 그리고, 이 탄성 변형 시의 내용적 변화에 의해 노즐(325)로부터 액체 재료가 토출되게 되어 있다.
이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(322)의 왜곡량을 제어할 수 있다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(322)의 왜곡 속도를 제어할 수 있다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성(組成)에 영향을 주기 어렵다는 이점을 갖는다.
[잉크(기능액)]
여기서, 본 실시예의 제조 방법에 있어서, 상기 게이트 전극(80), 소스 전극(34), 드레인 전극(35) 등의 도전 패턴 형성에 사용되는 잉크(기능액)에 대해서 설명한다.
본 실시예에서 사용되는 도전 패턴용 잉크(기능액)는 도전성 미립자를 분산매에 분산시킨 분산액, 또는 그 전구체로 이루어지는 것이다. 도전성 미립자로서, 예를 들어 금, 은, 구리, 팔라듐, 니오븀 및 니켈 등을 포함하는 금속 미립자 이외에, 이들의 전구체, 합금, 산화물, 및 도전성 폴리머나 인듐 주석 산화물 등의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입자 직경은 1㎚∼O.1㎛ 정도인 것이 바람직하다. 0.1㎛보다 크면, 액체 토출 헤드(301)의 노즐에 막힘이 생길 우려가 있을 뿐만 아니라, 얻어지는 막의 치밀성이 악화될 가능성이 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 부피비가 커지고, 얻어지는 막 중의 유기물 비율이 과다해진다.
분산매로서는, 상기 도전성 미립자를 분산시킬 수 있는 것으로서, 응집(凝集)을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)에 대한 적용의 용이성 면에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m∼0.07N/m의 범위 내인 것이 바람직하다. 잉크젯법에 의해 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행 구부러짐이 생기기 쉬워지고, 0.07N/m을 초과하면 노즐 선단(先端)에서의 메니스커스 형상이 안정 되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 노니온계 등의 표면장력 조절제를 미량(微量) 첨가하는 것이 좋다. 노니온계 표면장력 조절제는 액체의 기판에 대한 습윤성을 향상시키고, 막의 레벨링성을 개량하여 막의 미세한 요철(凹凸) 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는, 필요에 따라, 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함할 수도 있다.
상기 분산액의 점도(粘度)는 1mPa·s∼50mPa·s인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 클 경우는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적 토출이 곤란해질 뿐만 아니라, 액적의 토출량이 감소한다.
또한, 특히 캡층(81) 및 제 2 뱅크(B2)의 형성에 사용되는 잉크로서는, 예를 들어 폴리실라잔액이 사용된다. 이 폴리실라잔액은 고형분으로서 폴리실라잔을 주성분으로 하는 것이며, 예를 들어 폴리실라잔과 광산 발생제를 함유하는 감광성 폴리실라잔액(감광성 재료)이 사용된다. 이 감광성 폴리실라잔액은 포지티브형 레지스트로서 기능하게 되는 것이며, 노광 처리와 현상 처리에 의해 직접 패터닝할 수 있는 것이다. 또한, 이러한 감광성 폴리실라잔으로서는, 예를 들어 일본국 공개특허2002-72504호 공보에 기재된 감광성 폴리실라잔을 예시할 수 있다. 또한, 이 감광성 폴리실라잔 중에 함유되는 광산 발생제에 대해서도, 일본국 공개특허2002- 72504호 공보에 기재된 것이 사용된다. 또한, 감광성 폴리실라잔액 등의 감광성 재료에 대해서는, 광산 발생제 대신에, 광염기 발생제를 함유한 것일 수도 있다.
또한, 이러한 감광성 폴리실라잔액은 후술하는 바와 같이 제 1 뱅크(B1)의 형성 재료로서도 사용된다.
이러한 폴리실라잔은, 예를 들어 폴리실라잔이 이하의 화학식 (1)에 나타낸 폴리메틸실라잔일 경우, 후술하는 바와 같이 가습 처리를 행함으로써 화학식 (2) 또는 화학식 (3)에 나타낸 바와 같이 일부 가수분해되고, 또한 350℃ 미만의 가열 처리를 행함으로써, 화학식 (4) 내지 화학식 (6)에 나타낸 바와 같이 축합하여 폴리메틸실록산 [-(SiCH3O1 .5)n-]으로 된다. 또한, 화학식에서는 나타내지 않지만, 35OO℃ 이상의 가열 처리를 행하면, 측쇄(側鎖)의 메틸기의 탈리(脫離)가 일어나고, 특히 400℃ 내지 450℃에서 가열 처리를 행하면, 측쇄의 메틸기가 거의 탈리되어 폴리실록산으로 된다. 또한, 화학식 (2) 내지 화학식 (6)에서는, 반응 기구를 설명하기 위해, 화학식을 간략화하여 화합물 중의 기본 구성 단위(반복 단위)만을 나타내고 있다.
이렇게 하여 형성되는 폴리메틸실록산 또는 폴리실록산은 무기질인 폴리실록산을 골격으로 하고 있기 때문에, 예를 들어 액적 토출법에 의해 배치되고, 또한 소성되어 형성된 금속층에 비하여 충분히 치밀성을 갖는 것으로 된다. 따라서, 형성되는 층(막) 표면의 평탄성에 대해서도 양호한 것으로 된다. 또한, 열처리에 대하여 높은 내성(耐性)을 갖기 때문에, 뱅크 재료로서도 적합한 것으로 된다.
·화학식 (1); -(SiCH3(NH)1.5)n-
·화학식 (2); SiCH3(NH)1.5+H2O
→SiCH3(NH)(OH)+0.5NH3
·화학식 (3); SiCH3(NH)1.5+2H2O
→SiCH3(NH)0.5(OH)2+NH3
·화학식 (4); SiCH3(NH)(OH)+SiCH3(NH)(OH)+H2O
→2SiCH3O1 .5+2NH3
·화학식 (5); SiCH3(NH)(OH)+SiCH3(NH)0.5(OH)2
→2SiCH3O1 .5+1.5NH3
·화학식 (6); SiCH3(NH)0.5(OH)2+SiCH3(NH)0.5(OH)2
→2SiCH3O1 .5+NH3+H2O
[TFT 어레이 기판의 제조 방법]
이하, TFT(60)의 제조 방법을 포함하는 TFT 어레이 기판(10)의 각 제조 공정에 대해서 도 6 내지 도 9를 참조하여 설명한다. 또한, 도 6 내지 도 9는 본 실시예의 제조 방법에서의 일련의 공정을 나타낸 단면 공정도이다.
<게이트 전극 형성 공정>
도 6 및 도 7의 각 도면에 나타낸 바와 같이, 기체(基體)로서 무알칼리 유리 등으로 이루어지는 유리 기판(P)을 준비하고, 그 일면(一面) 측에 제 1 뱅크(B1)를 형성한 후, 이 제 1 뱅크(B1)에 형성한 개구부(30)에 대하여 소정의 잉크(기능액)를 적하(滴下)함으로써, 개구부(30) 내에 게이트 전극(80)을 형성한다. 이 게이트 전극 형성 공정은 뱅크 형성 공정과, 발액화 처리 공정과, 제 1 전극층 형성 공정과, 제 2 전극층 형성 공정과, 소성 공정을 포함하는 것으로 되어 있다.
{제 1 뱅크의 전구체 형성 공정}
우선, 게이트 전극(80)(및 주사선(18a))을 유리 기판 위에 소정 패턴으로 형성하기 위해, 유리 기판(P) 위에 소정 패턴의 개구부를 갖는 제 1 뱅크를 형성한다. 이 제 1 뱅크는 기판면을 평면적으로 구획하는 구획 부재이며, 이 뱅크의 형성에는 특히 포토리소그래피법이 적합하게 이용된다. 구체적으로는, 우선, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등의 방법에 의해, 도 6의 (a)에 나타낸 바와 같이, 유리 기판(P) 위에 형성하는 뱅크의 높이에 맞추어 상기 감광성 폴리실라잔액을 도포하여 폴리실라잔 박막(BL1)을 형성한다.
이어서, 얻어진 폴리실라잔 박막(BL1)을 예를 들어 핫플레이트 위에서 110℃에서 1분 정도 프리베이킹한다.
다음으로, 도 6의 (b)에 나타낸 바와 같이, 마스크를 사용하여 폴리실라잔 박막(BL1)을 노광한다. 이 때, 이 폴리실라잔 박막(BL1)은 상술한 바와 같이 포지티브형 레지스트로서 기능하기 때문에, 나중의 현상 처리에 의해 제거하는 개소를 선택적으로 노광한다. 노광 광원으로서는, 상기 감광성 폴리실라잔액의 조성이나 감광 특성에 따라, 종래의 포토레지스트의 노광에서 사용되고 있는 고압 수은등, 저압 수은등, 메탈할라이드 램프, 크세논 램프, 엑시머 레이저, X선, 전자선 등에서 적절히 선택되어 사용된다. 조사광의 에너지량에 대해서는, 광원이나 막 두께에도 의존하지만, 통상은 0.05mJ/㎠ 이상, 바람직하게는 0.1mJ/㎠ 이상으로 된다. 상한(上限)은 특별히 없지만, 조사량을 지나치게 많이 설정하면 처리 시간의 관계때문에 실용적이지 않으며, 통상은 1OOOOmJ/㎠ 이하로 된다. 노광은 일반적으로 주위 분위기(대기 중) 또는 질소 분위기로 하는 것이 좋지만, 폴리실라잔의 분해를 촉진시키기 위해, 산소 함유량을 풍부하게 한 분위기를 채용할 수도 있다.
이러한 노광 처리에 의해, 광산 발생제를 함유하는 감광성 폴리실라잔 박막(BL1)은 특히 노광 부분에서 막 내에서 선택적으로 산이 발생하고, 이것에 의해 폴리실라잔의 Si-N 결합이 절단된다. 그리고, 분위기 중의 수분과 반응하여, 상기 화학식 (2) 또는 화학식 (3)에 나타낸 바와 같이 폴리실라잔 박막(BL1)은 일부 가수분해되고, 최종적으로 실라놀(Si-OH) 결합이 생성되어 폴리실라잔이 분해된다.
이어서, 이러한 실라놀(Si-OH) 결합의 생성, 폴리실라잔의 분해를 보다 진행시키기 위해, 도 6의 (c)에 나타낸 바와 같이, 노광 후의 폴리실라잔 박막(BL1)을 예를 들어 25℃, 상대습도 85%의 환경 하에서 5분 정도 가습 처리한다. 이렇게 하여 폴리실라잔 박막(BL1) 내에 수분을 계속적으로 공급하면, 일단 폴리실라잔의 Si-N 결합의 절단에 기여한 산이 반복하여 절단 촉매로서 작용한다. 이 Si-OH 결합은 노광 중에서도 일어나지만, 노광 후, 노광된 막을 가습 처리함으로써, 폴리실라잔의 Si-OH화가 보다 한층 더 촉진된다.
또한, 이러한 가습 처리에서의 처리 분위기의 습도에 대해서는, 높으면 높을 수록 SiOH화 속도를 빠르게 할 수 있다. 다만, 지나치게 높아지면 막 표면에 결로(結露)될 우려가 있기 때문에, 이 관점에서 상대습도 90% 이하로 하는 것이 실용적이다. 또한, 이러한 가습 처리에 대해서는, 수분을 함유한 기체를 폴리실라잔 박막(BL1)에 접촉시키도록 하는 것이 좋고, 따라서, 가습 처리 장치 내에 노광된 기판(P)을 배치하여 수분 함유 기체를 이 가습 처리 장치에 연속적으로 도입하도록 하는 것이 좋다. 또는, 미리 수분 함유 기체가 도입되어 습도 조절된 상태의 가습 처리 장치 내에 노광된 기판(P)을 넣고, 원하는 시간 방치하도록 할 수도 있다.
이어서, 예를 들어 농도 2.38%의 TMAH(테트라메틸암모늄하이드록시드)액에 의해 가습 처리한 후의 폴리실라잔 박막(BL1)을 25℃에서 현상 처리하고, 피(被)노광부를 선택적으로 제거함으로써, 도 7의 (a)에 나타낸 바와 같이, 게이트 전극(80)의 형성 영역에 대응한 개구부(30)를 갖는 제 1 뱅크의 전구체(BP1)를 형성한다. 또한, 현상액으로서는, TMAH 이외의 다른 알칼리 현상액 예를 들어 콜린, 규산나트륨, 수산화나트륨, 수산화칼륨 등을 사용할 수도 있다.
[발액화 처리 공정]
다음으로, 필요에 따라 순수(純水)에 의해 세정한 후, 제 1 뱅크의 전구체(BP1)에 대하여 필요에 따라 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 예를 들어 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라스마 처리법(CF4 플라스마 처리법)을 채용할 수 있다. CF4 플라스마 처리의 조건은, 예를 들어 플라스마 파워가 50㎾∼1000㎾, 사불화메탄 가스 유량이 50㎖/min∼100㎖/min, 플라스마 방전 전극에 대한 기판 반송 속도가 0.5㎜/sec∼1020㎜/sec, 기판 온도가 70℃∼90℃이다. 또한, 처리 가스로서는, 테트라플루오로메탄(사불화탄소)에 한정되지 않아, 다른 플루오로카본계 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함으로써, 제 1 뱅크의 전구체(BP1)에는 이것을 구성하는 알킬기 등에 불소기가 도입되고, 높은 발액성이 부여된다.
또한, 상기 발액화 처리에 앞서, 개구부(30)의 저면(底面)에 노출된 유리 기판(P)의 표면을 청정화하기 위해, O2 플라스마를 사용한 애싱(ashing) 처리나 UV(자외선) 조사 처리를 행하여 두는 것이 바람직하다. 이 처리를 행함으로써, 유리 기판(P) 표면의 뱅크 재료의 잔사(殘渣)를 제거할 수 있고, 발액화 처리 후의 전구체(BP1)에 대한 접촉각과 상기 기판 표면에 대한 접촉각의 차를 크게 할 수 있어, 후단(後段)의 공정에서 개구부(30) 내에 배치되는 액적을 개구부(30) 내측에 정확하게 가둘 수 있다.
상기 O2 애싱 처리는, 구체적으로는 기판(P)에 대하여 플라스마 방전 전극으로부터 플라스마 상태의 산소를 조사함으로써 행한다. 처리 조건으로서는, 예를 들어 플라스마 파워가 50W∼1000W, 산소 가스 유량이 50㎖/min∼100㎖/min, 플라스마 방전 전극에 대한 기판(P)의 반송 속도가 0.510㎜/sec∼10㎜/sec, 기판 온도가 70℃∼90℃이다.
또한, 제 1 뱅크의 전구체(BP1)에 대한 발액화 처리(CF4 플라스마 처리)는 상술한 잔사 처리에서 친액화된 기판(P) 표면에 대하여 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어질 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나기 어렵기 때문에, 기판(P)의 친액성, 즉, 습윤성이 실질적으로 손상되지는 않는다.
{제 1 전극층 형성 공정}
다음으로, 개구부(30)에 대하여 액적 토출 장치(IJ)의 액적 토출 헤드(301)로부터 제 1 전극층 형성용 잉크(도시 생략)를 적하한다. 여기서는, 도전성 미립자로서 Ag(은)를 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한 잉크를 토출 배치한다. 이 때, 제 1 뱅크의 전구체(BP1) 표면에는 발액성이 부여되어 있고, 개구부(30) 저면부의 기판 표면에는 친액성이 부여되어 있기 때문에, 토출된 액적의 일부가 제 1 뱅크의 전구체(BP1)에 탑재되어도, 뱅크 표면에서 튕겨져 개구부(30) 내에 미끄러져 들어가게 되어 있다.
이어서, 전극 형성용 잉크로 이루어지는 액적을 토출한 후, 분산매의 제거를 위해, 필요에 따라 건조 처리를 행한다. 건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 가열 처리에 의해 행할 수 있다. 본 실시예에서는 예를 들어 180℃에서 60분간 정도의 가열을 행한다. 이 가열은 질소 가스 분위기 하 등 반드시 대기 중에서 행할 필요는 없다.
또한, 이 건조 처리는 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W∼5000W 범위의 것이 사용되지만, 본 실시예에서는 10OW∼100OW의 범위로 충분하다. 이 중간 건조 공정을 행함으로써, 도 7의 (b)에 나타낸 바와 같이, 고체의 제 1 전극층(80a)이 형성된다.
{제 2 전극층 형성 공정}
다음으로, 액적 토출 장치에 의한 액적 토출법을 이용하여, 제 2 전극층 형성용 잉크(도시 생략)를 제 1 뱅크의 전구체(BP1)의 개구부(30)에 배치한다. 여기서는, 도전성 미립자로서 Ni(니켈)을 사용하고, 용매(분산매)로서 물 및 디에탄올아민을 사용한 잉크(액체 재료)를 토출 배치한다. 이 때, 제 1 뱅크의 전구체(BP1) 표면에는 발액성이 부여되어 있고, 개구부(30)의 저면부의 기판 표면에는 친액성이 부여되어 있기 때문에, 토출된 액적의 일부가 제 1 뱅크의 전구체(BP1)에 탑재되어도, 뱅크 표면에서 튕겨져 개구부(30) 내에 미끄러져 들어가게 되어 있다. 다만, 개구부(30) 내부에 먼저 형성되어 있는 제 1 전극층(80a)의 표면은 본 공정에서 적하하는 잉크에 대하여 높은 친화성을 갖고 있다고 단정할 수는 없기 때문에, 잉크의 적하에 앞서, 제 1 전극층(80a) 위에 잉크의 습윤성을 개선하기 위한 중간층을 형성할 수도 있다.
액적을 토출한 후, 분산매의 제거를 위해, 필요에 따라 건조 처리를 행한다. 건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 가열 처리에 의해 행할 수 있다. 처리 조건은 예를 들어 가열 온도 180℃, 가열 시간 60분간 정도이다. 이 가열에 대해서도, 질소 가스 분위기 하에서 등 반드시 대기 중에서 행할 필요는 없다.
또한, 이 건조 처리는 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 상술한 제 1 전극층 형성 공정 후의 중간 건조 공정에서 예시한 것을 사용할 수 있다. 또한, 가열 시의 출력도 동일하게 10OW∼100OW의 범위로 할 수 있다. 이 중간 건조 공정을 행함으로써, 도 7의 (c)에 나타낸 바와 같이, 제 1 전극층(80a) 위에 고체의 제 2 전극층(80b)이 형성된다.
{소성 공정}
토출 공정 후의 건조막에 대해서는, 도전성 미립자 사이의 전기적 접촉을 향상시키기 위해, 분산매를 완전히 제거할 필요가 있다. 또한, 액체 중에서의 분산성을 향상시키기 위해 유기물 등의 코팅제가 도전성 미립자의 표면에 코팅되어 있을 경우에는, 이 코팅제도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리를 실시한다.
이 열처리 및/또는 광처리는 통상 대기 중에서 행하지만, 필요에 따라, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(沸點)(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무(有無)나 양, 기재(基材)의 내열 온도 등을 고려하여 적절히 결정되지만, 이러한 구성에서도 상기 제 1 전극층(80a) 및 제 2 전극층(80b)이 상술한 재료를 사용하여 형성되어 있기 때문에, 250℃ 이하의 소성 온도로 할 수 있다. 다만, 본 공정에서는, 제 1 뱅크의 전구체(BP1)가 상기 화학식 (4)∼(6)에 나타낸 축합 반응에 의해 폴리메틸실록산으로 변화하지 않는 온도 예를 들어 280℃ 정도에서 소성을 행할 수도 있다.
이상의 공정에 의해, 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되어 도전성막으로 변환되고, 도 7의 (c)에 나타낸 바와 같이, 제 1 전극층(80a)과 제 2 전극층(80b)이 적층되어 이루어지는 게이트 전극(80)이 형성된다. 또한, 도 3에 나타낸 바와 같이, 게이트 전극(80)과 일체의 주사선(18a)도 상기 공정에 의해 유리 기판(P) 위에 형성된다.
여기서, 이와 같이 액적 토출법에 의해 각 잉크(기능액)를 배치한 후, 건조·소성 처리를 행하여 게이트 전극(80)을 형성하면, 잉크 중의 액체 분이 제거됨으로써, 형성된 각 전극층(80a, 80b)으로 이루어지는 게이트 전극(80)은 제 1 뱅크의 전구체(BP1) 높이에 비하여 훨씬 낮게 형성된다. 예를 들어 제 1 뱅크의 전구체(BP1) 높이를 2㎛로 하면, 전극층(80a, 80b)으로 이루어지는 도전층은 0.7㎛ 정도로 된다. 따라서, 이 제 1 뱅크의 전구체(BP1)의 개구부(30)에는 충분히 메워지지 않음으로써 오목부(30a)가 형성된다.
또한, 상기 각 공정에서는, Ag으로 이루어지는 제 1 전극층(80a)과 Ni로 이루어지는 제 2 도전층(80b)을 형성하고, 이들 제 1 전극층(80a)과 제 2 전극층(80b)의 적층체에 의해 게이트 전극(80)을 형성하고 있지만, 제 1 전극층(80a)에 대해서는, Ag 이외의 금속 예를 들어 Cu나 Al, 또는 이들 금속을 주성분으로 하는 합금으로 형성할 수도 있다. 또한, 제 2 금속층(80b)에 대해서도, Ni 이외의 금속 예를 들어 Ti이나 W, Mn, 또는 이들 금속을 주성분으로 하는 합금으로 형성할 수도 있다. 또한, 제 1 전극층(80a)에 대해서 밀착층으로서 기능하는 Mn이나 Ti, W 등 을 사용하고, 제 2 금속층(80b)에 대해서 주(主)도전층으로서 기능하는 Ag이나 Cu, Al 등을 사용할 수도 있다. 또한, 전극층을 3층 이상 적층하여 게이트 전극(80)을 형성할 수도 있고, 단일 전극층에 의해 게이트 전극(80)을 형성할 수도 있다.
<캡층 전구체 및 제 2 뱅크 전구체의 형성 공정>
다음으로, 상기 게이트 전극(80)을 덮도록 하여, 상기 오목부(30a) 내에 액적 토출 헤드(301)로부터 잉크로서 폴리실라잔액을 토출하여 배치하는 동시에, 상기 제 1 뱅크의 전구체(BP1) 위의 소정 위치에 액적 토출 헤드(301)로부터 상기 잉크(폴리실라잔액)를 토출하여 배치한다. 이것에 의해, 도 7의 (d)에 나타낸 바와 같이 캡층의 전구체(81P)와 제 2 뱅크의 전구체(BP2)를 형성한다. 또한, 폴리실라잔액으로 이루어지는 잉크로서는, 제 1 뱅크의 전구체(BP1)의 형성 재료로서 사용한 상기 감광성 폴리실라잔액이 사용된다. 또한, 제 1 뱅크의 전구체(BP1) 위의 소정 위치는 소스 전극(34) 및 드레인 전극(35)을 형성하기 위한 영역을 구획하는 위치이며, 제 2 뱅크(B2)를 형성하기 위한 영역이다.
여기서, 오목부(30a) 내로의 폴리실라잔액 토출과 상기 소정 위치로의 폴리실라잔액 토출에 대해서는 모두 액적 토출 헤드(301)를 사용한 액적 토출법에 의해 행하기 때문에, 일련의 처리에서 각각으로 나누어 토출할 수 있다. 또한, 단순히 토출 위치를 나누어 토출할 뿐만 아니라, 각각의 토출량에 대해서도 나누어 토출할 수 있다. 즉, 오목부(30a) 내에 배치하는 폴리실라잔액의 양과 제 1 뱅크의 전구체(BP1) 위에 배치하는 폴리실라잔액의 양을 각각 상이하게 하여, 얻어지는 캡층의 전구체(81P)와 제 2 뱅크의 전구체(BP2)의 막 두께를 각각 원하는 막 두께로 되도 록 할 수 있다.
이렇게 하여, 오목부(30a) 내와 제 1 뱅크의 전구체(BP1) 위에 각각 폴리실라잔액을 배치한 후, 얻어진 폴리실라잔 박막을 필요에 따라 예를 들어 핫플레이트 위에서 110℃에서 1분 정도 프리베이킹한다.
이어서, 기판(P)의 제 2 뱅크의 전구체(BP2)를 형성한 측의 면에 대하여 전면(全面) 노광을 행한다. 노광 조건에 대해서는, 도 6의 (b)에 나타낸 공정에서의 노광 처리 조건과 동일하게 한다. 이렇게 하여 전면 노광을 행함으로써, 제 2 뱅크의 전구체(BP2), 더 나아가서는 상술한 노광 처리에서는 노광되지 않은 제 1 뱅크의 전구체(BP1)가 노광된다. 이것에 의해, 전구체(BP2, BP1)를 형성하는 폴리실라잔은 일부 가수분해되고, 최종적으로 실라놀(Si-OH) 결합이 생성되어 폴리실라잔이 분해된다.
이어서, 다시 가습 처리를 행한다. 가습 조건에 대해서는, 도 6의 (c)에 나타낸 공정에서의 가습 처리 조건과 동일하게 한다. 이렇게 하여 가습 처리를 행하면, 뱅크의 전구체(BP2, BP1), 캡층의 전구체(81P)를 각각 형성하는 폴리실라잔은 Si-OH화가 보다 한층 더 촉진된다.
<제 1 뱅크, 제 2 뱅크, 및 캡층의 형성 공정>
다음으로, 예를 들어 300℃에서 60분 정도 소성 처리를 행한다. 이렇게 하여 소성 처리를 행하면, 앞서 가습 처리되어 SiOH화된 폴리실라잔으로 이루어지는 제 1 뱅크의 전구체(BP1), 제 2 뱅크의 전구체(BP2), 캡층의 전구체(81P)는 소성에 의해 상기 화학식 (4) 내지 화학식 (6)에 나타낸 바와 같이 용이하게 (SiOSi)화되 고, SiNH 결합이 거의(또는 전혀) 존재하지 않는 실리카계 세라믹스막, 즉, 폴리실록산을 골격으로 하는 폴리메틸실록산으로 전화(轉化)된다. 그리고, 이것에 의해 도 7의 (d)에 나타낸 바와 같이, 제 1 뱅크(B1), 제 2 뱅크(B2), 캡층(80)이 각각 형성된다.
또한, 도 7의 (d)에서는 캡층(81)과 제 2 뱅크(B2)가 분리되어 있는 상태를 나타냈지만, 캡층(81)과 제 2 뱅크(B1)가 반드시 분리되어 있을 필요는 없으며, 예를 들어 도 7의 (d) 중의 2점쇄선으로 나타낸 바와 같이, 제 1 뱅크의 전구체(BP1)(제 1 뱅크(B1))의 개구부(30)(오목부(30a)) 근방을 부분적으로 덮음으로써, 캡층(81)과 제 2 뱅크(B1)가 연속되도록 형성할 수도 있다. 캡층(81)에 대해서는, 상기 오목부(30a)를 양호하게 매립하여 오목부(30a)를 없애기 위해, 그 상면이 제 1 뱅크(B1)의 상면과 거의 동일한 높이로 되도록 형성하는 것이 바람직하다. 그러나, 단순히 오목부(30a) 내에 폴리실라잔액을 배치한 것만으로는 건조·소성 처리를 행함으로써 막 두께가 감소하고, 결과적으로 오목부(30a)가 양호하게 매립되지 않게 된다. 그래서, 단순히 오목부(30a) 내를 충전할 뿐만 아니라, 어느 정도 오목부(30a) 내로부터 넘치게 하여, 그 근방부에도 폴리실라잔액이 배치되게 하여 둔다. 이렇게 함으로써, 건조·소성 처리 후, 상기 2점쇄선으로 나타낸 바와 같이, 캡층(81)의 일부가 제 1 뱅크(B1) 위에 박막으로서 남기는 하지만, 오목부(30a)를 양호하게 매립할 수 있다.
이렇게 하여 형성된 캡층(81)은 무기질인 폴리실록산을 골격으로 한 골격 구조를 갖게 되기 때문에, 충분한 치밀성을 갖는 것으로 되고, 따라서 그 표면의 평 탄성도 상기 게이트 전극(80) 표면의 평탄성에 비하여 훨씬 양호해진다. 또한, 이 캡층(81)이나 이것과 동시에 형성된 제 2 뱅크(B2), 제 1 뱅크(B1)는 무기질인 폴리실록산을 골격으로 함으로써, 예를 들어 유기 재료로 이루어지는 뱅크에 비하여 내열성이 훨씬 우수한 것으로 된다.
<게이트 절연막 형성 공정>
다음으로, 도 8의 (a)에 나타낸 바와 같이, 상기 제 2 뱅크(B2)에 의해 구획된 영역 내에 질화규소로 이루어지는 게이트 절연막(83)을 형성한다. 이 게이트 절연막(83)은 예를 들어 플라스마 CVD법에 의해 전면 성막한 후, 포토리소그래피법에 의해 적절히 패터닝함으로써 형성할 수 있다. 여기서, 상술한 바와 같이 캡층(81)에 의해 오목부(30a)를 양호하게 매립하고, 이것에 의해 게이트 전극(80) 직상(直上) 부분에서의 단차를 없애기 때문에, 게이트 절연막(83)이나 후술하는 반도체층(33)에 대한 성막성이나 패터닝성이 양호해진다. CVD 공정에서 사용하는 원료 가스로서는, 모노실란과 일산화이질소의 혼합 가스나, TEOS(테트라에톡시실란, Si(OC2H5)4)와 산소, 디실란과 암모니아 등이 바람직하고, 형성하는 게이트 절연막(83)의 막 두께는 150㎚∼400㎚ 정도이다. 또한, 성막한 질화규소에 대한 패터닝은 반드시 행할 필요는 없으며, 제 2 뱅크(B2) 위에도 질화규소막이 형성된 상태일 수도 있다.
<반도체층 형성 공정>
다음으로, 도 8의 (b)에 나타낸 반도체층(33)을 게이트 절연막(83) 위에 형 성한다. 이 반도체층(33)은 게이트 절연막(83)을 형성한 기판(P)의 전면에 150㎚∼250㎚ 정도의 막 두께의 비정질 실리콘막과, 막 두께 50㎚∼100㎚ 정도의 N+ 실리콘막을 플라스마 CVD법 등에 의해 적층 형성하고, 포토리소그래피법에 의해 소정 형상으로 패터닝함으로써 얻어진다. 비정질 실리콘막의 형성 공정에서 사용하는 원료 가스로서는, 디실란이나 모노실란이 적합하다. 연속되는 N+ 실리콘막의 형성 공정에서는, 상기 비정질 실리콘막의 형성에서 사용한 성막 장치에 N+ 실리콘층 형성용 원료 가스를 도입하여 성막을 행할 수 있다.
그 후, 상기 비정질 실리콘막 및 N+ 실리콘막을 포토리소그래피법에 의해 도 8의 (b)에 나타낸 형상으로 패터닝함으로써, 게이트 절연막(83) 위에 소정 평면 형상의 비정질 실리콘층(84)과 N+ 실리콘층(85)이 적층된 반도체층(33)이 얻어진다. 패터닝 시에는, N+ 실리콘막의 표면에 도시한 반도체층(33)의 측단면 형상과 동일한 대략 오목형의 레지스트를 선택 배치하고, 이러한 레지스트를 마스크로 하여 에칭을 행한다. 이러한 패터닝법에 의해 게이트 전극(80)과 평면적으로 겹치는 영역에서 N+ 실리콘층(85)이 선택적으로 제거되어 2개의 영역으로 분할되고, 이들 N+ 실리콘층(85, 85)이 각각 소스 컨택트 영역 및 드레인 컨택트 영역을 형성한다.
다음으로, 도 8의 (c)에 나타낸 바와 같이, 상기 2개의 영역으로 분할된 N+ 실리콘층(85, 85) 사이의 위에 절연 재료로 이루어지는 제 3 뱅크(B3)를 형성하고, 이들 N+ 실리콘층(85, 85) 사이를 전기적으로도 분리한다. 이 제 3 뱅크(B3)에 대해서도, 상기 제 2 뱅크(B2)와 동일하게, 액적 토출 헤드(301)로부터 폴리실라잔액(잉크)을 선택적으로 토출 배치하고, 또한 건조·소성 처리를 행함으로써 형성한다. 이렇게 하여 형성된 제 3 뱅크(B3)는 상기 제 2 뱅크(B2)와 함께 소스 전극(34)의 형성 영역, 드레인 전극(35)의 형성 영역을 구획하는 것으로 된다.
<전극 형성 공정>
이어서, 반도체층(33)이 형성된 유리 기판(P) 위에 도 4에 나타낸 소스 전극(34) 및 드레인 전극(35)을 형성한다.
{발액화 처리 공정}
우선, 상기 제 2 뱅크(B2), 제 3 뱅크(B3)에 대하여 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 예를 들어 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라스마 처리법(CF4 플라스마 처리법)을 채용할 수 있다.
{전극막 형성 공정}
다음으로, 도 4에 나타낸 소스 전극(34), 드레인 전극(35)을 형성하기 위한 잉크(기능액)를 상기 액적 토출 장치(IJ)를 사용하여 제 2 뱅크부(B2)와 제 3 뱅크부(B3)로 둘러싸인 영역에 도포한다. 여기서는, 도전성 미립자로서 은을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한 잉크를 토출한다. 이렇게 하여 액적을 토출한 후, 분산매의 제거를 위해, 필요에 따라 건조 처리를 행 한다. 건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 가열 처리에 의해 행할 수 있다. 본 실시예에서는 예를 들어 180℃ 가열을 60분간 정도 행한다. 이 가열은 N2 분위기 하 등 반드시 대기 중에서 행할 필요는 없다.
또한, 이 건조 처리는 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 상술한 제 1 전극층 형성 공정 후의 중간 건조 공정에서 예시한 것을 사용할 수 있다. 또한, 가열 시의 출력도 동일하게 10OW∼100OW의 범위로 할 수 있다.
{소성 공정}
토출 공정 후의 건조막은 미립자 사이의 전기적 접촉을 양호하게 하기 위해, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해 유기물 등의 코팅제가 코팅되어 있을 경우에는, 이 코팅제도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판(P)에 열처리 및/또는 광처리를 실시한다. 이 열처리 및/또는 광처리에 대해서는, 상기 게이트 전극(80) 형성 시의 소성 처리 조건과 동일하게 하여 행할 수 있다.
이러한 공정에 의해, 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되어 도전성막으로 변환되고, 도 9의 (a)에 나타낸 바와 같이, 한쪽 N+ 실리콘층(85)에 접속되어 도통하는 소스 전극(34)과 다른쪽 N+ 실리콘층(85)에 접속되어 도통하는 드레인 전극(35)이 형성된다.
다음으로, 제 2 뱅크(B2)와 제 3 뱅크(B3)에 의해 구획되고, 소스 전극(34) 및 드레인 전극(35)이 형성된 오목부(개구) 내에 도 9의 (b)에 나타낸 바와 같이 상기 오목부(개구)를 메우도록 하여 절연 재료(86)를 배치한다.
이어서, 도 9의 (c)에 나타낸 바와 같이 드레인 전극(35) 측의 절연 재료(86)에 컨택트 홀(87)을 형성한다. 그 후, ITO 등으로 이루어지는 투명 전극층을 스퍼터링법이나 증착법 등의 기상법에 의해 형성하거나, 또는 액적 토출법 등의 액상법에 의해 형성하고, 또한 필요에 따라 패터닝함으로써 화소 전극(19)을 형성한다.
이상의 공정에 의해, 본 발명에 따른 TFT(60)를 유리 기판(P)의 내면 측(도시 상면 측)에 형성하고, 또한 화소 전극(19)을 형성하여 이루어지는 TFT 어레이 기판(10)이 얻어진다.
본 실시예의 제조 방법에 의하면, 폴리실라잔액에 의해 상기 제 1 뱅크의 전구체(BP1)를 형성하는 동시에, 이 제 1 뱅크의 전구체(BP1) 위에 폴리실라잔액에 의해 제 2 뱅크의 전구체(BP2)를 형성하고, 또한 게이트 전극(80) 위에 폴리실라잔액에 의해 캡층의 전구체(81P)를 형성한 후, 이들 제 1 뱅크의 전구체(BP1)와 제 2 뱅크의 전구체(BP2)와 캡층의 전구체(81P)를 함께 소성 처리하여, 제 1 뱅크(B1)와 제 2 뱅크(B2)와 캡층(80)을 함께 형성하도록 하고 있기 때문에, 이들을 각각 소성 처리하는 경우에 비하여 제조 공정을 간략화하여 생산성을 향상시킬 수 있다.
또한, 게이트 전극(80) 위를 덮는 캡층(81)을 폴리실록산을 골격으로 하는 무기질층으로 형성하기 때문에, 이 무기질층이 골격 구조를 가짐으로써 충분한 치 밀성을 갖게 됨으로써, 게이트 전극(80) 중의 금속 원소 확산을 보다 양호하게 방지할 수 있다. 따라서, TFT(60)의 특성 저하를 방지하여 그 안정화를 도모할 수 있다.
또한, 상기 무기질층으로 이루어지는 캡층(81)이 충분한 치밀성을 갖게 됨으로써, 액적 토출법에 의해 형성되어 이루어지는 상기 게이트 전극(80)에 비하여 충분히 평탄성을 갖게 된다. 따라서, 이 캡층(81)과 이것 위에 형성되는 게이트 절연막(83) 사이의 계면을 충분히 평탄하게 할 수 있고, 이것에 의해 트랜지스터 특성의 안정성을 향상시킬 수 있다.
또한, 캡층의 전구체(81P)와 제 2 뱅크의 전구체(BP2)를 액적 토출법에 의한 동일한 공정에서 형성하기 때문에, 공정을 간략화하여 생산성을 향상시킬 수 있다.
또한, 상기 TFT 어레이 기판(10)을 구비한 액정 표시 장치(100)에서는 상기 TFT(60)의 생산성이 향상된 것으로 되기 때문에, 이 액정 표시 장치(100) 자체의 생산성도 향상된 것으로 된다.
또한, 상기 실시예에서는 제 1 뱅크의 전구체(BP1)의 개구부(30) 내에 잉크(기능액)를 배치하고, 이어서 소성 처리를 행하여 게이트 전극(80)을 형성한 후, 제 1 뱅크의 전구체(BP1)나 제 2 뱅크의 전구체(BP2) 등을 소성 처리했지만, 게이트 전극(80)에 대해서도, 제 1 뱅크의 전구체(BP1)나 제 2 뱅크의 전구체(BP2)를 소성하기 전에는 중간 건조 처리까지만을 행한 전구체로 하여 두고, 제 1 뱅크의 전구체(BP1), 제 2 뱅크의 전구체(BP2), 캡층의 전구체(81P)를 소성 처리할 때에, 게이트 전극(80)의 전구체도 동시에 소성 처리함으로써, 제 1 뱅크(B1), 제 2 뱅크 (B2), 캡층(80)과 함께 게이트 전극(80)을 모두 일괄적으로 형성하도록 할 수도 있다. 이렇게 하면, 제조 공정을 더 간략화하여 생산성을 향상시킬 수 있다.
또한, 상기 실시예에서는 게이트 전극(80)을 폴리실라잔액으로 이루어지는 캡층(81)으로 덮도록 했지만, 본 발명이 이것에 한정되지는 않아, 캡층(80)을 설치하지 않아 게이트 전극(80)과 게이트 절연막(83)이 직접 접하도록 할 수도 있다. 또한, 상기 제 1 전극층(80a)과 제 2 전극층(80b) 중의 상층으로 되는 제 2 전극층(80b)을 상술한 바와 같이 예를 들어 Ni로 형성함으로써, 이것을 캡층으로서 기능시키게 할 수도 있다.
또한, 본 발명의 박막트랜지스터의 제조 방법은, 박막트랜지스터를 구비한 각종 전기 광학 장치의 제조 방법에 적용할 수 있다. 예를 들어 액정 장치, 유기 일렉트로루미네선스 표시 장치, 플라스마 표시 장치 등의 박막트랜지스터를 형성할 때에 적합하게 채용할 수 있다.
(전자 기기)
도 10은 본 발명에 따른 전자 기기의 일례를 나타낸 사시도이다. 도 10에 나타낸 휴대 전화(1300)는 본 발명의 액정 표시 장치를 작은 사이즈의 표시부(1301)로서 구비하고, 복수의 조작 버튼(1302), 수화구(受話口)(1303), 및 송화구(1304)를 구비하여 구성되어 있다.
또한, 상기 실시예의 전기 광학 장치는, 상기 휴대 전화에 한정되지 않아, 전자북, 퍼스널 컴퓨터, 디지털 스틸 카메라, 영상 모니터, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 리코더, 카 네비게이션(car navigation) 장치, 소형 무 선 호출기(pager), 전자수첩, 전자 계산기, 워드 프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치패널을 구비한 기기 등의 화상 표시 수단으로서 적합하게 사용할 수 있다.
이러한 전자 기기는 상기 전기 광학 장치가 특성이 안정되어 생산성이 향상된 양호한 것으로 되기 때문에, 이 전자 기기 자체도 양호한 것으로 된다.
상술한 바와 같이 본 발명에 의하면, 뱅크를 사용한 액적 토출법에 의한 패턴 형성 방법을 이용하여 박막트랜지스터를 제조할 경우에, 특히 그 제조 공정을 간략화하여 생산성을 향상시킨 제조 방법과, 이것에 의해 얻어진 박막트랜지스터를 구비한 전기 광학 장치, 더 나아가서는 전자 기기를 제공할 수 있다.

Claims (5)

  1. 기판 위에 게이트 전극과, 반도체층과, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 박막트랜지스터의 제조 방법에 있어서,
    상기 기판 위에 상기 게이트 전극의 형성 영역에 대응하는 제 1 뱅크의 전구체(前驅體)를 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 형성하는 공정과,
    상기 제 1 뱅크의 전구체 위의 소정 위치에 상기 소스 전극 및 드레인 전극의 형성 영역에 대응하는 제 2 뱅크의 전구체를 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 액적 토출법에 의해 배치함으로써 형성하는 공정과,
    상기 제 1 뱅크의 전구체와 제 2 뱅크의 전구체를 함께 소성(燒成) 처리하여, 폴리실록산을 골격(骨格)으로 하는 무기질층으로 이루어지는 제 1 뱅크와 제 2 뱅크를 함께 형성하는 공정과,
    상기 제 1 뱅크의 전구체 또는 이것으로부터 형성된 제 1 뱅크에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여 게이트 전극을 형성하는 공정과,
    상기 제 2 뱅크에 의해 구획된 영역 내의 상기 게이트 전극의 직상부(直上部)에 절연막을 통하여 반도체층을 형성하는 공정과,
    상기 제 2 뱅크에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 공정을 구비한 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  2. 기판 위에 게이트 전극과, 반도체층과, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 박막트랜지스터의 제조 방법에 있어서,
    상기 기판 위에 상기 게이트 전극의 형성 영역에 대응하는 제 1 뱅크의 전구체를 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것에 의해 형성하는 공정과,
    상기 제 1 뱅크의 전구체에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여, 게이트 전극 또는 그 전구체를 형성하는 공정과,
    배치한 상기 기능액 위에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 액적 토출법에 의해 배치하여 캡층의 전구체를 형성하는 동시에, 상기 제 1 뱅크의 전구체 위의 소정 위치에 폴리실라잔액, 폴리실란액 또는 폴리실록산액 중 어느 것을 액적 토출법에 의해 배치하여 상기 소스 전극 및 드레인 전극의 형성 영역에 대응하는 제 2 뱅크의 전구체를 형성하는 공정과,
    상기 제 1 뱅크의 전구체와 제 2 뱅크의 전구체와 캡층의 전구체를 함께 소성 처리하여, 폴리실록산을 골격으로 하는 무기질층으로 이루어지는 제 1 뱅크와 제 2 뱅크와 캡층을 함께 형성하는 공정과,
    상기 제 2 뱅크에 의해 구획된 영역 내의 상기 캡층 위에 절연막을 통하여 반도체층을 형성하는 공정과,
    상기 제 2 뱅크에 의해 구획된 영역에 도전성 재료를 함유하여 이루어지는 기능액을 액적 토출법에 의해 배치하여, 상기 반도체층에 접속하는 소스 전극 및 드레인 전극을 형성하는 공정을 구비한 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리실라잔액, 폴리실란액 또는 폴리실록산액으로서, 광산 발생제 또는 광염기 발생제 중 어느 것을 함유하고, 포지티브형 레지스트로서 기능하는 감광성 재료를 사용하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  4. 제 1 항 또는 제 2 항에 기재된 제조 방법에 의해 얻어진 박막트랜지스터를 구비하는 것을 특징으로 하는 전기 광학 장치.
  5. 제 4 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020060041079A 2005-05-13 2006-05-08 박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자기기 KR100763985B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00140736 2005-05-13
JP2005140736A JP4254743B2 (ja) 2005-05-13 2005-05-13 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR20060117204A true KR20060117204A (ko) 2006-11-16
KR100763985B1 KR100763985B1 (ko) 2007-10-08

Family

ID=37390162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041079A KR100763985B1 (ko) 2005-05-13 2006-05-08 박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자기기

Country Status (5)

Country Link
US (1) US7556991B2 (ko)
JP (1) JP4254743B2 (ko)
KR (1) KR100763985B1 (ko)
CN (1) CN100499049C (ko)
TW (1) TWI309874B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368746B2 (en) 2008-12-19 2016-06-14 Samsung Electronics Co., Ltd. Gas barrier thin film, electronic device comprising the same, and method of preparing the gas barrier thin film

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101509111B1 (ko) * 2008-02-20 2015-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP2010129752A (ja) 2008-11-27 2010-06-10 Seiko Epson Corp 段差間配線構造及び段差間配線方法
TWI457806B (zh) * 2009-09-30 2014-10-21 Shenzhen Laibao Hi Tech Co Ltd Capacitive touch screen and manufacturing method thereof
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013008441A1 (ja) * 2011-07-12 2013-01-17 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP6051960B2 (ja) 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
TW201409114A (zh) * 2012-08-23 2014-03-01 Henghao Technology Co Ltd 觸控電極裝置
US8975601B1 (en) * 2013-11-25 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for electron beam lithography
WO2017126408A1 (ja) * 2016-01-22 2017-07-27 ショーダテクトロン株式会社 端面塗布装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
JP4423864B2 (ja) 2003-02-21 2010-03-03 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子及びその製造方法
JP2004363560A (ja) 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2004349640A (ja) 2003-05-26 2004-12-09 Seiko Epson Corp パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2005013985A (ja) 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4400138B2 (ja) * 2003-08-08 2010-01-20 セイコーエプソン株式会社 配線パターンの形成方法
JP3994994B2 (ja) * 2003-10-23 2007-10-24 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368746B2 (en) 2008-12-19 2016-06-14 Samsung Electronics Co., Ltd. Gas barrier thin film, electronic device comprising the same, and method of preparing the gas barrier thin film

Also Published As

Publication number Publication date
TWI309874B (en) 2009-05-11
US7556991B2 (en) 2009-07-07
KR100763985B1 (ko) 2007-10-08
US20060258068A1 (en) 2006-11-16
TW200727400A (en) 2007-07-16
CN1862780A (zh) 2006-11-15
CN100499049C (zh) 2009-06-10
JP4254743B2 (ja) 2009-04-15
JP2006319159A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
KR100763985B1 (ko) 박막트랜지스터의 제조 방법, 전기 광학 장치, 및 전자기기
KR100801201B1 (ko) 패턴 형성 방법, 막구조체, 전기 광학 장치 및 전자 기기
KR100726273B1 (ko) 박막트랜지스터, 전기 광학 장치, 및 전자 기기
US7547567B2 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
EP1701206B1 (en) Active matrix substrate, method of manufacturing an active matrix substrate, electro-optical device, and electronic apparatus
KR100710021B1 (ko) 뱅크의 형성 방법, 막 패턴의 형성 방법, 반도체 장치,전기 광학 장치, 및 전자 기기
KR100806191B1 (ko) 투명 도전막과 그 형성 방법, 전기 광학 장치, 및 전자기기
KR100807231B1 (ko) 화소 전극과 그 형성 방법, 전기 광학 장치, 및 전자 기기
US20060178013A1 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
KR100822422B1 (ko) 컬러 필터 기판의 제조 방법, 컬러 필터 기판, 표시 장치,전자 기기
KR20070107593A (ko) 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기
JP4729975B2 (ja) 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2006319161A (ja) 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2006142147A (ja) 液滴吐出装置の整備方法、液滴吐出装置、電気光学装置、並びに電子機器
JP2006352057A (ja) 膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器
JP4892822B2 (ja) 電気光学装置の製造方法
JP2006140316A (ja) 導電膜の形成方法、薄膜トランジスタの製造方法、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee