KR20060094322A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20060094322A KR20060094322A KR1020050015389A KR20050015389A KR20060094322A KR 20060094322 A KR20060094322 A KR 20060094322A KR 1020050015389 A KR1020050015389 A KR 1020050015389A KR 20050015389 A KR20050015389 A KR 20050015389A KR 20060094322 A KR20060094322 A KR 20060094322A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier metal
- etch stop
- low
- metal layer
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title description 2
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 230000002209 hydrophobic effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, Low-k 절연막 및 식각 정지막이 형성된 반도체 기판에 구리배선을 형성한다. 여기서, 상기 식각 정지막은 배리어 메탈층을 식각하는 공정에서 Low-k 절연막이 노출될 경우 펀치 쓰루(Punch through) 현상이 발생하여 상기 Low-k 절연막이 손상되는 문제점을 방지하기 위해 형성한다.
다음에 배리어 메탈층이 노출될때까지 평탄화 식각공정을 수행하고 상기 노출된 배리어 메탈층을 제거하는 두 단계의 식각 공정을 수행하여 워터 마크 형성을 방지하는 기술에 관한 것이다.
Description
도 1은 종래의 기술에 따른 반도체 소자의 금속 배선 형성 방법의 문제점을 도시한 사진.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 도시한 단면도들.
< 도면의 주요 부분에 대한 부호 설명 >
100 : Low-k 절연막 110 : 식각 정지막
120 : 트렌치 130 : 배리어 메탈층
140 : 구리 도금층
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, Low-k 절연막 및 식각 정지막이 형성된 반도체 기판에 구리배선을 형성한다. 여기서, 상기 식각 정지막은 배리어 메탈층을 식각하는 공정에서 상기 Low-k 절연막이 노출될 경우 펀치 쓰루(Punch through) 현상이 발생하여 상기 Low-k 절연막이 손상되는 문제점을 방지하기 위해 형성한다.
다음에 배리어 메탈층이 노출될때까지 평탄화 식각공정을 수행하고 상기 노출된 배리어 메탈층을 제거하는 두 단계의 식각 공정을 수행하여 워터 마크 형성을 방지하는 기술에 관한 것이다.
최근 반도체 소자는 기존에 사용하던 FSG막 보다 유전상수가 작은 Low-k 절연막인 OSG막은 탄소가 함유되어 90 nm 이하의 소자에서 절연막으로 많이 사용되고 있다. 그런데 상기 OSG막 표면은 상기 OSG막에 포함된 탄소로 인해 소수성 특성을 가지고 있어 세정 효율이 취약하여 금속 배선 및 OSG막을 평탄화 식각하는 과정에서 도 1과 같은 워터 마크(Water Mark)가 형성된다.
물 표면의 소수성 특성 때문에 DI 워터, 세정제 또는 다른 액체가 원형 모양의 구슬 형태로 물 표면에 형성되고, 상기 구슬 형태의 물방울들이 건조되기 시작하면서 워터 마크(Water Mark)가 형성된다.
상술한 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법에서, 상기 워터 마크(Water Mark)는 잔여물로 남아 배선과 배선 사이의 단락을 유발하게 되어 소자 특성이 향상되는 것이 억제되는 문제점이 있다. 상기 문제점을 해결하기 위해서 소수성 Low-k 절연막 상부에 친수성 캡막을 형성하는 공정을 시도하고 있지만 상기 방법은 전체적인 절연막 캐패시턴스와 제조 비용이 증가되는 문제점이 있다. 또한, 희석된 HD 용액을 사용하여 워터 마크(Water Mark)를 제거하는 방법도 사용되고 있으나 금속 배선 및 Low-k 절연막 연결 구조의 신뢰성이 감소되는 문제점이 있다.
상기 문제점을 해결하기 위하여, Low-k 절연막 및 식각 정지막이 형성된 반도체 기판에 구리배선을 형성한다. 여기서, 상기 식각 정지막은 배리어 메탈층을 식각하는 공정에서 Low-k 절연막이 노출될 경우 펀치 쓰루(Punch through) 현상이 발생하여 상기 Low-k 절연막이 손상되는 문제점을 방지하기 위해 형성한다.
다음에 배리어 메탈층이 노출될때까지 평탄화 식각공정을 수행하고 상기 노출된 배리어 메탈층을 제거하는 두 단계의 식각 공정을 수행하여 워터 마크 형성을 방지하는 반도체 소자의 금속 배선 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은
반도체 기판 상부에 Low-k 절연막 및 식각 정지막을 형성하는 단계와,
상기 식각 정지막 상부에 금속 배선이 형성될 부분을 노출시키는 감광막 패턴을 형성하는 단계와,
상기 감광막 패턴을 마스크로 상기 식각 정지막을 식각한 후 상기 감광막 패턴을 제거하는 단계와,
상기 식각 정지막을 마스크로 상기 Low-k 절연막을 식각하여 트렌치를 형성하는 단계와,
상기 반도체 기판 전면에 배리어 메탈층 및 시드층을 형성하는 단계와,
상기 트렌치를 매립하는 구리 도금층을 형성하는 단계와,
상기 배리어 메탈층이 노출될때까지 평탄화 공정을 수행하는 단계와,
상기 노출된 배리어 메탈층을 제거하는 단계
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(미도시) 상부에 Low-k 절연막(100) 및 식각 정지막(110)을 형성한다.
여기서, Low-k 절연막(100)은 PE-CVD 방식으로 OSG(Organic silicate glass)인 SiOCH 로 형성하고, 식각 정지막(110)은 800 내지 1000Å의 SiN으로 형성하는 것이 바람직하다.
도 2b를 참조하면, 식각 정지막(110) 상부에 금속 배선이 형성될 부분을 노출시키는 감광막 패턴(미도시)을 형성하고 상기 감광막 패턴(미도시)를 마스크로 식각 정지막(110)을 식각한 후 상기 감광막 패턴(미도시)를 제거한다.
이때, 상기 감광막 패턴(미도시) 제거시 Low-k 절연막(100) 상부가 손상되는 문제점이 발생하지만 후속 공정인 트렌치 형성 과정에서 상기 손상된 Low-k 절연막(100)이 제거된다. 따라서, Low-k 절연막(100)의 유전상수 값인 k의 감소를 방지할 수 있다.
도 2c를 참조하면, 식각 정지막(110)을 마스크로 Low-k 절연막(100)을 식각하여 트렌치(120)를 형성한다.
도 2d를 참조하면, 상기 반도체 기판 전면에 배리어 메탈층(130) 및 시드층(미도시)을 형성한 후 트렌치(120)를 매립하는 구리 도금층(140)을 형성한다.
여기서, 배리어 메탈층(130)은 TaN/Ta로 형성하며, 상기 시드층(미도시)은 PVD 방식을 사용하여 1000 내지 2000Å의 두께로 형성하는 것이 바람직하다.
도 2e를 참조하면, 배리어 메탈층(130)이 노출될때까지 평탄화 공정을 수행한다.
도 2f를 참조하면, 노출된 배리어 메탈층(130)을 제거하기 위해 건식 식각 공정을 수행한다.
상기 건식 식각 공정은 10% 산소가 함유된 SF6, 질소가 함유된 BCl3 또는 CF4/CHF3/O2를 사용하여 수행하는 것이 바람직하다.
도 2g를 참조하면, 상기 건식 식각 공정 수행 후 노출된 배리어 메탈층(130)만 선택적으로 제거한다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 Low-k 절연막 및 식각 정지막이 형성된 반도체 기판에 구리배선을 형성한다. 여기서, 상기 식각 정지막은 배리어 메탈층을 식각하는 공정에서 Low-k 절연막이 노출될 경우 펀치 쓰루(Punch through) 현상이 발생하여 상기 Low-k 절연막이 손상되는 문제점을 방지하기 위해 형성한다.
다음에 배리어 메탈층이 노출될때까지 평탄화 식각공정을 수행하고 상기 노 출된 배리어 메탈층을 제거하는 두 단계의 식각 공정을 수행하여 워터 마크 형성을 방지하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (5)
- 반도체 기판 상부에 Low-k 절연막 및 식각 정지막을 형성하는 단계;상기 식각 정지막 상부에 금속 배선이 형성될 부분을 노출시키는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 상기 식각 정지막을 식각한 후 상기 감광막 패턴을 제거하는 단계;상기 식각 정지막을 마스크로 상기 Low-k 절연막을 식각하여 트렌치를 형성하는 단계;상기 반도체 기판 전면에 배리어 메탈층 및 시드층을 형성하는 단계;상기 트렌치를 매립하는 구리 도금층을 형성하는 단계;상기 배리어 메탈층이 노출될때까지 평탄화 공정을 수행하는 단계; 및상기 노출된 배리어 메탈층을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 Low-k 절연막은 OSG(Organic silicate glass)인 SiOCH 로 형성하고, 상기 식각 정지막은 800 내지 1000Å의 SiN으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 배리어 메탈층은 TaN/Ta로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 시드층은 PVD 방식을 사용하여 1000 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 배리어 메탈층을 제거하는 공정은 10% 산소가 함유된 SF6, 질소가 함유된 BCl3 또는 CF4/CHF3/O2를 사용한 건식 식각을 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050015389A KR101168884B1 (ko) | 2005-02-24 | 2005-02-24 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050015389A KR101168884B1 (ko) | 2005-02-24 | 2005-02-24 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060094322A true KR20060094322A (ko) | 2006-08-29 |
KR101168884B1 KR101168884B1 (ko) | 2012-07-30 |
Family
ID=37602179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050015389A KR101168884B1 (ko) | 2005-02-24 | 2005-02-24 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101168884B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9865581B2 (en) | 2014-11-13 | 2018-01-09 | Samsung Electronics Co., Ltd. | Method of fabricating multi-substrate semiconductor devices |
-
2005
- 2005-02-24 KR KR1020050015389A patent/KR101168884B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9865581B2 (en) | 2014-11-13 | 2018-01-09 | Samsung Electronics Co., Ltd. | Method of fabricating multi-substrate semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
KR101168884B1 (ko) | 2012-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200066633A1 (en) | Semiconductor Devices Employing a Barrier Layer | |
US7157366B2 (en) | Method of forming metal interconnection layer of semiconductor device | |
TWI567870B (zh) | 內連接結構及其製造方法 | |
KR20100122701A (ko) | 반도체 소자의 제조방법 | |
US9911623B2 (en) | Via connection to a partially filled trench | |
KR100641506B1 (ko) | 반도체 소자 세정 방법 | |
CN104124202A (zh) | 双大马士革结构的形成方法 | |
KR101168884B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100576463B1 (ko) | 반도체소자의 콘택 형성방법 | |
KR100436288B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
CN111293074B (zh) | 半导体结构及其形成方法 | |
US7704820B2 (en) | Fabricating method of metal line | |
KR20010059539A (ko) | 반도체 소자의 금속배선 형성방법 | |
US6495472B2 (en) | Method for avoiding erosion of conductor structure during removing etching residues | |
KR100950760B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR100591155B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
KR20050069465A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR100596874B1 (ko) | 반도체소자의 금속배선 형성방법 | |
KR100875057B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
KR100552821B1 (ko) | 반도체 소자의 배선 형성방법 | |
KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
KR100750803B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 8 |