KR20060087130A - 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ - Google Patents

선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ Download PDF

Info

Publication number
KR20060087130A
KR20060087130A KR1020050007983A KR20050007983A KR20060087130A KR 20060087130 A KR20060087130 A KR 20060087130A KR 1020050007983 A KR1020050007983 A KR 1020050007983A KR 20050007983 A KR20050007983 A KR 20050007983A KR 20060087130 A KR20060087130 A KR 20060087130A
Authority
KR
South Korea
Prior art keywords
signal
reset
voltage
sampling
output
Prior art date
Application number
KR1020050007983A
Other languages
English (en)
Other versions
KR100660858B1 (ko
Inventor
임수헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007983A priority Critical patent/KR100660858B1/ko
Priority to US11/328,591 priority patent/US7218260B2/en
Priority to CN200610006796A priority patent/CN100594715C/zh
Publication of KR20060087130A publication Critical patent/KR20060087130A/ko
Application granted granted Critical
Publication of KR100660858B1 publication Critical patent/KR100660858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

시모스 이미지 센서의 오버플로우 시 선 블랙 현상을 방지하는 칼럼 ADC 회로가 개시된다. ADC 회로는, 신호 전압 입력단 및 기준 전압 입력단을 구비하고, CIS의 리셋 샘플링 구간 동안 CIS 화소에서 출력된 리셋 전압과 기준 전압을 비교하고, 리셋 전압이 기준 전압보다 낮은 경우 오버플로우 감지 신호를 출력하기 위한 비교기, 및 비교기의 출력을 디지털 데이터로 변환하기 위한 디지털 변환부를 포함하며, 디지털 변환부는, 리셋 샘플링 구간의 전반부에 비교기에서 오버플로우 감지 신호를 출력하는 경우, 오버플로우 감지 신호를 저장하고, CIS 의 신호 샘플링 구간 동안 오버플로우 감지 신호에 응답하여 오버플로우를 나타내는 플래그 신호를 출력하기 위한 제1 래치부를 포함한다.
CIS, 이중 샘플링

Description

선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ＡＤＣ{Column ADC of CMOS Image Sensor for preventing sun black effect}
도 1은 기존의 칼럼 ADC 방식을 사용하는 CIS 회로를 나타낸다.
도 2는 도 1의 회로를 구동하는 동작 파형 및 내부 노드의 전압 레벨을 나타낸다.
도 3는 다이오드를 추가하여 리셋 전압을 유지시키는 방법을 이용한 ADC 회로를 나타낸다.
도 4는 본 발명에 따른 칼럼 ADC 회로를 나타낸다.
도 5는 도 4의 회로를 구동하는 동작 파형 및 내부 노드의 전압 레벨을 나타낸다.
본 발명은 시모스 이미지 센서에 관한 것으로, 구체적으로는, 시모스 이미지 센서의 각 화소의 출력을 이중 샘플링하여 디지털 데이터로 변환하기 위한 ADC(Analog to Digital Convertor)에 관한 것이다.
시모스 이미지 센서(CMOS Image Sensor; 이하 CIS) 는 CCD(Charge-Coupled Device)에 비해 저전압 동작이 가능하고 소비전력이 작으며 또한 표준 CMOS 공정을 사용하기 때문에 집적화에 유리한 장점을 가지고 있다. 따라서, CIS 는 현재 이미지 센서로 많은 분야에서 사용되고 있으며 향후에도 많은 분야에서 CCD를 대체할 것으로 예상된다.
한편, 고 조도하에서 광량이 픽셀의 다이나믹 범위(Dynamic Range) 보다 클 경우 CCD에서는 스미어(Smear) 현상이 일어나고, CIS 에서는 선 블랙(sun black) 현상이 일어난다. 여기서 선 블랙 현상은 태양과 같은 고 조도 피사체를 촬영하는 경우 픽셀 내부의 오버플로우로 인해, 밝게 표현되어야 할 부분이 어둡게 표현되어 마치 태양의 흑점과 같이 검게 나타나는 현상을 말한다.
이러한 선 블랙 현상의 원인은 CIS의 APS(Active Pixel Sensor) 의 리셀 레벨이 정상의 경우보다 낮게 되어 신호 레벨과의 차이가 줄어서 검게 표현되기 때문이다.
도 1은 기존의 칼럼 ADC 방식을 사용하는 CIS 회로를 나타낸다.
도 1을 참조하면, CIS 회로에서 APS 의 출력을 이중 샘플링하여 광 전하에 대응되는 아날로그 전압을 디지털 데이터로 출력하는 칼럼 ADC(Analog to Digital Circuit)를 나타낸다.
이중 샘플링은 APS 의 리셋 전압을 샘플링하는 리셋 샘플링과 APS의 신호 전압을 샘플링하는 신호 샘플링을 수행하여 이중 샘플링된 전압 차를 이용하여 검출된 전압 차를 디지털 데이터로 변환한다.
도 2는 도 1의 회로를 구동하는 동작 파형 및 내부 노드의 전압 레벨을 나타 낸다.
도 1 및 도 2를 참조하여 ADC 의 동작을 살펴보면, 먼저, 리셋 샘플링 구간 동안 제어 신호(S1, S2, S3 및 S4)가 로직 하이가 되어, 대응되는 스위치(SW1, SW2, SW3 및 SW4)를 턴 온 시킨다.
그러면, 비교기(11)과 인버터(13)은 피드백 구조가 된다. 리셋 전압은 제1 커패시터(C0)에 저장되고, 램프 전압은 제2 커패시터(C1)에 저장된다. 따라서, 제1 노드(17)의 전압(Vp)는 APS에서 출력된 리셋 전압 레벨이 된다.
신호 샘플링 구간에서는, APS에서 출력된 광 전하에 대응되는 신호 전압이 제1 노드(17)에 전달된다. 상기 신호 전압은 광 전하에 대응하여 낮아지기 때문에, 도 2에 도시된 바와 같이. 제1 노드(170에서의 리셋 전압과 신호 전압의 차이(21)가 생긴다. 마찬가지로, 제2 노드(19)에서 샘플링되는 리셋 전압과 신호 전압의 차이(23)도 제1 노드(17)에서의 차이에 대응된다.
한편, 도 2에 도시된 바와 같이, 정상 조도하에서는 제1 노드(17) 및 제2 노드(19)의 전압(Vp, Vin)이 실선과 같이 동작하여 입사 광량에 비례하는 ADC 결과를 나타내지만, 고 조도하에서는 점선과 같이 동작하여 실제 입사되는 광량에 비해 ADC 결과가 작게 나타난다. 즉, 도 2에 도시된 점선을 보면, 리셋 샘플링시 APS 의 오버플로우를 통해 리셋 전압이 정상 리셋 전압보다 낮게 검출된다. 따라서, 신호 샘플링시의 신호 전압과 리셋 전압과의 차이(22 및 24)가 정상 동작시보다 작게 되어 선 블랙 현상이 발생된다.
본 발명이 이루고자 하는 기술적 과제는, 고 조도 하에서 CIS의 APS에서 오버플로우가 발생되는 경우에도 선 블랙 현상을 방지할 수 있는 칼럼 ADC 회로 및 이중 샘플링 방법을 제공하는 것이다.
상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, 시모스 이미지 센서(CIS)의 칼럼 ADC(analog to digital convertor) 회로는, 신호 전압 입력단 및 기준 전압 입력단을 구비하고, 상기 CIS의 리셋 샘플링 구간 동안 CIS 화소에서 출력된 리셋 전압과 기준 전압을 비교하고, 상기 리셋 전압이 상기 기준 전압보다 낮은 경우 오버플로우 감지 신호를 출력하기 위한 비교기, 및 상기 비교기의 출력을 디지털 데이터로 변환하기 위한 디지털 변환부를 포함하며, 상기 디지털 변환부는, 상기 리셋 샘플링 구간의 전반부에 상기 비교기에서 상기 오버플로우 감지 신호를 출력하는 경우, 상기 오버플로우 감지 신호를 저장하고, 상기 CIS 의 신호 샘플링 구간 동안 상기 오버플로우 감지 신호에 응답하여 상기 오버플로우를 나타내는 플래그 신호를 출력하기 위한 제1 래치부를 포함한다. 플래그 신호는 상기 CIS 화소에서 검출된 광 신호가 화이트 칼라임을 나타낸다.
바람직하게는, 상기 칼럼 ADC 회로는, 상기 CIS 화소에서 출력된 광 전하를 저장하기 위해 제1 노드와 상기 비교기의 상기 신호 전압 입력단 사이에 연결된 제1 커패시터, 램프 생성기로부터 출력된 램프 전하를 저장하기 위해 제2 노드와 상기 제1 노드 사이에 연결된 위한 제2 커패시터,
상기 CIS 화소에서 출력된 상기 광 전하 신호를 받는 광 전하 입력단과 상기 제1 노드 사이에 연결되며, 상기 CIS 의 리셋 샘플링 및 신호 샘플링 구간 동안 턴온 되는 제1 스위치, 및 상기 램프 생성기에서 출력된 상기 램프 전하 신호를 받는 램프 전하 입력단과 상기 제2 노드 사이에 연결되며, 상기 CIS 의 상기 리셋 샘플링 및 상기 신호 샘플링 구간 동안 턴온 되는 제2 스위치를 더 포함한다.
또한, 상기 디지털 변환부는 상기 신호 샘플링 시 상기 광 전하에 대응되도록 클록을 카운팅하여 상기 디지털 데이터로 변환하기 위해 다수개의 래치부로 구성되는 제2 래치부를 포함한다.
바람직하게는, 상기 칼럼 ADC 회로는, 상기 제1 커패시터와 병렬로 연결된 제3 스위치, 및 상기 비교기와 병렬로 연결된 제4 스위치를 더 포함하며, 상기 제3 스위치는 상기 리셋 샘플링 이전에 소정 주기 동안 턴온 되어 상기 제1 노드를 상기 비교기의 신호 전압 입력단에 연결시키며, 상기 제4 스위치는 상기 리셋 샘플링 구간의 후반부에 턴온 되어 상기 비교기의 신호 전압 입력단의 전압 레벨을 기준 레벨에 일치시킨다. 또한, 상기 칼럼 ADC 회로는, 상기 비교기의 출력을 반전하여 증폭하기 위해 직렬로 연결된 하나 이상의 인버터, 및 상기 각 인버터에 각각 병렬로 연결된 제5 스위치 그룹을 포함하며, 상기 제5 스위치 그룹은 상기 리셋 샘플링 이전에 상기 소정 주기 동안 및 상기 리셋 샘플링 구간의 후반부에 턴온 되어 상기 인버터의 클램프 전압을 유지시킨다. 또한, 상기 칼럼 ADC 회로는, 상기 비교기와 상기 인버터 사이 및 상기 각 인버터들 사이에 연결된 다수의 커패시터들를 더 포함한다.
바람직하게는, 상기 디지털 변환부는, 상기 비교부에서 상기 오버플로우 감지 신호를 출력하지 않는 경우에는, 상기 광 전하에 대응하는 디지털 데이터를 출력하며, 상기 비교부에서 상기 오버플로우 감지 신호를 출력하는 경우에는, 화이트 칼라를 나타내는 상기 플래그 신호를 출력한다.
본 발명의 다른 특징에 의하면, 시모스 이미지 센서(CIS)의 각 화소에서 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 이중 샘플링 방법은, 상기 CIS 화소에서 출력되는 리셋 전압과 소정의 기준 전압을 비교하여 상기 리셋 전압이 상기 기준 전압보다 낮으면, 오버플로우 감지 신호를 생성하여 저장하는 리셋 샘플링 단계, 상기 CIS 화소에서 출력되는 광 전하에 대응되는 신호를 샘플링하기 위한 신호 샘플링 단계, 및 상기 오버플러우 감지 신호가 저장된 경우에는 화이트 칼라를 나타내는 플래그 신호를 출력하고, 상기 오버플로우 감지 신호가 저장되지 않은 경우에는 상기 광 전하에 대응되는 디지털 데이터를 출력하는 디지털 변환 단계를 포함한다.
상기 디지털 변환 단계는, 상기 오버플로우 감지 신호가 저장되지 않은 경우에, 상기 광 전하에 대응되는 전압이 소정 전압에 이르는 타이밍을 카운트하여 상기 카운트된 값을 디지털 데이터로 변환하는 단계를 포함한다.
상기 샘플링 방법은, 상기 리셋 샘플링 단계 이전에, 상기 광 전하를 저장하는 커패시터의 전하를 리셋하는 리셋 단계를 더 포함한다.
바람직하게는, 상기 리셋 샘플링 단계는, 상기 리셋 전압을 상기 기준 전압과 비교하여 상기 오버플로우 감지 신호를 저장하는 제1 단계, 및 상기 리셋 전압 의 레벨을 상기 기준 전압과 같도록 설정하는 제2 단계로 구성된다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
상술한, 선 블랙 현상을 방지하기 위해, APS 의 출력단에 다이오드(도 3의 31)를 추가하여 APS에서 오버플로우가 발생되더라도 리셋 전압을 유지시키는 방법을 사용할 수도 있다.
도 3는 다이오드를 추가하여 리셋 전압을 유지시키는 방법을 이용한 ADC 회로를 나타낸다.
하지만, 도 3에 도시된 회로를 사용하는 경우에는, 이중 샘플링의 이점을 얻을 수 없게 된다. 즉, 다이오드 입력 전압(Vclamp)가 낮은 경우에는 FPN 이 발생되고, 다이오드 입력 전압(Vclamp)가 높은 경우에는 선 블랙 현상이 발생될 수가 있다. 또한, 칩-투-칩(chip-to-chip) 등의 산포로 인해 입력 전압(Vclamp)의 변동이 발생하여 이미지 센싱의 오차가 발생될 수 있다.
따라서, 본 발명에서는 도 3과 같이 오버플로우 발생 시에도 리셋 전압이 떨어지는 것을 방지하면서도 이중 샘플링의 이점을 그대로 유지할 수 있는 회로를 제시한다.
도 4는 본 발명에 따른 칼럼 ADC 회로를 나타낸다.
도 4를 참조하면, APS 출력단과 제1 노드(47) 사이에 제1 제어 신호(S1)에 응답하여 제어되는 제1 스위치(SW1), 램프 생성기 출력단과 제2 노드(49) 사이에 제2 제어 신호(S2)에 응답하여 제어되는 제2 스위치(SW2), 제1 노드(47)와 비교기(41)의 제1 입력단(51) 사이에 연결된 제1 커패시터(C0), 제1 노드(47)와 제2 노드(49) 사이에 연결된 제2 커패시터(C1), APS에서 출력되는 전압을 입력받는 제1 입력단(51) 및 기준 전압(Vref)를 입력받는 제2 입력단을 구비하고 제1 입력단으로 입력되는 광 신호 전압을 기준 전압(Vref)과 비교하여 그 결과를 출력하는 비교기(41), 비교기(41)에서 출력되는 신호를 반전 증폭하기 위한 인버터(43), 인버터(43)에서 출력된 아날로그 신호를 디지털 데이터로 변환하기 위한 디지털 변환부(45)를 구비한다.
또한, 비교기(41)의 제1 입력단(51) 및 출력단(53) 사이에 연결되어 제3 제어 신호(S3)에 응답하여 제어되는 제3 스위치(SW3), 인버터(43)와 병렬로 연결되어 제4 제어 신호(S4)에 응답하여 제어되는 제4 스위치(SW4), 제1 커패시터(C0)와 병렬로 연결되어 제5 제어 신호(S5)에 응답하여 제어되는 제5 스위치(SW5), 및 비교기(41)와 인버터(43) 사이에 연결된 제3 커패시터(C2)를 포함한다.
디지털 변환부(45)는 APS에서 오버플로우가 발생하는 경우에 오버플로우 감지 신호를 저장하고, 신호 샘플링 구간 동안 오버플로우의 발생을 나타내는 플래그 신호를 출력하기 위한 제1 래치부(59)를 포함한다. 또한, 디지털 변환부(45)는 정상적인 동작에서 검출된 신호 레벨에 대응되도록 클록을 카운팅하여 카운팅된 값으로 상기 신호 레벨을 디지털 데이터로 변환하는 직렬로 연결된 다수개의 제2 래치부(61)를 포함한다.
즉, 본 발명에 따른 칼럼 ADC 회로는 리셋 샘플링 시 APS에서 오버플로우가 발생되면, 비교기(41)에서 이를 오버플로우를 검출하고, 그 결과를 제1 래치부(59)에 저장한다. 그리고, 제1 래치부(59)는 신호 샘플링 시, 일반적인 동작이 아닌, 오버플로우 검출을 나타내는 플래그 신호를 출력한다. 상기 플래그 신호는 센싱된 이미지 신호가 화이트 칼라임을 나타낸다. 따라서, APS에서 오버플로우가 발생되는 정도로 광 조도인 경우에는, 제2 래치부(62)에서 블랙 칼라라고 검출하는 경우에도 화이트 칼라를 출력하여 선 블랙 현상을 방지할 수 있다.
도 5는 도 4의 회로를 구동하는 동작 파형 및 내부 노드의 전압 레벨을 나타낸다.
도 4 및 도 5를 참조하여, 본 발명에 따른 칼럼 ADC 의 동작 과정을 설명한다. 먼저, 본 발명에 따른 이중 샘플링 방식은 리셋 샘플링 구간을 도 5에 도시된 바와 같이 전반부(A) 및 후반부(B) 구분하여 동작한다.
리셋 샘플링 이전에 제4 제어 신호(S4) 및 제5 제어 신호(S5)가 하이 레벨이 되어, 제1 노드(47)의 전압을 비교기(41)의 제1 입력단(51)의 전압과 같게 한다. 또한, 인버터(43)의 출력이 인버터(43)의 입력단으로 피드백되므로 인버터(43)의 입력단으로 입력되는 전압은 Vdd/2가 된다.
그리고 리셋 샘플링 구간의 전반부(A)에서, 제1 제어 신호(S1) 가 하이 레벨 이 되어, APS의 리셋 전압에 해당하는 전하를 제1 커패시터(C0)로 저장하고, , 제2 제어 신호(S2)가 하이 레벨이 되어 램프 생성기에서 출력되는 전하를 제2 커패시터(C1)로 저장한다. 그리고, 비교기(41)는 제1 입력단(51)으로 입력되는 리셋 전압과 기준 전압(Vref)를 비교하여 출력한다. 정상적인 경우에는 리셋 전압이 기준 전압보다 크기 때문에 비교기(41)의 출력은 로우 레벨(0V)이 된다. 따라서, 인버터(43)의 출력은 하이 레벨(Vdd)이 되고, 이 신호는 디지털 변환부(45)의 제1 래치부(59)에 래치된다.
만일, 고 조도의 피사체를 촬영하여 APS 가 오버플로우되는 경우에는, 도 5에 도시된 바와 같이 비교기(41)의 제1 입력단(51)에 입력되는 리셋 전압(Vin)이 기준 전압(Vref)보다 작게 된다. 이 경우에는, 비교기(41)이 출력단(43)의 전압(Vout)은 하이 레벨이 되고, 인버터(43)의 출력단(57)의 전압(Vcnt)은 도 5에 도시된 바와 같이 로우 레벨이 된다. 이 경우에도, 인버터(43)의 출력 전압(Vcnt)은 디지털 변환부(45)의 제1 래치부(59)에 래치된다.
그런 다음, 리셋 샘플링 구간의 후반부(B)에는 종래의 리셋 샘플링이 수행된다. 즉, 제3 제어 신호(S3) 및 제4 제어 신호(S4)가 로직 하이가 되어, 비교기(41)와 인버터(43)를 피드백 구조로 형성한다. 따라서, 인버터(43)의 출력단은 Vdd/2 의 레벨이 되고, 제1 스위치 내지 제4 스위치(SW1 내지 SW4)가 턴 오프되어도 Vdd/2의 레벨을 유지한다.
그런 다음, 신호 샘플링 구간에서는, 제1 제어 신호 및 제2 제어 신호가 다시 로직 하이가 되어, APS에서 출력되는 광 전하에 대응되는 전압을 샘플링한다. 그리고, 램프 생성기에서는 소정 기울기로 증가하는 램프 전압(Ramp)을 출력하고, 디지털 변환부(45)는 상기 램프 전압이 리셋 전압과 신호 전압과의 차이에 해당되는 전압만큼 다다르는 시간을 카운팅한다. 그리고, 제2 래치부(61)는 상기 카운팅된 값을 래치하여 출력한다. 제2 래치부(61)에서 래치된 카운팅 값이 센싱된 광량에 대응되는 디지털 데이터가 된다.
한편, 제1 래치부(59)에 로직 로우 레벨이 저장된 경우에는, APS에서 오버플로우가 발생되었음을 판단할 수 있다. 이 경우에, 디지털 변환부(45)는 정상적인 디지털 데이터 변환 동작을 하지 않고, 제1 래치부(59)에서 오버플로우의 발생을 나타내는 플래그 신호를 출력하게 한다.
상기 플래그 신호는, 디지털 변환부(45)에서 출력되는 화이트 칼라에 해당되는 신호로서, 오버플로우가 발생되는 APS의 감지 신호는 화이트 칼라로 표시되도록 한다.
따라서, APS에서 오버플로우가 발생될 정도의 고 조도에서는 하얀색으로 표시 가능하기 때문에 선 블랙 현상을 방지할 수 있게 된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것 이다.
본 발명에 따른 반도체 메모리 장치에 따르면, 고 조도의 피사체를 촬영하여 APS에 오버플로우가 발생되더라도 선 블록 현상을 방지할 수 있다.

Claims (12)

  1. 시모스 이미지 센서(CIS)의 칼럼 ADC(analog to digital convertor) 회로에 있어서,
    신호 전압 입력단 및 기준 전압 입력단을 구비하고, 상기 CIS의 리셋 샘플링 구간 동안 CIS 화소에서 출력된 리셋 전압과 기준 전압을 비교하고, 상기 리셋 전압이 상기 기준 전압보다 낮은 경우 오버플로우 감지 신호를 출력하기 위한 비교기; 및
    상기 비교기의 출력을 디지털 데이터로 변환하기 위한 디지털 변환부를 포함하며,
    상기 디지털 변환부는, 상기 리셋 샘플링 구간의 전반부에 상기 비교기에서 상기 오버플로우 감지 신호를 출력하는 경우, 상기 오버플로우 감지 신호를 저장하고, 상기 CIS 의 신호 샘플링 구간 동안 상기 오버플로우 감지 신호에 응답하여 상기 오버플로우를 나타내는 플래그 신호를 출력하기 위한 제1 래치부를 포함하는 것을 특징으로 하는 칼럼 ADC 회로.
  2. 제 1 항에 있어서,
    상기 플래그 신호는 상기 CIS 화소에서 검출된 광 신호가 화이트 칼라임을 나타내는 것을 특징으로 하는 칼럼 ADC 회로.
  3. 제 1 항에 있어서,
    상기 칼럼 ADC 회로는,
    상기 CIS 화소에서 출력된 광 전하를 저장하기 위해 제1 노드와 상기 비교기의 상기 신호 전압 입력단 사이에 연결된 제1 커패시터;
    램프 생성기로부터 출력된 램프 전하를 저장하기 위해 제2 노드와 상기 제1 노드 사이에 연결된 위한 제2 커패시터;
    상기 CIS 화소에서 출력된 상기 광 전하 신호를 받는 광 전하 입력단과 상기 제1 노드 사이에 연결되며, 상기 CIS 의 리셋 샘플링 및 신호 샘플링 구간 동안 턴온 되는 제1 스위치; 및
    상기 램프 생성기에서 출력된 상기 램프 전하 신호를 받는 램프 전하 입력단과 상기 제2 노드 사이에 연결되며, 상기 CIS 의 상기 리셋 샘플링 및 상기 신호 샘플링 구간 동안 턴온 되는 제2 스위치를 더 포함하는 것을 특징으로 하는 칼럼 ADC 회로.
  4. 제 1 항에 있어서,
    상기 디지털 변환부는 상기 신호 샘플링 시 상기 광 전하에 대응되도록 클록 을 카운팅하여 상기 디지털 데이터로 변환하기 위해 다수개의 래치부로 구성되는 제2 래치부를 포함하는 것을 특징으로 하는 칼럼 ADC 회로.
  5. 제 3 항에 있어서,
    상기 칼럼 ADC 회로는,
    상기 제1 커패시터와 병렬로 연결된 제3 스위치; 및
    상기 비교기와 병렬로 연결된 제4 스위치를 더 포함하며,
    상기 제3 스위치는 상기 리셋 샘플링 이전에 소정 주기 동안 턴온 되어 상기 제1 노드를 상기 비교기의 신호 전압 입력단에 연결시키며,
    상기 제4 스위치는 상기 리셋 샘플링 구간의 후반부에 턴온 되어 상기 비교기의 신호 전압 입력단의 전압 레벨을 기준 레벨에 일치시키는 것을 특징으로 하는 칼럼 ADC 회로.
  6. 제 5 항에 있어서,
    상기 칼럼 ADC 회로는,
    상기 비교기의 출력을 반전하여 증폭하기 위해 직렬로 연결된 하나 이상의 인버터; 및
    상기 각 인버터에 각각 병렬로 연결된 제5 스위치 그룹을 포함하며,
    상기 제5 스위치 그룹은 상기 리셋 샘플링 이전에 상기 소정 주기 동안 및 상기 리셋 샘플링 구간의 후반부에 턴온 되어 상기 인버터의 클램프 전압을 유지시 키는 것을 특징으로 하는 칼럼 ADC 회로.
  7. 제 6 항에 있어서,
    상기 칼럼 ADC 회로는,
    상기 비교기와 상기 인버터 사이 및 상기 각 인버터들 사이에 연결된 다수의 커패시터들를 더 포함하는 것을 특징으로 하는 칼럼 ADC 회로.
  8. 제 1 항에 있어서,
    상기 디지털 변환부는,
    상기 비교부에서 상기 오버플로우 감지 신호를 출력하지 않는 경우에는, 상기 광 전하에 대응하는 디지털 데이터를 출력하며, 상기 비교부에서 상기 오버플로우 감지 신호를 출력하는 경우에는, 화이트 칼라를 나타내는 상기 플래그 신호를 출력하는 것을 특징으로 하는 칼럼 ADC 회로.
  9. 시모스 이미지 센서(CIS)의 각 화소에서 출력되는 아날로그 신호를 디지털 신호로 변환하기 위한 이중 샘플링 방법에 있어서,
    상기 CIS 화소에서 출력되는 리셋 전압과 소정의 기준 전압을 비교하여 상기 리셋 전압이 상기 기준 전압보다 낮으면, 오버플로우 감지 신호를 생성하여 저장하는 리셋 샘플링 단계;
    상기 CIS 화소에서 출력되는 광 전하에 대응되는 신호를 샘플링하기 위한 신 호 샘플링 단계; 및
    상기 오버플러우 감지 신호가 저장된 경우에는 화이트 칼라를 나타내는 플래그 신호를 출력하고, 상기 오버플로우 감지 신호가 저장되지 않은 경우에는 상기 광 전하에 대응되는 디지털 데이터를 출력하는 디지털 변환 단계를 포함하는 것을 특징으로 하는 샘플링 방법.
  10. 제 9 항에 있어서,
    상기 디지털 변환 단계는, 상기 오버플로우 감지 신호가 저장되지 않은 경우에, 상기 광 전하에 대응되는 전압이 소정 전압에 이르는 타이밍을 카운트하여 상기 카운트된 값을 디지털 데이터로 변환하는 단계를 포함하는 것을 특징으로 하는 샘플링 방법.
  11. 제 9 항에 있어서,
    상기 샘플링 방법은,
    상기 리셋 샘플링 단계 이전에, 상기 광 전하를 저장하는 커패시터의 전하를 리셋하는 리셋 단계를 더 포함하는 것을 특징으로 하는 샘플링 방법.
  12. 제 9 항에 있어서,
    상기 리셋 샘플링 단계는,
    상기 리셋 전압을 상기 기준 전압과 비교하여 상기 오버플로우 감지 신호를 저장하는 제1 단계; 및
    상기 리셋 전압의 레벨을 상기 기준 전압과 같도록 설정하는 제2 단계로 구성되는 것을 특징으로 하는 샘플링 방법.
KR1020050007983A 2005-01-28 2005-01-28 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ KR100660858B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050007983A KR100660858B1 (ko) 2005-01-28 2005-01-28 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
US11/328,591 US7218260B2 (en) 2005-01-28 2006-01-10 Column analog-to-digital converter of a CMOS image sensor for preventing a sun black effect
CN200610006796A CN100594715C (zh) 2005-01-28 2006-01-28 Cmos图像传感器的列模数转换器及二次采样方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007983A KR100660858B1 (ko) 2005-01-28 2005-01-28 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ

Publications (2)

Publication Number Publication Date
KR20060087130A true KR20060087130A (ko) 2006-08-02
KR100660858B1 KR100660858B1 (ko) 2006-12-26

Family

ID=36756094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007983A KR100660858B1 (ko) 2005-01-28 2005-01-28 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ

Country Status (3)

Country Link
US (1) US7218260B2 (ko)
KR (1) KR100660858B1 (ko)
CN (1) CN100594715C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948316B1 (en) 2016-12-21 2018-04-17 SK Hynix Inc. Analog-to-digital converter and CMOS image sensor including the same
US10057527B2 (en) 2016-01-29 2018-08-21 SK Hynix Inc. Analog-digital converter and method, and image sensor including the same
KR102117683B1 (ko) * 2019-02-08 2020-06-01 울산과학기술원 다중 램프 기반 아날로그-디지털 변환장치
KR20220112458A (ko) * 2021-02-04 2022-08-11 강원대학교산학협력단 블랙선 판독 기능을 가지는 cmos 이미지 센서 시스템 및 이의 실행 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529834B2 (ja) * 2005-07-29 2010-08-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4363390B2 (ja) * 2005-10-04 2009-11-11 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR100804495B1 (ko) * 2005-11-04 2008-02-20 (주) 픽셀플러스 씨모스 이미지센서의 검은 태양 현상 억제장치 및 방법
US7969493B2 (en) * 2006-03-20 2011-06-28 Intellectual Ventures Fund 27 Llc Matching free dynamic digital pixel sensor
JP4287884B2 (ja) * 2007-01-30 2009-07-01 シャープ株式会社 Ａ／ｄ変換器
FR2914499B1 (fr) * 2007-04-02 2009-05-29 St Microelectronics Sa Procede et circuit d'obtention d'un echantillon dans un capteur d'images
US7817073B2 (en) * 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
US7671317B2 (en) * 2007-07-25 2010-03-02 Panasonic Corporation Physical quantity detecting apparatus and method for driving the same
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
JP2011223270A (ja) 2010-04-08 2011-11-04 Toshiba Corp 固体撮像装置およびその制御動作
JP2012010055A (ja) * 2010-06-24 2012-01-12 Sony Corp 固体撮像装置
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
JP5901186B2 (ja) 2011-09-05 2016-04-06 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP6019714B2 (ja) * 2012-04-27 2016-11-02 ソニー株式会社 信号処理装置および方法、撮像装置、並びに、固体撮像素子
CN103595410A (zh) * 2012-08-17 2014-02-19 联咏科技股份有限公司 图像传感器及其列模数转换器
KR101965632B1 (ko) * 2012-09-07 2019-04-05 삼성전자 주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
US9681207B2 (en) * 2013-01-24 2017-06-13 Finisar Corporation Local buffers in a liquid crystal on silicon chip
KR102210539B1 (ko) 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
CN105338268B (zh) 2014-08-12 2018-09-11 比亚迪股份有限公司 图像传感器及其去除太阳黑斑方法和去除太阳黑斑装置
JP6727771B2 (ja) * 2015-08-13 2020-07-22 キヤノン株式会社 撮像装置
US9826180B2 (en) * 2015-10-30 2017-11-21 Sony Semiconductor Solutions Corporation Sample-and-hold circuit with black sun control
CN105812686B (zh) * 2016-03-29 2018-12-18 中国电子科技集团公司第四十四研究所 Cmos图像传感器用列模数转换电路
KR101856321B1 (ko) * 2016-05-03 2018-05-09 성균관대학교산학협력단 영상 센서의 블랙 썬 효과를 기반으로 한 태양의 위치 추적 방법, 매체에 저장된 컴퓨터 프로그램 및 태양 센서
JP7100439B2 (ja) * 2017-10-20 2022-07-13 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11190721B2 (en) 2018-04-16 2021-11-30 Ningbo ABAX Sensing Electronic Technology Co., Ltd. Signal separation method, pixel unit, and pixel array
CN109618114B (zh) * 2018-12-20 2021-05-18 上海微阱电子科技有限公司 一种适用于图像传感器的太阳黑子校正结构
WO2021236022A1 (en) * 2020-05-22 2021-11-25 Brillnics Singapore Pte. Ltd. System, method, device and data structure for digital pixel sensors
CN112261325B (zh) * 2020-10-22 2023-03-24 成都微光集电科技有限公司 图像传感器的太阳黑子消除方法和电路、图像传感器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369309A (en) * 1991-10-30 1994-11-29 Harris Corporation Analog-to-digital converter and method of fabrication
JPH05308519A (ja) * 1992-04-28 1993-11-19 Murata Mach Ltd シェーデイング補正装置
US5880691A (en) * 1995-11-07 1999-03-09 California Institute Of Technology Capacitively coupled successive approximation ultra low power analog-to-digital converter
JP3798462B2 (ja) 1996-04-01 2006-07-19 浜松ホトニクス株式会社 固体撮像装置
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US5920274A (en) * 1997-08-05 1999-07-06 International Business Machines Corporation Image sensor employing non-uniform A/D conversion
KR100267247B1 (ko) * 1998-03-18 2000-10-16 윤종용 촬상소자 트리거 신호 발생기의 화상위치 동기화장치를구비한 스캐닝장치
US6459426B1 (en) * 1998-08-17 2002-10-01 Genesis Microchip (Delaware) Inc. Monolithic integrated circuit implemented in a digital display unit for generating digital data elements from an analog display signal received at high frequencies
KR100308884B1 (ko) * 1998-12-22 2001-11-22 박종섭 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치
US6518910B2 (en) * 2000-02-14 2003-02-11 Canon Kabushiki Kaisha Signal processing apparatus having an analog/digital conversion function
US6498576B1 (en) * 2000-05-09 2002-12-24 Pixim, Inc. Selective analog-to-digital conversion for a digital pixel sensor
KR100399954B1 (ko) 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
WO2002054759A2 (en) 2000-12-28 2002-07-11 Symagery Microsystems Inc. Pixel cell architecture
US6660989B2 (en) * 2001-07-11 2003-12-09 Texas Instruments Incorporated CMOS imager having asynchronous pixel readout in order of pixel illumination
JP4251811B2 (ja) 2002-02-07 2009-04-08 富士通マイクロエレクトロニクス株式会社 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたｃｍｏｓイメージセンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10057527B2 (en) 2016-01-29 2018-08-21 SK Hynix Inc. Analog-digital converter and method, and image sensor including the same
US9948316B1 (en) 2016-12-21 2018-04-17 SK Hynix Inc. Analog-to-digital converter and CMOS image sensor including the same
KR102117683B1 (ko) * 2019-02-08 2020-06-01 울산과학기술원 다중 램프 기반 아날로그-디지털 변환장치
KR20220112458A (ko) * 2021-02-04 2022-08-11 강원대학교산학협력단 블랙선 판독 기능을 가지는 cmos 이미지 센서 시스템 및 이의 실행 방법

Also Published As

Publication number Publication date
CN100594715C (zh) 2010-03-17
US20060170803A1 (en) 2006-08-03
KR100660858B1 (ko) 2006-12-26
CN1812508A (zh) 2006-08-02
US7218260B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
KR100660858B1 (ko) 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
US7326903B2 (en) Mixed analog and digital pixel for high dynamic range readout
US8031260B2 (en) Technique for flagging oversaturated pixels
US8279314B2 (en) Apparatus and method for eliminating artifacts in active pixel sensor (APS) imagers
US8130125B2 (en) A/D converter, solid-state image capturing apparatus and electronic information device
US8792030B2 (en) Solid-state imaging apparatus, image processing apparatus, and camera system
KR20200075962A (ko) 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서
US9019409B2 (en) Image sensing device and method for operating the same
US10419699B1 (en) Method for shift register digital in pixel unit cell
US9445028B2 (en) Image sensors for generating floating point numbers
KR20090090603A (ko) 상호연관 이중 샘플링 회로
JP6734478B2 (ja) フラックスレートユニットセル焦点面アレイ
KR20110025376A (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
US10057516B2 (en) Image sensor and image capture device supporting rolling shutter mechanism and global shutter mechanism
US20080111057A1 (en) Cmos image sensor and image signal detecting method thereof
US8558160B2 (en) CMOS imager with companded column signals
KR20240079981A (ko) 램프 신호 생성기, 이미지 센서 및 램프 신호의 오토 제로 레벨 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 14