CN105812686B - Cmos图像传感器用列模数转换电路 - Google Patents

Cmos图像传感器用列模数转换电路 Download PDF

Info

Publication number
CN105812686B
CN105812686B CN201610185750.XA CN201610185750A CN105812686B CN 105812686 B CN105812686 B CN 105812686B CN 201610185750 A CN201610185750 A CN 201610185750A CN 105812686 B CN105812686 B CN 105812686B
Authority
CN
China
Prior art keywords
connect
signal
latch
phase inverter
digital conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610185750.XA
Other languages
English (en)
Other versions
CN105812686A (zh
Inventor
吴治军
刘业琦
李毅强
李梦萄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
CETC 44 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 44 Research Institute filed Critical CETC 44 Research Institute
Priority to CN201610185750.XA priority Critical patent/CN105812686B/zh
Publication of CN105812686A publication Critical patent/CN105812686A/zh
Application granted granted Critical
Publication of CN105812686B publication Critical patent/CN105812686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

一种CMOS图像传感器用列模数转换电路，其创新在于：所述列模数转换电路由比较环节、第一反相器、测试环节、第二反相器和数字转换器组成；本发明的有益技术效果是：提供了一种列模数转换电路，该列模数转换电路能在采样过程中将像素和列电路的固定模式噪声去除，提高图像传感器的成像质量，降低了列级处理电路的复杂程度，同时，列模数转换电路还具备测试功能，能对时序控制和数字转换器进行测试。

Description

CMOS图像传感器用列模数转换电路
技术领域
本发明涉及一种CMOS图像传感器信号处理技术，尤其涉及一种CMOS图像传感器用列模数转换电路。
背景技术
随着技术的进步，工程领域对CMOS图像传感器的要求也越来越高，即要求CMOS图像传感器在具备大规模像素阵列的同时，还要求CMOS图像传感器具备较高的信号处理速度，但随着像素阵列规模的增大，像素阵列中单个像素的尺寸却在不断缩小，这就导致传感器灵敏度、动态范围和信噪比都不断下降，单个模数转换电路设计越来越难，难以满足大像素阵列、低噪声、高速等要求，因此，基于列模数转换(Column Level, ADC)的信号采集与转换电路便产生。
现有的用于CMOS图像传感器的列模数转换电路一般是逐行分别对像素的复位电压和信号电压进行采样和转换，通过自动增益控制电路进行模拟相关双采样以及将信号放大到列模数转换电路的输入范围，自动增益控制电路的输出信号经列模数转换电路处理后，得到光的有效信号值，在前述的处理过程中，由于复位电压和信号电压通过自动增益控制电路进行相减，这不利于降低噪声、提高动态范围和速度，并增加了列级电路的复杂程度；同时，现有的列模数转换电路中没有相关的测试电路可以用来实现列电路、数字信号处理及时序控制的可测性。
发明内容
针对背景技术中的问题，本发明提出了一种CMOS图像传感器用列模数转换电路，其创新在于：所述列模数转换电路由比较环节、第一反相器、测试环节、第二反相器和数字转换器组成；
所述比较环节由第一开关、第二开关、第一电容、第二电容和比较器组成；第一开关的一端与CMOS图像传感器的像素输出端连接，第一开关的另一端与第一电容的左端连接，第一电容的右端与比较器的负输入端连接，比较器的正输入端与一斜坡信号输出端连接，比较器的输出端与第一反相器的输入端连接；第二电容的一端接地，第二电容的另一端与第一电容的左端连接；第二开关的一端与第一电容的右端连接，第二开关的另一端与比较器的输出端连接；第一反相器的控制部与一使能控制端连接；
所述测试环节由与非门和与门组成，与非门的第一输入端与第一反相器的输出端连接，与非门的第二输入端与一使能信号端连接，与非门的输出端与与门的第一输入端连接，与门的第二输入端与一测试信号端连接，与门的输出端与第二反相器的输入端连接；
所述数字转换器由多个数字转换单元组成，单个数字转换单元由前级锁存器、后级锁存器、第三反相器、第一MOS管、第二MOS管和计数器组成；前级锁存器的输入端与计数器连接，前级锁存器的正相控制端与与门的输出端连接，前级锁存器的反相控制端与第二反相器的输出端连接，前级锁存器的反相输出端与后级锁存器的输入端连接，后级锁存器的正相控制端与自身的正相锁存读出控制信号端连接，后级锁存器的反相控制端与自身的负相锁存读出控制信号端连接，后级锁存器的正相输出端与第三反相器的输入端连接，第三反相器的输出端与第一MOS管的栅极连接，第一MOS管的源极接地，第一MOS管的漏极与第二MOS管的源极连接，第二MOS管的栅极与选行信号端连接，第二MOS管的漏极形成数字转换单元的信号输出端。
本发明的原理是：
投入使用时，在初始状态下，第一开关和第二开关均处于断开状态，同时，使能控制端也控制第一反相器处于截止状态，斜坡信号输出端的电压为起始参考电压Vramph；
单次工作周期内，列模数转换电路先进行复位电压采样操作：复位电压采样时间开始时，先将第一开关和第二开关导通，像素中的复位电压通过像素输出端作用在第一电容上（比较器因负输入端与输出端短接，形成缓冲器结构），此时，第一电容上的电压V1为复位电压（且复位电压中包含了像素固定模式噪声）与起始参考电压Vramph之差，V1=Vramph+Vos-(Vrst+VFPN)，Vos 为比较器的失调电压，Vrst为复位电压，VFPN为像素固定模式噪声；复位电压采样时间结束后，将第一开关和第二开关关断；
然后列模数转换电路进行光信号采样操作：光信号采样时间开始时，将第一开关导通，像素中的光信号电压通过像素输出端作用在第一电容上，此时，第一电容上的电压V2为光信号电压（且光信号电压中包含了像素固定模式噪声）与电压V1之和，V2=V1+Vsignal+VFPN= Vramph-(Vrst-Vsignal)，这就使得像素固定模式噪声VFPN和列固定模式噪声相关信号Vos被去除了，(Vrst-Vsignal)即为光有效信号电压；
光信号采样时间结束后，列模数转换电路继续进行模数转换操作：光信号采样时间结束的同时，斜坡信号输出端开始输出Vramph到Vrampl的斜坡电压（Vrampl小于Vramph），此时，比较器的负输入端电压为V2，在斜坡信号输出端输出的电压小于V2之前，比较器输出高电平信号，随着斜坡信号输出端输出的电压逐渐减小，比较器将在一定时间内依次顺序扫描到预定动态范围内的所有电压，同时计数器也开始工作，当斜坡信号输出端输出的电压小于V2后，比较器会输出低电平，这会产生一个下降沿脉冲信号，受此下降沿脉冲信号触发，同时使能控制端向第一反相器注入高电平信号，使第一反相器正常工作，从而将比较器的输出信号导入数字转换器；下降沿脉冲信号经第二反相器处理后产生一反相信号，下降沿脉冲信号和反相信号对前级锁存器起到控制作用，使前级锁存器将对应计数器在下降沿时刻的计数值锁存，然后再由后级锁存器将前级锁存器锁存到的计数器信号锁存住，然后，通过第三反相器和对应的读出电路（即由第一MOS管和第二MOS管所组成的电路），在锁存读出信号和列选信号的控制下，将后级锁存器锁存到的数字信号向外读出，从而获得多位数字输出。从前面的介绍可以看出，采用本发明方案后，可以有效消除像素和列电路的固定模式噪声，提高图像传感器的成像质量，降低了列级处理电路的复杂程度；除此之外，本发明的列模数转换电路还具备测试功能，测试时的具体操作如下：
在测试状态下，通过使能信号端向与非门输入低电平，从而使比较器与后级电路隔离；在模数转换的时段区间内，通过测试信号端向与门输入一下降沿脉冲信号，下降沿脉冲信号经第二反相器处理后产生一反相信号，下降沿脉冲信号和反相信号对前级锁存器起到控制作用，使前级锁存器将对应计数器在下降沿时刻的计数值锁存，然后再由后级锁存器将前级锁存器锁存到的计数器信号锁存住，然后，通过第三反相器和对应的读出电路，在锁存读出信号和列选信号的控制下，将后级锁存器锁存到的数字信号向外读出，从而获得多位数字输出。
本发明的有益技术效果是：提供了一种列模数转换电路，该列模数转换电路能在采样过程中将像素和列电路的固定模式噪声去除，提高图像传感器的成像质量，降低了列级处理电路的复杂程度，同时，列模数转换电路还具备测试功能，能对时序控制和数字转换器进行测试。
附图说明
图1、由比较环节、第一反相器、测试环节和第二反相器所组成的电路示意图；
图2、数字转换器的电路示意图；
图中各个标记所对应的名称分别为：比较器1、第一反相器2、与非门3、与门4、第二反相器5、前级锁存器6、后级锁存器7、第三反相器8、计数器Count、第一开关CK1、第二开关CK2、使能控制端CK3、第一电容C1、第二电容C2、使能信号端TEST_EN、测试信号端TEST_IN、斜坡信号输出端ramp、第一MOS管M1、第二MOS管M2、计数器Count、选行信号端SEL、前级锁存器的输入端D1、前级锁存器的正相控制端CP1、前级锁存器的反相控制端CN1、前级锁存器的反相输出端QN、后级锁存器的输入端D2、后级锁存器的正相控制端CP2、后级锁存器的反相控制端CN2、后级锁存器的正相输出端Q、后级锁存器的正相锁存读出控制信号端CP、后级锁存器的负相锁存读出控制信号端CN。
具体实施方式
一种CMOS图像传感器用列模数转换电路，其创新在于：所述列模数转换电路由比较环节、第一反相器2、测试环节、第二反相器5和数字转换器组成；
所述比较环节由第一开关CK1、第二开关CK2、第一电容C1、第二电容C2和比较器1组成；第一开关CK1的一端与CMOS图像传感器的像素输出端连接，第一开关CK1的另一端与第一电容C1的左端连接，第一电容C1的右端与比较器1的负输入端连接，比较器1的正输入端与一斜坡信号输出端ramp连接，比较器1的输出端与第一反相器2的输入端连接；第二电容C2的一端接地，第二电容C2的另一端与第一电容C1的左端连接；第二开关CK2的一端与第一电容C1的右端连接，第二开关CK2的另一端与比较器1的输出端连接；第一反相器2的控制部与一使能控制端CK3连接；
所述测试环节由与非门3和与门4组成，与非门3的第一输入端与第一反相器2的输出端连接，与非门3的第二输入端与一使能信号端TEST_EN连接，与非门3的输出端与与门4的第一输入端连接，与门4的第二输入端与一测试信号端TEST_IN连接，与门4的输出端与第二反相器5的输入端连接；
所述数字转换器由多个数字转换单元组成，单个数字转换单元由前级锁存器6、后级锁存器7、第三反相器8、第一MOS管M1、第二MOS管M2和计数器Count组成；前级锁存器6的输入端与计数器Count连接，前级锁存器6的正相控制端与与门4的输出端连接，前级锁存器6的反相控制端与第二反相器5的输出端连接，前级锁存器6的反相输出端与后级锁存器7的输入端连接，后级锁存器7的正相控制端与自身的正相锁存读出控制信号端CP连接，后级锁存器7的反相控制端与自身的负相锁存读出控制信号端CN连接，后级锁存器7的正相输出端与第三反相器8的输入端连接，第三反相器8的输出端与第一MOS管M1的栅极连接，第一MOS管M1的源极接地，第一MOS管M1的漏极与第二MOS管M2的源极连接，第二MOS管M2的栅极与选行信号端SEL连接，第二MOS管M2的漏极形成数字转换单元的信号输出端。

Claims (1)

1.一种CMOS图像传感器用列模数转换电路，其特征在于：所述列模数转换电路由比较环节、第一反相器(2)、测试环节、第二反相器(5)和数字转换器组成；
所述比较环节由第一开关(CK1)、第二开关(CK2)、第一电容(C1)、第二电容(C2)和比较器(1)组成；第一开关(CK1)的一端与CMOS图像传感器的像素输出端连接，第一开关(CK1)的另一端与第一电容(C1)的左端连接，第一电容(C1)的右端与比较器(1)的负输入端连接，比较器(1)的正输入端与一斜坡信号输出端(ramp)连接，比较器(1)的输出端与第一反相器(2)的输入端连接；第二电容(C2)的一端接地，第二电容(C2)的另一端与第一电容(C1)的左端连接；第二开关(CK2)的一端与第一电容(C1)的右端连接，第二开关(CK2)的另一端与比较器(1)的输出端连接；第一反相器(2)的控制部与一使能控制端(CK3)连接；
所述测试环节由与非门(3)和与门(4)组成，与非门(3)的第一输入端与第一反相器(2)的输出端连接，与非门(3)的第二输入端与一使能信号端(TEST_EN)连接，与非门(3)的输出端与与门(4)的第一输入端连接，与门(4)的第二输入端与一测试信号端(TEST_IN)连接，与门(4)的输出端与第二反相器(5)的输入端连接；
所述数字转换器由多个数字转换单元组成，单个数字转换单元由前级锁存器(6)、后级锁存器(7)、第三反相器(8)、第一MOS管(M1)、第二MOS管(M2)和计数器(Count)组成；前级锁存器(6)的输入端与计数器(Count)连接，前级锁存器(6)的正相控制端与与门(4)的输出端连接，前级锁存器(6)的反相控制端与第二反相器(5)的输出端连接，前级锁存器(6)的反相输出端与后级锁存器(7)的输入端连接，后级锁存器(7)的正相控制端与自身的正相锁存读出控制信号端(CP)连接，后级锁存器(7)的反相控制端与自身的负相锁存读出控制信号端(CN)连接，后级锁存器(7)的正相输出端与第三反相器(8)的输入端连接，第三反相器(8)的输出端与第一MOS管(M1)的栅极连接，第一MOS管(M1)的源极接地，第一MOS管(M1)的漏极与第二MOS管(M2)的源极连接，第二MOS管(M2)的栅极与选行信号端(SEL)连接，第二MOS管(M2)的漏极形成数字转换单元的信号输出端；
在测试状态下，通过使能信号端(TEST_EN)向与非门(3)输入低电平，从而使比较器(1)与后级电路隔离；在模数转换的时段区间内，通过测试信号端(TEST_IN)向与门(4)输入一下降沿脉冲信号，下降沿脉冲信号经第二反相器(5)处理后产生一反相信号，下降沿脉冲信号和反相信号对前级锁存器(6)起到控制作用，使前级锁存器(6)将对应计数器(Count)在下降沿时刻的计数值锁存，然后再由后级锁存器(7)将前级锁存器(6)锁存到的计数器信号锁存住，然后，通过第三反相器(8)和对应的读出电路，在锁存读出信号和列选信号的控制下，将后级锁存器(7)锁存到的数字信号向外读出，从而获得多位数字输出。
CN201610185750.XA 2016-03-29 2016-03-29 Cmos图像传感器用列模数转换电路 Active CN105812686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610185750.XA CN105812686B (zh) 2016-03-29 2016-03-29 Cmos图像传感器用列模数转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610185750.XA CN105812686B (zh) 2016-03-29 2016-03-29 Cmos图像传感器用列模数转换电路

Publications (2)

Publication Number Publication Date
CN105812686A CN105812686A (zh) 2016-07-27
CN105812686B true CN105812686B (zh) 2018-12-18

Family

ID=56454979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610185750.XA Active CN105812686B (zh) 2016-03-29 2016-03-29 Cmos图像传感器用列模数转换电路

Country Status (1)

Country Link
CN (1) CN105812686B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3367668B1 (en) * 2017-02-24 2019-10-02 Melexis Technologies NV Noise reduction in sample and hold systems
CN107896308B (zh) * 2017-10-27 2020-08-18 天津大学 脉冲阵列式仿视网膜图像传感器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660858B1 (ko) * 2005-01-28 2006-12-26 삼성전자주식회사 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
CN101677245A (zh) * 2008-09-17 2010-03-24 比亚迪股份有限公司 一种模数转换电路、模数转换方法及图像处理系统
US8928379B2 (en) * 2012-02-17 2015-01-06 California Institute Of Technology Minimal power latch for single-slope ADCs
CN103686004B (zh) * 2013-12-11 2017-02-08 格科微电子（上海）有限公司 列并行模数转换器、像素感光值输出方法及cmos图像传感器

Also Published As

Publication number Publication date
CN105812686A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105637858B (zh) 矩阵图像传感器以及读取矩阵图像传感器中的像素的方法
KR101365408B1 (ko) 카운터 회로, 이를 포함하는 물리량 측정 장치 및 카운팅 방법
CN106657829B (zh) 一种针对高密度spad阵列级模拟信号的读出电路和读出方法
KR101621244B1 (ko) 카운터 회로, 이를 포함하는 장치 및 카운팅 방법
KR100674966B1 (ko) 동작중에도 아날로그 디지털 변환기의 특성을 검사할 수있는 이미지 촬상용 반도체 장치
US9529336B2 (en) Analog to digital converter compatible with image sensor readout
US8072527B2 (en) Solid state image sensing device
US9185314B2 (en) Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
CN103053115A (zh) 时间检测电路、ad转换器以及固体摄像装置
US10257451B2 (en) Comparison device and CMOS image sensor using the same
JP6175355B2 (ja) 固体撮像素子
CN105812686B (zh) Cmos图像传感器用列模数转换电路
WO2016075772A1 (ja) 時間検出回路、ａｄ変換回路、および固体撮像装置
KR20190044261A (ko) 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN107896308B (zh) 脉冲阵列式仿视网膜图像传感器
US20070109434A1 (en) Image sensor
CN109005374B (zh) 图像传感器像素电路的工作方法
CN107147859A (zh) 一种应用于图像传感器中的高速模数转换装置
KR20150068599A (ko) 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
CN102832935B (zh) Ad转换电路和固体摄像装置
CN112261327A (zh) 像素探测器及其分布式前端模数变换与读出电路、方法
JP2012503395A (ja) アナログカウンターおよびそのようなカウンターを搭載したイメージデバイス
CN110798637A (zh) 一种抑制太阳黑子效应的图像传感器读出电路及读出方法
KR20160139102A (ko) 차동 회로 및 그를 포함하는 이미지 센싱 장치
US10992894B2 (en) Image sensor, address decoder including clock tree, and image processing system including the image sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191101

Address after: 401332 No. 367 Xiyong Road, Xiyong Town Micropower Park, Shapingba District, Chongqing

Patentee after: China Electric Technology Group Chongqing acoustic photoelectric Co., Ltd.

Address before: 400060 Chongqing District, Huayuan Road City, No. 14, No. 44

Patentee before: The 44th Research Institute of China Electronic Science and Technology Group Corporation

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201123

Address after: No. 28-2, Xiyuan 1st Road, Shapingba District, Chongqing 400030

Patentee after: UNITED MICROELECTRONICS CENTER Co.,Ltd.

Address before: 401332 No. 367 Xiyong Road, Xiyong Town Micropower Park, Shapingba District, Chongqing

Patentee before: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION CHONGQING ACOUSTIC-OPTIC-ELECTRONIC Co.,Ltd.