KR20060085505A - 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 - Google Patents

고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20060085505A
KR20060085505A KR1020050006402A KR20050006402A KR20060085505A KR 20060085505 A KR20060085505 A KR 20060085505A KR 1020050006402 A KR1020050006402 A KR 1020050006402A KR 20050006402 A KR20050006402 A KR 20050006402A KR 20060085505 A KR20060085505 A KR 20060085505A
Authority
KR
South Korea
Prior art keywords
precharge
control signal
node
response
high voltage
Prior art date
Application number
KR1020050006402A
Other languages
English (en)
Other versions
KR100689828B1 (ko
Inventor
천권수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050006402A priority Critical patent/KR100689828B1/ko
Priority to US11/328,891 priority patent/US7319626B2/en
Priority to DE102006003986A priority patent/DE102006003986A1/de
Priority to JP2006015442A priority patent/JP4575304B2/ja
Publication of KR20060085505A publication Critical patent/KR20060085505A/ko
Application granted granted Critical
Publication of KR100689828B1 publication Critical patent/KR100689828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

본 발명은 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치를 공개한다. 이 회로는 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기, 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기, 및 제1 및 제2캐패시터들을 구비하고, 제1펌핑 제어신호에 응답하여 제1 및 제2캐패시터들을 직렬로 연결하여 제1출력 노드를 펌핑하고, 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제3 및 제4캐패시터들을 구비하고, 제2펌핑 제어신호에 응답하여 제3 및 제4캐패시터들을 직렬로 연결하여 제2출력 노드를 펌핑하고, 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기로 구성되고, 프리차지 제어신호에 응답하여 제1, 제2, 제3, 및 제4캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기로 구성되어 있다. 따라서, 전원전압의 레벨이 낮아지고 고전압 레벨 검출신호의 주기가 짧아지는 경우에도 목표로 하는 고전압을 발생할 수 있다.

Description

고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치{High voltage generating circuit and method and semiconductor memory device comprising the same}
도1은 종래의 고전압 발생회로의 일예의 구성을 나타내는 것이다.
도2는 도1에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
도3은 종래의 고전압 발생회로의 다른 예의 구성을 나타내는 것이다.
도4는 도3에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
도5는 본 발명의 고전압 발생회로의 일실시예의 구성을 나타내는 회로도이다.
도6은 도5에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
도7은 본 발명의 다른 실시예의 고전압 발생회로의 구성을 나타내는 것이다.
도8은 도7에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
본 발명은 전압 발생회로에 관한 것으로, 특히 전원전압보다 높은 고전압을 발생할 수 있는 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치에 관한 것이다.
종래의 반도체 메모리 장치의 메모리 셀은 하나의 캐패시터와 하나의 NMOS트랜지스터로 구성된다. NMOS트랜지스터의 게이트는 워드 라인에 연결되며, NMOS트랜지스터의 게이트로 전원전압이 인가되는 경우에 온되어, 접지전압 레벨은 문턱전압의 손실없이 전송하나, 전원전압 레벨은 전원전압 레벨에서 문턱전압을 뺀 레벨을 전송하게 된다. NMOS트랜지스터가 전원전압을 문턱전압의 손실없이 전송하기 위해서는 게이트로 전원전압보다 높은 레벨의 고전압을 인가하여야만 한다. 일반적으로, 고전압은 전원전압에 NMOS트랜지스터의 문턱전압을 더한 전압보다 큰 전압으로 설정되며, 반도체 메모리 장치는 고전압을 발생하기 위한 고전압 발생회로를 구비한다.
도1은 종래의 고전압 발생회로의 일예의 구성을 나타내는 것으로, 고전압 레벨 검출기(10), 제어신호 발생기(12), 및 고전압 발생기(14)로 구성되고, 고전압 발생기(14)는 캐패시터들(C1 ~ C4), 및 스위치들(SW1 ~ SW8)로 구성되어 있다.
도1에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.
고전압 레벨 검출기(10)는 고전압(VPP)의 레벨을 검출하여 고전압(VPP)의 레벨이 목표로 하는 고전압(VPP)의 레벨보다 낮으면 고전압 레벨 검출신호(VPPEN)를 발생한다. 제어신호 발생기(12)는 고전압 레벨 검출신호(VPPEN)에 응답하여 프리차지 제어신호(P1), 및 펌핑 제어신호들(P2 ~ P4)을 발생한다. 스위치들(SW1, SW2, SW3, SW6) 각각은 프리차지 제어신호(P1)에 응답하여 노드들(n1, n2, n3, n4) 각각을 전압(VDD) 레벨로 프리차지한다. 캐패시터들(C1, C2)은 펌핑 제어신호(P2)에 응답하여 노드들(n1, n2) 각각을 펌핑한다. 캐패시터(C3)는 펌핑 제어신호(P3)에 응답하여 노드(n3)를 펌핑하고, 캐패시터(C4)는 펌핑 제어신호(P4)에 응답하여 노드(n4)를 펌핑한다. 스위치들(SW4, SW5) 각각은 펌핑 제어신호(P2)에 응답하여 온되어 노드들(n2, n3)사이 및 노드들(n1, n4)사이에 전하 공유 동작이 수행되게 한다. 스위치(SW7)는 펌핑 제어신호(P3)에 응답하여 온되어 노드들(n3, n4)사이에 전하 공유 동작이 수행되게 한다. 스위치(SW8)는 펌핑 제어신호(P4)에 응답하여 온되어 노드(n4)와 고전압 발생단자사이에 전하 공유 동작이 수행되게 한다.
도2는 도1에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
프리차지 기간(T1)에 제어신호 발생기(12)로부터 "하이"레벨의 프리차지 제어신호(P1)가 발생되면, 스위치들(SW1, SW2, SW3, SW6)이 온되어 노드들(n1 ~ n4)이 전원전압(VDD) 레벨로 프리차지된다.
제1펌핑 기간(T2)에 제어신호 발생기(12)로부터 "하이"레벨의 펌핑 제어신호(P2)가 발생되면, 캐패시터들(C1, C2)이 노드들(n1, n2)을 전압(2VDD) 레벨로 펌핑한다. 그리고, "하이"레벨의 펌핑 제어신호(P2)에 응답하여 스위치들(SW4, SW5)이 온되어 노드들(n1, n4)사이 및 노드들(n2, n3)사이에 전하 공유 동작을 수행하여 노드들(n1 ~ n4)이 전압(1.5VDD) 레벨로 된다.
제2펌핑 기간(T3)에 제어신호 발생기(12)로부터 "하이"레벨의 펌핑 제어신호(P3)가 발생되면, 캐패시터(C3)가 노드(n3)를 전압(2.5VDD) 레벨로 펌핑한다. 그리고, "하이"레벨의 펌핑 제어신호(P3)에 응답하여 스위치(SW7)가 온되어 노드들(n3, n4)사이에 전하 공유 동작을 수행하여 노드들(n3, n4)이 전압(2VDD) 레벨로 된다.
제3펌핑 기간(T4)에 제어신호 발생기(12)로부터 "하이"레벨의 펌핑 제어신호(P4)가 발생되면, 캐패시터(C4)가 노드(n4)를 전압(3VDD) 레벨로 펌핑한다. 그리고, "하이"레벨의 펌핑 제어신호(P4)에 응답하여 스위치(SW8)가 온되어 노드(n4)와 고전압 발생단자사이에 전하 공유 동작을 수행하여 노드(n4)와 고전압 발생단자는 전압(α) 레벨로 된다. 이와같은 방법으로 동작을 수행함에 의해서 고전압 발생단자는 최대 전압(3VDD) 레벨의 고전압(VPP)을 발생할 수 있다.
도1에 나타낸 일예의 고전압 발생회로는 4개의 펌핑 캐패시터들(C1 ~ C4)을 구비하고, 3회 펌핑 동작을 수행하여 최대 전압(3VDD) 레벨까지 펌핑할 수 있다.
도3은 종래의 고전압 발생회로의 다른 예의 구성을 나타내는 것으로, 고전압 레벨 검출기(20), 제어신호 발생기(22), 및 고전압 발생기(24)로 구성되어 있다. 고전압 발생기(24)는 캐패시터들(C5, C6), 및 스위치들(SW10 ~ SW15)로 구성되어 있다.
도3에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.
고전압 레벨 검출기(20)는 고전압(VPP)의 레벨을 검출하여 고전압(VPP)의 레벨이 목표로 하는 고전압(VPP)의 레벨보다 낮으면 고전압 레벨 검출신호(VPPEN)를 발생한다. 제어신호 발생기(22)는 고전압 레벨 검출신호(VPPEN)에 응답하여 프리차지 제어신호(P1)와 펌핑 제어신호(P2)를 발생한다. 스위치들(SW10, SW11, SW13, SW14)은 프리차지 제어신호(P1)에 응답하여 노드들(n5, n7)을 접지전압 레벨로 프리차지하고, 노드들(n6, n8)을 전원전압(VDD) 레벨로 프리차지한다. 스위치들(SW12, SW15)은 펌핑 제어신호(P2)에 응답하여 노드들(n6, n7)사이 및 노드(n8)와 고전압 발생단자사이를 연결한다.
도4는 도3에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
프리차지 기간(T1)에 제어신호 발생기(22)로부터 "하이"레벨의 프리차지 제어신호(P1)가 발생되면, 스위치들(SW10, SW11, SW13, SW14)이 모두 온되어 노드들(n5, n7)이 접지전압 레벨로 프리차지되고, 노드들(n6, n8)이 전원전압(VDD) 레벨로 프리차지된다.
펌핑 기간(T2)에 제어신호 발생기(22)로부터 "하이"레벨의 펌핑 제어신호(P2)가 발생되면, 노드(n5)가 전원전압(VDD) 레벨로 되고, 캐패시터(C5)에 의해서 펌핑 동작이 수행되어 노드(n6)를 전압(2VDD) 레벨로 펌핑한다. 그리고, 스위치(SW12)가 온되어 있으므로, 노드(n7)는 노드(n6)와 마찬가지로 전압(2VDD) 레벨이 되고, 캐패시터(C6)에 의해서 펌핑 동작이 수행되어 노드(n8)를 전압(3VDD) 레벨로 펌핑한다. 그리고, 스위치(SW15)가 온되어 있으므로 노드(n8)와 고전압 발생단자사이에 전하 공유 동작이 수행되어 노드(n8)와 고전압 발생단자는 전압(α) 레벨로 된다. 이와같은 방법으로 동작을 수행하여 고전압 발생단자는 최대 전압(3VDD) 레 벨의 고전압(VPP)을 발생할 수 있다.
즉, 도3에 나타낸 다른 예의 고전압 발생회로는 2개의 펌핑 캐패시터를 구비하고, 1회의 펌핑 동작을 수행하여 최대 3VDD 레벨까지 펌핑할 수 있다.
따라서, 도1의 고전압 발생회로에 비해서 도3의 고전압 발생회로가 적은 수의 펌핑 캐패시터를 구비하여 단지 1회의 펌핑 동작으로 목표로 하는 고전압을 발생할 수는 있다.
그러나, 반도체 메모리 장치가 저전원전압화 및 고속화되어 가고 있으며, 이에 따라 목표로 하는 고전압의 레벨이 낮아진다면 종래의 고전압 발생회로를 그대로 사용하여 고전압을 발생할 수 있으나, 전원전압의 레벨이 낮아짐에 따라 목표로 하는 고전압의 레벨은 비례적으로 낮출 수가 없다. 이는 NMOS트랜지스터의 문턱전압을 일정한 값이상으로 낮게 만드는 것이 용이하지 않기 때문이다. 그리고, 고속화로 인해서 고전압 레벨 검출신호의 주기가 짧아지게 되므로 펌핑 횟수를 줄일 필요성이 있다.
따라서, 종래의 고전압 발생회로보다 펌핑 횟수를 필요이상으로 증가하지 않으면서 목표로 하는 고전압을 발생할 수 있는 펌핑 능력이 우수한 고전압 발생회로가 필요하게 되었다.
본 발명의 목적은 전원전압의 레벨이 낮아지고 고전압 레벨 검출신호의 주기가 짧아지더라도 목표로 하는 고전압을 발생할 수 있는 고전압 발생회로 및 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 고전압 발생회로를 구비한 반도체 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제1형태는 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기, 상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기, 및 제1 및 제2캐패시터들을 구비하고, 상기 제1펌핑 제어신호에 응답하여 상기 제1 및 제2캐패시터들을 직렬로 연결하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제3 및 제4캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제3 및 제4캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 제3, 및 제4캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 한다.
상기 제1펌핑기는 상기 프리차지 제어신호에 응답하여 제1노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제1프리차지 회로, 상기 프리차지 제어신호에 응답하여 제2노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제2프리차지 회로, 상기 프리차지 제어신호에 응답하여 상기 제1출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제3프리차지 회로, 상기 제1펌핑 제어신호에 응답하여 상기 제1노드와 상기 제2노드를 연결하는 제1스위치, 및 상기 제1펌핑 제어신호에 응답 하여 상기 제1출력 노드와 상기 제2출력 노드사이에 전하 공유 동작이 수행되도록 하는 제2스위치를 구비하고, 상기 제1캐패시터는 상기 제1펌핑 제어신호와 상기 제1노드사이에 연결되고, 상기 제2캐패시터는 상기 제2노드와 상기 제1출력 노드사이에 연결되는 것을 특징으로 하고, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 한다.
상기 제2펌핑기는 상기 프리차지 제어신호에 응답하여 제3노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제4프리차지 회로, 상기 제2펌핑 제어신호의 반대 위상의 신호에 응답하여 제4노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제5프리차지 회로, 상기 프리차지 제어신호에 응답하여 상기 제2출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제6프리차지 회로, 상기 제2펌핑 제어신호에 응답하여 상기 제3노드와 상기 제4노드를 연결하는 제3스위치, 및 상기 제2펌핑 제어신호에 응답하여 상기 제2출력 노드와 상기 고전압 발생단자사이에 전하 공유 동작이 수행되도록 하는 제4스위치를 구비하고, 상기 제3캐패시터는 상기 제2펌핑 제어신호와 상기 제3노드사이에 연결되고, 상기 제4캐패시터는 상기 제4노드와 상기 제2출력 노드사이에 연결되는 것을 특징으로 하고, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생회로의 제2형태는 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기, 상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기, 및 제1캐패시터를 구비하고, 상기 제1펌핑 제어신호 에 응답하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제2 및 제3캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제2 및 제3캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 및 제3캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 한다.
상기 제1펌핑기는 상기 프리차지 제어신호에 응답하여 제1출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제1프리차지 회로, 및 상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드와 상기 제2출력 노드사이에 전하 공유 동작이 수행되도록 하는 제1스위치를 구비하고, 상기 제1캐패시터는 상기 제1펌핑 제어신호와 상기 제1출력 노드사이에 연결되는 것을 특징으로 하고, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 한다.
상기 제2펌핑기는 상기 프리차지 제어신호에 응답하여 제1노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제2프리차지 회로, 상기 제2펌핑 제어신호의 반대 위상의 신호에 응답하여 제2노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제3프리차지 회로, 상기 프리차지 제어신호에 응답하여 상기 제2출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제4프리차지 회로, 상기 제2펌핑 제어신호에 응답하여 상기 제1노드와 상기 제2노드를 연결하는 제2스위치, 및 상기 제2펌핑 제어신호에 응답하여 상기 제2출력 노드와 상기 고전압 발생단자사이에 전하 공유 동작이 수행되도록 하는 제3스위치를 구비하고, 상기 제2캐패시터는 상기 제2펌핑 제어신호와 상기 제1노드사이에 연결되고, 상기 제3캐패시터는 상기 제2노드와 상기 제2출력 노드사이에 연결되는 것을 특징으로 하고, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생방법의 제1형태는 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출 단계, 상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생 단계, 상기 프리차지 제어신호에 응답하여 제1, 제3노드들, 제1, 제2출력 노드들을 제1프리차지 전압 레벨로, 제2 및 제4노드들을 제2프리차지 전압 레벨로 프리차지하는 프리차지 단계, 상기 제1펌핑 제어신호에 응답하여 상기 제1노드를 제1캐패시터에 의해서 펌핑하고, 상기 제1노드와 상기 제2노드를 연결하고, 상기 제2노드의 레벨에 응답하여 상기 제1출력 노드를 제2캐패시터에 의해서 펌핑하고 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑 단계, 및 상기 제2펌핑 제어신호에 응답하여 상기 제3노드를 제3캐패시터에 의해서 펌핑하고, 상기 제3노드와 상기 제4노드를 연결하고, 상기 제4노드의 레벨에 응답하여 상기 제2출력 노드를 제4캐패시터에 의해서 펌핑하고 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑 단계를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 고전압 발생방법의 제2형태는 고전압 의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출 단계, 상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생 단계, 상기 프리차지 제어신호에 응답하여 제1, 제2출력 노드들 및 제1노드를 제1프리차지 전압 레벨로, 제2노드를 제2프리차지 전압 레벨로 프리차지하는 프리차지 단계, 상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드를 제1캐패시터에 의해서 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑 단계, 및 상기 제2펌핑 제어신호에 응답하여 상기 제1노드를 제2캐패시터에 의해서 펌핑하고, 상기 제1노드와 상기 제2노드를 연결하고, 상기 제2노드의 레벨에 응답하여 상기 제2출력 노드를 제3캐패시터에 의해서 펌핑하고 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 고전압 발생회로를 구비하는 반도체 메모리 장치에 있어서, 상기 고전압 발생회로는 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기, 상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기, 및 제1 및 제2캐패시터들을 구비하고, 상기 제1펌핑 제어신호에 응답하여 상기 제1 및 제2캐패시터들을 직렬로 연결하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제3 및 제4캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제3 및 제4캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 제3, 및 제4캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 고전압 발생회로를 구비하는 반도체 메모리 장치에 있어서, 상기 고전압 발생회로는 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기, 상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기, 및 제1캐패시터를 구비하고, 상기 제1펌핑 제어신호에 응답하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제2 및 제3캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제2 및 제3캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 및 제3캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치를 설명하면 다음과 같다.
도5는 본 발명의 고전압 발생회로의 일실시예의 구성을 나타내는 회로도로 서, 고전압 레벨 검출기(30), 제어신호 발생기(32), 및 고전압 발생기(34)로 구성되고, 고전압 발생기(34)는 제1펌핑기(34-1)와 제2펌핑기(34-2)로 구성되어 있다. 제1펌핑기(34-1)는 캐패시터들(C7, C8) 및 스위치들(SW20 ~ SW23, SW28)로 구성되고, 제2펌핑기(34-2)는 캐패시터들(C9, C10) 및 스위치들(SW24 ~ SW27, SW29)로 구성되어 있다.
도5에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.
고전압 레벨 검출기(30)는 고전압(VPP)의 레벨을 검출하여 고전압(VPP)의 레벨이 목표로 하는 고전압(VPP)의 레벨보다 낮으면 고전압 레벨 검출신호(VPPEN)를 발생한다. 제어신호 발생기(32)는 고전압 레벨 검출신호(VPPEN)에 응답하여 프리차지 제어신호(P1)와 펌핑 제어신호들(P2, P3)을 발생한다. 스위치들(SW20, SW23, SW24, SW27)은 프리차지 제어신호(P1)에 응답하여 노드들(n10, n12, n13, n15) 각각을 전원전압(VDD) 레벨로 프리차지한다. 스위치(SW22)는 프리차지 제어신호(P1)에 응답하여 노드(n11)를 접지전압 레벨로 프리차지한다. 스위치(SW21)는 펌핑 제어신호(P2)에 응답하여 노드들(n10, n11)사이를 연결하고, 스위치(SW22)는 펌핑 제어신호(P2)에 응답하여 노드들(n12, n15)사이를 연결한다. 스위치(SW25)는 펌핑 제어신호(P3)에 응답하여 노드들(n13, n14)사이를 연결하고, 스위치(SW29)는 펌핑 제어신호(P3)에 응답하여 노드(n14)와 고전압 발생단자사이를 연결한다. 그리고, 스위치(SW26)는 반전 펌핑 제어신호(P3B)에 응답하여 노드(n14)를 접지전압 레벨로 프리차지한다. 캐패시터들(C7, C8)은 펌핑 제어신호(P2)에 응답하여 펌핑 동작을 수행하게 되고, 캐패시터들(C9, C10)은 펌핑 제어신호(P3)에 응답하여 펌핑 동작을 수행하게 된다.
도6은 도5에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
프리차지 기간(T1)에 제어신호 발생기(32)로부터 "하이"레벨의 프리차지 제어신호(P1)가 발생되면, 스위치들(SW20, SW22, SW23, SW24, SW27)이 온되어 노드들(n10, n12, n13, n15)이 전원전압(VDD) 레벨로 프리차지되고, 스위치(SW22)가 온되어 노드(n11)가 접지전압 레벨로 프리차지된다. 그리고, 이때, 반전 펌핑 제어신호(P3B)가 "하이"레벨이므로 스위치(SW26)가 온되어 노드(n14)는 접지전압 레벨로 프리차지된다.
제1펌핑 기간(T2)에 제어신호 발생기(32)로부터 "하이"레벨의 펌핑 제어신호(P2)가 발생되면, 스위치(SW2)가 온되어 노드들(n10, n11)이 연결되고 캐패시터(C7)에 의해서 펌핑 동작이 수행되어 노드들(n10, n11)이 전압(2VDD) 레벨로 된다. 그리고, 노드(n11)이 전압(2VDD) 레벨로 되면 캐패시터(C8)에 의해서 펌핑 동작이 수행되어 노드(n12)가 전압(3VDD) 레벨로 된다. 그리고, "하이"레벨의 펌핑 제어신호(P2)에 응답하여 스위치(SW28)가 온되어 노드들(n12, n15)사이에 전하 공유 동작이 수행되어 노드들(n12, n15)은 각각은 전압(2VDD) 레벨로 된다. 이때, 반전 펌핑 제어신호(P3B)가 "하이"레벨이므로 스위치(SW26)가 온되어 노드(n14)는 접지전압 레벨을 유지한다. 노드들(n12, n15)사이에 전하 공유 동작이 수행될 때 캐패시터들(C7, C8)의 캐패시턴스와 캐패시터(C10)의 캐패시턴스는 동일한 값이 되도록 설계되는 것이 바람직하다. 즉, 캐패시터들(C7, C8)의 캐패시턴스를 각각 C로 설계하였 다면, 직렬 연결된 캐패시터들(C7, C8)의 총 캐패시턴스는 C/2이므로 캐패시터(C10)는 캐패시턴스가 C/2가 되도록 설계되는 것이 바람직하다. 그리고, 직렬 연결되는 캐패시터들(C9, C10)의 캐패시턴스는 동일한 값이 되도록 설계되는 것이 바람직하므로 캐패시터(C9)의 캐패시턴스는 C/2가 되도록 설계되는 것이 바람직하다.
제2펌핑 기간(T3)에 제어신호 발생기(32)로부터 "하이"레벨의 펌핑 제어신호(P3)가 발생되면, 스위치들(SW25, SW29)이 온되고, 스위치(SW26)는 오프되어 노드들(n13, n14)사이 및 노드(n15)와 고전압 발생단자사이가 연결된다. 그리고, "하이"레벨의 펌핑 제어신호(P3)에 응답하여 캐패시터(C9)에 의한 펌핑 동작이 수행되어 노드들(n13, n14)가 전압(2VDD) 레벨로 되고, 노드(n14)가 전압(2VDD) 레벨로 되면 캐패시터(C10)에 의한 펌핑 동작이 수행되어 노드(n15)가 전압(4VDD) 레벨로 된다. 이때, 스위치(SW29)가 온되어 있으므로 노드(n15)와 고전압 발생단자사이에 전하 공유 동작이 수행되어 노드(n15)와 고전압 발생단자는 전압(β) 레벨로 된다. 이와같은 방법으로 동작을 수행함에 의하여 최대 전압(4VDD) 레벨의 고전압(VPP)을 발생할 수 있다.
즉, 도5에 나타낸 본 발명의 고전압 발생회로는 2회의 펌핑 동작으로 최대 4VDD 레벨까지 펌핑할 수 있다. 따라서, 고전압 레벨 검출신호(VPPEN)의 주기가 짧아지더라도 고전압(VPP)을 유지할 수 있으며, 전원전압의 레벨이 낮아지더라도 최대 펌핑 전압의 레벨이 높아져서 목표로 하는 고전압(VPP)을 발생할 수 있다.
도7은 본 발명의 다른 실시예의 고전압 발생회로의 구성을 나타내는 것으로, 고전압 레벨 검출기(40), 제어신호 발생기(42), 및 고전압 발생기(44)로 구성되고, 고전압 발생기(44)는 제1펌핑기(44-1)와 제2펌핑기(44-2)로 구성되어 있다. 제1펌핑기(44-1)는 캐패시터(C11) 및 스위치들(SW30, SW35)로 구성되고, 제2펌핑기(44-2)는 캐패시터들(C12, C13) 및 스위치들(SW31 ~ SW34, SW36)로 구성되어 있다.
도7에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.
고전압 레벨 검출기(40)는 고전압(VPP)의 레벨을 검출하여 고전압(VPP)의 레벨이 목표로 하는 고전압(VPP)의 레벨보다 낮으면 고전압 레벨 검출신호(VPPEN)를 발생한다. 제어신호 발생기(42)는 고전압 레벨 검출신호(VPPEN)에 응답하여 프리차지 제어신호(P1)와 펌핑 제어신호들(P2, P3)을 발생한다. 스위치들(SW30, SW31, SW34)은 펌핑 제어신호(P1)에 응답하여 노드들(n20, n21, n23)을 전원전압(VDD) 레벨로 프리차지한다. 스위치(SW35)는 펌핑 제어신호(P2)에 응답하여 노드들(n20, n23)사이에 전하 공유 동작이 수행되게 한다. 스위치(SW32)는 펌핑 제어신호(P3)에 응답하여 노드들(n21, n22)을 연결하고, 스위치(SW36)는 펌핑 제어신호(P3)에 응답하여 노드(n23)와 고전압 발생단자사이에 전하 공유 동작이 수행되게 한다. 스위치(SW33)는 반전 펌핑 제어신호(P3B)에 응답하여 노드(n22)를 접지전압 레벨로 프리차지한다.
도8은 도7에 나타낸 고전압 발생회로의 동작을 설명하기 위한 동작 타이밍도이다.
프리차지 기간(T1)에 제어신호 발생기(42)로부터 "하이"레벨의 프리차지 제어신호(P1)가 발생되면 스위치들(SW20, SW31, SW34)이 온되어 노드들(n20, n21, n23)이 전원전압(VDD) 레벨로 프리차지된다. 또한, 이 기간(T1)에서 제어신호 발생 기(42)가 "하이"레벨의 반전 펌핑 제어신호(P3B)를 발생하면 스위치(SW33)가 온되어 노드(n22)가 접지전압 레벨로 프리차지된다.
제1펌핑 기간(T2)에 제어신호 발생기(42)로부터 "하이"레벨의 펌핑 제어신호(P2)가 발생되면 캐패시터(C11)가 펌핑 동작을 수행하여 노드(n20)가 전압(2VDD) 레벨로 되고, "하이"레벨의 펌핑 제어신호(P2)에 응답하여 스위치(35)가 온되어 노드들(n20, n23)사이에 전하 공유 동작이 수행되어 노드들(n20, n23)이 전압(1.5VDD) 레벨로 된다. 이때, 제어신호 발생기(42)가 "하이"레벨의 반전 펌핑 제어신호(P3B)를 계속적으로 발생하므로 스위치(SW33)가 온되어 노드(n22)는 접지전압 레벨로 유지된다. 노드들(n20, n23)사이에 전하 공유 동작이 수행될 때 캐패시터(C11)의 캐패시턴스와 캐패시터(C13)의 캐패시턴스는 동일한 값이 되도록 설계되는 것이 바람직하다. 즉, 캐패시터(C11)의 캐패시턴스를 C로 설계하였다면, 캐패시터(C13)의 캐패시턴스가 C로 설계되는 것이 바람직하다. 그리고, 직렬 연결되는 캐패시터들(C12, C13)의 캐패시턴스는 동일한 값이 되도록 설계되는 것이 바람직하므로 캐패시터(C12)의 캐패시턴스는 C가 되도록 설계되는 것이 바람직하다.
제2펌핑 기간(T2)에 제어신호 발생기(42)로부터 "하이"레벨의 펌핑 제어신호(P3)가 발생되면 스위치들(SW32, SW36)이 온되고, 스위치(SW33)는 오프되어 노드들(n21, n22)사이 및 노드(n23)와 고전압 발생단자사이가 연결된다. 그리고, "하이"레벨의 펌핑 제어신호(P3)에 응답하여 캐패시터(C12)에 의한 펌핑 동작이 수행되어 노드들(n21, n22)가 전압(2VDD) 레벨로 되고, 노드(n22)가 전압(2VDD) 레벨로 되면 캐패시터(C13)에 의한 펌핑 동작이 수행되어 노드(n23)가 전압(3.5VDD) 레벨로 된 다. 이때, 스위치(SW36)가 온되어 있으므로 노드(n23)와 고전압 발생단자사이에 전하 공유 동작이 수행되어 노드(n23) 및 고전압 발생단자가 전압(γ) 레벨로 된다. 이와같은 방법으로 동작을 수행함에 의해서 최대 전압(3.5VDD) 레벨의 고전압(VPP)을 발생할 수 있다.
즉, 도7에 나타낸 고전압 발생회로는 2회의 펌핑 동작으로 최대 3.5VDD 레벨까지 펌핑할 수 있다. 물론 도5에 나타낸 고전압 발생회로에 비해서 최대 펌핑 전압 레벨이 낮아지기는 하지만 도5에 나타낸 고전압 발생회로에 비해서 캐패시터의 수를 줄일 수 있다.
따라서, 도7에 본 발명의 고전압 발생회로 또한 도5에 나타낸 고전압 발생회로와 마찬가지로 고전압 레벨 검출신호(VPPEN)의 주기가 짧아지더라도 고전압(VPP)을 유지할 수 있으며, 전원전압의 레벨이 낮아지더라도 최대 펌핑 전압의 레벨이 높아져서 목표로 하는 고전압(VPP)을 발생할 수 있다.
상술한 실시예들의 고전압 발생회로는 프리차지 기간(T1)에 모든 프리차지 노드들이 동시에 프리차지되는 동작을 설명하였지만, 프리차지 기간(T1)에 모든 프리차지 노드들이 동시에 프리차지되지 않고 제1펌핑 기간(T2)이 완료된 후에 곧바로 도5의 프리차지 노드들(n10, n11, n12) 각각을 프리차지 전압 레벨로 프리차지하고, 도7의 프리차지 노드(n20)를 프리차지 전압 레벨로 프리차지하더라도 상관없다.
상술한 실시예들의 고전압 발생회로는 저전원전압이 인가되고 고속동작을 수행하는 반도체 메모리 장치에 적용되어 안정적인 고전압 레벨을 발생할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 고전압 발생회로 및 방법은 전원전압의 레벨이 낮아지고 고전압 레벨 검출신호의 주기가 짧아지는 경우에도 목표로 하는 고전압을 안정적으로 발생할 수 있다.
따라서, 본 발명의 고전압 발생회로는 반도체 메모리 장치에 적용되어 장치의 동작 신뢰성을 높여주게 된다.

Claims (22)

  1. 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기;
    상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기; 및
    제1 및 제2캐패시터들을 구비하고, 상기 제1펌핑 제어신호에 응답하여 상기 제1 및 제2캐패시터들을 직렬로 연결하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제3 및 제4캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제3 및 제4캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 제3, 및 제4캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 하는 고전압 발생회로.
  2. 제1항에 있어서, 상기 제1펌핑기는
    상기 프리차지 제어신호에 응답하여 제1노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제1프리차지 회로;
    상기 프리차지 제어신호에 응답하여 제2노드를 상기 제2프리차지 전압 레벨 로 프리차지하는 제2프리차지 회로;
    상기 프리차지 제어신호에 응답하여 상기 제1출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제3프리차지 회로;
    상기 제1펌핑 제어신호에 응답하여 상기 제1노드와 상기 제2노드를 연결하는 제1스위치; 및
    상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드와 상기 제2출력 노드사이에 전하 공유 동작이 수행되도록 하는 제2스위치를 구비하고,
    상기 제1캐패시터는 상기 제1펌핑 제어신호와 상기 제1노드사이에 연결되고, 상기 제2캐패시터는 상기 제2노드와 상기 제1출력 노드사이에 연결되는 것을 특징으로 하는 고전압 발생회로.
  3. 제2항에 있어서, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 고전압 발생회로.
  4. 제1항에 있어서, 상기 제2펌핑기는
    상기 프리차지 제어신호에 응답하여 제3노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제4프리차지 회로;
    상기 제2펌핑 제어신호의 반대 위상의 신호에 응답하여 제4노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제5프리차지 회로;
    상기 프리차지 제어신호에 응답하여 상기 제2출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제6프리차지 회로;
    상기 제2펌핑 제어신호에 응답하여 상기 제3노드와 상기 제4노드를 연결하는 제3스위치; 및
    상기 제2펌핑 제어신호에 응답하여 상기 제2출력 노드와 상기 고전압 발생단자사이에 전하 공유 동작이 수행되도록 하는 제4스위치를 구비하고,
    상기 제3캐패시터는 상기 제2펌핑 제어신호와 상기 제3노드사이에 연결되고, 상기 제4캐패시터는 상기 제4노드와 상기 제2출력 노드사이에 연결되는 것을 특징으로 하는 고전압 발생회로.
  5. 제4항에 있어서, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 고전압 발생회로.
  6. 제1항에 있어서, 상기 제1 및 제2캐패시터들의 캐패시턴스는 상기 제3 및 제4캐패시터들의 캐패시턴스의 2배인 것을 특징으로 하는 고전압 발생회로.
  7. 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기;
    상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기; 및
    제1캐패시터를 구비하고, 상기 제1펌핑 제어신호에 응답하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제2 및 제3캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제2 및 제3캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 및 제3캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 하는 고전압 발생회로.
  8. 제7항에 있어서, 상기 제1펌핑기는
    상기 프리차지 제어신호에 응답하여 제1출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제1프리차지 회로; 및
    상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드와 상기 제2출력 노드사이에 전하 공유 동작이 수행되도록 하는 제1스위치를 구비하고,
    상기 제1캐패시터는 상기 제1펌핑 제어신호와 상기 제1출력 노드사이에 연결되는 것을 특징으로 하는 고전압 발생회로.
  9. 제8항에 있어서, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 고전압 발생회로.
  10. 제7항에 있어서, 상기 제2펌핑기는
    상기 프리차지 제어신호에 응답하여 제1노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제2프리차지 회로;
    상기 제2펌핑 제어신호의 반대 위상의 신호에 응답하여 제2노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제3프리차지 회로;
    상기 프리차지 제어신호에 응답하여 상기 제2출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제4프리차지 회로;
    상기 제2펌핑 제어신호에 응답하여 상기 제1노드와 상기 제2노드를 연결하는 제2스위치; 및
    상기 제2펌핑 제어신호에 응답하여 상기 제2출력 노드와 상기 고전압 발생단자사이에 전하 공유 동작이 수행되도록 하는 제3스위치를 구비하고,
    상기 제2캐패시터는 상기 제2펌핑 제어신호와 상기 제1노드사이에 연결되고, 상기 제3캐패시터는 상기 제2노드와 상기 제2출력 노드사이에 연결되는 것을 특징으로 하는 고전압 발생회로.
  11. 제10항에 있어서, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 고전압 발생회로.
  12. 제7항에 있어서, 상기 제1, 2, 및 3캐패시터의 캐패시턴스는 동일한 것을 특징으로 하는 고전압 발생회로.
  13. 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출 단계;
    상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생 단계;
    상기 프리차지 제어신호에 응답하여 제1, 제3노드들, 제1, 제2출력 노드들을 제1프리차지 전압 레벨로, 제2 및 제4노드들을 제2프리차지 전압 레벨로 프리차지하는 프리차지 단계;
    상기 제1펌핑 제어신호에 응답하여 상기 제1노드를 제1캐패시터에 의해서 펌핑하고, 상기 제1노드와 상기 제2노드를 연결하고, 상기 제2노드의 레벨에 응답하여 상기 제1출력 노드를 제2캐패시터에 의해서 펌핑하고 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑 단계; 및
    상기 제2펌핑 제어신호에 응답하여 상기 제3노드를 제3캐패시터에 의해서 펌핑하고, 상기 제3노드와 상기 제4노드를 연결하고, 상기 제4노드의 레벨에 응답하여 상기 제2출력 노드를 제4캐패시터에 의해서 펌핑하고 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑 단계를 구비하는 것을 특징으로 하는 고전압 발생방법.
  14. 제13항에 있어서, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 고전압 발생방법.
  15. 고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출 단계;
    상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생 단계;
    상기 프리차지 제어신호에 응답하여 제1, 제2출력 노드들 및 제1노드를 제1프리차지 전압 레벨로, 제2노드를 제2프리차지 전압 레벨로 프리차지하는 프리차지 단계;
    상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드를 제1캐패시터에 의해서 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑 단계; 및
    상기 제2펌핑 제어신호에 응답하여 상기 제1노드를 제2캐패시터에 의해서 펌핑하고, 상기 제1노드와 상기 제2노드를 연결하고, 상기 제2노드의 레벨에 응답하여 상기 제2출력 노드를 제3캐패시터에 의해서 펌핑하고 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑 단계를 구비하는 것을 특징으로 하는 고전압 발생방법.
  16. 제15항에 있어서, 상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 고전압 발생방법.
  17. 고전압 발생회로를 구비하는 반도체 메모리 장치에 있어서,
    상기 고전압 발생회로는
    고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기;
    상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기; 및
    제1 및 제2캐패시터들을 구비하고, 상기 제1펌핑 제어신호에 응답하여 상기 제1 및 제2캐패시터들을 직렬로 연결하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제3 및 제4캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제3 및 제4캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 제3, 및 제4캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제17항에 있어서, 상기 제1펌핑기는
    상기 프리차지 제어신호에 응답하여 제1노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제1프리차지 회로;
    상기 프리차지 제어신호에 응답하여 제2노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제2프리차지 회로;
    상기 프리차지 제어신호에 응답하여 상기 제1출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제3프리차지 회로;
    상기 제1펌핑 제어신호에 응답하여 상기 제1노드와 상기 제2노드를 연결하는 제1스위치; 및
    상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드와 상기 제2출력 노드사이에 전하 공유 동작이 수행되도록 하는 제2스위치를 구비하고,
    상기 제1캐패시터는 상기 제1펌핑 제어신호와 상기 제1노드사이에 연결되고, 상기 제2캐패시터는 상기 제2노드와 상기 제1출력 노드사이에 연결되고,
    상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
  19. 제17항에 있어서, 상기 제2펌핑기는
    상기 프리차지 제어신호에 응답하여 제3노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제4프리차지 회로;
    상기 제2펌핑 제어신호의 반대 위상의 신호에 응답하여 제4노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제5프리차지 회로;
    상기 프리차지 제어신호에 응답하여 상기 제2출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제6프리차지 회로;
    상기 제2펌핑 제어신호에 응답하여 상기 제3노드와 상기 제4노드를 연결하는 제3스위치; 및
    상기 제2펌핑 제어신호에 응답하여 상기 제2출력 노드와 상기 고전압 발생단자사이에 전하 공유 동작이 수행되도록 하는 제4스위치를 구비하고,
    상기 제3캐패시터는 상기 제2펌핑 제어신호와 상기 제3노드사이에 연결되고, 상기 제4캐패시터는 상기 제4노드와 상기 제2출력 노드사이에 연결되고,
    상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
  20. 고전압 발생회로를 구비하는 반도체 메모리 장치에 있어서,
    상기 고전압 발생회로는
    고전압의 레벨을 검출하여 고전압 레벨 검출신호를 발생하는 고전압 레벨 검출기;
    상기 고전압 레벨 검출신호에 응답하여 프리차지 제어신호 및 제1, 제2펌핑 제어신호들을 발생하는 제어신호 발생기; 및
    제1캐패시터를 구비하고, 상기 제1펌핑 제어신호에 응답하여 제1출력 노드를 펌핑하고, 상기 제1출력 노드와 제2출력 노드사이에 전하 공유 동작을 수행하는 제1펌핑기와, 제2 및 제3캐패시터들을 구비하고, 상기 제2펌핑 제어신호에 응답하여 상기 제2 및 제3캐패시터들을 직렬로 연결하여 상기 제2출력 노드를 펌핑하고, 상기 제2출력 노드와 고전압 발생단자사이에 전하 공유 동작을 수행하는 제2펌핑기를 구비하고, 상기 프리차지 제어신호에 응답하여 상기 제1, 제2, 및 제3캐패시터들을 제1프리차지 전압 레벨과 제2프리차지 전압 레벨사이에 연결하는 고전압 발생기를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  21. 제20항에 있어서, 상기 제1펌핑기는
    상기 프리차지 제어신호에 응답하여 제1출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제1프리차지 회로; 및
    상기 제1펌핑 제어신호에 응답하여 상기 제1출력 노드와 상기 제2출력 노드사이에 전하 공유 동작이 수행되도록 하는 제1스위치를 구비하고,
    상기 제1캐패시터는 상기 제1펌핑 제어신호와 상기 제1출력 노드사이에 연결되고,
    상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
  22. 제20항에 있어서, 상기 제2펌핑기는
    상기 프리차지 제어신호에 응답하여 제1노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제2프리차지 회로;
    상기 제2펌핑 제어신호의 반대 위상의 신호에 응답하여 제2노드를 상기 제2프리차지 전압 레벨로 프리차지하는 제3프리차지 회로;
    상기 프리차지 제어신호에 응답하여 상기 제2출력 노드를 상기 제1프리차지 전압 레벨로 프리차지하는 제4프리차지 회로;
    상기 제2펌핑 제어신호에 응답하여 상기 제1노드와 상기 제2노드를 연결하는 제2스위치; 및
    상기 제2펌핑 제어신호에 응답하여 상기 제2출력 노드와 상기 고전압 발생단자사이에 전하 공유 동작이 수행되도록 하는 제3스위치를 구비하고,
    상기 제2캐패시터는 상기 제2펌핑 제어신호와 상기 제1노드사이에 연결되고, 상기 제3캐패시터는 상기 제2노드와 상기 제2출력 노드사이에 연결되고,
    상기 제1프리차지 레벨은 전원전압 레벨이고, 상기 제2프리차지 레벨은 접지전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
KR1020050006402A 2005-01-24 2005-01-24 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 KR100689828B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050006402A KR100689828B1 (ko) 2005-01-24 2005-01-24 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치
US11/328,891 US7319626B2 (en) 2005-01-24 2006-01-10 High voltage generating circuit and method and semiconductor memory device including the circuit
DE102006003986A DE102006003986A1 (de) 2005-01-24 2006-01-20 Schaltung und Verfahren zur Erzeugung einer hohen Spannung und Halbleiterspeicherbauelement
JP2006015442A JP4575304B2 (ja) 2005-01-24 2006-01-24 高電圧発生回路及び高電圧発生方法並びに半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050006402A KR100689828B1 (ko) 2005-01-24 2005-01-24 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060085505A true KR20060085505A (ko) 2006-07-27
KR100689828B1 KR100689828B1 (ko) 2007-03-08

Family

ID=36709912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006402A KR100689828B1 (ko) 2005-01-24 2005-01-24 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US7319626B2 (ko)
JP (1) JP4575304B2 (ko)
KR (1) KR100689828B1 (ko)
DE (1) DE102006003986A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323859B1 (ko) * 2011-06-27 2013-10-31 윈본드 일렉트로닉스 코포레이션 승압 회로

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
JP4843376B2 (ja) * 2006-05-17 2011-12-21 株式会社東芝 電源回路
JP4299857B2 (ja) * 2006-12-26 2009-07-22 エルピーダメモリ株式会社 昇圧型チャージポンプ回路
KR100850272B1 (ko) * 2007-01-25 2008-08-04 삼성전자주식회사 반도체 메모리 장치의 전압 발생회로 및 사용 전압공급방법
US20190020273A1 (en) * 2017-07-17 2019-01-17 Nanya Technology Corporation Voltage system and method for operating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2245112A (en) * 1990-06-13 1991-12-18 Philips Electronic Associated Dc/dc voltage multiplier.
KR950002024B1 (ko) * 1992-02-18 1995-03-08 현대전자산업주식회사 반도체 메모리 소자의 고전압발생기
KR19980059532A (ko) * 1996-12-31 1998-10-07 김영귀 자동차용 엔진의 실린더 헤드커버 가스켓 구조
JP3853513B2 (ja) * 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
JP3346273B2 (ja) * 1998-04-24 2002-11-18 日本電気株式会社 ブースト回路および半導体記憶装置
US6255900B1 (en) * 1998-11-18 2001-07-03 Macronix International Co., Ltd. Rapid on chip voltage generation for low power integrated circuits
JP3655116B2 (ja) 1999-02-12 2005-06-02 富士通株式会社 チャージポンプ回路の駆動方法及び電圧変換回路
KR100340866B1 (ko) 1999-12-02 2002-06-20 박종섭 고전위 발생 장치
KR100399599B1 (ko) * 2001-08-01 2003-09-26 삼성전자주식회사 고전압 발생회로 및 방법
KR100439026B1 (ko) 2001-10-23 2004-07-03 삼성전자주식회사 고전압 발생회로 및 방법
KR100456593B1 (ko) 2002-04-17 2004-11-09 삼성전자주식회사 저전압 승압 회로
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323859B1 (ko) * 2011-06-27 2013-10-31 윈본드 일렉트로닉스 코포레이션 승압 회로

Also Published As

Publication number Publication date
US20060176103A1 (en) 2006-08-10
US7319626B2 (en) 2008-01-15
KR100689828B1 (ko) 2007-03-08
DE102006003986A1 (de) 2006-08-10
JP2006211890A (ja) 2006-08-10
JP4575304B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US7098725B2 (en) Multi stage voltage pump circuit
KR100689828B1 (ko) 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치
USRE46266E1 (en) Charge pump circuit
US20150214837A1 (en) Charge pump circuit
KR100605575B1 (ko) 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
US7492647B2 (en) Voltage generation circuit and semiconductor memory device including the same
US20120139619A1 (en) High voltage generator and method of generating high voltage
JP2005304297A (ja) チャージポンピング効率を維持する高電圧発生回路
KR20200081680A (ko) 데이터 출력 회로 및 이를 포함하는 이미지 센서
US20090059683A1 (en) Semiconductor memory device
US7218165B1 (en) Boost circuit
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
US20080175074A1 (en) Switched capacitor charge sharing technique for integrated circuit devices enabling signal generation of disparate selected signal values
US10250129B2 (en) Charge pump circuit and internal voltage generation circuit including the same
US6992905B2 (en) High voltage generator having separate voltage supply circuit
KR100746616B1 (ko) 스윙폭조절회로 및 이를 이용한 고전압 펌핑회로
JP2003203480A (ja) 高電圧発生回路及び方法
KR100585144B1 (ko) 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로
JP4068215B2 (ja) 昇圧回路
KR0177790B1 (ko) 고전압 발생회로 및 그 제어방법
KR20220149467A (ko) Mac 연산 동작을 수행하는 반도체 장치
JP2012115046A (ja) チャージポンプ回路
KR100790997B1 (ko) 승압전압 발생회로
US7492213B2 (en) High-voltage generating circuit including charge transfer switching circuit for selectively controlling body bias voltage of charge transfer device
JPS63132521A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee