KR20060079349A - 저전력 레벨 쉬프터 - Google Patents
저전력 레벨 쉬프터 Download PDFInfo
- Publication number
- KR20060079349A KR20060079349A KR1020040117120A KR20040117120A KR20060079349A KR 20060079349 A KR20060079349 A KR 20060079349A KR 1020040117120 A KR1020040117120 A KR 1020040117120A KR 20040117120 A KR20040117120 A KR 20040117120A KR 20060079349 A KR20060079349 A KR 20060079349A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- signal
- unit
- power
- voltage signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 저전력 레벨 쉬프터에 관한 것으로서, 보다 상세하게는 저전력 모드시에 발생되는 플로팅노드를 하이레벨 또는 로우레벨로 만들어 누설전류를 방지함으로써 전류소모를 감소시키는 기술을 개시한다. 이를 위해, 본 발명의 저전력 레벨 쉬프터는, 입력전압신호를 풀업시켜 출력전압신호를 출력하는 풀업부와, 상기 입력전압신호를 풀다운시켜 상기 풀업부의 공통노드를 통해 상기 출력전압신호를 출력하는 풀다운부와, 저전력 모드시에 사용되는 소정 전원에 의해 제어되는 파워다운모드신호를 이용하여 상기 풀업부를 제어하는 풀업제어부와, 상기 파워다운모드신호에 의해 제어되어 상기 풀다운부를 제어하는 풀다운제어부를 포함하여 구성함을 특징으로 한다.
Description
도 1은 종래의 레벨 쉬프터의 회로도.
도 2는 본 발명의 제 1 실시예에 따른 저전력 레벨 쉬프터의 회로도.
도 3은 본 발명의 제 2 실시예에 따른 저전력 레벨 쉬프터의 회로도.
도 4는 본 발명의 제 3 실시예에 따른 저전력 레벨 쉬프터의 회로도.
본 발명은 저전력 레벨 쉬프터에 관한 것으로서, 보다 상세하게는 저전력 모드시에 발생되는 플로팅노드를 하이레벨 또는 로우레벨로 만들어 누설전류를 방지함으로써 전류소모를 감소시키는 기술이다.
일반적으로 회로의 어떤 노드의 레벨을 제로 전위 레벨, 음전위 레벨, VCC레벨 또는 양의 고전압 레벨로 레벨 쉬프트하고자 할 때 레벨 쉬프터가 사용된다. 예를 들어 5V로 동작하는 칩의 내부 회로와 3V로 동작하는 칩의 입출력 회로간의 인터페이스(interface)를 위해 전압 레벨 쉬프터가 사용된다.
도 1은 종래 기술에 따른 레벨쉬프터의 회로도이다.
종래의 레벨쉬프터는 전원단 A_POWER과 접지전압단 사이에 피모스 트랜지스 터 PM1, PM2 및 엔모스 트랜지스터 NM1, NM2를 연결하고, 인버터 INV1~INV3를 구비한다.
이때, 피모스 트랜지스터 PM1의 드레인과 엔모스 트랜지스터 NM1의 드레인이 연결되고, 피모스 트랜지스터 PM2의 드레인과 엔모스 트랜지스터 NM2의 드레인이 연결되며, 피모스 트랜지스터 PM1, PM2는 각 게이트가 서로의 드레인에 연결된다.
인버터 INV1는 입력신호 VIN을 반전하여 그 출력을 엔모스 트랜지스터 NM1의 게이트에 인가하고, 인버터 IVV2는 인버터 INV1의 출력신호를 반전하여 그 출력을 엔모스 트랜지스터 NM2의 게이트에 인가하고, 인버터 INV3는 노드 N2의 전위를 반전하여 출력신호 VOUT를 출력한다.
이하, 상기와 같은 구성을 갖는 종래의 레벨 쉬프터의 동작을 설명하기로 한다.
먼저, 정상모드시에는, 엔모스 트랜지스터 NM1는 입력신호가 로우레벨로 디스에이블되면 턴온(turn-on)되어 노드 N1를 풀다운(pull down)시키고, 엔모스 트랜지스터 NM2는 입력신호가 하이레벨로 인에이블되면 턴온되어 노드 N2의 전위를 풀다운시킨다.
피모스 트랜지스터 PM1는 노드 N2의 전위가 풀다운되면 턴온되어 노드 N1의 전위를 풀업(pull up)시키고 그에 따라 피모스 트랜지스터 PM2를 턴오프시킨다. 피모스 트랜지스터 PM2는 노드 N1이 풀다운되면 턴온되어 노드 N2의 전위를 고전압신호 레벨로 풀업시킨다.
한편, 저전력모드로 진입하는 경우에는 전류소모를 감소시키기 위해 사용중 인 여러 개의 전원 중 하나만 남기고 나머지 전원은 오프시킨다.
이러한 저전력모드 시 전원 B_POWER만 오프된 경우, 전원 B_POWER에 의해 구동되는 인버터 INV1, INV2가 오프되어 노드 N3, N4는 플로팅상태가 된다. 즉, 노드 N3, N4가 어떤 레벨을 갖는지 전혀 알 수가 없다.
이때, 노드 N3, N4가 하이레벨인 경우, 엔모스 트랜지스터 NM1, NM2가 모두 구동되어 노드 N1, N2의 전하가 접지전압단으로 흐르게되어 노드 N1, N2의 전위가 접지전압레벨로 된다. 그에 따라, 피모스 트랜지스터 PM1, PM2가 구동되어 전원 A_POWER가 접지전압단으로 흐르게 되어 이러한 누설전류로 인해 전류소모가 커지는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 저전력 모드시에 사용되는 소정 전원에 의해 제어되는 소정의 제어신호를 이용하여 레벨쉬프터의 플로팅 노드를 하이레벨 또는 로우레벨이 되도록 하여 누설전류를 방지함으로써 전류소모를 감소시키는데 있다.
또한, 저전력모드시에 출력노드에 하이레벨신호를 빨리 공급해주어 안정적으로 동작하도록 하는데 있다.
상기 과제를 달성하기 위한 본 발명의 저전력 레벨 쉬프터는, 입력전압신호를 풀업시켜 출력전압신호를 출력하는 풀업부와, 상기 입력전압신호를 풀다운시켜 상기 풀업부의 공통노드를 통해 상기 출력전압신호를 출력하는 풀다운부와, 저전력 모드시에 사용되는 소정 전원에 의해 제어되는 파워다운모드신호를 이용하여 상기 풀업부를 제어하는 풀업제어부와, 상기 파워다운모드신호에 의해 제어되어 상기 풀다운부를 제어하는 풀다운제어부를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
도 2는 본 발명의 제 1 실시예에 따른 저전력 레벨 쉬프터의 회로도이다.
본 발명의 제 1 실시예에 따른 저전력 레벨 쉬프터는 풀업제어부(100), 풀업부(200), 풀다운부(300), 풀다운제어부(400), 및 인버터 IV5를 구비한다.
풀업제어부(100)는 파워다운모드신호 DPDS에 의해 제어되어 접지전압레벨을 노드 N1에 인가하는 엔모스 트랜지스터 NM5를 구비한다.
풀업부(200)는 전원 A_POWER단과 노드 N1,N2에 각각 병렬로 구비되는 피모스 트랜지스터 PM3, PM4를 구비한다. 피모스 트랜지스터 PM3, PM4는 노드 N2, N1의 전위에 의해 제어되어 전원A_POWER 레벨을 노드 N1, N2에 각각 인가한다.
풀다운부(300)는 노드 N1, N2와 접지전압단에 각각 병렬로 연결되는 엔모스 트랜지스터 NM3, NM4를 구비한다. 엔모스 트랜지스터 NM3, NM4는 인버터 INV4의 출력신호 및 풀업제어부(400)의 출력신호에 의해 각각 제어되어 접지전압레벨을 노드 N1, N2에 각각 인가한다.
풀다운제어부(400)는 인버터 INV4, 노아게이트 NOR 및 엔모스 트랜지스터 NM6을 구비한다.
인버터 INV4는 입력전압신호 VIN를 반전하고, 인버터 INV6는 인버터 INV4의 출력신호를 반전하고, 엔모스 트랜지스터 NM6는 파워다운모드신호 DPDS에 의해 제어되어 접지전압레벨을 엔모스 트랜지스터 NM4의 게이트에 인가한다.
인버터 INV5는 노드 N2의 전위를 반전하여 출력전압신호 VOUT를 출력한다.
이하, 본 발명의 제 1 실시예에 따른 저전력 레벨 쉬프터의 동작을 설명하기로 한다.
먼저, 전력공급이 정상인 정상모드시에는, 엔모스 트랜지스터 NM3는 입력신호가 로우레벨로 디스에이블되면 턴온(turn-on)되어 노드 N1를 풀다운(pull down)시키고, 그에 따라 피모스 트랜지스터 PM4가 턴온되어 노드 N2에 하이레벨이 인가되어 결국 출력전압신호 VOUT는 로우레벨이 된다.
한편, 엔모스 트랜지스터 NM4는 입력신호가 하이레벨로 인에이블되면 턴온되어 노드 N2의 전위를 풀다운시킨다. 그에 따라, 피모스 트랜지스터 PM3이 턴온되어 노드 N1의 전위를 풀업(pull up)시키고 피모스 트랜지스터 PM4를 턴오프시킨다. 결국, 출력전압신호 VOUT는 하이레벨이 된다.
한편, 저전력 모드시에 전원 B_POWER만 오프되는 경우, 전원 B_POWER을 사용하는 인버터 INV4 및 노아게이트 NOR가 오프되고, 파워다운모드신호 DPDS에 의해 엔모스 트랜지스터 NM5, NM6이 턴온되어 노드 N1, N4는 로우레벨이 된다. 그에 따라, 피모스 트랜지스터 PM4가 턴온되고 엔모스 트랜지스터 NM4는 턴오프되어 노드 N2의 전위는 하이레벨이 되고 출력전압신호 VOUT는 로우레벨이 된다.
이와같이, 풀업제어부(100) 및 풀다운제어부(400)는 저전력모드시에 오프되지 않은 전원을 사용하는 파워다운모드신호 DPDS에 의해 제어되어 저전력모드시에 노드 N1, N4에 접지전압레벨을 인가하여 피모스 트랜지스터 PM4는 턴온하고 엔모스 트랜지스터 NM4는 턴오프시켜 누설전류 경로를 차단한다.
도 3은 본 발명의 제 2 실시예에 따른 저전력 레벨 쉬프터의 회로도이다.
본 발명의 제 2 실시예에 따른 저전력 레벨 쉬프터는 본 발명의 제 1 실시예의 저전력 레벨 쉬프터와 같이, 풀업제어부(100), 풀업부(200), 풀다운부(300), 풀다운제어부(400), 및 인버터 IV5를 구비한다. 다만, 풀다운제어부(400)가 도 2의 인버터 INV6 대신에 노아게이트 NOR를 구비한다.
노아게이트 NOR는 인버터 INV4의 출력신호 및 파워다운모드신호 DPDS를 노아연산하여 그 출력을 엔모스 트랜지스터 NM4의 게이트에 인가한다.
이때, 저전력 모드시에 전원 B_POWER가 완전히 오프되지 않고 인버터 INV4와 노아게이트 NOR에 적은 전원만 공급하는 경우, 그 적은 전원에 의해 노아게이트 NOR가 구동하더라도 파워다운모드신호 DPDS에 의해 노드 N4는 항상 로우레벨신호를 출력하도록 한다.
따라서, 노드 N4가 하이레벨인 경우 엔모스 트랜지스터 NM6을 통해 전원 B_POWER가 누설되는 것을 방지할 수 있다.
도 4는 본 발명의 제 3 실시예에 따른 저전력 레벨 쉬프터의 회로도이다.
본 발명의 제 3 실시예에 따른 저전력 레벨 쉬프터는 풀업제어부(100), 풀업부(200), 풀다운부(300), 풀다운제어부(400), 인버터 IV5, 및 파워다운풀업부(500)를 구비한다.
풀업제어부(100), 풀업부(200), 풀다운부(300), 풀다운제어부(400), 및 인버 터 IV5는 본 발명의 제 2 실시예인 도 3의 설명과 동일하므로 구체적인 설명은 생략하기로 한다.
다만, 파워다운풀업부(500)는 풀업부(200)의 피모스 트랜지스터 PM4와 병렬로 연결되는 피모스 트랜지스터 PM5를 구비한다. 피모스트랜지스터 PM5는 파워다운모드신호 DPDS에 의해 제어되어 인버터 INV5의 입력단에 하이레벨신호를 인가한다.
이와같이, 본 발명의 제 1 ~제 3 실시예에서는 풀업제어부(100) 및 풀다운제어부(400)를 저전력모드시에 파워다운모드신호 DPDS에 따라 노드 N1, N4에 접지전압레벨을 인가하여 피모스 트랜지스터 PM4는 턴온하고 엔모스 트랜지스터 NM4는 턴오프시켜 누설전류 경로를 차단한다.
특히, 본 발명의 제 3 실시예에서는 본 발명의 제 1 및 제 2 실시예에 파워다운 풀업부(500)를 더 추가하여, 노드 N2의 전위를 하이레벨로 더욱 빨리 변화시켜 레벨쉬프터의 속도를 향상시키고 더욱 안정적으로 동작하도록 한다.
이상에서 살펴본 바와 같이, 본 발명은 저전력 모드시에 사용되는 소정 전원에 의해 제어되는 소정의 제어신호를 이용하여 레벨쉬프터의 플로팅 노드를 하이레벨 또는 로우레벨이 되도록 하여 누설전류를 방지함으로써 전류소모를 감소시켜 저전력 동작이 가능하도록 하는 효과가 있다.
또한, 저전력모드시에 출력노드에 하이레벨신호를 빨리 공급해주어 안정적으로 동작하고 동작속도를 더욱 향상시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
Claims (13)
- 입력전압신호를 풀업시켜 출력전압신호를 출력하는 풀업부;상기 입력전압신호를 풀다운시켜 상기 풀업부의 공통노드를 통해 상기 출력전압신호를 출력하는 풀다운부;저전력 모드시에 사용되는 소정 전원에 의해 제어되는 파워다운모드신호를 이용하여 상기 풀업부를 제어하는 풀업제어부; 및상기 파워다운모드신호에 의해 제어되어 상기 풀다운부를 제어하는 풀다운제어부를 포함하여 구성함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 1항에 있어서, 상기 풀업부는,상기 공통노드의 전위에 의해 제어되어 하이레벨신호를 상기 공통노드에 각각 인가하는 제 1 및 제 2 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 2항에 있어서, 상기 제 1 및 제 2 스위칭소자는, 게이트가 크로스커플드된 피모스 트랜지스터를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 1항에 있어서, 상기 풀다운부는,상기 입력전압신호 및 상기 풀다운제어부의 출력신호에 의해 각각 제어되어 상기 공통노드에 로우레벨신호를 인가하는 제 1 및 제 2 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 4항에 있어서, 상기 제 1 및 제 2 스위칭소자는, 엔모스 트랜지스터를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 1항에 있어서, 상기 풀업제어부는,상기 파워다운모드신호에 의해 제어되어 상기 풀업부에 로우레벨신호를 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 1항에 있어서, 상기 풀다운제어부는,상기 입력전압신호를 반전하는 반전부;상기 파워다운모드신호 및 상기 반전부의 출력신호를 노아연산하는 노아게이트; 및상기 파워다운모드신호에 의해 제어되어 상기 노아게이트의 출력단에 로우레벨신호를 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 1항에 있어서, 상기 풀다운제어부는,상기 입력전압신호를 반전하는 제 1 및 제 2 반전부;상기 파워다운모드신호에 의해 제어되어 상기 제 2 반전부의 출력단에 로우레벨신호를 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 입력전압신호를 풀업시켜 출력전압신호를 출력하는 풀업부;상기 입력전압신호를 풀다운시켜 상기 풀업부의 공통노드를 통해 상기 출력전압신호를 출력하는 풀다운부;저전력 모드시에 사용되는 소정 전원에 의해 제어되는 파워다운모드신호를 이용하여 상기 풀업부를 제어하는 풀업제어부;상기 파워다운모드신호에 의해 제어되어 상기 풀다운부를 제어하는 풀다운제어부; 및상기 파워다운모드신호에 의해 제어되어 상기 공통노드 중 출력노드에 하이레벨신호를 인가하는 파워다운 풀업부를 포함하여 구성함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 9항에 있어서, 상기 풀업제어부는,상기 파워다운모드신호에 의해 제어되어 상기 풀업부에 로우레벨신호를 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 9항에 있어서, 상기 풀다운제어부는,상기 입력전압신호를 반전하는 반전부;상기 파워다운모드신호 및 상기 반전부의 출력신호를 노아연산하는 노아게이트; 및상기 파워다운모드신호에 의해 제어되어 상기 노아게이트의 출력단에 로우레벨신호를 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 9항에 있어서, 상기 풀다운제어부는,상기 입력전압신호를 반전하는 제 1 및 제 2 반전부;상기 파워다운모드신호에 의해 제어되어 상기 제 2 반전부의 출력단에 로우레벨신호를 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
- 제 9항에 있어서, 상기 파워다운 풀업부는,하이레벨신호를 상기 공통노드에 인가하는 스위칭소자를 구비함을 특징으로 하는 저전력 레벨 쉬프터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117120A KR20060079349A (ko) | 2004-12-30 | 2004-12-30 | 저전력 레벨 쉬프터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117120A KR20060079349A (ko) | 2004-12-30 | 2004-12-30 | 저전력 레벨 쉬프터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060079349A true KR20060079349A (ko) | 2006-07-06 |
Family
ID=37170998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117120A KR20060079349A (ko) | 2004-12-30 | 2004-12-30 | 저전력 레벨 쉬프터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060079349A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842402B1 (ko) * | 2007-02-27 | 2008-07-01 | 삼성전자주식회사 | 스태틱 전류를 차단하고 고속 레벨 쉬프팅을 수행하기 위한레벨 쉬프터 |
| US7777548B2 (en) | 2008-03-18 | 2010-08-17 | Hynix Semiconductor Inc. | Level shifter |
-
2004
- 2004-12-30 KR KR1020040117120A patent/KR20060079349A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842402B1 (ko) * | 2007-02-27 | 2008-07-01 | 삼성전자주식회사 | 스태틱 전류를 차단하고 고속 레벨 쉬프팅을 수행하기 위한레벨 쉬프터 |
| US7777548B2 (en) | 2008-03-18 | 2010-08-17 | Hynix Semiconductor Inc. | Level shifter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0440798B2 (ko) | ||
| JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
| JP2006203801A (ja) | バッファ回路及び集積回路 | |
| JP2009088766A (ja) | 出力バッファ回路 | |
| JP2008061242A (ja) | 低電力レベルシフタ及び低電力レベルシフティング方法 | |
| KR100379610B1 (ko) | 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템 | |
| JP2008118582A (ja) | 電圧切替回路 | |
| KR100954110B1 (ko) | 파워업 신호 생성회로 및 그를 이용한 집적회로 | |
| JP6524829B2 (ja) | レベルシフト回路 | |
| JP2010004424A (ja) | レベルアップ変換回路 | |
| JP2009225169A (ja) | フリップフロップ回路 | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| JP4796437B2 (ja) | 発振回路 | |
| JP4724575B2 (ja) | レベル変換回路 | |
| JP2006146868A (ja) | 半導体装置用の内部電圧発生器 | |
| JP2006279203A (ja) | レベル変換回路 | |
| JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
| KR20060079349A (ko) | 저전력 레벨 쉬프터 | |
| JP2007096452A (ja) | レベルシフト回路 | |
| JP4810338B2 (ja) | レベル変換バススイッチ | |
| JP2003258621A (ja) | インタフェースバッファ | |
| JP4356836B2 (ja) | レベルシフト回路 | |
| JP7361474B2 (ja) | 入力回路 | |
| TWM565921U (zh) | 電壓位準移位器 | |
| JP2019050550A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |