KR20060076605A - 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법 - Google Patents

이종 속도 서브 타임 슬롯 선택 장치 및 그 방법 Download PDF

Info

Publication number
KR20060076605A
KR20060076605A KR1020040115081A KR20040115081A KR20060076605A KR 20060076605 A KR20060076605 A KR 20060076605A KR 1020040115081 A KR1020040115081 A KR 1020040115081A KR 20040115081 A KR20040115081 A KR 20040115081A KR 20060076605 A KR20060076605 A KR 20060076605A
Authority
KR
South Korea
Prior art keywords
time slot
speed
master clock
sub
unit
Prior art date
Application number
KR1020040115081A
Other languages
English (en)
Inventor
강창석
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020040115081A priority Critical patent/KR20060076605A/ko
Publication of KR20060076605A publication Critical patent/KR20060076605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법을 제공하기 위한 것으로, 마스터 클럭을 공급하는 마스터 클럭 공급부와; 상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 저속의 동기식 모드에 서로 다른 속도로 여러 가입자를 동시에 수용할 수 있도록 처리하는 저속 동기 처리부를 포함하여 구성함으로서, 저속의 동기식 신호를 역 다중화할 때 각각 다른 속도로 선택이 가능하도록 하여 여러 가입자를 수용할 수 있게 되는 것이다.

Description

이종 속도 서브 타임 슬롯 선택 장치 및 그 방법{Apparatus and method for sub time slot selection of different rate}
도 1은 종래 고정 속도 서브 타임 슬롯 선택 장치의 블록구성도이고,
도 2는 종래 고정 속도 서브 타임 슬롯 선택 방법을 보인 흐름도이며,
도 3은 본 발명에 의한 이종 속도 서브 타임 슬롯 선택 장치의 블록구성도이고,
도 4는 본 발명에 의한 이종 속도 서브 타임 슬롯 선택 방법을 보인 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 마스터 클럭 공급부 20 : 저속 동기 처리부
21 : 번지 선택부 22 : 서브 프레임 비트 생성부
23 : 저속 동기식 모드 구현부 24 : 저속 동기식 모드 확인부
30 : 속도 추출 및 선택부 31 : 속도 선택부
32 : 서브 레이트급 할당부 40 : 타임 슬롯 생성부
41 : 타임 슬롯 선택부 42 : 서브 타임 슬롯 선택부
50 : 데이터 출력부 51 : 데이터 스트림 처리부
52 : 트렁크 할당부
본 발명은 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법에 관한 것으로, 특히 저속의 동기식 신호를 역 다중화할 때 각각 다른 속도로 선택이 가능하도록 하여 여러 가입자를 수용하기에 적당하도록 한 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법에 관한 것이다.
일반적으로 서브 타임 슬롯 선택 장치는 DS0(Digital Signal level) 급 이하의 저속의 동기식 신호를 다중화하거나 역 다중화하는 데 사용된다.
도 1은 종래 고정 속도 서브 타임 슬롯 선택 장치의 블록구성도이다.
이에 도시된 바와 같이, 마스터 클럭을 공급하는 마스터 클럭 공급부(1)와; 상기 마스터 클럭 공급부(2)로부터 마스터 클럭을 공급받아 동기식 DS0 이하의 속도로 동작하는 서브 레이트(Sub Rate)급 속도를 선택하는 속도 선택부(2)와; 상기 속도 선택부(2)에서 선택된 속도에 대해 어드레스 신호 및 비트(Bit) 신호의 조합으로 가입자를 수용하는 모드를 선택하여 고정된 서브 레이트 모드 선택 신호를 출력하는 모드 선택부(3)로 구성된다.
도 2는 종래 고정 속도 서브 타임 슬롯 선택 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 마스터 클럭을 공급하는 단계(ST1)와; 상기 마스터 클럭을 공급받으면, 속도를 선택하여 속도를 설정하는 단계(ST2)와; 상기 설정된 속도에 맞게 가입자를 수용하는 모드를 설정하여 고정된 서브 레이트 모드 선택 신 호를 출력하는 단계(ST3)를 수행한다.
이와 같이 구성된 종래 기술의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
먼저 종래의 구조는 도 1에서와 같이, 기존의 일반가입자 및 저속의 동기 신호이지만 동일한 속도의 한 가입자를 수용할 수 있도록 구현되었다.
그래서 마스터 클럭 공급부(1)는 마스터 클럭(Master Clock)을 회로 내에 공급하는 기능을 수행한다.
또한 속도 선택부(2)는 마스터 클럭 공급부(1)로부터 마스터 클럭을 공급받아 서브 레이트(Sub Rate)급 속도를 추출하는 기능을 수행한다. 이때 각 속도는 동기식 DS0 이하의 속도로 동작한다.
또한 모드(Mode) 선택부(3)는 서로 다른 속도를 사용하여 가입자를 수용하게 하는 모드(Mode)를 설정하게 된다. 이러한 모드 선택부(3)는 어드레스 신호 및 비트(Bit) 신호의 조합으로 모드를 선택한다.
그래서 종래 기술은 한 개의 타임 슬롯(Time Slot)을 전부 사용하여 가입자를 수용하거나 또는 저속 동기식 신호에서도 오로지 한 개의 가입자만을 수용하게 설계되어 있다.
속도를 선택하면 속도 선택부(2)를 통하여 속도가 설정되고 그 속도에 맞게 속도가 추출되어서 동작하게 된다.
그리고 속도 선택부(2)에서는 속도가 서브 레이트(Sub Rate) 급으로 설정된다.
여기서 종래 기술에서는 다른 속도로는 설정이 불가능하고, 한 개 이상의 가입자를 선택하는 것도 불가능하다.
따라서 이러한 종래 기술은 다음과 같은 문제점이 있게 된다.
즉, DS0급 이하의 저속으로 사용 시 하나의 가입자만을 수용할 수 있고, 가입자 별로 속도를 다르게 설정할 수는 없는 한계가 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 저속의 동기식 신호를 역 다중화할 때 각각 다른 속도로 선택이 가능하도록 하여 여러 가입자를 수용할 수 있는 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 이종 속도 서브 타임 슬롯 선택 장치는,
마스터 클럭을 공급하는 마스터 클럭 공급부와; 상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 저속의 동기식 모드에 서로 다른 속도로 여러 가입자를 동시에 수용할 수 있도록 처리하는 저속 동기 처리부를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 이종 속도 서브 타임 슬롯 선택 방법은,
마스터 클럭을 공급받는 제 1 단계와; 상기 제 1 단계 후 어드레스 및 데이터 번지를 지정하고 모드 선택이 가능한 서브 프레임의 비트 값을 결정하는 제 2 단계와; 상기 제 2 단계 후 이종 속도 및 다른 가입자를 수용할 수 있는 모드를 설정하는 제 3 단계를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 의한 이종 속도 서브 타임 슬롯 선택 장치의 블록구성도이다.
이에 도시된 바와 같이, 마스터 클럭을 공급하는 마스터 클럭 공급부(10)와; 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 저속의 동기식 모드에 서로 다른 속도로 여러 가입자를 동시에 수용할 수 있도록 처리하는 저속 동기 처리부(20)를 포함하여 구성된다.
상기에서 저속 동기 처리부(20)는, 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 어드레스 및 데이터 번지를 지정하는 번지 선택부(21)와; 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 모드 설정이 가능한 서브 프레임의 비트 값을 결정하는 서브 프레임 비트 생성부(22)와; 상기 번지 선택부(21)에서 지정된 어드레스 및 데이터 번지를 입력받고, 상기 서브 프레임 비트 생성부(22)에서 결정된 서브 프레임의 비트 값을 입력받아, 이종속도 및 다른 가입자를 수용할 수 있는 모드를 설정하는 저속 동기식 모드 구현부(23)를 포함하여 구성된다.
상기에서 번지 선택부(21)는, 저속 동기식 다중화 모드(다른 속도의 가입자 선택)를 기억하는 번지를 설정하는 것을 특징으로 한다.
상기에서 서브 프레임 비트 생성부(22)는, 저속 동기식 모드 선택 시 사용하는 서브 프레임(Sub Frame)을 구분하는 서브 프레임 비트의 값을 설정하는 것을 특징으로 한다.
상기에서 저속 동기 처리부(20)는, 상기 저속 동기식 모드 구현부(23)에서 설정된 모드를 디스플레이시켜 사용자가 확인할 수 있게 하는 저속 동기식 모드 확인부(24)를 더욱 포함하여 구성된다.
상기에서 저속 동기식 모드 확인부(24)는, 모드 설정 시 발광 다이오드(Light Emitted Diode, LED)를 동작시켜 사용자가 확인할 수 있도록 하는 것을 특징으로 한다.
상기에서 이종 속도 서브 타임 슬롯 선택 장치는, 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 저속 동기식 속도를 추출하고 선택하는 속도 추출 및 선택부(30)와; 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 상기 속도 추출 및 선택부(30)에서 선택된 속도를 입력받아 가입자를 수용할 수 있는 타임 슬롯을 생성하는 타임 슬롯 생성부(40)와; 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 상기 타임 슬롯 생성부(40)에서 생성된 타임 슬롯을 입력받아 데이터를 할당하여 출력하는 데이터 출력부(50)를 더욱 포함하여 구성된다.
상기에서 속도 추출 및 선택부(30)는, 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 서브 레이트(Sub Rate) 급으로 사용하기 위한 속도를 선 택하고 추출하는 속도 선택부(31)와; 상기 속도 선택부(31)에서 추출된 서브 레이트를 할당하여 상기 타임 슬롯 생성부(40)로 전송하는 서브 레이트급 할당부(32)를 포함하여 구성된다.
상기에서 타임 슬롯 생성부(40)는, 기존에 사용하던 타임 슬롯(Time Slot)을 선택할 수 있도록 하는 타임 슬롯 선택부(41)와; 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 상기 속도 추출 및 선택부(30)에서 선택된 속도를 입력받으며, 상기 타임 슬롯 선택부(41)에서 선택된 타임 슬롯을 입력받아, 서브 타임 슬롯을 선택할 수 있도록 하여 상기 데이터 출력부(50)로 전송하는 서브 타임 슬롯 선택부(42)를 포함하여 구성된다.
상기에서 데이터 출력부(50)는, 상기 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 상기 타임 슬롯 생성부(40)에서 생성된 타임 슬롯을 입력받아 DS0급 신호로 변환하여 2M 스트림에 싣는 처리를 수행하는 데이터 스트림 처리부(51)와; 상기 데이터 스트림 처리부(51)에서 처리된 데이터 스트림을 입력받고, 트렁크(Trunk)를 할당하여 데이터를 전송하는 트렁크 할당부(52)를 포함하여 구성된다.
도 4는 본 발명에 의한 이종 속도 서브 타임 슬롯 선택 방법을 보인 흐름도이다.
이에 도시된 바와 같이, 마스터 클럭을 공급받는 제 1 단계(ST11)와; 상기 제 1 단계 후 어드레스 및 데이터 번지를 지정하고 모드 선택이 가능한 서브 프레임의 비트 값을 결정하는 제 2 단계(ST12)와; 상기 제 2 단계 후 이종 속도 및 다 른 가입자를 수용할 수 있는 모드를 설정하는 제 3 단계(ST13)를 포함하여 구성된다.
상기에서 이종 속도 서브 타임 슬롯 선택 방법은, 상기 제 3 단계 후 모드를 확인하고자 하면, 설정된 모드를 디스플레이 시키는 제 4 단계(ST14)(ST15)를 더욱 포함하여 수행한다.
상기에서 이종 속도 서브 타임 슬롯 선택 방법은, 상기 제 3 단계 후 저속 동기식 속도를 추출하고 서브 레이트 급으로 속도를 할당하는 제 5 단계(ST16)와; 상기 제 5 단계 후 가입자를 수용할 수 있는 타임 슬롯 및 서브 타임 슬롯을 선택하도록 하는 제 6 단계(ST17)와; 상기 제 6 단계 후 DS0 급 데이터 스트림에 데이터를 할당하고 트렁크에 할당하여 전송하는 제 7 단계(ST18)를 더욱 포함하여 수행한다.
이와 같이 구성된 본 발명에 의한 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 저속의 동기식 신호를 역 다중화할 때 각각 다른 속도로 선택이 가능하도록 하여 여러 가입자를 수용하고자 한 것이다.
그래서 본 발명은 마스터 클럭 공급부(10)와 저속 동기 처리부(20)로 구성할 수 있다. 또한 이와 더불어 속도 추출 및 선택부(30), 타임 슬롯 생성부(40), 데이터 출력부(50)를 포함하여 구성할 수도 있다(50).
이때 마스터 클럭 공급부(10)에서는 회로 구현시 사용되는 마스터 클럭(Master Clock)을 공급한다.
또한 저속 동기 처리부(20)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 저속의 동기식 모드에 서로 다른 속도로 여러 가입자를 동시에 수용할 수 있도록 처리한다.
이러한 저속 동기 처리부(20) 번지 선택부(21), 서브 프레임 비트 생성부(22), 저속 동기식 모드 구현부(23)를 구비할 수 있다. 또한 저속 동기식 모드 확인부(24)도 구비할 수 있다.
그래서 번지 선택부(21)에서는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 어드레스 및 데이터 번지를 지정한다. 이러한 번지 선택부(21)는 기존에 사용하던 1개의 가입자를 수용할 수 있는 모드를 입력하는 주소로 확장하여, 저속 동기식 다중화 모드(다른 속도의 가입자 선택)를 기억하는 번지를 설정하여 저속 동기식 모드 구현부(23)로 출력한다.
또한 서브 프레임 비트 생성부(22)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 모드 설정이 가능한 서브 프레임의 비트 값을 결정한다. 그래서 서브 프레임 비트 생성부(22)는 저속 동기식 모드 선택 시 사용하는 서브 프레임(Sub Frame)을 구분하는 서브 프레임 비트의 값을 설정하여 저속 동기식 모드 구현부(23)로 출력한다.
또한 저속 동기식 모드 구현부(23)는 번지 선택부(21)에서 지정된 어드레스 및 데이터 번지를 입력받고, 서브 프레임 비트 생성부(22)에서 결정된 서브 프레임의 비트 값을 입력받아, 이종속도 및 다른 가입자를 수용할 수 있는 모드를 설정한다.
또한 저속 동기식 모드 확인부(24)는 저속 동기식 모드 구현부(23)에서 설정된 모드를 디스플레이시켜 사용자가 확인할 수 있게 한다. 이때 저속 동기식 모드 확인부(24)는 발광 다이오드(Light Emitted Diode, LED) 등을 동작시켜 사용자가 확인할 수 있도록 할 수 있다.
한편 속도 추출 및 선택부(30)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 저속 동기식 속도를 추출하고 선택한다. 그래서 속도 추출 및 선택부(30)는 사용할 가입자가 다른 속도로 선택하도록 할 수도 있다.
이러한 속도 추출 및 선택부(30)에서 속도 선택부(31)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 서브 레이트(Sub Rate) 급으로 사용하기 위한 속도를 선택하고 추출하여 서브 레이트급 할당부(32)로 전송한다.
그리고 속도 추출 및 선택부(30)에서 서브 레이트급 할당부(32)는 속도 선택부(31)에서 추출된 서브 레이트를 할당하여 타임 슬롯 생성부(40) 내의 서브 타임 슬롯 선택부(42)로 전송한다.
또한 타임 슬롯 생성부(40)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 속도 추출 및 선택부(30)에서 선택된 속도를 입력받아 가입자를 수용할 수 있는 타임 슬롯을 생성하여 데이터 출력부(50)로 전송한다.
이러한 타임 슬롯 생성부(40)에서 타임 슬롯 선택부(41)는 기존에 사용하던 타임 슬롯(Time Slot)을 선택할 수 있도록 하여 서브 타임 슬롯 선택부(42)로 출력한다.
그리고 타임 슬롯 생성부(40)에서 서브 타임 슬롯 선택부(42)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 속도 추출 및 선택부(30)에서 선택된 속도를 입력받으며, 타임 슬롯 선택부(41)에서 선택된 타임 슬롯을 입력받아, 서브 타임 슬롯을 선택할 수 있도록 하여 데이터 출력부(50) 내의 데이터 스트림 처리부(51)로 전송한다.
또한 데이터 출력부(50)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 타임 슬롯 생성부(40)에서 생성된 타임 슬롯을 입력받아 데이터를 할당하여 출력하게 된다.
이러한 데이터 출력부(50) 내에서 데이터 스트림 처리부(51)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 타임 슬롯 생성부(40)에서 생성된 타임 슬롯을 입력받아 DS0급 신호로 변환하여 2M 스트림에 싣는 처리를 수행하여 트렁크 할당부(52)로 전송한다.
그리고 데이터 출력부(50) 내에서 트렁크 할당부(50)는 마스터 클럭 공급부(10)로부터 마스터 클럭을 공급받고, 데이터 스트림 처리부(51)에서 처리된 데이터 스트림을 입력받아 트렁크(Trunk)를 할당하여 데이터를 전송하게 된다.
이러한 본 발명의 동작을 상세히 설명하면 다음과 같다.
먼저 마스터 클럭을 공급받는다(ST11).
그리고 어드레스 및 데이터 번지를 지정하고, 모드 선택이 가능한 서브 프레임의 비트 값을 결정한다(ST12).
그런 다음 이종 속도 및 다른 가입자를 수용할 수 있는 모드를 설정한다(ST13).
그래서 모드를 확인하고자 하면(ST14), 설정된 모드를 LED 등을 이용하여 디스플레이 시킨다(ST15).
그리고 저속 동기식 속도를 추출하고 서브 레이트 급으로 속도를 할당한다(ST16).
또한 수용할 수 있는 타임 슬롯 및 서브 타임 슬롯을 선택하도록 한다(ST17).
그러면 DS0 급 데이터 스트림에 데이터를 할당하고 트렁크에 할당하여 데이터를 출력하게 된다(ST18).
이처럼 본 발명은 저속의 동기식 신호를 역 다중화할 때 각각 다른 속도로 선택이 가능하도록 하여 여러 가입자를 수용하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법은 저속의 동기식 신호를 역 다중화할 때 각각 다른 속도로 선택이 가능하도록 하여 여러 가입자를 수용할 수 있는 효과가 있게 된다.
따라서 종래 기술의 경우 저속 동기식 신호로 한 개의 가입자만을 수용할 수 있는 단점이 있었는데, 본 발명에서는 이를 보완하여 하나 또는 그 이상의 가입자 를 수용할 수 있게 된다.
또한 동시에 다른 가입자를 접속하여 사용 시에 다른 속도로 사용이 가능하게 구현되어 있어서 한 개의 타임 슬롯(Time Slot) 내에서 다른 속도로 여러 가입자를 수용하는 것이 가능하게 된다.
이는 트렁크 수용 시 여유 공간을 최대한 활용할 수 있게 되어, 운용자의 시스템 활용 효과를 크게 증대시킬 수 있는 효과가 있게 된다.

Claims (13)

  1. 마스터 클럭을 공급하는 마스터 클럭 공급부와;
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 저속의 동기식 모드에 서로 다른 속도로 여러 가입자를 동시에 수용할 수 있도록 처리하는 저속 동기 처리부를 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  2. 제 1 항에 있어서, 상기 저속 동기 처리부는,
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 어드레스 및 데이터 번지를 지정하는 번지 선택부와;
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 모드 설정이 가능한 서브 프레임의 비트 값을 결정하는 서브 프레임 비트 생성부와;
    상기 번지 선택부에서 지정된 어드레스 및 데이터 번지를 입력받고, 상기 서브 프레임 비트 생성부에서 결정된 서브 프레임의 비트 값을 입력받아, 이종속도 및 다른 가입자를 수용할 수 있는 모드를 설정하는 저속 동기식 모드 구현부를 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  3. 제 2 항에 있어서, 상기 번지 선택부는,
    저속 동기식 다중화 모드를 기억하는 번지를 설정하는 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  4. 제 2 항에 있어서, 상기 서브 프레임 비트 생성부는,
    저속 동기식 모드 선택 시 사용하는 서브 프레임을 구분하는 서브 프레임 비트의 값을 설정하는 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  5. 제 2 항에 있어서, 상기 저속 동기 처리부는,
    상기 저속 동기식 모드 구현부에서 설정된 모드를 디스플레이시켜 사용자가 확인할 수 있게 하는 저속 동기식 모드 확인부를 더욱 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  6. 제 5 항에 있어서, 상기 저속 동기식 모드 확인부는,
    모드 설정 시 발광 다이오드를 동작시켜 사용자가 확인할 수 있도록 하는 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 이종 속도 서브 타임 슬롯 선택 장치는,
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 저속 동기식 속도를 추출하고 선택하는 속도 추출 및 선택부와;
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 상기 속도 추출 및 선택부에서 선택된 속도를 입력받아 가입자를 수용할 수 있는 타임 슬롯을 생성하는 타임 슬롯 생성부와;
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 상기 타임 슬롯 생성부에서 생성된 타임 슬롯을 입력받아 데이터를 할당하여 출력하는 데이터 출력부를 더욱 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  8. 제 7 항에 있어서, 상기 속도 추출 및 선택부는,
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 서브 레이트 급으로 사용하기 위한 속도를 선택하고 추출하는 속도 선택부와;
    상기 속도 선택부에서 추출된 서브 레이트를 할당하여 상기 타임 슬롯 생성부로 전송하는 서브 레이트급 할당부를 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  9. 제 7 항에 있어서, 상기 타임 슬롯 생성부는,
    기존에 사용하던 타임 슬롯을 선택할 수 있도록 하는 타임 슬롯 선택부와;
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 상기 속도 추출 및 선택부에서 선택된 속도를 입력받으며, 상기 타임 슬롯 선택부에서 선택된 타임 슬롯을 입력받아, 서브 타임 슬롯을 선택할 수 있도록 하여 상기 데이터 출력부로 전송하는 서브 타임 슬롯 선택부를 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  10. 제 7 항에 있어서, 상기 데이터 출력부는,
    상기 마스터 클럭 공급부로부터 마스터 클럭을 공급받고, 상기 타임 슬롯 생성부에서 생성된 타임 슬롯을 입력받아 DS0급 신호로 변환하여 2M 스트림에 싣는 처리를 수행하는 데이터 스트림 처리부와;
    상기 데이터 스트림 처리부에서 처리된 데이터 스트림을 입력받고, 트렁크를 할당하여 데이터를 전송하는 트렁크 할당부를 포함하여 구성된 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 장치.
  11. 마스터 클럭을 공급받는 제 1 단계와;
    상기 제 1 단계 후 어드레스 및 데이터 번지를 지정하고 모드 선택이 가능한 서브 프레임의 비트 값을 결정하는 제 2 단계와;
    상기 제 2 단계 후 이종 속도 및 다른 가입자를 수용할 수 있는 모드를 설정하는 제 3 단계를 포함하여 수행하는 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 방법.
  12. 제 11 항에 있어서, 상기 이종 속도 서브 타임 슬롯 선택 방법은,
    상기 제 3 단계 후 모드를 확인하고자 하면, 설정된 모드를 디스플레이 시키는 제 4 단계를 더욱 포함하여 수행하는 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 방법.
  13. 제 11 항 또는 제 12 항 중 어느 한 항에 있어서, 상기 이종 속도 서브 타임 슬롯 선택 방법은,
    상기 제 3 단계 후 저속 동기식 속도를 추출하고 서브 레이트 급으로 속도를 할당하는 제 5 단계와;
    상기 제 5 단계 후 가입자를 수용할 수 있는 타임 슬롯 및 서브 타임 슬롯을 선택하도록 하는 제 6 단계와;
    상기 제 6 단계 후 DS0 급 데이터 스트림에 데이터를 할당하고 트렁크에 할당하여 전송하는 제 7 단계를 더욱 포함하여 수행하는 것을 특징으로 하는 이종 속도 서브 타임 슬롯 선택 방법.
KR1020040115081A 2004-12-29 2004-12-29 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법 KR20060076605A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115081A KR20060076605A (ko) 2004-12-29 2004-12-29 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115081A KR20060076605A (ko) 2004-12-29 2004-12-29 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20060076605A true KR20060076605A (ko) 2006-07-04

Family

ID=37168861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115081A KR20060076605A (ko) 2004-12-29 2004-12-29 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20060076605A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941045B1 (ko) * 2007-09-18 2010-02-05 주식회사 라온테크놀로지 디지털 멀티미디어 근거리 무선 송수신 시스템과 이를이용한 무선전송방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941045B1 (ko) * 2007-09-18 2010-02-05 주식회사 라온테크놀로지 디지털 멀티미디어 근거리 무선 송수신 시스템과 이를이용한 무선전송방법

Similar Documents

Publication Publication Date Title
US5471476A (en) Synchronous payload pointer processing system in digital data transmission network
RU2010119700A (ru) Структура передачи, поддерживающая многопользовательское планирование и mimo передачу
JPS63500135A (ja) 複数のサブチャネルを一定転送速度のチャネルに多重化するためのフレ−ム構成
JPS59131236A (ja) 時分割多重装置に対する同期装置
KR20060076605A (ko) 이종 속도 서브 타임 슬롯 선택 장치 및 그 방법
JP2015023413A (ja) ネットワーク設計装置、ネットワーク設計方法、及びネットワーク設計プログラム
JPH0646027A (ja) デジタルマルチプレクサ
US4740959A (en) System for controlling a change of sequence order of channel data
JP4033152B2 (ja) 時分割多重装置及び方法
EP3316529A1 (en) Network management device and network management program
JPH03183226A (ja) ソネット送信信号変換装置
JP2017220870A (ja) 波長再割当てを支援する装置、方法、およびプログラム
JP6120958B2 (ja) 業務オーバーヘッドの処理方法、装置及びシステム
JP2001358691A (ja) 時分割かつ周波数多重通信装置およびスロット割り当て方法
KR100831329B1 (ko) 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템및 그 방법
KR20020040293A (ko) 이종속도 서브 타임슬롯 선택회로
JP4810004B2 (ja) 多重化伝送装置
JP2003274434A (ja) Ｗｄｍ装置及びクライアント装置及びｗｄｍネットワーク
JP2010011024A (ja) 伝送装置および制御方法
JPWO2006129579A1 (ja) デバイス間の信号伝達方法および装置
JPH02274135A (ja) チャンネルアクセス方式
KR950006602B1 (ko) 동기식 에드-드롭 전송장치
JP3764116B2 (ja) 多重伝送装置
JP5599448B2 (ja) 多重化装置
JP3137566B2 (ja) 多重信号伝送方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination