KR20060074981A - 리세스채널을 갖는 반도체소자의 제조 방법 - Google Patents

리세스채널을 갖는 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR20060074981A
KR20060074981A KR1020040113524A KR20040113524A KR20060074981A KR 20060074981 A KR20060074981 A KR 20060074981A KR 1020040113524 A KR1020040113524 A KR 1020040113524A KR 20040113524 A KR20040113524 A KR 20040113524A KR 20060074981 A KR20060074981 A KR 20060074981A
Authority
KR
South Korea
Prior art keywords
trench
etching
recess
forming
semiconductor device
Prior art date
Application number
KR1020040113524A
Other languages
English (en)
Inventor
이동덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113524A priority Critical patent/KR20060074981A/ko
Publication of KR20060074981A publication Critical patent/KR20060074981A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 신규장비의 투자없이 리세스채널용 트렌치의 탑코너를 라운딩처리하여 수율을 향상시킬 수 있는 RCAT 기술을 이용한 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 실리콘 기판 상에 패드산화막과 하드마스크를 차례로 형성하는 단계, 리세스마스크를 이용하여 상기 하드마스크를 식각하되, 식각단면이 수직형상을 갖도록 식각하는 단계, 상기 리세스마스크를 제거하는 단계, 상기 하드마스크를 식각배리어로 상기 패드산화막을 식각하는 단계, 상기 하드마스크를 식각배리어로 상기 실리콘기판을 식각하여 리세스채널용 트렌치의 탑코너가 되는 제1트렌치를 형성하되 식각단면이 슬로프 형상을 갖도록 식각하는 단계, 상기 하드마스크를 식각배리어로 상기 제1트렌치 바닥의 실리콘기판을 식각하여 제2트렌치를 형성하되 식각단면이 수직 형상을 갖도록 식각하는 단계, 상기 제1트렌치에 의해 탑코너가 라운딩처리된 상기 리세스채널용 트렌치의 표면 상에 게이트절연막을 형성하는 단계, 및 상기 게이트절연막 상에 상기 리세스채널용 트렌치에 일부가 매립되는 형태의 리세스게이트를 형성하는 단계를 포함한다.
리세스채널, 트렌치, 탑코너, 라운딩, RCAT

Description

리세스채널을 갖는 반도체소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH RECESS CHANNEL}
도 1a 내지 도 1c는 종래기술에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 2a는 종래기술에 따라 퍼니스 장치를 이용하여 리세스채널용 트렌치의 탑코너를 라운딩처리한 후의 결과를 도시한 사진,
도 2b는 종래기술에 따른 STRP 기술을 이용한 리세스채널용 트렌치의 탑코너를 라운딩처리한 후의 결과를 도시한 사진,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 실리콘기판 32 : 소자분리막
33 : 패드산화막 34 : 하드마스크폴리실리콘막
35 : OBARC 36 : 리세스마스크
37 : 제1리세스채널용트렌치 37a : 슬로프 형상
38 : 제2리세스채널용트렌치 38a : 수직 형상
39 : 리세스채널용트렌치 40 : 게이트절연막
41 : 게이트전극 42 : 게이트하드마스크
본 발명은 반도체 제조 기술에 관한 것으로, 특히 RCAT 기술을 이용한 반도체소자의 제조 방법에 관한 것이다.
반도체 제조 공정이 고집적화 및 초미세화됨에 따라 요구되는 공정 능력 및 신뢰도는 높아지고 있다. 특히, DRAM의 경우에는 STI(Shallow Trench Isolation) 및 게이트 형성 공정에 의해 트랜지스터 특성이 대부분 결정되고, 이 트랜지스터 특성은 DRAM의 전체적인 안정성에 가장 중요한 요소로 작용한다. 따라서, STI 및 게이트 형성 공정의 안정도를 향상시키는 것은 DRAM의 전체 신뢰도를 확보하기 위해 반드시 확보하여만 하는 사항이다.
STI는 반도체소자의 소자분리방법중의 하나로서, 실리콘 기판에 트렌치(trench)를 형성하고 그 내부를 산화물등 절연물질로 채움으로써, 같은 분리폭(isolation width)에서도 유효 분리길이를 길게 하여 로코스(LOCOS)법에 의한 소자분리보다 작은 분리영역을 구현할 수 있는 기술이다.
최근에 DRAM 제조시 리프레시(Refresh) 특성을 개선하기 위해 RCAT(Recessed Channel Array Transistor) 기술이 제안되었다.
도 1a 내지 도 1c는 종래기술에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 실리콘기판(11)에 소자분리막(12)을 형성한 후, 소자분리막(12) 공정시 사용된 패드산화막(13)을 잔류시킨 상태에서 패드산화막(13) 상에 하드마스크폴리실리콘막(14)을 형성한다.
다음으로, 하드마스크폴리실리콘막(14) 상에 OBARC(15)를 형성한 후, OBARC(15) 상에 감광막을 이용한 리세스마스크(16)를 형성한다.
이어서, 리세스마스크(16)를 식각배리어로 OBARC(15)를 식각하고, 연속해서 하드마스크폴리실리콘막(14)을 식각한다.
도 1b에 도시된 바와 같이, 리세스마스크(16)를 스트립하는데, 이때 OBARC(15)도 리세스마스크(16) 스트립시 동시에 제거된다.
이어서, 하드마스크폴리실리콘막(14)을 식각배리어로 패드산화막(13)을 식각하고, 연속해서 패드산화막(13) 식각후 노출된 실리콘기판(11)을 소정 깊이로 식각하여 리세스채널용 트렌치(17)를 형성한다.
리세스채널용 트렌치(17) 형성후의 결과를 살펴보면, 하드마스크폴리실리콘막(14)이 잔류하고 있지 않음을 알 수 있는데, 이는 하드마스크폴리실리콘막(14)이 리세스채널용 트렌치(17)를 형성하기 위한 실리콘기판(11) 식각시 모두 소모되어 잔류하지 않기 때문이다.
도 1c에 도시된 바와 같이, 패드산화막(13)을 스트립한 후, 리세스채널용 트 렌치(17)를 포함한 실리콘기판(11) 상에 게이트산화막(18)을 형성한다.
이어서, 게이트산화막(18) 상에 게이트전극(19)으로 사용될 도전막을 증착한 후, 도전막 상에 게이트하드마스크(20)로 사용될 실리콘질화막을 형성한다. 계속해서, 실리콘질화막과 도전막을 게이트패터닝 공정을 통해 식각하여 게이트전극(19)과 게이트하드마스크(20)의 순서로 적층된 리세스게이트(100)를 형성한다.
전술한 바와 같이, 종래기술은 하부가 리세스채널용 트렌치(17)에 매립되고 나머지 상부는 실리콘기판(11)의 표면 위로 돌출되는 리세스게이트(100)를 형성하므로써, 100nm급 이하의 DRAM 제조 공정에서 리프레시 특성을 확보할 수 있다.
이러한 RCAT 기술을 적용함에 있어서 우수한 GOI(Gate Oxide Intensity) 특성을 얻기 위해서는 리세스채널용 트렌치(17)의 바텀 라운딩(Bottom rounding) 기술과 함께 트렌치 탑코너(Top corner)의 라운딩(Rounding) 기술의 확보가 전제조건이 되어야 한다.
특히, 트렌치 탑코너의 라운딩 기술이 매우 중요한데, 종래기술은 퍼니스산화 공정을 이용하여 트렌치탑코너를 라운딩처리하고 있다. 참고로, 리세스채널용 트렌치의 탑코너를 라운딩처리하지 않으면 게이트산화막이 탑코너에서 얇아지는 현상이 발생하거나, 또는 트랜지스터 동작시 탑코너 부근에서 전기장이 집중되는 현상이 발생한다.
따라서, 리세스채널용 트렌치의 탑코너를 라운딩처리하므로써 GOI 특성을 개선할 수 있는 것이다.
도 2a는 종래기술에 따라 퍼니스 장치를 이용하여 리세스채널용 트렌치의 탑 코너를 라운딩처리한 후의 결과를 도시한 사진이고, 도 2b는 종래기술에 따른 STRP 기술을 이용한 리세스채널용 트렌치의 탑코너를 라운딩처리한 후의 결과를 도시한 사진이다.
그러나, 종래기술은 도 2a에서 보듯이, 퍼니스장치를 이용하여 리세스채널용 트렌치의 탑코너를 라운딩처리하고 있으나, 그 한계가 있어 여전히 리세스채널용 트렌치의 탑코너가 예리(Sharp)하게 형성되고 있다.
위와 같은 문제를 해결하기 위해 종래기술은 리세스채널용 트렌치의 탑코너를 라운드하게 하는데 SRTP(Stream Rapid Thermal Process) 기술이라는 신규장치 및 방법을 이용하여 실리콘모폴로지(Silicon morphology)를 완화시키고 더불어 컨포멀산화(Conformal oxidation)를 이용하여 균일한 두께의 게이트산화막을 확보해야 한다(도 2b 참조).
결국, 종래기술은 균일하게 리세스채널용 트렌치의 탑코너를 라운딩처리하는데 퍼니스 산화(Furnace oxidation)로는 확보하기가 어려운 기술로 알려져 있으므로 SRTP 기술과 같은 신규 장비의 투자를 초래하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 신규장비의 투자없이 리세스채널용 트렌치의 탑코너를 라운딩처리하여 수율을 향상시킬 수 있는 RCAT 기술을 이용한 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 실리콘 기판 상에 패드산화막과 하드마스크를 차례로 형성하는 단계, 리세스마스크를 이용하여 상기 하드마스크를 식각하되, 식각단면이 수직형상을 갖도록 식각하는 단계, 상기 리세스마스크를 제거하는 단계, 상기 하드마스크를 식각배리어로 상기 패드산화막을 식각하는 단계, 상기 하드마스크를 식각배리어로 상기 실리콘기판을 식각하여 리세스채널용 트렌치의 탑코너가 되는 제1트렌치를 형성하되 식각단면이 슬로프 형상을 갖도록 식각하는 단계, 상기 하드마스크를 식각배리어로 상기 제1트렌치 바닥의 실리콘기판을 식각하여 제2트렌치를 형성하되 식각단면이 수직 형상을 갖도록 식각하는 단계, 상기 제1트렌치에 의해 탑코너가 라운딩처리된 상기 리세스채널용 트렌치의 표면 상에 게이트절연막을 형성하는 단계, 및 상기 게이트절연막 상에 상기 리세스채널용 트렌치에 일부가 매립되는 형태의 리세스게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 RCAT 기술을 이용한 반도체소자의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 실리콘기판(31)에 소자분리막(32)을 형성한다. 이때, 소자분리막(32)은 통상적으로 알려진 STI(Shallow Trench Isolation) 공정을 이용하여 형성하고, 소자분리막(32) 형성후에 패드산화막(33)을 제거하지 않고 잔류시킨다.
다음으로, 소자분리막(32) 공정시 사용된 패드산화막(33)을 잔류시킨 상태에서 패드산화막(33) 상에 하드마스크폴리실리콘막(34)을 형성한다. 이때, 하드마스크폴리실리콘막(34)은 후속 리세스채널용 트렌치를 형성하기 위해 도입한 식각배리어 물질이다.
다음으로, 하드마스크폴리실리콘막(34) 상에 OBARC(Organic Bottom Anti Reflective Coating layer, 35)를 형성한 후, OBARC(35) 상에 감광막을 이용한 리세스마스크(36)를 형성한다. 여기서, OBARC(35)는 리세스마스크(36)를 형성하기 위한 포토리소그래피 공정시 난반사를 방지하기 위해 도입한 것으로 '유기 하부반사방지막'이라고도 일컫는다.
이어서, 리세스마스크(36)를 식각배리어로 OBARC(35)를 식각하고, 연속해서 하드마스크폴리실리콘막(34)을 식각한다.
이때, 하드마스크폴리실리콘막(34)의 식각은 식각단면이 식각 형상을 갖도록 하여 개구부의 FICD(Final Inspection Critical Dimension)를 80nm로 확보한다.
일반적으로 리세스게이트 공정시 게이트전극이 리세스채널용 트렌치를 모두 안전하게 덮도록 하기 위하여 정렬정밀도(Align accuracy)를 15nm, 리세스게이트의 CD를 80nm라고 가정할 때, 리세스게이트의 최종 CD는 80nm-2×15nm=50nm가 된다. 즉, 리세스게이트의 CD는 50nm 이하로 제어하여야 한다.
이러한 조건을 만족하려면, 포토리소그래피공정에서부터 리세스마스크 공정의 DICD(Development Inspection CD)를 50nm 이하로 제어하여야 하나, 이는 현실적으로 어렵다.
따라서, 종래기술에서는 리세스마스크 공정의 DICD를 50nm∼80nm 범위로 제어한 후에 하드마스크폴리실리콘막을 식각할 때 슬로프(Slope) 식각 기술을 적용하여 하드마스크폴리실리콘막의 개구부의 CD를 50nm 이하로 줄인 다음, 실리콘기판을 식각하여 리세스채널용 트렌치를 형성할 때 식각단면이 수직 형상을 갖도록 식각을 진행하고 있다.
그러나, 종래기술은 리세스채널용 트렌치의 식각단면이 수직형상을 가지므로 트렌치의 탑코너가 매우 예리하게 형성되고 있어 전술한 바와 같은 문제점을 갖고 있다.
이를 해결하기 위해 종래기술이 하드마스크폴리실리콘막 식각시 슬로프 식각기술을 적용하는데 반해, 본 발명은 하드마스크폴리실리콘막(34) 식각시 식각단면이 수직 형상을 갖도록 하여 개구부의 FICD를 80nm로 확보한다.
따라서, 개구부의 FICD를 80nm로 넓게 해도 되므로 하드마스크폴리실리콘막(34)의 식각시 식각조건의 제어가 용이하다.
도 3b에 도시된 바와 같이, 리세스마스크(36)를 스트립하는데, 이때 OBARC(35)도 리세스마스크(36) 스트립시 동시에 제거된다.
이어서, 하드마스크폴리실리콘막(34)을 식각배리어로 패드산화막(33)을 식각 하고, 연속해서 패드산화막(33) 식각후 노출된 실리콘기판(31)을 소정 깊이로 1차 식각하여 제1리세스채널용트렌치(37)를 형성한다.
상기 제1리세스채널용트렌치(37)를 형성하기 위한 실리콘기판(31)의 1차 식각 공정은 제1리세스채널용트렌치(37)의 식각 단면이 슬로프 형상(37a)을 갖도록 진행한다.
슬로프 형상(37a)을 갖도록 하기 위해 1차 식각 공정(이하 '슬로프 식각 공정'이라고 약칭함)시 식각 깊이(d1)는 200Å∼500Å 범위로 제어하고, 슬로프 식각공정은 고밀도플라즈마(High density plasma) 식각 장비에서 진행한다.
이때, 고밀도플라즈마 식각 장비에서 진행할 때, 압력은 5mtorr∼50mtorr 범위를 유지하고, 바이어스파워를 낮게(50W∼100W) 관리한 상태에서 Cl2/HBr 혼합가스를 이용하되, HBr 가스를 넣어주면 된다.
여기서, 바이어스파워에 비하여 HBr의 양이 너무 많으면 식각이 진행되지 않고 식각후 잔류하는 하드마스크폴리실리콘막(34a)의 측벽에 폴리머(polymer)만 생성될 수 있으므로 HBr의 양은 식각장비의 상황과 식각조건에 맞추어서 조절되어야 한다.
그리고, 슬로프 식각공정을 통해 제1리세스채널용트렌치(37)의 식각단면이 슬로프를 갖는데, 예컨대 실리콘기판(31)의 표면에 비해 20°∼70°의 각도를 갖도록 제어한다.
이러한 각도 조절을 위해 HBr의 양을 제어하거나 또는 바이어스파워와 압력 을 조절한다.
도 3c에 도시된 바와 같이, 제1리세스채널용트렌치(37) 바닥의 실리콘기판(31)을 소정 깊이로 2차 식각하여 제2리세스채널용트렌치(38)를 형성한다. 따라서, 제1리세스채널용트렌치(37)와 제2리세스채널용트렌치(38)로 구성되는 리세스채널용 트렌치가 완성된다. 예컨대, 제1리세스채널용트렌치(37)는 리세스채널용 트렌치의 탑코너가되고, 제2리세스채널용트렌치(38)는 리세스채널용 트렌치의 중간 및 바닥 지역이 된다.
상기 제2리세스채널용트렌치(38)를 형성하기 위한 실리콘기판(31)의 2차 식각 공정은 제2리세스채널용트렌치(38)의 식각 단면이 수직 형상(38a)을 갖도록 진행한다.
수직 형상(38a)을 갖도록 하기 위해 2차 식각 공정(이하 '수직 식각 공정'이라고 약칭함)시 식각 깊이(d2)는 제품의 특성에 따라서 다르지만 1000Å∼2000Å 범위로 제어하고, 수직 식각공정은 슬로프 식각 공정과 동일한 장비,즉 고밀도플라즈마(High density plasma) 식각 장비에서 진행한다.
수직 식각 공정도 슬로프 식각 공정과 동일하게 Cl2/HBr 혼합가스를 이용하되, 슬로프 식각 공정과 다르게 HBr 대비 Cl2의 양을 상대적으로 증가시켜서 진행한다.
전술한 바와 같이, 본 발명은 리세스채널용 트렌치를 형성할 때, 슬로프 식각 공정 및 수직 식각 공정의 두 과정으로 나누어서 진행하므로써 리세스채널용 트 렌치의 탑코너를 라운딩처리하여 와인글래스(Wine galss) 형상으로 형성하고 있다. 즉, 리세스채널용 트렌치의 탑코너가 되는 제1리세스채널용트렌치(37)를 슬로프 식각공정을 통해 형성해주므로써 전체적인 리세스채널용 트렌치의 탑코너를 라운딩처리하고 있다.
한편, 리세스채널용 트렌치 형성시 식각단면의 프로파일의 관리를 용이하게 하기 위하여 어떤 경우에는 Cl2/HBr 혼합가스에 소량의 O2를 첨가할 수 있으며, 또는 Cl2를 빼고 HBr/O2 혼합가스를 이용하되 압력과 식각가스양의 비율을 조절하여 진행할 수도 있다. 위와 같이 다른 방법을 채택하여도 리세스채널용 트렌치의 탑코너 라운딩처리라는 동일한 특성을 얻을 수 있다.
그리고, 제2리세스채널용 트렌치(38) 형성후 하드마스크폴리실리콘막(34a)이 잔류하고 있지 않음을 알 수 있는데, 이는 제1리세스채널용트렌치(37) 형성후 잔류하고 있던 하드마스크폴리실리콘막(34a)이 제2리세스채널용트렌치(38)를 형성하기 위한 실리콘기판(31) 식각시 모두 소모되기 때문이다.
도 3d에 도시된 바와 같이, 패드산화막(33)을 스트립한 후, 제1,2리세스채널용트렌치(37/38)(이하, 통틀어서 '리세스채널용트렌치(39)'라고 약칭함)를 포함한 실리콘기판(31) 상에 게이트산화막(40)을 형성한다.
이어서, 게이트산화막(40) 상에 게이트전극(41)으로 사용될 도전막을 증착한 후, 도전막 상에 게이트하드마스크(42)로 사용될 실리콘질화막을 형성한다. 계속해서, 실리콘질화막과 도전막을 게이트패터닝 공정을 통해 식각하여 게이트전극(41) 과 게이트하드마스크(42)의 순서로 적층된 리세스게이트(200)를 형성한다.
전술한 실시예에 따르면, 본 발명은 신규 장비의 투자없이도 일반적인 식각장비에서 두 번에 걸쳐 식각공정을 진행하여 리세스채널용 트렌치(39)의 탑코너를 라운딩처리하므로 GOI 특성을 개선시키고 있다.
더불어 리세스채널용 트렌치(39)의 입구가 넓어지므로 리세스게이트(200)를 형성하기 위한 게이트패터닝 공정에서 일부 오정렬이 발생한다고 하더라도 그 오정렬 범위가 게이트전극 식각시에 문제가 안될 정도(즉, 식각잔류물이 잔류하지 않는 정도)이기만 하면, 리세스게이트 적용시 채널영역이 리세스채널용 트렌치의 바닥에 위치하기 때문에 채널영역에 영향을 미치지 않는다. 결국, 게이트패터닝 공정의 마진을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 리세스채널용 트렌치 형성시 신규장비의 투자없이 슬로프식각공정과 수직식각공정의 두 과정으로 나누어 진행하여 리세스채널용 트렌치의 탑코너를 라운딩처리할 수 있으므로 식각장비에 대한 신규 투자가 불필요하므로 비용을 절감할 수 있는 효과가 있다.
또한, 본 발명은 리세스채널용 트렌치의 탑코너를 라운딩처리하므로 GOI 특성이 우수한 RCAT 기술을 구현할 수 있는 효과가 있다.

Claims (10)

  1. 실리콘 기판 상에 패드산화막과 하드마스크를 차례로 형성하는 단계;
    리세스마스크를 이용하여 상기 하드마스크를 식각하되, 식각단면이 수직형상을 갖도록 식각하는 단계;
    상기 리세스마스크를 제거하는 단계;
    상기 하드마스크를 식각배리어로 상기 패드산화막을 식각하는 단계;
    상기 하드마스크를 식각배리어로 상기 실리콘기판을 식각하여 리세스채널용 트렌치의 탑코너가 되는 제1트렌치를 형성하되 식각단면이 슬로프 형상을 갖도록 식각하는 단계;
    상기 하드마스크를 식각배리어로 상기 제1트렌치 바닥의 실리콘기판을 식각하여 제2트렌치를 형성하되 식각단면이 수직 형상을 갖도록 식각하는 단계;
    상기 제1트렌치에 의해 탑코너가 라운딩처리된 상기 리세스채널용 트렌치의 표면 상에 게이트절연막을 형성하는 단계; 및
    상기 게이트절연막 상에 상기 리세스채널용 트렌치에 일부가 매립되는 형태의 리세스게이트를 형성하는 단계
    를 포함하는 반도체소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1트렌치를 형성하는 단계는,
    고밀도플라즈마 식각 장비에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  3. 제1항에 있어서,
    상기 제1트렌치를 형성하는 단계는,
    Cl2/HBr 혼합가스를 이용하되, HBr 가스를 넣어주어 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  4. 제3항에 있어서,
    상기 제1트렌치의 슬로프 형상은 상기 실리콘기판의 표면에 비해 20°∼70°의 각도를 갖고 슬로프지는 것을 특징으로 하는 반도체소자의 제조 방법.
  5. 제3항에 있어서,
    상기 제1트렌치는,
    200Å∼500Å 범위의 깊이로 형성하는 것을 특징으로 하는 반도체소자의 제 조 방법.
  6. 제3항에 있어서,
    상기 제1트렌치를 형성하는 단계는,
    5mtorr∼50mtorr 범위의 압력을 유지하고, 바이어스파워를 50W∼100W 수준으로 낮게 관리한 상태에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  7. 제1항에 있어서,
    상기 제2트렌치를 형성하는 단계는,
    상기 제1트렌치를 형성하는 식각장비에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  8. 제7항에 있어서,
    상기 제2트렌치를 형성하는 단계는,
    고밀도플라즈마 식각 장비에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  9. 제8항에 있어서,
    상기 제2트렌치를 형성하는 단계는,
    Cl2/HBr 혼합가스를 이용하되, HBr 대비 Cl2의 양을 상대적으로 증가시켜 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  10. 제8항에 있어서,
    상기 제2트렌치는,
    1000Å∼2000Å 범위의 깊이로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.
KR1020040113524A 2004-12-28 2004-12-28 리세스채널을 갖는 반도체소자의 제조 방법 KR20060074981A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113524A KR20060074981A (ko) 2004-12-28 2004-12-28 리세스채널을 갖는 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113524A KR20060074981A (ko) 2004-12-28 2004-12-28 리세스채널을 갖는 반도체소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060074981A true KR20060074981A (ko) 2006-07-04

Family

ID=37167588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113524A KR20060074981A (ko) 2004-12-28 2004-12-28 리세스채널을 갖는 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060074981A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150132950A (ko) 2014-05-19 2015-11-27 박정원 조리용기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150132950A (ko) 2014-05-19 2015-11-27 박정원 조리용기

Similar Documents

Publication Publication Date Title
KR101070292B1 (ko) 반도체장치의 리세스게이트 제조 방법
US8604561B2 (en) Semiconductor device and method of fabricating the same
US7449392B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
KR20050026319A (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
US6878612B2 (en) Self-aligned contact process for semiconductor device
KR20090069122A (ko) 반도체 장치의 제조방법
JP3946724B2 (ja) 半導体装置の製造方法
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100991382B1 (ko) 다면 채널을 갖는 트랜지스터 및 그 형성방법
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR20060074981A (ko) 리세스채널을 갖는 반도체소자의 제조 방법
KR101071856B1 (ko) 플래쉬 메모리 소자의 제조방법
JP3523048B2 (ja) 半導体装置の製造方法及び半導体装置
KR20060075442A (ko) 플래쉬 메모리 소자의 제조방법
KR100629695B1 (ko) 리세스게이트를 구비한 반도체소자의 제조 방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR20060074983A (ko) 리세스채널을 이용한 반도체소자의 제조 방법
US20080102617A1 (en) Method of Fabricating Flash Memory Device
TWI727618B (zh) 記憶體裝置及其製造方法
KR100591150B1 (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR100665900B1 (ko) 리세스게이트를 구비한 반도체 소자의 제조 방법
KR20070069814A (ko) 반도체 소자의 제조방법
KR100992746B1 (ko) 반도체소자 제조방법
KR100792411B1 (ko) 반도체 소자의 제조방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application