KR20060074719A - 텅스텐공정을 이용한 반도체장치의 제조 방법 - Google Patents
텅스텐공정을 이용한 반도체장치의 제조 방법 Download PDFInfo
- Publication number
- KR20060074719A KR20060074719A KR1020040113831A KR20040113831A KR20060074719A KR 20060074719 A KR20060074719 A KR 20060074719A KR 1020040113831 A KR1020040113831 A KR 1020040113831A KR 20040113831 A KR20040113831 A KR 20040113831A KR 20060074719 A KR20060074719 A KR 20060074719A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- forming
- etching
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 29
- 239000010937 tungsten Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000002159 abnormal effect Effects 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 239000003963 antioxidant agent Substances 0.000 claims description 16
- 230000003078 antioxidant effect Effects 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000011066 ex-situ storage Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000002087 whitening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 셀콘택플러그(랜딩플러그콘택)로 사용하는 텅스텐이 후속 공정에서 이상 산화되는 것을 방지할 수 있는 반도체장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치의 제조 방법은 반도체 기판 상부에 텅스텐으로 이루어진 셀콘택플러그를 형성하는 단계, 상기 셀콘택플러그 상에 상기 셀콘택플러그의 이상 산화를 방지하기 위한 산화방지막을 형성하는 단계, 상기 산화방지막 상에 산소 소스를 포함하고 열처리가 수반되는 층간절연막을 형성하는 단계, 상기 층간절연막과 상기 산화방지막을 식각하여 상기 셀콘택플러그 상부를 개방시키는 콘택홀을 형성하는 단계, 및 상기 콘택홀에 플러깅되는 도전성 콘택을 형성하는 단계를 포함하고, 이와 같이, 텅스텐으로 형성한 셀콘택플러그 상부에 산화방지막을 미리 형성해주므로써 층간절연막 공정시 셀콘택플러그가 이상산화되는 것을 방지할 수 있다.
텅스텐플러그, 셀콘택플러그, 이상산화, 산화방지막, 질화막, LPC
Description
도 1은 종래기술에 따른 반도체장치의 제조 방법을 간략히 도시한 공정 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드산화막
33 : 게이트절연막 34 : 게이트폴리실리콘
35 : 게이트텅스텐 36 : 게이트하드마스크
37 : 게이트스페이서 38 : 제1층간절연막
39a, 39b : 제1,2랜딩플러그콘택 40 : 산화방지막
41 : 제2층간절연막 42 : 비트라인콘택
43 : 비트라인 44 : 비트라인스페이서
45 : 제3층간절연막 46 : 스토리지노드콘택
본 발명은 반도체 제조 기술에 관한 것으로, 특히 텅스텐공정을 이용한 반도체장치의 제조 방법에 관한 것이다.
DRAM의 집적화가 급격하게 이루어지면서 데이터라인과 비트라인 등의 금속배선 공정의 중요성은 더욱 부각되고 있으며, 이러한 금속배선 공정을 적용하면서 원하는 소자 특성을 얻기 위해 여러가지 공정들이 적용되고 있다. 특히, 데이터라인과 비트라인 공정의 경우 구현하고자 하는 소자의 특성을 고려할 때 필요한 전기적인 특성값을 확보하기는 더욱 어려운 실정이다.
64M 이하의 소자에서의 비트라인의 경우에는 소자의 속도 측면과 다량의 칩 확보측면에서 그다지 어려운 공정은 아니지만, 128M 이상의 고집적 소자에서는 한정된 웨이퍼에서 보다 많은 칩수를 확보하기 위함과 동시에 고성능의 소자를 구현하기 위해 텅스텐실리사이드 공정보다는 낮은 비저항값을 갖는 텅스텐 공정을 적용하고 있다.
도 1은 종래기술에 따른 반도체장치의 구조를 나타낸 도면이다.
도 1을 참조하여, 종래기술에 따른 반도체장치의 제조 방법을 간략히 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 반도체기판(11)의 소정영역에 소자간 분리를 위한 필드산화막(12)을 형성한 후, 반도체 기판(11) 상부에 복수개의 게이트라인을 형성 한다. 이때, 게이트라인은 게이트절연막(13), 게이트폴리실리콘(14), 게이트텅스텐 (15) 및 게이트하드마스크(16)의 순서로 적층된 것이다.
다음으로, 게이트라인 사이의 양측벽에 게이트스페이서(17)를 형성한 후, 게이트라인 사이를 채우는 제1층간절연막(18)을 형성한다.
이어서, 제1층간절연막(18)을 식각하여 게이트라인 사이의 반도체 기판(11)의 일부를 개방시키는 콘택홀을 형성한 후, 이 콘택홀에 플러깅되는 랜딩플러그콘택(Landing Plug Contact, 19a/19b)을 형성한다. 이때, 랜딩플러그콘택(19a/19b)은 텅스텐으로 형성한 텅스텐플러그로서, 제1랜딩플러그콘택(19a)은 비트라인콘택이 연결될 것이고, 나머지 제2랜딩플러그콘택(19b)는 스토리지노드콘택이 연결될 것이다.
다음으로, 제1,2랜딩플러그콘택(19a, 19b) 상부에 제2층간절연막(20)을 형성하고, 제2층간절연막(20)을 식각하여 제1랜딩플러그콘택(19a) 상부를 개방시키는 비트라인콘택홀을 형성하고, 이 비트라인콘택홀에 플러그깅되는 비트라인콘택(BLC, 21)을 형성한다. 이어서, 비트라인콘택(21)에 연결되는 비트라인(22)을 형성한다.
다음으로, 비트라인(22)을 포함한 전면에 제3층간절연막(23)을 형성한 후, 제3층간절연막(23)과 제2층간절연막(20)을 동시에 식각하여 제2랜딩플러그콘택(19b) 상부를 개방시키는 스토리지노드콘택홀을 형성한다. 그리고 나서, 이 스토리지노드콘택홀에 플러깅되는 스토리지노드콘택(24)을 형성한다.
도 1과 같은 종래기술은 DRAM의 집적화 및 속도의 개선을 위해 셀영역에 형성되는 랜딩플러그콘택(19a, 19b)으로 텅스텐플러그(W plug)를 적용하고 있다.
그러나, 랜딩플러그콘택(19a, 19b)으로 텅스텐플러그를 적용함에 있어서, 텅스텐이 후속 공정(제2층간절연막 증착)의 산소 소스(oxygen source)와 가해지는 열처리에 의해 이상 반응을 일으켜 부피를 팽창시키는 이상 산화를 일으킬 수 있는데, 이상 산화가 발생한 텅스텐은 전기적으로 절연 물질이므로 도전성을 가져야 하는 랜딩플러그콘택의 역할을 하지 못하게 되어 수율 저하를 가져올 수 있다. 또한, 이상 산화시 부피 팽창을 동반하여 DRAM의 공정집적화시 결함소스(defect source)가 되고 심할 경우 공정이 진행중인 웨이퍼의 불합격(Reject)을 유발하기도 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 셀콘택플러그(랜딩플러그콘택)로 사용하는 텅스텐이 후속 공정에서 이상 산화되는 것을 방지할 수 있는 반도체장치의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 제조 방법은 반도체 기판 상부에 텅스텐으로 이루어진 셀콘택플러그를 형성하는 단계, 상기 셀콘택플러그 상에 상기 셀콘택플러그의 이상 산화를 방지하기 위한 산화방지막을 형성하는 단계, 상기 산화방지막 상에 산소 소스를 포함하고 열처리가 수반되는 층간절연막을 형성하는 단계, 상기 층간절연막과 상기 산화방지막을 식각하여 상기 셀콘택플러그 상부를 개방시키는 콘택홀을 형성하는 단계, 및 상기 콘택홀에 플러깅되는 도전성 콘택을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 산화방지막은 질화막으로 형성하는 것을 특징으로 하고, 상기 산화방지막은 10Å∼200Å 두께로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(31)의 소정영역에 소자간 분리를 위한 필드산화막(32)을 형성한 후, 반도체 기판(31) 상부에 복수개의 게이트라인을 형성한다. 이때, 게이트라인은 게이트절연막(33), 게이트폴리실리콘(34), 게이트텅스텐(35) 및 게이트하드마스크(36)의 순서로 적층된 것이며, 게이트하드마스크(36)는 질화막으로 형성한다.
다음으로, 게이트라인 사이의 양측벽에 게이트스페이서(37)를 형성한다. 이때, 게이트스페이서(37)는 질화막 단독으로 형성하거나, 산화막과 질화막의 이중막으로 형성한다.
이어서, 게이트라인 사이를 채우도록 게이트라인 상부에 제1층간절연막(38)을 형성한다.
다음으로, 제1층간절연막(38)을 식각하여 게이트라인 사이의 반도체 기판 (31)의 일부를 개방시키는 콘택홀을 형성한 후, 이 콘택홀에 플러깅되는 랜딩플러그콘택(LPC, 39a/39b)을 형성한다. 여기서, 랜딩플러그콘택(39a/39b)은 통상적으로 셀영역에 형성되므로 셀콘택플러그라고도 일컫는다.
상기한 랜딩플러그콘택(39a/39b)은 텅스텐으로 형성한 텅스텐플러그로서, 제1랜딩플러그콘택(39a)은 비트라인콘택이 연결될 것이고, 나머지 제2랜딩플러그콘택(39b)는 스토리지노드콘택이 연결될 것이다.
위와 같은 제1,2랜딩플러그콘택(39a, 39b)은 반도체 기판(31)의 일부를 개방시킨 콘택홀을 채울때까지 전면에 텅스텐을 증착한 후, 게이트라인의 표면이 드러날때까지 텅스텐을 에치백하거나 CMP(Chemical Mechanical Polishing)하여 형성한다.
다음으로, 제1,2랜딩플러그콘택(39a, 39b) 상부에 텅스텐의 이상산화 방지를 위한 산화방지막(40)을 형성한다. 이때, 산화방지막(40)은 질화막으로 형성하는데, 10Å∼200Å 두께로 형성하는 것이 바람직하다. 예컨대, 산화방지막(40)을 200Å 보다 두껍게 형성하면, 산화방지막(40)까지 식각해야 하는 비트라인콘택홀 또는 스토리지노드콘택홀 형성시 식각 깊이가 깊어져 식각 공정이 불리해지는 문제가 있다. 따라서, 산화막방지막(40)의 10Å∼200Å 두께는 후속 층간절연막 공정시 산소소스가 제1,2랜딩플러그콘택(39a, 39b)으로 침투하는 것을 방지하는 두께이면서 열처리의 영향을 받지 않는 충분한 두께이다.
상기한 산화방지막(40)은 제1,2랜딩플러그콘택(39a, 39b)로 사용된 텅스텐이 후속 제2층간절연막의 증착 및 열처리 공정에 노출되는 것을 방지하기 위한 것이 다.
도 2b에 도시된 바와 같이, 산화방지막(40) 상에 제2층간절연막(41)을 형성한 후 평탄화시킨다. 이때, 제2층간절연막(41)은 일예로 산화막으로 형성하는데, 증착 소스 중에 산소 소스가 포함되고 증착후 막 치밀화를 위해 열처리를 수반한다.
위와 같은 제2층간절연막(41)의 증착공정 중에 제1,2랜딩플러그콘택(39a, 39b)이 노출되는 것을 산화방지막(40)이 방지한다.
도 2c에 도시된 바와 같이, 제2층간절연막(41)과 산화방지막(40)을 식각하여 제1랜딩플러그콘택(39a) 상부를 개방시키는 비트라인콘택홀을 형성하고, 이 비트라인콘택홀에 플러그깅되는 비트라인콘택(BLC, 42)을 형성한다.
위와 같이, 비트라인콘택(42) 형성시에 비트라인콘택홀은 제2층간절연막(41)과 산화방지막(40)을 동시에 식각하여 형성하는데, 제2층간절연막(41) 식각후에 인시튜(In-situ) 또는 엑시튜(Ex-situ)로 산화방지막(40)을 식각한다. 이때, 산화방지막(40)의 식각은 건식식각을 이용하는데, NF3/CF4/Ar의 플루오린계 가스와 비활성가스를 혼합하여 진행한다.
이어서, 비트라인콘택(42)에 연결되는 비트라인(43)을 형성한다. 이때, 비트라인(43)은 텅스텐과 하드마스크질화막의 순서로 적층된 것이며, 비트라인(43)의 양측벽에는 질화막으로 형성한 비트라인스페이서(44)가 형성된다.
이처럼, 비트라인(43)의 양측벽에 질화막으로 된 비트라인스페이서(44)를 형 성해주고 비트라인(43) 중의 텅스텐 위에 하드마스크질화막을 형성해주면, 후속 제3층간절연막(45) 형성시에 비트라인(43)으로 사용된 텅스텐이 이상산화되는 것을 방지할 수 있다.
한편, 위와 같이 비트라인스페이서(44)가 비트라인(43)의 양측벽에 접하는 구조로 형성되나, 다른 방법으로 비트라인(43)을 포함한 전면을 덮는 형태로 형성될 수도 있다.
도 2d에 도시된 바와 같이, 비트라인(43) 및 비트라인스페이서(44)를 포함한 전면에 제3층간절연막(45)을 형성한 후, 제3층간절연막(45), 제2층간절연막(41) 및 산화방지막(40)을 동시에 식각하여 제2랜딩플러그콘택(39b) 상부를 개방시키는 스토리지노드콘택홀을 형성한다. 그리고 나서, 이 스토리지노드콘택홀에 플러깅되는 스토리지노드콘택(46)을 형성한다.
위와 같이, 스토리지노드콘택(46) 형성시에 스토리지노드콘택홀은 제3층간절연막(45), 제2층간절연막(41) 및 산화방지막(40)을 동시에 식각하여 형성하는데, 제3층간절연막(45)과 제2층간절연막(41) 식각후에 인시튜(In-situ) 또는 엑시튜(Ex-situ)로 산화방지막(40)을 식각한다. 이때, 산화방지막(40)의 식각은 건식식각을 이용하는데, NF3/CF4/Ar의 플루오린계 가스와 비활성가스를 혼합하여 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 랜딩플러그콘택으로 텅스텐을 사용할 때, 후속 공정에 의해 랜딩플러그콘택이 이상산화되는 것을 방지하여 반도체장치의 속도를 개선시킬 수 잇는 효과가 있다.
더불어, 랜딩플러그콘택의 이상산화를 방지하여 반도체장치의 특성을 개선시킴과 동시에 안정적으로 공정을 진행할 수 있으므로 수율을 향상시킬 수 있는 효과가 있다.
Claims (9)
- 반도체 기판 상부에 텅스텐으로 이루어진 셀콘택플러그를 형성하는 단계;상기 셀콘택플러그 상에 상기 셀콘택플러그의 이상 산화를 방지하기 위한 산화방지막을 형성하는 단계;상기 산화방지막 상에 산소 소스를 포함하고 열처리가 수반되는 층간절연막을 형성하는 단계;상기 층간절연막과 상기 산화방지막을 식각하여 상기 셀콘택플러그 상부를 개방시키는 콘택홀을 형성하는 단계; 및상기 콘택홀에 플러깅되는 도전성 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제1항에 있어서,상기 산화방지막은,질화막으로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제2항에 있어서,상기 산화방지막은,10Å∼200Å 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제1항에 있어서,상기 콘택홀을 형성하는 단계는,상기 층간절연막을 식각한 후 상기 산화방지막을 인시튜로 식각하여 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제1항에 있어서,상기 콘택홀을 형성하는 단계는,상기 층간절연막을 식각한 후 상기 산화방지막을 엑시튜로 식각하여 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제4항 또는 제5항에 있어서,상기 산화방지막의 식각은,건식식각으로 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제6항에 있어서,상기 산화방지막의 식각은,플루오린계 가스와 비활성가스를 혼합하여 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제7항에 있어서,상기 산화방지막의 식각은, NF3/CF4/Ar의 혼합가스로 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제1항에 있어서,상기 도전성콘택은, 비트라인콘택 또는 스토리지노드콘택인 것을 특징으로 하는 반도체장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113831A KR20060074719A (ko) | 2004-12-28 | 2004-12-28 | 텅스텐공정을 이용한 반도체장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113831A KR20060074719A (ko) | 2004-12-28 | 2004-12-28 | 텅스텐공정을 이용한 반도체장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060074719A true KR20060074719A (ko) | 2006-07-03 |
Family
ID=37167454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040113831A KR20060074719A (ko) | 2004-12-28 | 2004-12-28 | 텅스텐공정을 이용한 반도체장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060074719A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8580669B2 (en) | 2010-01-08 | 2013-11-12 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
-
2004
- 2004-12-28 KR KR1020040113831A patent/KR20060074719A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8580669B2 (en) | 2010-01-08 | 2013-11-12 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| US9082755B2 (en) | 2010-01-08 | 2015-07-14 | SK Hynix Inc. | Semiconductor device having multi-layered bit line contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| KR100587635B1 (ko) | 반도체소자의 제조 방법 | |
| JP2002261161A (ja) | 半導体装置の製造方法 | |
| KR100743651B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| US7320917B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20100138199A (ko) | 반도체 소자의 제조방법 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR101046727B1 (ko) | 반도체장치의 매립게이트 제조 방법 | |
| KR100507862B1 (ko) | 반도체소자 제조 방법 | |
| US20070013012A1 (en) | Etch-stop layer structure | |
| KR100745398B1 (ko) | 텅스텐 패턴 형성 방법 및 이를 이용한 반도체 소자의제조방법. | |
| US7514314B2 (en) | Method of manufacturing semiconductor device and semiconductor memory device | |
| JP2002203894A (ja) | 半導体装置の製造方法 | |
| KR20060074719A (ko) | 텅스텐공정을 이용한 반도체장치의 제조 방법 | |
| KR20090110568A (ko) | 반도체장치의 콘택홀 형성 방법 및 그를 이용한비트라인콘택홀 형성 방법 | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20040038049A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20060016269A (ko) | 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 금속배선 형성 방법 | |
| KR20080024365A (ko) | 반도체소자의 게이트 형성방법 | |
| KR20060001226A (ko) | 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법 | |
| CN114078780A (zh) | 半导体结构及其制作方法 | |
| KR100694995B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR100799123B1 (ko) | 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |