KR20060073077A - 양자점을 이용하는 메모리 소자 - Google Patents

양자점을 이용하는 메모리 소자 Download PDF

Info

Publication number
KR20060073077A
KR20060073077A KR1020040111925A KR20040111925A KR20060073077A KR 20060073077 A KR20060073077 A KR 20060073077A KR 1020040111925 A KR1020040111925 A KR 1020040111925A KR 20040111925 A KR20040111925 A KR 20040111925A KR 20060073077 A KR20060073077 A KR 20060073077A
Authority
KR
South Korea
Prior art keywords
memory device
memory
poly
group
quantum dots
Prior art date
Application number
KR1020040111925A
Other languages
English (en)
Other versions
KR100913903B1 (ko
Inventor
강윤석
이상균
주원제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040111925A priority Critical patent/KR100913903B1/ko
Priority to US11/230,530 priority patent/US7491968B2/en
Publication of KR20060073077A publication Critical patent/KR20060073077A/ko
Application granted granted Critical
Publication of KR100913903B1 publication Critical patent/KR100913903B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2216/00Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02Structural aspects of erasable programmable read-only memories
    • G11C2216/08Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/753Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc. with polymeric or organic binder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/778Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/783Organic host/matrix, e.g. lipid

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상부 전극과 하부 전극 사이에 양자점을 유기물 내에 고르게 분산시킨 메모리층을 포함하는 것을 특징으로 하는 메모리 소자에 관한 것으로, 본 발명의 메모리 소자는 비휘발성 특성을 나타내고, 고집적도, 고속스위칭, 저가격 특성을 시현하며 양자점의 크기 및 분포가 균일하여 균일한 메모리 거동을 시현하고,구동전압이 낮아 저전력 특성이 요구되는 휴대용 전자기기에 적합하게 이용될 수 있다.
메모리 소자, 상부 전극, 하부 전극, 메모리층, 양자점, 쌍안정성, 스위칭

Description

양자점을 이용하는 메모리 소자{MEMORY DEVICES USING QUANTUM DOTS}
도 1은 본 발명의 일실시예에 의한 메모리 소자의 단면 개략도,
도 2는 본 발명의 일실시예에 의한 메모리 매트릭스의 사시도,
도 3은 본 발명에서 사용되는 일례의 양자점의 구조도,
도 4는 본 발명의 다른 실시예에 의한 메모리 소자의 단면 개략도,
도 5는 본 발명의 하나의 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프,
도 6은 본 발명의 다른 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프,
*도면의 주요 부분에 대한 부호의 설명*
10: 상부 전극 15: 배리어층
20: 메모리층 30: 하부 전극
40: 배리어층 5: 기판
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 상부 전극과 하부 전극 사이에 양자점을 유기물 내에 고르게 분산시킨 메모리층을 포함하는, 비휘발성, 저가격, 고집적도, 저소비전력, 고속스위칭 특성을 갖는 메모리 소자에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 메모리 소자의 수요가 급증하고 있다. 특히 휴대용 단말기, 각종 스마트카드, 전자 화폐, 디지털 카메라, 게임용 메모리, MP3 플레이어 등에 필요한 메모리 소자는 전원이 꺼지더라도 기록된 정보가 지워지지 않는 "비휘발성"을 요구하고 있다. 이러한 비휘발성 메모리는 실리콘 재료에 기반을 둔 플래시 메모리 (flash memory)가 현재 시장을 독점하고 있다.
기존의 플래시 메모리는 기록/소거 횟수가 제한되고, 기록 속도가 느리며, 고집적의 메모리 용량을 얻기 위해서는 단위 면적당 선폭을 줄이는 미세화 공정을 통해서만 가능한데, 이 경우 공정비용의 증가에 따라 메모리 칩의 제조비용이 상승하고 기술적 한계로 인하여 더 이상 칩을 소형화할 수 없는 한계에 직면하고 있다. 이와 같이 기존의 플래시 메모리의 기술적 한계가 드러남에 따라 기존의 실리콘 메모리 소자의 물리적인 한계를 극복하는 초고속, 고용량, 저소비전력, 저가격 특성의 차세대 비휘발성 메모리 소자의 개발이 활발하게 진행되고 있다.
차세대 메모리들은 반도체 내부의 기본 단위인 셀을 구성하는 물질에 따라서 강유전체 메모리(Ferroelectric RAM), 강자성 메모리(Magnetic RAM), 상변화 메모리(Phase Change RAM), 나노튜브 메모리, 홀로그래픽 메모리, 유기 메모리 (organic memory) 등이 있다. 이들 가운데 유기 메모리는 상하부 전극 사이에 유기물질을 도입하고 여기에 전압을 가하여 저항 값의 쌍안정성 (bistability)을 이용하여 메모리 특성을 구현하는 것이다. 즉, 유기 메모리는 상하부 전극 사이에 존재하는 유기물질이 전기적 신호에 의해 저항이나 전기용량이 가역적으로 변해서 데이터 '0' 과 '1'을 기록하고 읽을 수 있는 형태의 메모리이다. 이러한 유기 메모리는 기존의 플래시 메모리의 장점인 비휘발성은 구현하면서 단점으로 꼽히던 공정성, 제조비용, 집적도 문제를 극복할 수 있어 차세대 메모리로 큰 기대를 모으고 있다.
일본특개소62-95882호는 유기금속착체 전하 이동 (charge transfer) 화합물인 CuTCNQ (7,7,8,8-tetracyano-p-quinodimethane)를 이용하는 전기 메모리 소자를 개시하고 있다. 미국특허공개 제 2002-163057호는 상하부 전극 사이에 NaCl이나 CsCl과 같은 이온성염을 전도성 고분자에 혼합한 중간층을 포함하는 반도체 소자를 소개하고 있는데, 이러한 소자는 전장에 의한 전하 분리 현상을 이용하여 스위칭/메모리 특성을 시현한다. 한편 미국특허 제 6,055,180호는 폴리(비닐디플로오로에틸렌) 등의 불소계 고분자의 결정상태에 따른 강유전성(ferroelectric)을 이용한 메모리 소자를 개시하고 있다.
기존의 유기 메모리 제조 시에는 소자 제작 후 고전압을 인가하는 일렉트로 포밍 (electroforming)이라는 추가적인 공정을 거친다. 이러한 일렉트로포밍은 전극을 구성하는 금속을 수 ㎚ 크기로 파쇄하여 유기층 사이로 이동시키는 공정이다(J. Phys. D: Appl.Phys., 35, 802 (2002)). 일릭트로포밍된 메모리 소자는 NDR (Negative Differential Resistance) 구간이 형성되며 메모리 특성을 갖게 된다. 그러나 이러한 일렉트로포밍은 금속 입자의 크기 및 크기 분포를 제어할 수 없기 때문에 소자 마다 물성의 차이가 나타나게 된다. 이와 같은 물성의 차이로 인해 구동 전압 및 구동 전류가 달라지고 동시에 메모리 거동도 달라져 재현성이 떨어지게 되므로, 제품화에 심각한 문제가 된다. 이러한 일렉트로포밍을 생략하기 위해 유기 물질 사이에 금속을 중간층 (metal interlayer)으로 적층하는 방법도 시도되었다(Appl. Phys. Lett., 80, 2997 (2002) 및 Appl. Phys. Lett., 82, 1419(2003)). 그러나 이 경우에도 금속 입자의 크기 및 입자간 간격 조절이 불가능하고, 금속을 매우 느린 속도로 증착시켜야만 메모리 특성이 나오기 때문에 실제 공정에 적용하는 것은 불가능한 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 비휘발성 특성을 가지면서도 단순 공정 및 저가격으로 제조가 가능한 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 고집적도, 저소비전력 및 고속스위칭 특성을 갖는 비휘발성 메모리 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 일렉트로포밍을 거칠 필요가 없는 메모리 소자의 구동 전압, 구동 전류 등이 일정하여 메모리 거동이 일정한 메모리 소자를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은 상부 전극과 하부 전극 사이에 양자점(quantum dots)을 유기물 내에 고르게 분산시킨 메모리층을 포함하는 것을 특징으로 하는 메모리 소자에 관계한다.
이하에서 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 의한 메모리 소자의 단면 개략도이다. 도 1을 참고하면, 본 발명에 의한 메모리 소자(100)는 상부 전극(10)과 하부 전극(30) 사이에 메모리층(20)이 샌드위치 되어 있는데, 이러한 메모리층(20)은 유기물내에 양자점이 고르게 분산된 층이다. 본 발명의 메모리 소자(100)에서는 양자점을 전하 포획 사이트(charge trapping site)로 이용하는데 메모리 소자에 전압을 인가하면 메모리층의 저항 값이 쌍안정성을 나타내어 메모리 특성을 시현한다.
본 발명에 의한 메모리 소자는 기존의 실리콘 소자와는 다른 방식으로 정보를 저장한다. 기존의 실리콘 소자는 셀에 저장된 전하의 양에 따라 "0"과 "1"을 코드화하였으나, 본 발명에 의한 메모리 소자는 메모리층의 전기적 저항의 변화에 기초해서 정보를 저장한다. 본 발명에 의한 메모리 소자의 동작을 설명하면 다음과 같다. 전류와 전압이 모두 0인 시작점에서 출발하여, off 상태(고저항, 저전 도성)의 본 발명의 메모리 소자에 전압을 인가하면, 전압에 비례해서 전류가 증가하다가 임계 전압 (VTH)에 이르면, 소자는 신속하게 저저항 상태(on 상태)로 스위칭된다. 메모리 소자는 더 높은 off 전압이 인가될 때까지 on 상태를 유지한다. 이와 같이 메모리층이 두 가지 저항 상태를 가지기 때문에 메모리 특성을 메모리로서 기능할 수 있게 된다.
양자점은 다양한 물질을 사용하여 합성할 수 있고, 입자의 크기를 일정하게 만들 수 있기 때문에 물성의 예측 및 조절이 일렉트로포밍에 비해 용이하다. 또한 합성 방법에 따라 양자점의 크기를 조절할 수 있으므로, 다양한 밴드갭을 가진 양자점들을 메모리용 재료로 이용할 수 있다. 또한 양자점은 유기 용매에 용해되므로 다른 고분자와 함께 공용매에 용해시킨 코팅액을 스핀 코팅하면 분산이 균일하게 일어난다.
본 발명에서 사용되는 양자점은 II-VI족, III-V족 또는 IV족 양자점으로, 바람직한 예는 CdS, CdSe,CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC 를 포함하나, 반드시 이들로 국한되는 것은 아니다. 또한 본 발명에서는 코어-쉘 합금 구조의 양자점도 사용될 수 있다. 이러한 코어-쉘 구조의 양자점으로는 코어가 II-VI족 화합물 반도체이고, 쉘은 II-VI'족 화합물 반도체인 양자점을 사용할 수 있다. 이러한 코어-쉘 합금 구조의 양자점의 일례를 도 3에 도시하였다. 도 3에 도시된 양자점은 CdSe 코어/ZnS 쉘 구조의 양자점이다. 본 발명에서 사용가능한 양자점의 크기는 특별히 제한되 지 않는데, 바람직하게는 2 nm 내지 10 nm 범위 내이다.
양자점은 유기금속 화학증착(OrganoMetallic Chemical Vapor Deposition: OMCVD) 시스템 또는 분자선 에피택시(Molecular Beam Epitaxy: MBE) 시스템을 이용한 방법, 및 습식 화학적 방법 등의 방법에 의해 제조될 수 있다.
본 발명에서 상기 메모리층(20)을 구성하는 유기물은 바람직하게 전도성 고분자이다. 이러한 전도성 고분자의 예는 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리풀루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(T-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 폴리아닐린, 폴리티오펜, 폴리피롤, 폴리실란, 폴리스티렌, 폴리퓨란, 폴리인돌, 폴리아줄렌, 폴리페닐렌, 폴리피리딘, 폴리비피리딘, 폴리프탈로시아닌, 폴리(에틸렌디오시티오펜) 및 이들의 유도체를 포함하나, 반드시 이들로 국한되는 것은 아니다.
본 발명에서 메모리층(20)은 스핀 코팅, 잉크젯 프린팅, 롤코팅(roll-to-roll coating), 열증착법 등의 방법에 의해 형성될 수 있다. 메모리층(20)의 두께는 바람직하게 약 50 내지 3000 Å이다. 스핀 코팅시 사용가능한 용매로는 아세톤, 사이클로펜탄온, 사이클로헥산온, 메틸에틸케톤 에틸셀로솔브아세테이트, 부틸아세테이트, 에틸렌글리콜, 톨루엔, 크실렌, 클로로포름, 테트라 하이드로퓨란, 디메틸포름아미드, 아세토니트릴, 및 클로로벤젠
중에서 단독적으로 선택해 사용하거나 2종 이상을 취해 임의의 비율로 배합하여 사용할 수 있다.
본 발명에서 상부 전극(10) 및 하부 전극(30)은 금속, 금속 합금, 금속 질화물 (metal nitrides), 산화물, 황화물, 탄소 및 전도성 폴리머, 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 하나 이상의 전기 전도성 재료를 포함한다. 구체적인 전극 재료는 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 티타늄(Ti), 텅스텐(W), 인듐틴옥사이드를 포함하나, 반드시 이들로 국한되는 것은 아니다. 본 발명에서 전극이 유기 재료로 형성되는 경우에는 메모리 소자 전체가 유기 재료로 구성된 완전한 유기 메모리를 수득할 수 있다.
상기 전도성 폴리머의 구체적인 예로는 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리풀루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(T-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 및 이들의 유도체와 같은 페틸폴리아세틸렌 폴리머 및 폴리티오펜을 포함한다.
상기 전극은 열증착과 같은 증착법, 스퍼터링, e-빔 증발(e-beam evaporation), 스핀 코팅 등과 같은 종래의 방법에 의해 형성될 수 있다.
도 2는 본 발명에 따른 메모리 매트릭스의 일례를 도시한 것이다. 도 2에 도시된 바와 같이, 메모리 매트릭스는 유리 또는 실리콘 등의 적당한 기판(5) 위에 증착된다. 이러한 메모리 매트릭스는 상부 전극 (10) 및 하부 전극(30)을 포함하고, 그 사이에 메모리층(20)이 샌드위치된다. 여기서 기판(5)은 기존의 유기 또는 무기계 기판이 이용될 수 있고, 특히 가요성 기판이 이용될 수도 있다. 상부 전극(10)과 하부 전극(30)이 교차하는 지점에 형성되는 셀이 쌍안정 특성을 제공한다.
본 발명의 다른 구현예에서는, 전극을 보호하기 위해 하부(10) 전극 위에 또는 상부(30) 전극 아래에 배리어층 (barrier layer)이 추가로 형성될 수 있다. 도 4는 상부 전극(10) 아래에 배리어층 40이 형성되고 상부 전극 (30) 위에 배리어층 15가 형성된 메모리 소자의 단면 개략도이다. 도 4에 도시된 바와 같이, 하부 전극 (30) 위에 배리어층(15) 및 메모리층(20)이 형성되고 그 위에 배리어층(40) 및 상부 전극(10)이 차례로 형성된다. 이러한 배리어층(15 및 40)은 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx, AlNOx로 구성되는 그룹으로부터 선택되는 물질을 포함하고, 바람직하게는 SiO2, Al2O3, Cu2O, TiO 2, BN, V2O3로 구성되는 그룹으로부터 선택되는 물질을 포함한다. 본 발명에서 배리어층은 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌, PET 등의 유기 재료로도 형성될 수 있다. 배리어층(15 및 40)의 두께는 20 내지 300 Å 범위 내인 것이 바람직하다.
이하에서 실시예를 들어 본 발명에 관하여 더욱 상세하게 설명하나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하는 것으로 해석되어서는 안 된다.
양자점의 제조예
카드뮴 아세테이트 하이드레이트(1mmol), 트리옥틸포스판(6ml), 비스(트리메틸펜틸) 포스피닉 애시드(1mmol), Se(1mmol) 및 올레일아민(3ml)을 혼합하여 혼합액 1을 준비하였다. 올레일아민 7ml와 트리옥틸포스판(TOP) 8ml가 들어있는 RBF (round bottomed flask)를 250℃로 유지하면서 상기 혼합액 1을 가하여 1시간 동안 교반하였다. 이 용액을 헥산에 섞어서 코어를 침전시키고 원심분리에 의해 분리하여 CdSe 코어를 생성하였다. 이어서 트리옥틸포스판옥사이드(12g), 올레일아민(3ml), 헥사데실아민(2g), 비스(트리메틸펜틸) 포스피닉 애시드(1mmol)의 용액에 상기 코어 용액을 분산시키고 헥산을 감압하여 제거한다음 디에틸징크(1mmol), 헥사메틸디실티안(1mmol), 트리옥틸포스판(7ml)의 혼합액을 적가하였다. 이 용액을 75℃에서 밤새워 교반한 다음, 메탄올에 침전시켜서 CdSe(코어)/ZnS (쉘) 구조의 양자점을 회수하였다.
실시예 1
알루미늄(Al) 하부 전극을 증착시킨 유리 기판 위에 상기 제조예에서 수득한 CdSe(코어)/ZnS(쉘) 양자점(1wt%)과 폴리 (3-헥실티오펜) 전도성 고분자(9wt%)를 녹인 톨루엔 용액을 2500rpm으로 30초간 스핀 코팅하고 이를 60 ℃에서 30분간 베 이킹하였다. 여기에 배리어층(Alq3)을 20nm 두께로 증착하고 그 위에 상부 전극으로 구리(Cu)를 증착시켜 본 발명에 의한 메모리 소자를 제조하였다. 메모리층의 두께는 15 ㎚, 전극의 두께는 80 ㎚이고 각각 알파-스텝 프로필로미터 (Alpha-Step profilometer)에 의해 측정하였다. 전극은 열증발법(thermal evaporation)법을 이용하여 증착하였고, 증착되는 전극의 두께는 quartz crystal monitor를 통하여 조절하였다.
상기 과정에 의해 제작된 소자의 전류-접압 특성 곡선(I-V curve)을 도 5에 나타내었다. 전압 스캔은 0.1볼트/스윕(sweep)으로 하였다. 도 5를 참고하면, 첫 번째 바이어스 스윕(sweep)에서는, 0.25V 부근에서 전류가 급격히 증가하면서 세트(set) 상태가 되고 0.6V에서 전류가 급격히 감소하면서 리셋(reset) 상태가 되었다. 세트 상태와 리셋 상태 간의 전류는 2 오더(order)의 큰 차이를 보였다. 이 소자를 세트(set) 상태에서 전압을 제거한 후, 두 번째 스윕하면 낮은 전압에서도 높은 전류 상태를 유지하였다. 이러한 결과를 통해서 본 발명의 메모리 소자는 동일한 인가 전압에서 두 종류의 저항값을 가지는 쌍 안정성(bistability)을 나타내어 비휘발성 메모리로서 용도를 가질 수 있음을 확인할 수 있었다.
실시예 2
Al 하부 전극을 증착시킨 유리 기판 위에 CdSe코어/CdS/ZnS 쉘 양자점(1wt%)과 폴리-(3-헥실티오펜) 전도성 고분자(9wt%)를 녹인 클로로포름 용액을 2500rpm으 로 30초간 스핀 코팅하고 이를 60 ℃에서 30분간 베이킹하였다. 여기에 배리어층(Alq3)을 20nm 두께로 증착하고 그 위에 상부 전극으로 Cu를 증착시켜 본 발명에 의한 메모리 소자를 제조하였다. 메모리층의 두께는 20 ㎚, 전극의 두께는 80 ㎚이고 각각 알파-스텝 프로필로미터 (Alpha-Step profilometer)에 의해 측정하였다. 전극은 열증발법(thermal evaporation_법을 이용하여 증착하였고, 증착되는 전극의 두께는 quartz crystal monitor를 통하여 조절하였다.
상기 과정에 의해 제작된 소자의 전류-접압 특성 곡선(I-V curve)을 도 6에 나타내었다. 전압 스캔은 0.1볼트/스윕(sweep)으로 하였다. 도 6의 결과는 본 발명의 메모리 소자의 쌍안전성 및 그의 비휘발성 메모리 소자로서의 유용성을 입증한다.
본 발명에 의한 유기 메모리 소자는 비휘발성 특성을 가지며, 집적도가 우수하여 고용량 구현이 가능하고 고저항 상태에서 저저항 상태로의 스위칭이 매우 빨라 고속 스위칭 특성을 시현한다. 양자점은 그 크기 및 분포를 균일하게 조절할 수 있어 일렉트로포밍에 의한 경우 보다 균일한 메모리 거동을 수득할 수 있다. 양자점은 유기 용매에 가용성이므로 고분자와 공용매에 녹여서 스핀 코팅 등의 저가의 단순 공정에 의해 메모리 소자를 제조할 수 있고, 또한 본 발명에 의한 메모리 소자는 구동 전압을 획기적으로 줄일 수 있기 때문에 저전력 특성이 요구되는 휴대용 전자기기에 적합하다.
이상에서 바람직한 구현예를 예로 들어 설명하였으나, 본 발명은 본 발명의 보호범위를 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있고, 이러한 다양한 변형예도 본 발명의 보호 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 상부 전극과 하부 전극 사이에 양자점을 유기물 내에 고르게 분산시킨 메모리층을 포함하는 양자점을 이용하는 메모리 소자.
  2. 제 1항에 있어서, 상기 양자점이 II-VI족, III-V족 또는 IV족 양자점인 것을 특징으로 하는 메모리 소자.
  3. 제 2항에 있어서, 상기 양자점이 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb, SiC로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  4. 제 1항에 있어서, 상기 양자점이 코어-쉘 합금 구조의 양자점인 것을 특징으로 하는 메모리 소자.
  5. 제 4항에 있어서, 상기 양자점이 코어는 II-VI족 화합물 반도체이고, 쉘은 II-VI족 화합물 반도체로 구성된 코어-쉘 구조의 양자점인 것을 특징으로 하는 메모리 소자.
  6. 제 1항에 있어서, 상기 유기물이 전도성 고분자인 것을 특징으로 하는 메모 리 소자.
  7. 제 6항에 있어서, 상기 전도성 고분자는 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리풀루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(T-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 및 이들의 유도체와 같은 페틸폴리아세틸렌 폴리머, 폴리아닐린, 폴리티오펜, 폴리피롤, 폴리실란, 폴리스티렌, 폴리퓨란, 폴리인돌, 폴리아줄렌, 폴리페닐렌, 폴리피리딘, 폴리비피리딘, 폴리프탈로시아닌, 폴리(에틸렌디오시티오펜), 폴리티오펜 및 이들의 유도체로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  8. 제 1항에 있어서, 상기 메모리층의 두께는 약 50 내지 3000 Å인 것을 특징으로 하는 메모리 소자.
  9. 제 1항에 있어서, 상기 전극은 금속, 금속 산화물, 전도성 폴리머, 및 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  10. 제 9항에 있어서, 상기 전극은 금, 은, 철, 백금, 알루미늄, 인듐틴옥사이드나트륨, 칼륨, 아연, 마그네슘으로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  11. 제 1항에 있어서, 상기 메모리 소자가 상부 전극 아래 또는 하부 전극 위에 배리어 층을 추가로 포함하는 것을 특징으로 하는 메모리 소자.
  12. 제 11항에 있어서, 상기 배리어층이 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx, AlNOx로 구성되는 그룹으로부터 선택되는 무기 재료 또는 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌, PET로 구성되는 그룹으로부터 선택되는 유기 재료로 구성되는 것을 특징으로 하는 메모리 소자.
  13. 제 12항에 있어서, 상기 배리어층이 SiO2, Al2O3, Cu2O, TiO 2, BN, V2O3로 구성되는 그룹으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 메모리 소자.
  14. 제 1항에 있어서, 상기 배리어층의 두께는 약 20 내지 300 Å인 것을 특징으로 하는 메모리 소자.
  15. 제 1항에 있어서, 상기 전극 및 메모리층이 모두 유기 재료로 구성된 것을 특징으로 하는 메모리 소자.
KR1020040111925A 2004-12-24 2004-12-24 양자점을 이용하는 메모리 소자 KR100913903B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040111925A KR100913903B1 (ko) 2004-12-24 2004-12-24 양자점을 이용하는 메모리 소자
US11/230,530 US7491968B2 (en) 2004-12-24 2005-09-21 Memory device using quantum dots

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111925A KR100913903B1 (ko) 2004-12-24 2004-12-24 양자점을 이용하는 메모리 소자

Publications (2)

Publication Number Publication Date
KR20060073077A true KR20060073077A (ko) 2006-06-28
KR100913903B1 KR100913903B1 (ko) 2009-08-26

Family

ID=37166203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111925A KR100913903B1 (ko) 2004-12-24 2004-12-24 양자점을 이용하는 메모리 소자

Country Status (2)

Country Link
US (1) US7491968B2 (ko)
KR (1) KR100913903B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849418B1 (ko) * 2007-05-10 2008-08-01 한양대학교 산학협력단 코발트 피티 나노입자 형성방법
KR100849992B1 (ko) * 2007-04-02 2008-08-04 한양대학교 산학협력단 플래시 기억 소자 및 그 제조 방법
KR100904898B1 (ko) * 2007-04-24 2009-06-29 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자가 전하 포획영역으로작용하는 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법
CN101529596B (zh) * 2006-11-29 2011-12-14 株式会社半导体能源研究所 装置及其制造方法
KR101258311B1 (ko) * 2006-12-18 2013-04-25 삼성전자주식회사 이리듐 유기금속 화합물을 이용한 유기 메모리 소자 및그의 제조방법
KR20130123718A (ko) * 2012-05-03 2013-11-13 엘지디스플레이 주식회사 퀀텀 도트를 갖는 확산시트 및 이를 포함하는 백라이트 유닛
KR20170024628A (ko) 2015-08-25 2017-03-08 한양대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
KR20220040213A (ko) * 2020-09-23 2022-03-30 한양대학교 산학협력단 전자 시냅스 소자 및 이의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR101221789B1 (ko) * 2006-12-28 2013-01-11 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
EP2143141A4 (en) 2007-04-18 2011-04-13 Invisage Technologies Inc MATERIAL SYSTEMS AND METHOD FOR OPTOELECTRONIC ARRANGEMENTS
US8203195B2 (en) 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
WO2009153669A2 (en) 2008-06-17 2009-12-23 National Research Council Of Canada Atomistic quantum dots
WO2011156507A1 (en) 2010-06-08 2011-12-15 Edward Hartley Sargent Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance
US8525146B2 (en) * 2010-12-06 2013-09-03 Hewlett-Packard Development Company, L.P. Electrical circuit component
KR101332959B1 (ko) 2011-08-26 2013-11-25 한양대학교 산학협력단 비휘발성 유기 메모리 소자 및 그 제조방법
WO2014017683A1 (en) * 2012-07-27 2014-01-30 Iucf-Hyu Nonvolatile memory device
CN109065709B (zh) * 2018-07-17 2019-09-24 深圳大学 一种多级阻变存储器及制备方法
CN109065711B (zh) * 2018-08-01 2022-05-03 河北大学 一种固态电解质阻变存储器及其制备方法
KR102718273B1 (ko) * 2019-05-08 2024-10-15 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법과 전자 장치
CN112599664B (zh) * 2020-11-25 2023-09-22 南京大学 一种模拟神经突触的超低能耗柔性薄膜忆阻器及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295882A (ja) 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
AU2002340795A1 (en) * 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US7031136B2 (en) 2002-04-09 2006-04-18 Ngimat Co. Variable capacitors, composite materials
DE10219121A1 (de) * 2002-04-29 2003-11-27 Infineon Technologies Ag Siliziumpartikel als Additive zur Verbesserung der Ladungsträgermobilität in organischen Halbleitern
EP1388903B1 (en) 2002-08-09 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent device
CN1864253A (zh) * 2003-10-06 2006-11-15 马萨诸塞州技术研究院 非易失性存储装置
US7065285B2 (en) * 2003-12-01 2006-06-20 Lucent Technologies Inc. Polymeric compositions comprising quantum dots, optical devices comprising these compositions and methods for preparing same
US20050227382A1 (en) * 2004-04-02 2005-10-13 Hui Angela T In-situ surface treatment for memory cell formation
US7554111B2 (en) * 2004-05-20 2009-06-30 The Regents Of The University Of California Nanoparticle-polymer bistable devices
JP5000510B2 (ja) * 2004-06-08 2012-08-15 ナノシス・インク. ナノ構造単層の形成方法および形成デバイスならびにかかる単層を含むデバイス
TWI229937B (en) * 2004-06-10 2005-03-21 Ind Tech Res Inst Organic bistable devices and manufacturing method thereof
KR20060070716A (ko) * 2004-12-21 2006-06-26 한국전자통신연구원 유기 메모리 소자 및 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529596B (zh) * 2006-11-29 2011-12-14 株式会社半导体能源研究所 装置及其制造方法
KR101258311B1 (ko) * 2006-12-18 2013-04-25 삼성전자주식회사 이리듐 유기금속 화합물을 이용한 유기 메모리 소자 및그의 제조방법
KR100849992B1 (ko) * 2007-04-02 2008-08-04 한양대학교 산학협력단 플래시 기억 소자 및 그 제조 방법
KR100904898B1 (ko) * 2007-04-24 2009-06-29 한양대학교 산학협력단 고분자 박막 안에 포함된 나노입자가 전하 포획영역으로작용하는 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법
KR100849418B1 (ko) * 2007-05-10 2008-08-01 한양대학교 산학협력단 코발트 피티 나노입자 형성방법
KR20130123718A (ko) * 2012-05-03 2013-11-13 엘지디스플레이 주식회사 퀀텀 도트를 갖는 확산시트 및 이를 포함하는 백라이트 유닛
KR20170024628A (ko) 2015-08-25 2017-03-08 한양대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
KR20220040213A (ko) * 2020-09-23 2022-03-30 한양대학교 산학협력단 전자 시냅스 소자 및 이의 제조 방법
US11672190B2 (en) 2020-09-23 2023-06-06 Industry-University Cooperation Foundation Hanyang University Electronic synaptic device and method for manufacturing same

Also Published As

Publication number Publication date
KR100913903B1 (ko) 2009-08-26
US7491968B2 (en) 2009-02-17
US20070221986A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
KR100913903B1 (ko) 양자점을 이용하는 메모리 소자
US7405167B2 (en) Method of manufacturing nonvolatile organic memory device and nonvolatile organic memory device manufactured by the same
US7274035B2 (en) Memory devices based on electric field programmable films
KR101390011B1 (ko) 유기 메모리 소자 및 그의 제조방법
US7635859B2 (en) Memory device including dendrimer
KR101067582B1 (ko) 메모리 소자의 다중 상태 구동 방법
US20060181317A1 (en) Resistive memory device having resistor part for controlling switching window
Shim et al. Memory mechanisms of nonvolatile organic bistable devices based on colloidal CuInS2/ZnS core–shell quantum dot–Poly (N-vinylcarbazole) nanocomposites
KR101458204B1 (ko) 메탈로센 코어를 가지는 덴드리머, 이를 이용한 유기메모리 소자 및 그의 제조방법
KR20060134763A (ko) 나노 입자와 고분자 소재로 구성된 비휘발성 메모리 소자
Zhang et al. Organic electronic memory devices
JP2007208258A (ja) 有機メモリ素子及びその製造方法
US20100301323A1 (en) Organic memory device using iridium organometallic compound and fabrication method thereof
US8216686B2 (en) Dendrimer with triphenylamine core, organic memory device having the same, and manufacturing method thereof
Kaur et al. Effect of Ag doping and insulator buffer layer on the memory mechanism of polymer nanocomposites
KR101651510B1 (ko) 비휘발성 메모리 장치 및 이의 제조 방법
KR101199688B1 (ko) 페로센 함유 전도성 고분자, 이를 이용한 유기 메모리 소자및 그의 제조방법
KR20060091221A (ko) 스위칭 윈도우를 조정하는 저항부를 포함하는 저항 변화형메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 10