KR20060071012A - 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법 - Google Patents

적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법 Download PDF

Info

Publication number
KR20060071012A
KR20060071012A KR1020040109902A KR20040109902A KR20060071012A KR 20060071012 A KR20060071012 A KR 20060071012A KR 1020040109902 A KR1020040109902 A KR 1020040109902A KR 20040109902 A KR20040109902 A KR 20040109902A KR 20060071012 A KR20060071012 A KR 20060071012A
Authority
KR
South Korea
Prior art keywords
signal
voltage
system signal
frequency
applying
Prior art date
Application number
KR1020040109902A
Other languages
English (en)
Other versions
KR100693048B1 (ko
Inventor
이승복
강병창
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040109902A priority Critical patent/KR100693048B1/ko
Publication of KR20060071012A publication Critical patent/KR20060071012A/ko
Application granted granted Critical
Publication of KR100693048B1 publication Critical patent/KR100693048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치 및 그 장치에서의 시스템 신호 제어방법은 기준 신호와 전압 조정 발진부로부터 피드백 되는 시스템 신호를 인가받아 주파수 차이에 따른 계수 값을 산출 후 그 계수 값 만큼의 보상 전압을 인가하는 신호 보상 수단; 및 상기 신호 보상 수단으로부터 인가받은 보상 전압을 위상차 비교기로부터 인가된 비교 신호와 비교하여 그 결과 값을 통해 상기 전압 조정 발진부의 시스템 신호를 변경하는 능동형 필터를 포함하는 것으로, 입력 기준 신호의 주파수가 동기 범위(Pull in Range)를 벗어나 동기 되지 못할 경우 시스템 신호를 변경하여 입력 기준 신호가 동기 범위에 진입할 수 있도록 해줌으로써 기준 신호의 동기화가 가능한 것이다.

Description

적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그 장치에서의 시스템 신호 제어방법{The apparatus of the classical digital Phase Locked Loop having the ability of the adaptive pull in range and method for controling system signal in the digital PLL}
도 1은 종래 디지털 PLL 장치의 구성을 나타낸 기능블록도,
도 2는 본 발명의 제 1 실시예에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치의 구성을 나타낸 기능블록도,
도 3은 본 발명의 제 1 실시예에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신호 제어방법을 나타낸 플로우차트,
도 4는 도 3에 따른 적응형 동기 범위를 갖는디지털 PLL 장치에서의 시스템 신호 제어방법 중 시스템 신호 변경 단계 나타낸 플로우차트,
도 5는 도 3에 따른 적응형 동기 범위를 갖는디지털 PLL 장치에서의 시스템 신호 제어방법 중 신호 보상 단계를 나타낸 플로우차트,
도 6은 도 2 및 도 3에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서 기준 신호가 시스템 신호에 "Locking"된 상태를 나타낸 도면,
도 7은 도 2 및 도 3에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서 의 기준 신호가 "Locking"상태와 "Unlocking"상태로 변동되는 모습을 나타낸 도면,
도 8은 도 2 및 도 3에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서 기준 신호와 피드백된 시스템 신호간의 계수차를 나타낸 도면,
도 9는 도 2 및 도 3에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서 전압 조정 발진부의 출력 특성을 나타낸 도면,
도 10은 도 2 및 도 3에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서 신호 보상 수단의 출력 특성을 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 위상차 비교기 200 : 수동형 필터
300 : 능동형 필터 400 : 스위치
500 : 전압 조정 발진부 600 : 주파수 분주기
700 : 신호 보상 수단 710 : 주파수 계수부
720 : 제어부 730 : 디지털/아날로그 변환부
본 발명은 적응형 동기 범위를 갖는 디지털 PLL 장치 및 그 장치에서의 시스템 신호 제어방법에 관한 것으로, 더욱 상세하게는 기준 신호와 시스템 신호간의 초기 주파수 차이(Offset) 때문에 발생하는 "Unlocking" 상태를 "locking" 상태로 천이할 수 있도록 해주는 적응형 동기 범위를 갖는 디지털 PLL 장치 및 그 장치에서의 시스템 신호 제어방법에 관한 것이다.
도 1에 도시된 바와 같이, 일반적인 클래식(Classical) 디지털(Digital) PLL(Phase Locked Loop) 회로는 EX_OR로 구동하고 입력 기준 신호와 시스템 신호간의 위상차를 검출하는 위상차 비교기(100); 적정한 PLL 루프 이득을 가지는 저역 통과 필터(200); 기준 신호에 대한 순간 흐트러짐은 효과적으로 제거되므로 루프 필터로부터 인가되는 신호의 순수 위상차 에러(Phase Error)에 해당하는 평균 전압만을 전압조정 발진기로 인가하는 PI 능동형 필터(PI-Active Filter)(300); 상기 PI 능동형 필터(300)와 입력단 일측이 접속되고 V.Ref와 입력단 타측이 접속되며, 출력단이 상기 전압조정 발진기에 접속되어 스위칭하는 스위치(400); 상기 위상차 비교기(100)에서 얻어진 값의 평균전압에 따라 그에 해당하는 주파수를 인가하는 전압조정 발진기(500); 상기 전압 조정 발진부로부터 인가되는 시스템 신호를 1/N으로 나누어 상기 위상차 비교기(100)로 인가하는 상기 주파수 분주기(600); 회로의 최초 구동시 상기 전압조정 발진기(500)에 기준 바이어스 직류 전압(2.5V)을 공급하는 기준 바이어스 공급부를 포함하고 있다.
이 상기 위상차 비교기(100)는 기준 신호와 시스템 신호간를 입력받으며, 동일한 듀티비를 가져야 한다.
이와 같은, 종래의 클래식(Classical) 디지털(Digital) PLL(Phase Locked Loop) 회로는 입력 저주파의 변동폭이 너무 커져서 루프와 캡쳐 범위를 벗어나게 되면 자유 구동 상태로 천이된다. 즉, 위상차 비교기로 입력되는 기준 신호와 시스템 신호간의 주파수 또는 위상차에 따라 동기 범위(Pull-in-Range)에 포함되느냐 하는 것은 신호의 "Locking" 상태 또는 "Unlocking" 상태를 결정하는 중요한 요소이며, 이는 입력 기준 신호를 사용할 수 있는 것인지를 판단하는 기준이 된다.
여기에서, "Locking" 상태란, 도 6에 도시된 바와 같이 입력 기준 신호의 주파수와 시스템 신호의 주파수가 동기화된 상태를 말하며, "Unlocking" 상태란 도 7에 도시된 바와 같이 입력 기준 신호의 주파수와 시스템 신호의 중심 주파수가 기준 신호의 주파수와 동기되지 않은 상태를 말한다.
따라서, 종래의 클래식(Classical) 디지털(Digital) PLL(Phase Locked Loop) 회로는 입력기준 신호와 VCO 신호간의 초기 주파수차가 PLL의 동기 범위(Pull in Range) 보다 더 클 경우 "Looking" 상태로 갈 수 없는 문제점을 가지고 있었다.
그리고, 상기 동기 범위를 키우기 위해 루프 이득(VCO, OP-AMP 이득, LPF 이득)을 키우면 VCO에서 루프 신호의 주파수 안정도가 떨어지는 문제점이 있었다.
또한, 종래의 클래식 디지털 PLL은 루프 필터의 알고리즘 부재와 V-Fef 값의 고정으로 인해 제한적인 캡쳐 범위를 가질 수밖에 없으며, 이는 VCO의 극히 일부만의 주파수 범위만을 사용하였다.
상기 클래식(Classical) 디지털(Digital) PLL(Phase Locked Loop) 회로의 문 제점은 위상차 비교기의 인가전압 불안정, 전원전압 불안정, PI 능동형 필터를 구성하는 OP-AMP의 DC-Bias 전압의 불안정, 및 VCO 인가주파수의 시스템 신호 변형 등이 발생할 수 있는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 기준 신호와 시스템 신호의 주파수의 계수차에 따라 능동형 필터에 인가되는 기준 바이어스 전압을 제어하여 시스템 신호의 중심 주파수를 변경함으로써, 입력 기준 신호를 "Unlocking" 상태에서 "Locking" 상태로 변경할 수 있는 적응형 동기 범위를 갖는 디지털 PLL 장치 및 그 장치에서의 시스템 신호 제어방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치의 일 측면에 따르면, 기준 신호와 상기 전압 조정 발진부로부터 피드백 되는 시스템 신호를 인가받아 주파수 차이에 따른 계수 값을 산출 후 그 계수 값만큼의 보상 전압을 인가하는 신호 보상 수단; 및 상기 신호 보상 수단으로부터 인가 받은 보상 전압을 상기 위상차 비교기로부터 인가된 비교 신호와 비교하여 그 결과 값을 통해 상기 전압 조정 발진부의 시스템 신호를 변경하는 능동형 필터를 포함한다.
한편, 본 발명에 따른 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신호 제어방법의 일 측면에 따르면, 기준 신호가 입력되면 최초 전압 조정 발진부의 시스템 신호에 "Locking"되는지를 판단하는 단계; 상기 판단 단계에서 기준 신호가 시스템 신호에 "Locking"되지 않으면, 피드백되는 시스템 신호와 기준 신호의 계수차를 검출하는 단계; 및 검출된 계수차에 따른 DAC 값을 상기 전압 조정 발진부에 인가하여 시스템 신호를 변경시키는 단계를 포함한다.
이하, 본 발명의 제 1 실시예에 의한 적응형 동기 범위를 갖는 디지털 PLL 장치 및 그 장치에서의 시스템 신호 제어방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 제 1 실시예에 의한 적응형 동기 범위를 갖는 디지털 PLL 장치의 기능블록도로서, 본 발명의 적응형 동기 범위를 갖는 디지털 PLL 장치는 위상차 비교기(100), 수동형 필터(200), 능동형 필터(300), 스위치(400), 전압 조정 발진부(500), 주파수 분주기(600), 및 주파수 계수부(710)와 제어부(720)와 및 디지털/아날로그 변환부(730)를 구비한 신호 보상 수단(700)을 포함한다.
상기 위상차 비교기(100)는 기준 신호와 상기 전압 조정 발진부(500)로부터 피드백되는 시스템 신호를 인가받으면 두 신호를 EX-OR하여 상기 수동형 필터(200)로 비교 신호를 인가하는 역할을 한다. 이 때, 상기 위상차 비교기(100)를 통과한 비교 신호는 두 신호를 합한 주파수를 갖으며, 상기 수동형 필터(200)는 LPF(Low Pass Filter)를 포함한다.
그리고, 상기 수동형 필터(200)는 상기 위상차 비교기(100)로부터 입력받은 비교 신호를 저역 필터링하여 능동형 필터(300)로 인가하는 역할을 한다.
또한, 상기 능동형 필터(300)는 상기 수동형 필터(200)로부터 저역 필터링된 비교 신호와 상기 신호 보상 수단(700)으로부터 기준 바이어스 전압을 인가받아 비교한 후 그에 상응한 출력 값을 상기 전압 조정 발진부(500)로 인가하는 역할을 한다. 이 때, 상기 능동형 필터(300)는 LF(Loop Filter)를 포함한다.
상기 스위치(400)는 입력단 일측이 상기 능동형 필터(300)와 접속되고 입력단의 타측이 상기 신호 보상 수단(700)에 접속되며, 출력단이 상기 전압 조정 발진부(500)에 접속되어, 상기 능동형 필터(300)의 신호 출력 값이 동기 범위 안에 포함될 경우 상기 능동형 필터(300)로부터 인가되는 비교 신호가 상기 전압 조정 발진부(500)로 인가될 수 있도록 스위칭하고, 동기 범위 안에 포함되지 않을 경우 상기 신호 보상 수단(700)으로부터 인가되는 기준 바이어스 전압이 상기 전압 조정 발진부(500)로 인가될 수 있도록 스위칭하는 역할을 한다.
그리고, 상기 전압 조정 발진부(500)는 상기 능동형 필터(300)로부터 출력 값을 입력받으면, 도 10에 도시된 바와 같이 그 출력 값에 따른 시스템 신호를 발생시켜 시스템에 공급하는 한편, 시스템 신호를 상기 신호 보상 수단(700)으로 피드백시킴과 동시에 주파수 분주기(600)로 피드백 시키는 역할을 한다.
또한, 상기 주파수 분주기(600)는 상기 전압 조정 발진부(500)로부터 인가되는 시스템 신호를 1/N으로 나누어 상기 위상차 비교기(100)로 인가하는 역할을 한 다.
그리고, 상기 신호 보상 수단(700)은, 기준 신호와 상기 전압 조정 발진부(500)로부터 피드백되는 시스템 신호를 인가받으면, 그 두 신호간의 계수차를 검출하고 이를 통해 기준 바이어스 전압을 변경하여 상기 능동형 필터(300)의 비반전단자(+)에 기준 전압으로 인가하는 역할을 한다.
상기 신호 보상 수단(700)내 주파수 계수부(710)는 상기 전압 조정 발진부(500)로부터 피드백되는 시스템 신호와 입력 기준 신호간의 계수차를 검출하여 상기 제어부(720)로 제공하는 역할을 한다.
그리고, 상기 신호 보상 수단(700)내 제어부(720)는 기준 신호와 피드백되는 시스템 신호의 계수차 평균을 산출하여 그에 상응한 결과 값을 상기 디지털/아날로그 변환부(730)로 인가하는 역할을 한다.
또한, 상기 신호 보상 수단(700)내 디지털/아날로그 변환부(730)는 상기 제어부(720)로부터 디지털 계수 값을 입력받아 그에 상응한 아날로그 기준 바이어스 전압을 상기 능동형 필터(300)로 공급하는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 적응형 동기 범위를 갖는 디지털 PLL 장치의 동작과정에 대해 설명하기로 한다.
먼저, 상기 위상차 비교기(100)는 기준 신호(예를 들어 5V, 8Khz의 기준신호)와 상기 전압 조정 발진부(500)로부터 피드백 되는 시스템 신호(예를 들어 5V, 8KHz)를 입력받아 두 신호를 EX-OR한 비교 신호(5V, 16KHz)를 상기 수동형 필터 (200)로 인가한다. 이 때, 상기 위상차 비교기(100)를 통과한 비교 신호는 두 신호를 합한 주파수를 갖으며, 두 신호의 듀티비(Duty-ratio)는 50:50 이다.
이어서, 상기 수동형 필터(200)는 상기 위상차 비교기(100)로부터 비교 신호(5V, 16KHz)가 인가되면, 저역 필터링하여 상기 능동형 필터(300)에 인가한다. 이 때, 상기 수동형 필터(200)는 듀티비가 50:50인 비교 신호를 저역 필터링을 수행하게 됨에 따라 비교 신호(2.5V, 16KHz)를 상기 능동형 필터(300)로 인가한다.
그러면, 상기 능동형 필터(300)는 상기 신호 보상 수단(700)을 통해 공급되는 기준 바이어스 전압(2.5V)과 상기 수동형 필터(200)를 통해 공급되는 비교 신호(2.5V, 16KHz)를 비교하며, 그 결과 두 입력의 위상차에 해당하는 평균전압을 스위치(400)를 통해 상기 전압 조정 발진부(500)로 인가한다.
이 때, 상기 스위치(400)는 상기 능동형 필터(300)의 출력 결과에 따라 스위칭을 수행하게 되는데, 두 신호의 위상차 에러가 발생할 경우 상기 신호 보상 수단(700)과 상기 전압 조정 발진부(500)를 스위칭하고, 두 신호의 위상차 에러가 발생하지 않을 경우에만 상기 능동형 필터(300)와 상기 전압 조정 발진부(500)를 스위칭한다.
이어서, 상기 전압 조정 발진부(500)는 상기 능동형 필터(300)로부터 비교 신호의 출력 값(2.5V)을 인가받으면 그에 상응하도록 시스템 신호(5V, 16KHz)를 시스템에 공급하는 한편, 시스템 신호(5V, 16KHz)를 상기 신호 보상 수단(700)으로 피드백시킴과 동시에 주파수 분주기(600)로도 피드백시킨다. 즉, 상기 전압 조정 발진부(500)는 상기 능동형 필터(300)로부터 비교 신호를 입력받아 그에 상응한 시 스템 신호를 출력하며, 2.5V를 입력받았을 경우 시스템 신호(5V, 16KHz)를 출력하고, 도 10에 도시된 바와 같이 출력 특성은 출력 주파수에 비례한다.
이 때, 상기 신호 보상 수단(700)으로 시스템 신호를 피드백시키는 이유는 기준 신호와 피드백되는 시스템 신호간의 계수차를 판단하여 기준 바이어스 전압의 변경을 통해 동기 범위(Pull in Range) 내에 설정되도록 해주기 위한 것이다.
또한, 상기 주파수 분주기(600)는 상기 전압 조정 발진부(500)로부터 인가되는 시스템 신호(2.5V, 16KHz)를 1/2로 나누어 상기 위상차 비교기(100)로 분주된 시스템 신호를 인가한다.
상기 신호 보상 수단(700)내 주파수 계수부(710)는 상기 전압 조정 발진부(500)로부터 피드백되는 시스템 신호(5V, 16KHz)와 입력 기준 신호(5V, 8KHz)간의 계수차를 검출하여 상기 제어부(720)로 제공한다.
그리고, 상기 신호 보상 수단(700)내 제어부(720)는 기준 신호(5V, 8KHz)와 피드백되는 시스템 신호(5V, 16KHz)의 계수차 평균을 산출하여 그에 상응한 결과 값을 상기 디지털/아날로그 변환부(730)로 인가한다.
또한, 상기 신호 보상 수단(700)내 디지털/아날로그 변환부(730)는 상기 제어부(720)로부터 디지털 계수 값을 입력받아 그에 상응한 아날로그 기준 바이어스 전압을 상기 능동형 필터(300)로 공급한다. 즉, 상기 신호 보상 수단(700)내 디지털/아날로그 변환부(730)의 출력 특성은 도 9에 도시된 바와 같이 DAC와 출력 주파수는 비례한다.
그러면, 상기와 같은 구성을 가지는 적응형 동기 범위를 갖는 디지털 PLL 장치의 에러 발생에 따른 동작과정에 대해 설명하기로 한다.
먼저, 회로의 최초 동작 시 상기 스위치(400)를 통해 회로를 단락시킨다.
이 후, 단락 상태에서 시스템 신호 발생을 위해 상기 신호 보상 수단(700)으로부터 상기 스위치(400)를 통해 공급되는 기준 바이어스 전압(2.5V)을 상기 전압 조정 발진부(500)에 인가한다.
그러면, 상기 전압 조정 발진부(500)는 기준 바이어스 전압(2.5V)을 통해 5V, 16KHz의 시스템 신호를 시스템에 인가하는 동시에 상기 신호 보상 수단(700)과 상기 주파수 분주기(600)에 피드백 시킨다.
이어서, 상기 주파수 분주기(600)는 상기 전압 조정 발진부(500)로부터 시스템 신호(2.5V, 16KHz)를 1/2 분주하고, 그 분주된 시스템 신호(5V, 8.5KHz)를 상기 위상차 비교기(100)에 인가한다.
이 때, 상기 위상차 비교기(100)는 기준 신호(5V, 8.5Khz)와 상기 전압 조정 발진부(500)로부터 상기 주파수 분주기(600)를 통해 피드백 되는 시스템 신호(5V, 8KHz)를 인가받는다.
그러면, 상기 위상차 비교기(100)는 두 신호를 EX-OR하여 듀티비가 비대칭인 비교 신호(5V, 16KHz)를 상기 수동형 필터(100)로 인가한다. 만약, 상기 위상차 비교기(100)로 인가되는 두 신호의 듀티비가 대칭을 경우 5V, 16KHz의 비교 신호가 인가된다.
이어서, 상기 수동형 필터(200)는 상기 위상차 비교기(100)로부터 비교 신호 (5V, 16KHz)를 인가받으면, 이를 저역 필터링하고 그 비교 신호(2.7V, 16KHz)를 상기 능동형 필터(300)에 인가한다. 즉, 상기 수동형 필터(200)는 듀티비가 동일한 비교 신호(5V, 16KHz)를 저역 필터링 할 경우 2.5V, 16KHz의 비교 신호를 상기 능동형 필터(300)로 인가하지만, 듀티비가 비대칭일 경우 2.5V 보다 높거나 낮은 비교 신호를 상기 능동형 필터(300)에 인가하게 된다.
그러면, 상기 능동형 필터(300)는 상기 신호 보상 수단(700)을 통해 공급되는 기준 바이어스 전압(2.5V)과 상기 수동형 필터(200)를 통해 공급되는 비교 신호(2.7V, 16KHz)를 비교하며, 그 결과 두 입력의 위상차에 해당하는 평균전압(2.6V)을 인가한다.
이어서, 상기 능동형 필터(300)로부터 최초 요구되는 비교 신호의 전압( 2.5V)이 인가되지 않으면, 동기 범위를 판단하게 된다. 즉, 도 7에 도시된 바와 같이 상기 기준 신호는 시스템 신호와 동기 되지 않음에 따라 상기 스위치(400)는 계속 단락 상태로 있게 된다. 이에, 기준 신호를 도 6에 도시된 바와 같이 시스템 신호를 이동시켜 동기될 경우에만 스위칭된다.
한편, 상기 신호 보상 수단(700)내 주파수 계수부(710)는 기준 신호(5V, 8.5KHz)를 인가받는 동시에 상기 전압 조정 발진부(500)로부터 피드백되는 시스템 신호(5V, 16KHz)를 인가받으면, 도 8에 도시된 바와 같이 그 두 신호간의 계수차(0.5KHz)를 검출하여 상기 제어부(720)로 제공한다.
그러면, 상기 신호 보상 수단(700)내 제어부(720)는 주기마다 상기 주파수 계수부(710)로부터 제공되는 계수차(0.5KHz)의 평균값을 산출하여 그에 상응한 결과값(0.5KHz)을 상기 디지털/아날로그 변환부(730)로 인가한다. 상기에서 발생된 계수차에 따른 상기 전압 조정 발진부(500)의 시스템 신호는 도 10에 도시된 바와 같이 전압 특성이 비례됨을 알 수 있으며, 그 설정은 상황에 따라 변경될 수 있다.
이어서, 상기 신호 보상 수단(700)내 디지털/아날로그 변환부(730)는 상기 제어부(720)로부터 디지털 계수 값(0.5KHz)을 입력받아 그에 상응한 아날로그 기준 바이어스 전압(2.7V)을 상기 능동형 필터(300)로 인가하는 동시에 상기 스위치(400)를 통해 상기 전압 조정 발진부(500)에 인가한다.
이에, 단락 상태에서 상기 전압 조정 발진부(500)는 변경된 기준 바이어스 전압(2.7V)를 통해 5V, 17KHz의 시스템 신호를 시스템에 인가하는 동시에 상기 신호 보상 수단(700)과 상기 주파수 분주기(600)에 피드백 시킨다.
이어서, 상기 주파수 분주기(600)는 상기 전압 조정 발진부(500)로부터 시스템 신호(2.5V, 17KHz)의 신호를 1/2 분주하여 분주된 시스템 신호(5V, 8.5KHz)를 상기 위상차 비교기(100)에 인가한다.
그러면, 상기 위상차 비교기(100)는 기준 신호(5V, 8.5Khz)와 상기 전압 조정 발진부(500)로부터 상기 주파수 분주기(600)를 통해 피드백 되는 시스템 신호(5V, 8.5KHz)를 인가받는다.
이어서, 상기 위상차 비교기(100)는 두 신호를 EX-OR하여 듀티비가 비대칭인 비교 신호(5V, 17KHz)를 상기 수동형 필터(200)로 인가한다.
이어서, 상기 수동형 필터(200)는 상기 위상차 비교기(100)로부터 듀티비가 비대칭인 비교 신호(5V, 17KHz)를 인가받게 되며, 이를 저역 필터링하여 저역 필터링된 비교 신호(2.7V, 17KHz)을 상기 능동형 필터(300)에 인가한다.
그러면, 상기 능동형 필터(300)는 상기 신호 보상 수단(700)을 통해 공급되는 기준 바이어스 전압(2.7V)과 상기 수동형 필터(200)를 통해 공급되는 비교 신호(2.7V)를 비교하며, 그 결과 에러 값이 "0"일 경우 평균전압(2.7V)을 스위치(400)로 인가한다.
이 때, 상기 스위치(400)는 동기 범위에 출력 값이 들어올 경우에만 상기 능동형 필터(300)와 상기 전압 조정 발진부(500)를 스위칭한다.
따라서, 상기 능동형 필터(300)로부터 인가되는 비교 신호(2.7V)를 상기 전압 조정 발진부(500)에 인가한다.
이에, 상기 전압 조정 발진부(500)는 동기 범위 내에 있는 시스템 신호를 시스템에 인가할 수 있게 되며, "Unlocking" 상태에서 동기 범위에 시스템 신호가 인가될 수 있도록 추적이 가능하고, "locking" 상태로 천이될 수 있다.
그러면, 상기와 같은 구성을 가지는 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신호 제어방법에 대해 도 3을 참조하여 설명하기로 한다.
먼저, 신호 보상 수단(700)으로부터 인가받은 보상 전압을 비교 신호와 비교하여 그 결과 값을 통해 시스템 신호를 변경한다(S1).
이 때, 상기 시스템 신호 변경 단계(S1)를 도 4를 참조하여 더 구체적으로 살펴보면, 기준 신호와 전압 조정 발진부(500)로부터 주파수 분주기를 통해 피드백 되는 시스템 신호를 인가받으면 두 신호를 EX-OR 연산한 비교 신호를 수동형 필터(200)로 인가한다(S11).
이어서, 상기 위상차 비교기(100)로부터 인가된 비교 신호를 저역 필터링하여 능동형 필터(300)의 반전단자(-)에 인가한다(S12).
그러면, 상기 수동형 필터(200)로부터 저역 필터링된 비교 신호와 상기 신호 보상 수단(700)으로부터 기준 바이어스 전압을 인가받아 비교한 후 그에 상응한 출력 값을 스위치(400)를 통해 전압 조정 발진부(500)로 인가한다(S13).
이어서, 상기 전압 조정 발진부(500)로부터 비교 신호의 출력 값을 입력받으면, 그 출력 값에 따른 시스템 신호를 발생시켜 시스템에 공급하는 한편, 시스템 신호를 상기 위상차 비교기(100) 및 주파수 분주기(600)로 피드백시킨다(S14).
그러면, 상기 전압 조정 발진부(500)로부터 인가되는 시스템 신호를 1/N으로 나누어 시스템 신호를 상기 위상차 비교기(100)로 피드백 시킨다(S15).
이 때, 기준 신호와 피드백 되는 시스템 신호를 인가받아 주파수 차이에 따른 계수 값을 산출 후 그 계수 값 만큼의 보상 전압을 인가한다(S2).
이하, 상기 보상 전압 인가 단계(S2)를 도 5를 참조하여 더 구체적으로 살펴보면, 상기 신호 동기 수단으로부터 피드백되는 주파수와 기준 신호를 입력받아 두 주파수 간의 차이를 산출하고 모니터링한 후 제어부(720)로 인가한다(S21).
이어서, 주파수 계수부(710)로부터 주파수 계수 값을 입력받으면 이를 평균화하는 한편, 평균 계수 값을 디지털/아날로그 변환부(730)로 인가한다(S22).
그러면, 제어부(720)로부터 입력되는 평균 계수 값에 따른 전압을 신호 동기 수단에 인가한다(S23).
이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
상술한 바와 같이 본 발명에 의한 적응형 동기 범위를 갖는 디지털 PLL 장치 및 그 장치에서의 시스템 신호 제어방법에 의하면, 입력 기준 신호의 주파수가 동기 범위(Pull in Range)를 벗어나 동기되지 못할 경우 시스템 신호를 변경하여 입력 기준 신호가 동기 범위에 진입할 수 있도록 해줌으로써 기준 신호의 동기화가 가능한 뛰어난 효과가 있다.
또한, 입력 기준 신호가 불안정한 경우 PLL 루프 신호를 기준 신호에 동기를 시킬 것인지 말 것인지를 판단할 수 있도록 해줄 뿐만 아니라, 개략적인 동기 범위(Pull in Range)를 파악할 수 있도록 해주는 또 다른 뛰어난 효과가 있다.

Claims (8)

  1. 디지털 PLL 장치에 있어서,
    기준 신호와 피드백 되는 시스템 신호를 인가받아 주파수 차이에 따른 계수 값을 산출 후 그 계수 값 만큼의 보상 전압을 인가하는 신호 보상 수단; 및
    상기 신호 보상 수단으로부터 인가받은 보상 전압을 비교 신호와 비교하여 그 결과 값을 통해 시스템 신호를 변경하는 신호 동기 수단을 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치.
  2. 제 1항에 있어서,
    상기 신호 보상 수단은,
    상기 신호 동기 수단으로부터 피드백되는 주파수와 기준 신호를 입력받아 두 주파수 간의 차이를 산출하고 모니터링한 후 인가하는 계수부;
    상기 주파수 계수부로부터 주파수 계수 값을 입력받으면 이를 평균화하는 한편, 평균 계수 값을 인가하는 제어부; 및
    상기 제어부로부터 입력되는 평균 계수 값에 따른 전압을 상기 신호 동기 수단에 인가하는 아날로그/디지털 변환부를 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치.
  3. 제 1항에 있어서,
    상기 신호 동기 수단은,
    기준 신호와 피드백되는 시스템 신호를 인가받으면 두 신호를 EX-OR하여 비교 신호를 인가하는 위상차 비교기;
    상기 위상차 비교기로부터 입력받은 비교 신호를 저역 필터링하여 인가하는 수동형 필터;
    상기 수동형 필터로부터 저역 필터링된 비교 신호와 상기 신호 보상 수단으로부터 기준 바이어스 전압을 인가받아 비교한 후 그에 상응한 출력 값을 인가하는 능동형 필터;
    상기 능동형 필터로부터 출력 값을 입력받으면, 그 출력 값에 따른 시스템 신호를 발생시켜 시스템에 공급하는 한편, 시스템 신호를 피드백시키는 전압 조정 발진부;
    상기 전압 조정 발진부로부터 인가되는 시스템 신호를 1/N으로 나누어 상기 위상차 비교기로 인가하는 주파수 분주기; 및
    상기 능동형 필터, 상기 신호 보상 수단, 및 상기 전압 조정 발진부를 비교 신호에 따라 스위칭하는 스위치를 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치.
  4. 제 1항에 있어서,
    상기 신호 보상 수단은, 다음 동기 추적할 경우 마지막 동기 범위를 적용할 수 있도록 기준 신호와 시스템 신호의 동기 범위를 저장하는 저장부를 더 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치.
  5. 디지털 PLL 장치에서의 시스템 신호 제어방법 있어서,
    신호 보상 수단으로부터 인가받은 보상 전압을 비교 신호와 비교하여 그 결과 값을 통해 시스템 신호를 변경하는 단계; 및
    기준 신호와 피드백 되는 시스템 신호를 인가받아 주파수 차이에 따른 계수 값을 산출 후 그 계수 값 만큼의 보상 전압을 인가하는 단계를 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신호 제어방법.
  6. 제 5항에 있어서,
    상기 시스템 신호 변경 단계는,
    기준 신호와 전압 조정 발진부로부터 주파수 분주기를 통해 피드백되는 시스템 신호를 인가받으면 두 신호를 EX-OR 연산한 비교 신호를 수동형 필터로 인가하는 단계;
    상기 위상차 비교기로부터 인가된 비교 신호를 저역 필터링하여 능동형 필터 로 인가하는 단계;
    상기 수동형 필터로부터 저역 필터링된 비교 신호와 상기 신호 보상 수단으로부터 기준 바이어스 전압을 인가받아 비교한 후 그에 상응한 출력 값을 스위치를 통해 전압 조정 발진부로 인가하는 단계;
    상기 전압 조정 발진부로부터 비교 신호의 출력 값을 입력받으면, 그 출력 값에 따른 시스템 신호를 발생시켜 시스템에 공급하는 한편, 시스템 신호를 상기 위상차 비교기 및 주파수 분주기로 피드백시키는 단계; 및
    상기 전압 조정 발진부로부터 인가되는 시스템 신호를 1/N으로 나누어 시스템 신호를 피드백 시키는 단계를 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신호 제어방법.
  7. 제 5항에 있어서,
    상기 보상 전압 인가하는 단계는,
    상기 신호 동기 수단으로부터 피드백되는 주파수와 기준 신호를 입력받아 두 주파수 간의 차이를 산출하고 모니터링한 후 제어부로 인가하는 단계;
    주파수 계수부로부터 주파수 계수 값을 입력받으면 이를 평균화하는 한편, 평균 계수 값을 디지털/아날로그 변환부로 인가하는 단계;
    제어부로부터 입력되는 평균 계수 값에 따른 전압을 신호 동기 수단에 인가하는 단계를 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신 호 제어방법.
  8. 제 5항에 있어서,
    상기 신호 보상 단계는, 다음 동기 추적할 경우 마지막 동기 범위를 적용할 수 있도록 기준 신호와 시스템 신호의 동기 범위를 저장하는 단계를 더 포함하는 적응형 동기 범위를 갖는 디지털 PLL 장치에서의 시스템 신호 제어방법.
KR1020040109902A 2004-12-21 2004-12-21 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법 KR100693048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109902A KR100693048B1 (ko) 2004-12-21 2004-12-21 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109902A KR100693048B1 (ko) 2004-12-21 2004-12-21 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법

Publications (2)

Publication Number Publication Date
KR20060071012A true KR20060071012A (ko) 2006-06-26
KR100693048B1 KR100693048B1 (ko) 2007-03-12

Family

ID=37164573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109902A KR100693048B1 (ko) 2004-12-21 2004-12-21 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법

Country Status (1)

Country Link
KR (1) KR100693048B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328372B1 (ko) * 2012-02-27 2013-11-11 삼성전기주식회사 전폭 디지털 위상 제어기 및 방법
KR101958894B1 (ko) * 2018-11-28 2019-03-15 디아이케이(주) 계통과 비상 발전기에 적용된 위상 제어 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153797A (ja) * 1995-12-01 1997-06-10 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
KR100552056B1 (ko) * 1998-12-21 2006-06-29 삼성전자주식회사 반도체 장치의 위상 동기 루프 회로
JP2004120515A (ja) * 2002-09-27 2004-04-15 Oki Electric Ind Co Ltd フェーズロックループ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328372B1 (ko) * 2012-02-27 2013-11-11 삼성전기주식회사 전폭 디지털 위상 제어기 및 방법
KR101958894B1 (ko) * 2018-11-28 2019-03-15 디아이케이(주) 계통과 비상 발전기에 적용된 위상 제어 장치

Also Published As

Publication number Publication date
KR100693048B1 (ko) 2007-03-12

Similar Documents

Publication Publication Date Title
US6747519B2 (en) Phase-locked loop with automatic frequency tuning
US7592846B2 (en) Method for using digital PLL in a voltage regulator
JP3121784B2 (ja) 位相同期ループのロック検出装置
US8981855B2 (en) Method and apparatus for drift compensation in PLL
US6653874B2 (en) Clock producing circuit capable of suppressing phase shift at a time of change from active clock to standby clock
WO2009081516A1 (ja) 発振周波数制御回路
KR101025522B1 (ko) 발진 주파수 제어 회로
KR100693048B1 (ko) 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법
JP4357674B2 (ja) 周波数シンセサイザ
US20020180536A1 (en) Frequency synchronous apparatus and frequency synchronous control method
US7548126B2 (en) Phase locked loop circuit and control method thereof
US8416025B2 (en) Reference assisted control system and method thereof
JP2944530B2 (ja) 位相同期発振器
JP2957613B2 (ja) インバータ装置
JP2005204091A (ja) Ｐｌｌ回路
JPH10163862A (ja) フェイズロックループ回路
JPH077328A (ja) Ｆｍ復調回路
US20050266816A1 (en) PLL synthesizer
JPH09261042A (ja) 位相同期ループの引き込み方式
JP3179390B2 (ja) クロック系切り替え時のｐｌｌ同期方式
JPH0496514A (ja) Ｐｌｌ同期回路
JP2000031819A (ja) クロック同期回路
JPH0846512A (ja) 位相同期ループ回路
JPH07122996A (ja) 電圧制御発振回路
JP2008199355A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee