JPH07122996A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH07122996A JPH07122996A JP5262788A JP26278893A JPH07122996A JP H07122996 A JPH07122996 A JP H07122996A JP 5262788 A JP5262788 A JP 5262788A JP 26278893 A JP26278893 A JP 26278893A JP H07122996 A JPH07122996 A JP H07122996A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- controlled oscillator
- voltage controlled
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ（位相同期回路）に使用する電圧制御
発振回路（ＶＣＯ）の発振周波数の設定に係る調整を無
調整化する。 【構成】 ＰＬＬにおける電圧制御発振回路の周波数設
定に係る動作電圧設定において、前記電圧制御発振回路
における発振周波数と対応する被設定動作電圧Voを、所
定の基準電圧Vsと比較して同基準電圧に対する前記被設
定動作電圧の誤差電圧を検出し、同誤差電圧に基づき電
圧制御発振回路３の発振周波数を制御するオペアンプ５
を設け、前記電圧制御発振回路における被設定動作電圧
が所定の基準電圧になるように自動的に制御する。
発振回路（ＶＣＯ）の発振周波数の設定に係る調整を無
調整化する。 【構成】 ＰＬＬにおける電圧制御発振回路の周波数設
定に係る動作電圧設定において、前記電圧制御発振回路
における発振周波数と対応する被設定動作電圧Voを、所
定の基準電圧Vsと比較して同基準電圧に対する前記被設
定動作電圧の誤差電圧を検出し、同誤差電圧に基づき電
圧制御発振回路３の発振周波数を制御するオペアンプ５
を設け、前記電圧制御発振回路における被設定動作電圧
が所定の基準電圧になるように自動的に制御する。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ（位相同期回
路）に使用する電圧制御発振回路（以下「ＶＣＯ」と記
す）の発振周波数の設定に係る調整を無調整化した電圧
制御発振回路に関する。
路）に使用する電圧制御発振回路（以下「ＶＣＯ」と記
す）の発振周波数の設定に係る調整を無調整化した電圧
制御発振回路に関する。
【０００２】
【従来の技術】ＰＬＬに使用するＶＣＯの発振周波数
は、同ＶＣＯを構成する部品のバラツキから全てのＶＣ
Ｏで同一とはならない。そのため、従来においては、図
２のＰＬＬ回路例に示すように設定電圧調整用ボリュー
ムVR1 を設け、同VR1 によりａ点電圧を調整し、ＶＣＯ
３の発振周波数と対応する電圧Voを所定の電圧（例え
ば、3V）に調整していた。前記調整は人間が個々のＶＣ
Ｏごとに行うものである。なお、図中の１は出力周波数
foを１／Ｎに逓減したものと水平同期（HD）と位相比較
する位相比較部、２は位相比較部の比較出力から高調波
成分を除去し、所要の制御電圧を得る低域通過フィルタ
（ＬＰＦ）、３はバリキャップD1、D2、その他で構成す
る電圧制御発振回路、４は出力周波数foを１／Ｎに逓減
に逓減する逓減回路である。
は、同ＶＣＯを構成する部品のバラツキから全てのＶＣ
Ｏで同一とはならない。そのため、従来においては、図
２のＰＬＬ回路例に示すように設定電圧調整用ボリュー
ムVR1 を設け、同VR1 によりａ点電圧を調整し、ＶＣＯ
３の発振周波数と対応する電圧Voを所定の電圧（例え
ば、3V）に調整していた。前記調整は人間が個々のＶＣ
Ｏごとに行うものである。なお、図中の１は出力周波数
foを１／Ｎに逓減したものと水平同期（HD）と位相比較
する位相比較部、２は位相比較部の比較出力から高調波
成分を除去し、所要の制御電圧を得る低域通過フィルタ
（ＬＰＦ）、３はバリキャップD1、D2、その他で構成す
る電圧制御発振回路、４は出力周波数foを１／Ｎに逓減
に逓減する逓減回路である。
【０００３】
【発明が解決しようとする課題】従って、従来のＶＣＯ
においては、人間が個々のＶＣＯごとに所定の電圧（例
えば、3V）に調整するというプロセスが必要のため一定
の調整工数を必要としていた。本発明は、かかるプロセ
スを省略して無調整化を図ったＶＣＯを提供することを
目的とする。
においては、人間が個々のＶＣＯごとに所定の電圧（例
えば、3V）に調整するというプロセスが必要のため一定
の調整工数を必要としていた。本発明は、かかるプロセ
スを省略して無調整化を図ったＶＣＯを提供することを
目的とする。
【０００４】
【課題を解決するための手段】本発明は、所定の直流電
圧を第１のバリキャップに印加して基準発振周波数を設
定し、出力の周波数を１／Ｎに分周して基準信号と位相
比較し、同位相比較に基づく制御電圧を第２のバリキャ
ップに印加して位相制御するようにしてなるＰＬＬにお
ける電圧制御発振回路において、前記制御電圧を所定の
基準電圧と比較して同基準電圧に対する同制御電圧の誤
差電圧を検出する比較部と、同比較部よりの誤差電圧を
前記電圧制御発振回路の第１のバリキャップに印加して
発振周波数を制御する制御部とを設けたＰＬＬにおける
電圧制御発振回路を提供するものである。
圧を第１のバリキャップに印加して基準発振周波数を設
定し、出力の周波数を１／Ｎに分周して基準信号と位相
比較し、同位相比較に基づく制御電圧を第２のバリキャ
ップに印加して位相制御するようにしてなるＰＬＬにお
ける電圧制御発振回路において、前記制御電圧を所定の
基準電圧と比較して同基準電圧に対する同制御電圧の誤
差電圧を検出する比較部と、同比較部よりの誤差電圧を
前記電圧制御発振回路の第１のバリキャップに印加して
発振周波数を制御する制御部とを設けたＰＬＬにおける
電圧制御発振回路を提供するものである。
【０００５】
【作用】ＶＣＯは、その発振周波数に対応する動作電圧
を発生している。一方、設定すべき電圧として基準電圧
を設け、同基準電圧と前記発振周波数に対応する動作電
圧（被設定動作電圧）とを比較し、同基準電圧に対する
誤差を検出する。同検出した電圧に基づき発振周波数を
制御する。この結果、発振周波数に対応する電圧は基準
電圧となるところで安定する。
を発生している。一方、設定すべき電圧として基準電圧
を設け、同基準電圧と前記発振周波数に対応する動作電
圧（被設定動作電圧）とを比較し、同基準電圧に対する
誤差を検出する。同検出した電圧に基づき発振周波数を
制御する。この結果、発振周波数に対応する電圧は基準
電圧となるところで安定する。
【０００６】
【実施例】以下、図面に基づいて本発明によるＰＬＬ回
路における電圧制御発振回路（ＶＣＯ）を説明する。図
１は本発明による前記電圧制御発振回路を含めたＰＬＬ
回路の一実施例を示す要部回路図である。同図は、ＣＣ
Ｄカメラ等に使用されるＰＬＬ回路であり、水平同期信
号（HD）に同期した周波数の信号を発振するためのもの
である。図において、１はHDと出力信号の周波数を所要
の周波数に逓減（１／Ｎ）した信号と比較する位相比較
部、２は前記位相比較部出力から高周波成分を除去して
位相比較に係る信号のみを取り出すための低域通過フィ
ルタ（ＬＰＦ）、３はバリキャップD1、反転増幅器3a、
インダクタンスL1等、図示のもので構成される電圧制御
発振回路（ＶＣＯ）であり、ａ点の電圧を変化すること
で発振周波数が変わり、その発振周波数に対応する電圧
Voがｂ点に発生する。４は出力周波数foを所定の周波数
に逓減する周波数逓減回路、５は基準電圧Vsと前記Voと
の比較、及びＶＣＯ３の発振周波数制御（第１のバリキ
ャプD1）とをなすオペアンプ、R1とR2は基準電圧設定用
の抵抗、B1は直流電源である。
路における電圧制御発振回路（ＶＣＯ）を説明する。図
１は本発明による前記電圧制御発振回路を含めたＰＬＬ
回路の一実施例を示す要部回路図である。同図は、ＣＣ
Ｄカメラ等に使用されるＰＬＬ回路であり、水平同期信
号（HD）に同期した周波数の信号を発振するためのもの
である。図において、１はHDと出力信号の周波数を所要
の周波数に逓減（１／Ｎ）した信号と比較する位相比較
部、２は前記位相比較部出力から高周波成分を除去して
位相比較に係る信号のみを取り出すための低域通過フィ
ルタ（ＬＰＦ）、３はバリキャップD1、反転増幅器3a、
インダクタンスL1等、図示のもので構成される電圧制御
発振回路（ＶＣＯ）であり、ａ点の電圧を変化すること
で発振周波数が変わり、その発振周波数に対応する電圧
Voがｂ点に発生する。４は出力周波数foを所定の周波数
に逓減する周波数逓減回路、５は基準電圧Vsと前記Voと
の比較、及びＶＣＯ３の発振周波数制御（第１のバリキ
ャプD1）とをなすオペアンプ、R1とR2は基準電圧設定用
の抵抗、B1は直流電源である。
【０００７】次に、本発明の動作について説明する。Ｖ
ＣＯ３のｂ点電圧Voはａ点電圧を変えて発振周波数を変
化させるとこれに応じて変化する。このｂ点電圧Voを抵
抗R3を介してオペアンプ５の非反転入力端（＋）に入力
する。また、非反転入力端は出力端から抵抗R4とコンデ
ンサC1とで正帰還されている。一方、反転入力端（−）
には基準電圧Vsを印加する。該基準電圧Vsは電源B1から
R1、R2とで分割して得る。誤差増幅器として動作するオ
ペアンプ５は前記R3を介したｂ点電圧Voと基準電圧Vsと
を比較し、その差電圧に相当する制御電圧Vcを出力す
る。この制御電圧Vcを抵抗R5を介してａ点に印加する。
これにより閉ループ（ａ点ーｂ点ーオベアンプ）が成立
し、制御電圧Vcにより、ｂ点電圧Voは基準電圧Vsに引き
込まれることになる。換言して、制御電圧Vcはｂ点電圧
をVsに引き込む電圧となる。ＰＬＬ本来としてのＶＣＯ
制御は、ｂ点電圧をVsに維持し、発振周波数をHDに引き
込むように第１のバリキャップD1の等価コンデンサ容量
を変化させる。
ＣＯ３のｂ点電圧Voはａ点電圧を変えて発振周波数を変
化させるとこれに応じて変化する。このｂ点電圧Voを抵
抗R3を介してオペアンプ５の非反転入力端（＋）に入力
する。また、非反転入力端は出力端から抵抗R4とコンデ
ンサC1とで正帰還されている。一方、反転入力端（−）
には基準電圧Vsを印加する。該基準電圧Vsは電源B1から
R1、R2とで分割して得る。誤差増幅器として動作するオ
ペアンプ５は前記R3を介したｂ点電圧Voと基準電圧Vsと
を比較し、その差電圧に相当する制御電圧Vcを出力す
る。この制御電圧Vcを抵抗R5を介してａ点に印加する。
これにより閉ループ（ａ点ーｂ点ーオベアンプ）が成立
し、制御電圧Vcにより、ｂ点電圧Voは基準電圧Vsに引き
込まれることになる。換言して、制御電圧Vcはｂ点電圧
をVsに引き込む電圧となる。ＰＬＬ本来としてのＶＣＯ
制御は、ｂ点電圧をVsに維持し、発振周波数をHDに引き
込むように第１のバリキャップD1の等価コンデンサ容量
を変化させる。
【０００８】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬ回路における電圧制御発振回路（ＶＣＯ）が、同Ｖ
ＣＯ等を構成する部品バラツキによっても所定の動作電
圧に自動的に設定することが可能となる。従って、従来
のように人間が個々のＶＣＯについてボリューム調整す
るという必要がなくなり、調整工数を削減することがで
きるとともに調整ミスという弊害も防止することができ
る。
ＬＬ回路における電圧制御発振回路（ＶＣＯ）が、同Ｖ
ＣＯ等を構成する部品バラツキによっても所定の動作電
圧に自動的に設定することが可能となる。従って、従来
のように人間が個々のＶＣＯについてボリューム調整す
るという必要がなくなり、調整工数を削減することがで
きるとともに調整ミスという弊害も防止することができ
る。
【図面の簡単な説明】
【図１】本発明による電圧制御発振回路の一実施例を示
す要部回路図である。
す要部回路図である。
【図２】従来の電圧制御発振回路の例を示す要部回路図
である。
である。
１ 位相比較部 ２ 低域通過フィルタ（ＬＰＦ） ３ 電圧制御発振回路（ＶＣＯ） D1 バリキャップ ４ 周波数逓減回路 ５ オペアンプ R1 抵抗 R2 抵抗 Vs 基準電圧
Claims (2)
- 【請求項１】 所定の直流電圧を第１のバリキャップに
印加して基準発振周波数を設定し、出力の周波数を１／
Ｎに分周して基準信号と位相比較し、同位相比較に基づ
く制御電圧を第２のバリキャップに印加して位相制御す
るようにしてなるＰＬＬにおける電圧制御発振回路にお
いて、前記制御電圧を所定の基準電圧と比較して同基準
電圧に対する同制御電圧の誤差電圧を検出する比較部
と、同比較部よりの誤差電圧を前記電圧制御発振回路の
第１のバリキャップに印加して発振周波数を制御する制
御部とを設けたことを特徴とするＰＬＬにおける電圧制
御発振回路。 - 【請求項２】 前記比較部と制御部とを、反転入力端に
所定の基準電圧を印加し、非反転入力端に前記制御電圧
を入力し、出力端から前記非反転入力端へ所定の帰還量
で帰還し、同出力端の電圧を前記第１のバリキャップに
印加するようにしてなるオペアンプにより構成したこと
を特徴とする請求項１記載のＰＬＬにおける電圧制御発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262788A JPH07122996A (ja) | 1993-10-20 | 1993-10-20 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262788A JPH07122996A (ja) | 1993-10-20 | 1993-10-20 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122996A true JPH07122996A (ja) | 1995-05-12 |
Family
ID=17380617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262788A Pending JPH07122996A (ja) | 1993-10-20 | 1993-10-20 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122996A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738444B1 (en) | 1999-09-06 | 2004-05-18 | Victor Company Of Japan, Ltd. | Apparatus and method of generating clock signal |
| US20120170616A1 (en) * | 2010-12-31 | 2012-07-05 | Industrial Technology Research Institute | Apparatus and Method for Sensing Temperature |
-
1993
- 1993-10-20 JP JP5262788A patent/JPH07122996A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6738444B1 (en) | 1999-09-06 | 2004-05-18 | Victor Company Of Japan, Ltd. | Apparatus and method of generating clock signal |
| US20120170616A1 (en) * | 2010-12-31 | 2012-07-05 | Industrial Technology Research Institute | Apparatus and Method for Sensing Temperature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047733A (en) | PLL synthesizer providing rapid frequency changeover | |
| JPH02215215A (ja) | アナログフィルタの自動調整回路 | |
| US4968952A (en) | Voltage control oscillator with automatic current control | |
| JPH07122996A (ja) | 電圧制御発振回路 | |
| GB2256984A (en) | Parameter tolerant pll synthesizer | |
| KR0175381B1 (ko) | 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치 | |
| US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
| JP4336014B2 (ja) | Ｐｌｌ発振回路 | |
| JPH02305024A (ja) | 位相同期回路 | |
| JPH05347558A (ja) | 高速ロックアップ・シンセサイザ | |
| JPH0353813B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP3026731B2 (ja) | Ｐｌｌ回路 | |
| KR960000055Y1 (ko) | 피엘엘(pll) 제어회로 | |
| JPH10247820A (ja) | Ｖｃｏ回路と、そのｖｃｏ回路を用いたｐｌｌ回路 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| KR100213233B1 (ko) | 필터 주파수 조정장치 | |
| JP2000209066A (ja) | フィルタ調整装置 | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPH10126258A (ja) | Ｐｌｌ回路 | |
| JPS62176331A (ja) | フエ−ズロツクル−プ回路 | |
| KR19980026106A (ko) | 주파수 체배장치 | |
| JPH02113627A (ja) | 位相同期発振器 | |
| JPS62290214A (ja) | 位相同期発振器 | |
| KR20060071012A (ko) | 적응형 동기 범위를 갖는 디지털 피엘엘 장치 및 그장치에서의 시스템 신호 제어방법 |