KR960000055Y1 - 피엘엘(pll) 제어회로 - Google Patents

피엘엘(pll) 제어회로 Download PDF

Info

Publication number
KR960000055Y1
KR960000055Y1 KR2019900000694U KR900000694U KR960000055Y1 KR 960000055 Y1 KR960000055 Y1 KR 960000055Y1 KR 2019900000694 U KR2019900000694 U KR 2019900000694U KR 900000694 U KR900000694 U KR 900000694U KR 960000055 Y1 KR960000055 Y1 KR 960000055Y1
Authority
KR
South Korea
Prior art keywords
frequency
signal
external
controlled oscillator
voltage controlled
Prior art date
Application number
KR2019900000694U
Other languages
English (en)
Other versions
KR910014739U (ko
Inventor
염보선
Original Assignee
금성통신 주식회사
임종염
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신 주식회사, 임종염 filed Critical 금성통신 주식회사
Priority to KR2019900000694U priority Critical patent/KR960000055Y1/ko
Publication of KR910014739U publication Critical patent/KR910014739U/ko
Application granted granted Critical
Publication of KR960000055Y1 publication Critical patent/KR960000055Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

피엘엘(PLL) 제어회로
제 1 도는 일반적인 피엘엘 회로구성도
제 2 도는 종레 피엘엘 회로도
제 3 도는 본 고안 피엘엘 회로도
* 도면의 주요부분에 대한 부호의 설명
1 : 위상비교기 2 : 외부 저역통과 필터
3 : 전압제어발진기 4 : 외부 N카운터
5 : 소오스팔로워 11 : 피엘엘 회로
12 : 제어회로
본 고안은 피엘엘(PLL : Phase-lockedloop)회로에 관한 것으로 특히, 입력주파수를 주위의 잡음이나 다른 신호의 간섭에 영향을 받지 않고, 빠른 시간내에 락킹(locking)시켜 원하는 출력주파수를 만들어 내는데 적당하도록 한 피엘엘(PLL)제어회로에 관한 것이다.
일반적인 피엘엘(PLL)회로를 첨부된 도면을 참조해 설명하면 다음과 같다.
제 1 도는 일반적인 피엘엘 회로구성도로서, 이에 도시된 바와 같이 수신된 입력주파수(IN1)와 피드백되어 입력되는 주파수(IN2)를 비교하여 그에 해당하는 오차신호를 출력하는 위상비교기(1)와, 그 위상비교기(1)의 출력주파수를 여과하여 피엘엘 회로가 락킹(locking)되지 않았을 때 입력신호에 락킹할 주파수의 범위를 결정하기 위하여 피엘엘회로 외부에 구성된 외부 저역통과 필터(2)와, 입력신호의 전압과 외부의 저항(Rl) (R2) 및 콘덴서(C1)에 의해 출력주파수를 결정하는 전압제어발진기(VCO)(3)와, 상기전압제어발진기(VCO)(3)의 출력신호를 분주할 비율을 결정하여 분주한후 상기 위상비교기(1)에 피드백신호(IN2)로 출력하는 외부 N카운터(4)와, 상기 전압제어발진기(VCO)(3)의 입력신호가 아무런 부하없이 동작되는 대기상태때 소모전류를 최소한으로 줄이기 위한 소오스 팔로워(Source Follower)로 구성되었다.
제 2 도는 종래 피엘엘 회로도로서, 이에 도시된 바와 같이 수신되는 입력주파수(IN1)가 저항(R4) 및 콘덴서(C4)를 통해 피엘엘 소자(11)의 입력단자(14)에 입력되어 내부의 위상비교기(1)에서 비교된 후 출력단자(2)를 통해 출력되어 저항(R3) 및 콘덴서(C2)에 의한 외부 저역통과 필터(2)를 통해 입력(9)되면 내부의 전압제어발진기( VCO)(3)에서 저항(R1)(R2) 및 콘덴서(C1)에 의한 조정에 의해 발생된 주파수가 출력단자(3)을 통해 출력되어 다시 피드백됨과 아울러 저항(RL). 및 콘덴서(CL)에 의한 저역통과 필터(LPF)를 통해 출력되도록 구성되었다.
이와 같이 구성된 종래 피엘엘 회로의 작용 및 문제점을 설명하면 다음과 같다.
수신되는 입력주파수(IN1)를 저항(R4)및 콘덴서(C4)를 통해 입력받은 (14)신호와, 전압제어발진기(VCO)의 출력단(4)에서 궤환회로를 거친신호(3)가 위상비교기에서 두주파수의 위상차이에 해당하는 신호를 출력(2)하면, 이신호는 저항(R3) 및 콘덴서(C2)에 의한 저역통과 필터기를 통해 전압제어발진기(VCO)의 입력단(9)에 입력된다. 이 입력단(9)의 신호와 저항(Rl),(R2) 및 콘덴서(C1)에 의해 전압제어발진기(VCO)의 출력주파수를 조정하여 출력(4)하게 된다
이와 같은 출력(4)과 수신입력(14)의 위상을 위상비교기에서 비교하여 락킹하게 된다. 이러한 방식은 입력신호가 잡음이나 간섭에 의하여 변화하게 되면 변화된 입력신호에 락킹하게 되는 문제점이 발생하여 수신되는 입력신호 주파수와는 다른 주파수를 락킹시켜 출력하므로 피엘엘 회로의 본래 기능을 벗어나게 되는 문제점과, 특히 온도변화(-20℃- +50℃)에 따라 실제 피엘엘 소자의 변화에 기인한 입력신호주파수가 실제 수신된 주파수와 달라지는 경우가 많다. 이러한 경우 셀룰라폰에서는 수신된 감시가청음(SAT)이 실제 셀사이트에서 송출한 감시가청음(SAT)신호와 다른 것이라고 판단하여 통화중인 경우에는 셀사이트와의 접속을 끊어버려 통화중에 단속이 발생하거나 통화가 중단되게 되는 심각한 문제가 발생한다.
이와 같은 종래의 피엘엘 회로에서는 락킹 주파수 범위(fr)를 결정하기 위해서는 외부 저항(Rl),(R2) 및 콘덴서(C1)의 조합에 따른 fr min / fr max 를 결정한 후 fr을 변경하고자 할때는 위의 저항(Rl),(R2) 및 콘덴서(C1)의 값을 변경해야만 한다. 또한 수신된 입력신호가 잡음이나 간섭에 의하여 변화될 경우에 실제 수신된 입력신호와 다른 신호에 락킹할 수 있고, 락킹후에도 어떤 잡음이나 간섭이 있을 지라도 그 신호를 계속 유지하기 위한 장치가 요구된다.
본 고안은 이와 같은 문제점을 감안하여, 온도, 잡음 및 간섭등 어떤 외부의 영향에 따른 실제 수신된 입력신호와는 다른 신호에 락킹되는 것을 최소한으로 줄이기 위해 락킹주파수 범위조정을 가변소자로 조정할 수 있게 하고, 원하는 주파수에 락킹되었을때 그 신호를 계속 유지하도록 마이크로 프로세서에서 제어하도록한 회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제 3 도는 본 고안 피엘엘 제어회로도로서 이에 도시한 바와 같이 위상비교기(1), 전압제어발진기(VCO)(3), 소스 팔로워(5) 및 외부구성요소인 저역통과 필터(2), N카운터(4), 전압제어발진기(VCO)(3)의 출력주파수를 결정하는 외부 저항(R1),(R2) 및 콘덴서(C1)등으로 구성된 피엘엘 회로에 있어서, 상기 전압제어발진기(3)의 출력주파수를 결정하기 위해 추가한 가변저항(VRl)과, 상기 위상비교기(1)의 출력단(2)과 전압제어발진기(3)의 입력핀(9)사이에 외부저역통과 필터(2)와 연결되어 마이크로프로세서의 제어로 받는 트랜지스터(Ql)의 온/오프에 의해 그 전압제어발진기(3)에 제어신호를 출력하는 제어회로(12)로 구성하였다.
이와 같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
위상비교기(1) 입력단자(14)로 수신된 입력신호(IN4)와 전압제어발진기(3)의 출력단자(4)에 궤환회로(N=1)를 거친 입력신호(IN2)가 위상 비교되어 두개의 입력신호주파수의 위상차에 해당하는 신호를 핀(20)을 통해 출력한다. 이 신호는 외부 저역통과 필터기(2)인 저항(R3),(R4) 및 콘덴서(C2)를 통과하여 전압제어발진기(3)의 입력단자(9)에 입력된다. 이 전압제어발진기(3)는 저항(R1), 가변저항(VR1), 저항(R2) 및 콘덴서(C1)의 값에 의해 위상비교기(1)의 출력신호전압에 따라 변화하게 된다. 이때 가변저항(VR1)은 락킹주파수레인지(fr)를 조정할 수 있도록 추가한 가변저항이다.
트랜지스터(Q1)의 베이스에 마이크로프로세서로 부터 저전위 신호가 입력되면(NO SAT), 트랜지스터(Q1)는 오프상태로서, 피엘엘로의 락킹주파수레인지(fr)는 최대 주파수(fr max)가 된다.
이러한 경우에 수신입력신호(14)가 입력되면 빠른시간내에 이 신호에 락킹하여 수신된 입력신호와 동일한 신호를 만들어 낸다.
그리고, 마이크로프로세서가 수신된 입력신호(IN1)(14)와 동일한 신호가 생성되었음을 확인하면 마이크로프로세서는 트랜지스터(Q1)의 베이스 단자에 고전위신호를 출력한다.
이 고전위 신호에 의해 트랜지스터(Ql)가 턴온되면, 피엘엘 회로의 락킹주파수레인지(fr)는 최소주파수 (fr min)가 되어 전압제어발진기의 출력주파수는 잡음이나 순간적인 외부신호 간섭에 대해 영향을 받지 않고서 일정한 출력주파수를 계속유지하게 된다.
이상에서 설명한 바와 같이 본 고안은 락킹주파수레인지(fr)를 외부 소자인 가변저항으로 조정하여 가변시킬 수 있는 장점과 마이크로프로세서의 제어에 따라 트랜지스터를 사용한 제어회로를 통해 피엘엘 회로가 원하는 주파수에 락킹되었을때 외부의 온도, 잡음 및 간섭등으로 인해 락킹된 신호가 변화하는 것을 방지하여 계속유지할 수 있는 효과가 있다.

Claims (1)

  1. 수신 입력주파수(INl)와 피드백 주파수(IN2)를 비교하여 위상차를 출력하는 위상비교기(1)와, 그 위상비교기(1)의 출력을 필터링하는 외부 저역통과 필터(2)와, 그 외부 저역통과 필터(2)의 출력을 인가 받아 락킹을 위한 주파수를 발생시켜 피드백 주파수(IN2)를 출력하는 전압제어발진기(3)와 전압제어발진기(3)의 락킹주파수레인지(fr)를 조절하기 위한 외부 저항(R1),(R2) 및 콘덴서(C1)로 구성된 피엘엘회로에 있어서, 상기 전압제어발진기(3)의 락킹주파수레인지(fr)를 가변시키기 위해 상기 외부 저항(R2)에 직렬연결한 가변저항(VR1)과, 상기 외부 저역통과 필터(2)에 연결하여 마이크로프로세서의 제어에 의한 트랜지스터(Q1)의 온/오프에 의해 원하는 주파수에 락킹되었을때 락킹주파수레인지(丘)를 최소(fr min)화 하여 그 신호가 외부의 영향에 변화되지 않도록 제어하는 제어회로(12)로 구성한 것을 특징으로 하는 피엘엘(PLL) 제어회로.
KR2019900000694U 1990-01-22 1990-01-22 피엘엘(pll) 제어회로 KR960000055Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900000694U KR960000055Y1 (ko) 1990-01-22 1990-01-22 피엘엘(pll) 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900000694U KR960000055Y1 (ko) 1990-01-22 1990-01-22 피엘엘(pll) 제어회로

Publications (2)

Publication Number Publication Date
KR910014739U KR910014739U (ko) 1991-08-31
KR960000055Y1 true KR960000055Y1 (ko) 1996-01-04

Family

ID=19295442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900000694U KR960000055Y1 (ko) 1990-01-22 1990-01-22 피엘엘(pll) 제어회로

Country Status (1)

Country Link
KR (1) KR960000055Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257567A (ja) * 2000-03-08 2001-09-21 Hitachi Ltd 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置

Also Published As

Publication number Publication date
KR910014739U (ko) 1991-08-31

Similar Documents

Publication Publication Date Title
US6466100B2 (en) Linear voltage controlled oscillator transconductor with gain compensation
US6909336B1 (en) Discrete-time amplitude control of voltage-controlled oscillator
US7936223B2 (en) Low spur phase-locked loop architecture
US6806781B2 (en) Tuning circuit having electronically trimmed VCO
JPH04119705A (ja) 電圧制御発振器
US10911053B2 (en) Phase locked loop design with reduced VCO gain
US6172569B1 (en) Transconductance filter control system
US6137368A (en) Frequency synthesizer with constant loop characteristics
US7782151B2 (en) VCO digital range selection
US4253118A (en) Synchronous detection system
US5329250A (en) Double phase locked loop circuit
EP0336206A2 (en) A circuit arrangement for compensating for the thermal drift of a phase detector
KR960000055Y1 (ko) 피엘엘(pll) 제어회로
US4816782A (en) Modulation sensitivity correction circuit for voltage-controlled oscillator
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
US5045818A (en) PLL frequency modulator having bias voltage applied to filter capacitor
JP4336014B2 (ja) Ｐｌｌ発振回路
JPH0353813B2 (ko)
JPS63234724A (ja) 周波数シンセサイザ
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
KR0138363B1 (ko) 전압제어발진기
KR19980029663U (ko) 록-업(lock-up)타임 조정이 가능한 위상동기루프
JPH1079666A (ja) 位相同期発振回路
KR100290891B1 (ko) 프로그램가능한위상동기록회로
JPS63131705A (ja) シンセサイザ変調回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee