KR20060070028A - 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자 - Google Patents

기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자 Download PDF

Info

Publication number
KR20060070028A
KR20060070028A KR1020040108645A KR20040108645A KR20060070028A KR 20060070028 A KR20060070028 A KR 20060070028A KR 1020040108645 A KR1020040108645 A KR 1020040108645A KR 20040108645 A KR20040108645 A KR 20040108645A KR 20060070028 A KR20060070028 A KR 20060070028A
Authority
KR
South Korea
Prior art keywords
well
conductive layer
triple
semiconductor substrate
disconnected
Prior art date
Application number
KR1020040108645A
Other languages
English (en)
Other versions
KR100709478B1 (ko
Inventor
심근수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040108645A priority Critical patent/KR100709478B1/ko
Publication of KR20060070028A publication Critical patent/KR20060070028A/ko
Application granted granted Critical
Publication of KR100709478B1 publication Critical patent/KR100709478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수 있는 반도체 소자 및 그 제조 방법은 트리플 P웰을 둘러싸는 N웰 상부의 소자 분리막 상에 형성된 전도층을 식각하고, 단선된 전도층을 콘택 플러그와 금속 배선으로 연결시켜 기생 필드 트랜지스터의 발생을 차단함으로써, 누설 전류가 발생하는 것을 억제하고 소자의 전기적 특성을 향상시킬 수 있다.
기생 필드 트랜지스터, 누설 전류, 소자 분리막

Description

기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수 있는 반도체 소자{Semiconductor device capable of decreasing leakage current by parasitic field transistor and method of manufacturing the same}
도 1은 NAND 플래시 메모리 소자의 스트링 구조를 설명하기 위한 회로도이다.
도 2는 소거 동작 시 누설 전류 발생 원인을 설명하기 위한 소자의 단면도이다.
도 3a 및 도 3b는 누설 전류 발생량을 나타내는 특성 그래프이다.
도 4는 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 401 : 반도체 기판 102, 402 : N웰
103, 403 : 트리플 P웰 104a, 104b, 404a, 404b : 소자 분리막
105, 405 : 터널 산화막 106, 406 : 플로팅 게이트
107, 407 : 유전체막 108, 408 : 워드라인
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 모든 반도체 소자에서는 누설 전류가 존재한다. 이 중에서 NAND 플래시 메모리 소자의 경우를 예로써 설명하면 다음과 같다.
도 1은 NAND 플래시 메모리 소자의 스트링 구조를 설명하기 위한 회로도이다.
도 1을 참조하면, NAND 플래시 메모리의 셀 어레이는 스트링을 기본 구조로 하며, 스트링은 소오스 라인(SL)와 연결되는 소오스 셀렉트 트랜지스터(SST), 비트라인(BL)에 연결되는 드레인 셀렉트 트랜지스터(DST)와, 소오스 셀렉트 트랜지스터(SST) 및 드레인 셀렉트 트랜지스터(DST) 사이에 직렬로 접속된 플래시 메모리 셀들(C1 내지 Cn)로 이루어진다. 여기서, 소오스 셀렉트 트랜지스터(SST) 및 드레인 셀렉트 트랜지스터(DST) 사이에는 16개 또는 32개의 플래시 메모리 셀들(C1 내지 Cn)이 직렬로 접속된다.
NAND 플래시 메모리 소자의 소거 동작은 다음과 같은 방법으로 진행된다.
512M의 NAND 플래시 메모리 소자의 경우, 메모리 어레이는 2개의 플래인 (Plane)으로 나누어지며, 플래인은 2048개의 블록으로 나누어진다. 하나의 블록은 16개의 셀이 연결된 스트링을 다수 개(예를 들면, 528X2X8개) 포함한다.
일반적으로, NAND 플래시 메모리 소자의 소거 동작은 블록 단위로 이루어진다. 좀 더 구체적으로 설명하면, 소오스 셀렉트 라인(SSL)과 드레인 셀렉트 라인(DSL), 소오스 라인(SL) 및 비트라인(BL)은 플로팅시키고, 선택된 블록에 포함된 플래시 메모리 셀들(C1 내지 Cn)의 워드라인들(WL1 내지 WLn)에만 0V의 전압을 인가한다. 이 상태에서, 플래시 메모리 셀들(C1 내지 Cn)이 형성된 트리플 P웰에 고전압(예를 들면, 16V 내지 20V)을 소거 전압으로 인가하면, 전자들이 플로팅 게이트로부터 방출되어 소거 동작이 이루어진다.
플래시 메모리 소자의 소거 특성을 테스트하는 경우에도 상기의 조건에서 테스트가 진행되는데, 블록 단위로 소거 특성을 테스트하는 경우 4096개의 블록을 모두 테스트해야 하므로 소거 테스트에 의해 전체 테스트 시간이 크게 늘어난다. 따라서, 테스트 시에는 소거 동작을 블록 단위로 하지 않고 칩 전체를 소거하는 칩 소거 방식으로 소거 동작을 진행한다.
그런데, 블록 소거 방식으로 소거 동작을 실시하는 경우에는 불량률이 낮은 반면, 칩 소거 방식으로 소거 동작을 실시하는 경우 불량률이 급격하게 증가(적게는 3배, 많게는 10배)하는 현상이 발생된다.
이러한 현상이 발생되는 원인을 분석한 결과는 다음과 같다.
도 2는 소거 동작 시 누설 전류 발생 원인을 설명하기 위한 소자의 단면도이 다.
도 2를 참조하면, P타입 반도체 기판(101)에는 N웰(102)과 트리플 P웰(103)이 형성되고, 소자 분리 영역에는 트렌치형 소자 분리막(104 및 104a)이 형성된다. 활성 영역 상에는 터널 산화막(105) 및 플로팅 게이트(106)가 적층 구조로 형성되며, 유전체막(107)과 콘트롤 게이트인 워드라인(108)이 소자 분리막(104)과 수직 방향으로 형성된다.
워드라인(108)은 주변회로 영역에 형성된 X-디코더(도시되지 않음)와 연결되는데, 연결을 위해 연장되는 부분에서 기생 필드 트랜지스터(PFT)가 형성된다. 구체적으로 설명하면, 트리플 P웰(103)이 소오스 역할을 하고, 소자 분리막(104a) 하부의 N웰(102)이 채널 영역 역할을 하며, P타입의 반도체 기판(101)이 드레인 역할을 하고, 연장된 워드라인(108a)이 게이트 역할을 한다.
이 상태에서, 소거 동작을 위해 트리플P웰(103)에 고전압이 인가되면 소자 분리막(104a) 하부의 N웰(102)에서 채널이 형성되면서 트리플 P웰(102)에서 P타입 기판(101)으로 전류(누설전류)가 흐르게 된다.
도 3a 및 도 3b는 누설 전류 발생량을 나타내는 특성 그래프이다.
도 3a를 참조하면, 기생 필드 트랜지스터의 게이트 역할을 하는 워드라인에 인가되는 전압에 따라 누설 전류의 양이 변하는 것을 알 수 있다.
도 3b를 참조하면, 기생 필드 트랜지스터의 소오스 역할을 하는 트리플 P웰에 인가되는 전압이 높아질수록 누설 전류의 양이 증가하는 것을 알 수 있다.
여기서, 소거 동작이 블록 단위로 진행되는 경우 16개의 워드라인에만 고전 압이 인가되므로, 기생 필드 트랜지스터는 16개만이 형성된다. 하지만, 칩 소거 방식으로 소거 동작이 진행되면, 모든 워드라인에 고전압이 인가되므로 기생 필드 트랜지스터의 개수는 비교할 수 없을 정도로 증가(수 천배)된다. 따라서, 누설 전류의 양도 급격하게 증가하게 되어 소거 동작이 정상적으로 이루어지지 못하고, 이로 인해 테스트 동작 시 발생되는 불량률이 증가하게 된다.
이에 대하여, 본 발명이 제시하는 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수 있는 반도체 소자 및 그 제조 방법은 트리플 P웰을 둘러싸는 N웰 상부의 소자 분리막 상에 형성된 전도층을 식각하고, 단선된 전도층을 콘택 플러그와 금속 배선으로 연결시켜 기생 필드 트랜지스터의 발생을 차단함으로써, 누설 전류가 발생하는 것을 억제하고 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자는 N웰, 트리플 P웰, 소자 분리막 및 반도체 기판 상에 형성된 전도층을 포함하는 반도체 소자에 있어서, 트리플 P웰이 소오스 역할을 하고, N웰이 채널 영역을 하고, 반도체 기판이 드레인 역할을 하고, 전도층이 게이트 역할을 하여 기생 필드 트랜지스터가 형성되는 영역의 N웰 영역 상부에 목표 깊이보다 더 깊게 형성된 소자 분리막을 더 포함한다.
본 발명의 다른 실시예에 따른 반도체 소자는 반도체 기판의 활성 영역에 형성된 N웰과, N웰의 일부 영역에 형성된 트리플 P웰과, 반도체 기판의 소자 분리 영역에 형성된 제1 소자 분리막, 및 트리플 P웰을 수직으로 둘러싸는 N웰 상부에 제1 소자 분리막보다 더 깊게 형성된 제2 소자 분리막을 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 소자는 저전압 소자 영역과 고전압 소자 영역으로 구분되는 반도체 기판의 활성 영역에 형성된 N웰 및 트리플 P웰과, 저전압 소자 영역에 형성된 제1 소자 분리막, 및 저전압 소자 영역 가장자리의 N웰 상부와 고전압 소자 영역에 제1 소자 분리막보다 더 깊게 형성된 제2 소자 분리막을 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판에 N웨 및 트리플 P웰을 순차적으로 형성하는 단계와, 반도체 기판 상에 전도층을 소정의 패턴으로 형성하되, 트리플 P웰을 수직으로 둘러싸는 N웰 상부에서 단선된 패턴으로 전도층을 형성하는 단계와, 전도층을 포함한 전체 구조 상에 층간 절연막을 형성하는 단계, 및 콘택 플러그와 금속 배선을 형성하여 단선된 전도층을 전기적으로 연결시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 4는 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 소자의 단면도들이다.
도 4를 참조하면, P타입 반도체 기판(401)에는 N웰(402)과 트리플 P웰(403)이 형성된다. 여기서, N웰(402)이 먼저 형성되고 트리플 P웰(403)이 나중에 형성되는데, 트리플 P웰(403)은 N웰(402) 내부에 형성된다. 따라서, N웰(403)이 트리플 P웰(403)의 주변을 감싸게 된다.
이어서, 소자 분리 영역에는 트렌치형 소자 분리막(404a)이 형성되며, 활성 영역 상에는 반도체 소자를 형성하기 위한 여러 요소들이 형성된다. 이때, 소자 분리막(404a) 상부에도 소자들간의 전기적 연결을 위하여 전도성 물질층이 형성될 수 있다.
구체적으로 예를 들면, 플래시 메모리 소자의 경우 활성 영역 상에는 터널 산화막(405), 플로팅 게이트(406), 유전체막(407) 및 워드라인(408)이 형성된다. 여기서, 워드라인(402)은 플로팅 게이트(406) 상부뿐만 아니라 주변 셀들과의 전기적인 연결을 위하여 소자 분리막(404a) 상부에도 형성된다.
상기의 구조를 포함하는 반도체 소자에서, 소자 분리막(404a) 하부에서는 트리플 P웰(402), N웰(403) 및 P타입 기판(401)이 평행하게 배열된다. 그리고, 소자 분리막(404a) 상부에는 워드라인(408)이 형성된다. 이로 인해, 워드라인(408)이 게이트 역할을 하고, 트리플 P웰(402)이 소오스 역할을 하며, N웰(403)이 채널 영역 역할을 하고, P타입 기판(401)이 드레인 역할을 하여 기생 필드 트랜지스터가 형성된다. 기생 필드 트랜지스터는 주로 저전압 소자 영역과 고전압 소자 영역의 경계에서 많이 형성된다.
이러한 기생 필드 트랜지스터에 의해 누설 전류가 발생되는 것을 방지하기 위하여, 트리플 P웰(403)을 수직방향으로 둘러싸는 N웰(402) 상부의 소자 분리막(404) 상에 형성된 워드라인(408)을 제거한다. 이로 인해, 워드라인(408)은 단선되고 주변 회로(예를 들면, X-디코더)와 연결되지 않는다.
이를 연결하기 위하여, 전체 구조 상에 층간 절연막(409)을 형성하고, 식각된 워드라인(408)의 끝부분에 콘택 플러그(410)를 형성한다. 이어서, 콘택 플러그(410)를 금속 배선(411)으로 연결시키면, 끊어진 워드라인(408)은 다시 정상적으로 연결된다.
이 경우, 워드라인(408)이나 트리플 P웰(403)에 고전압이 인가되더라도, N웰(402) 상부에는 소자 분리막(404)뿐만 아니라 층간 절연막(409)까지 형성되어 있기 때문에, 기생 필드 트랜지스터는 형성되지 않는다.

상술한 바와 같이, 본 발명은 트리플 P웰을 둘러싸는 N웰 상부의 소자 분리막 상에 형성된 전도층을 식각하고, 단선된 전도층을 콘택 플러그와 금속 배선으로 연결시켜 기생 필드 트랜지스터의 발생을 차단함으로써, 누설 전류가 발생하는 것을 억제하고 소자의 전기적 특성을 향상시킬 수 있다.
뿐만 아니라, NAND 플래시 메모리 소자의 테스트 시 테스트 시간을 줄이는 과정에서 누설 전류가 증가하는 것을 방지하여 테스트의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. N웰, 트리플 P웰, 소자 분리막 및 반도체 기판 상에 형성된 전도층을 포함하는 반도체 소자에 있어서,
    상기 트리플 P웰이 소오스로 작용하고, 상기 N웰이 채널 영역으로 작용하고, 상기 반도체 기판이 드레인으로 작용하고, 상기 전도층이 게이트로 작용하여 기생 필드 트랜지스터가 형성되는 영역의 상기 전도층이 식각되고, 단선된 상기 전도층이 콘택 플러그와 금속 배선을 통해 연결되는 반도체 소자.
  2. 반도체 기판의 활성 영역에 형성된 N웰;
    상기 N웰의 일부 영역에 형성된 트리플 P웰;
    상기 반도체 기판 상에 형성되며 상기 트리플 P웰을 수직으로 둘러싸는 상기 N웰 상부에서 단선된 전도층; 및
    상기 단전된 전도층을 전기적으로 연결하기 위한 콘택 플러그와 금속 배선을 포함하는 반도체 소자.
  3. 저전압 소자 영역과 고전압 소자 영역으로 구분되는 반도체 기판의 활성 영역에 형성된 N웰 및 트리플 P웰;
    상기 저전압 소자 영역 가장자리의 상기 N웰 상부에서 단선된 전도층 및
    상기 단전된 전도층을 전기적으로 연결하기 위한 콘택 플러그와 금속 배선을 포함하는 반도체 소자.
  4. 반도체 기판에 N웨 및 트리플 P웰을 순차적으로 형성하는 단계;
    상기 반도체 기판 상에 전도층을 소정의 패턴으로 형성하되, 상기 트리플 P웰을 수직으로 둘러싸는 상기 N웰 상부에서 단선된 패턴으로 상기 전도층을 형성하는 단계;
    상기 전도층을 포함한 전체 구조 상에 층간 절연막을 형성하는 단계; 및
    콘택 플러그와 금속 배선을 형성하여 상기 단선된 전도층을 전기적으로 연결시키는 단계를 포함하는 반도체 소자의 제조 방법.
KR1020040108645A 2004-12-20 2004-12-20 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자 KR100709478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108645A KR100709478B1 (ko) 2004-12-20 2004-12-20 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108645A KR100709478B1 (ko) 2004-12-20 2004-12-20 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20060070028A true KR20060070028A (ko) 2006-06-23
KR100709478B1 KR100709478B1 (ko) 2007-04-18

Family

ID=37163852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108645A KR100709478B1 (ko) 2004-12-20 2004-12-20 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자

Country Status (1)

Country Link
KR (1) KR100709478B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885779B1 (ko) * 2006-12-28 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 고전압 트랜지스터
US7920021B2 (en) 2009-02-13 2011-04-05 Samsung Electronics Co., Ltd. Method of applying wire voltage to semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260891A (ja) 1999-03-11 2000-09-22 Toshiba Corp 半導体装置
KR100385230B1 (ko) * 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
KR100499635B1 (ko) * 2002-12-31 2005-07-07 주식회사 하이닉스반도체 반도체 소자의 워드라인 패터닝 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885779B1 (ko) * 2006-12-28 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 고전압 트랜지스터
US7920021B2 (en) 2009-02-13 2011-04-05 Samsung Electronics Co., Ltd. Method of applying wire voltage to semiconductor device

Also Published As

Publication number Publication date
KR100709478B1 (ko) 2007-04-18

Similar Documents

Publication Publication Date Title
US20180261623A1 (en) Semiconductor memory device
KR100389130B1 (ko) 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자
US6642569B2 (en) Semiconductor memory with nonvolatile memory cell array and semiconductor device with nonvolatile memory cell array and logic device
KR100871183B1 (ko) 반도체 집적 회로 장치
KR101049360B1 (ko) 불휘발성 반도체 기억 장치
KR101008371B1 (ko) 반도체 디바이스 및 그 제조 방법
US20070148864A1 (en) Method of manufacturing flash memory device
CN108666316B (zh) 非挥发性存储器结构及防止其产生编程干扰的方法
JP2011066038A (ja) 半導体記憶装置
KR101002551B1 (ko) 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자
KR100709478B1 (ko) 기생 필드 트랜지스터에 의한 누설 전류를 감소시킬 수있는 반도체 소자
KR101099860B1 (ko) 비휘발성 반도체 메모리 디바이스
KR100888202B1 (ko) 반도체 소자 제조방법
KR100875054B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JP2012174762A (ja) 不揮発性半導体記憶装置及びその製造方法
US20050195630A1 (en) Nonvolatile semiconductor memory device
KR20090070534A (ko) 플래시 소자 및 그의 제조 방법
KR20130039795A (ko) 낸드 플래시 메모리 소자
KR100891425B1 (ko) 낸드 플래시 메모리 소자
KR101029925B1 (ko) 플래시 메모리 소자 및 그 제조방법
US7851304B2 (en) Nonvolatile memory device and fabrication method
KR20090052070A (ko) 반도체 소자의 금속 배선 형성 방법
KR100671600B1 (ko) 플래쉬 메모리 소자
KR20080022950A (ko) 반도체 메모리 소자 및 그것의 제조 방법
KR100875058B1 (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee