KR20060068911A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20060068911A KR20060068911A KR1020040107853A KR20040107853A KR20060068911A KR 20060068911 A KR20060068911 A KR 20060068911A KR 1020040107853 A KR1020040107853 A KR 1020040107853A KR 20040107853 A KR20040107853 A KR 20040107853A KR 20060068911 A KR20060068911 A KR 20060068911A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- silicon substrate
- dielectric film
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000005108 dry cleaning Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000007772 electrode material Substances 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims description 13
- 239000011261 inert gas Substances 0.000 claims description 13
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 9
- 229910001882 dioxygen Inorganic materials 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 실리콘 기판상에 유전막과 게이트 전극 물질을 형성하는 단계와, 상기 게이트 전극 물질과 유전막을 선택적으로 식각하여 게이트 전극을 형성하되, 상기 실리콘 기판이 노출되지 않도록 상기 유전막을 일정 두께 잔류시키는 단계와, 드라이 크리닝 공정으로 상기 게이트 전극 양측 실리콘 기판상의 잔류 유전막을 완전히 제거하는 단계와, 불활성 가스 분위기에서 어닐링 공정을 실시하여 상기 드라이 크리닝 공정시 비정질화된 실리콘 기판을 단결정화하는 단계와, 상기 단결정화된 실리콘 기판 표면에 열산화막을 형성하는 단계를 포함하여 형성한다.
게이트 유전막, 비정질화, 단결정
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
도 2는 본 발명의 저온 어닐링 공정에 의한 실리콘 기판의 재결정화 과정을 도식적으로 나타낸 도면
<도면의 주요 부분에 대한 부호의 설명>
10 : 실리콘 기판 11 : 게이트 유전막
12 : 게이트 전극 13 : 열산화막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 게이트 식각시 필연적으로 발생하는 게이트 에지(gate edge) 부위의 특성 열화 문제를 해결하기 위한 반도체 소자의 제조방법에 관한 것이다.
반도체 제조 공정 중 드라이 에칭(dry etching) 공정은 회로 패턴(pattern) 을 정의하는데 반드시 필요한 공정이다.
특히, 트랜지스터(transistor)를 형성하는 공정인 게이트 에칭(gate etching) 공정은 그 구조상의 목적으로 다층 박막을 한꺼번에 에칭(etching)해 냄과 동시에 트랜지스터 주변 실리콘 기판의 에칭 데미지(etching damage)를 최소화하는 것이 매우 중요하다.
따라서, 통상적으로는 실리콘 기판이 드러나지 않은 상태 즉, 게이트 유전막을 일정 두께 남긴 상태에서 에칭을 완료하는 방법을 많이 쓰고 있다.
그러나, 이러한 방법으로 에칭을 할 경우 게이트 유전막의 끝단 부분에 상당한 두께의 유전막이 잔류하게 되고, 이 잔류 유전막은 에칭 공정 도중 발생하는 폴리머(polymer) 등 이물질에 의해 오염이 되어 박막의 특성이 매우 불량해지게 되어 인접한 게이트 유전막의 특성을 열화시키는 원인이 되고 있다.
이러한 문제점을 해소하기 위해서는 이 부분의 유전막을 완전히 제거하기 위한 드라이 크리닝(dry cleaning) 공정을 실시하고 있으나, 상기 드라이 크리닝 공정시 필연적으로 실리콘 기판에 결정 결함이 유발되게 된다.
상기 드라이 크리닝시 유발되는 실리콘 기판의 결정 결함은 원래 단결정 상태의 실리콘이 드라이 크리닝 공정의 플라즈마(plasma) 에너지원에 의해 결합붕괴가 일어나서 비정질(amorphous)화되는 것이다.
이 경우 후속 열공정을 진행하게 되면 상당 부분 재결정화가 되나 적절한 열공정 조건이 가해지지 않으면 실리콘 격자 속에 결함이 존재하게 되고, 이 결함이 접합누설전류를 일으키게 된다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로, 게이트 패턴 식각 공정에서 발생하는 게이트 유전막의 특성 저하를 개선할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 실리콘 기판의 접합누설전류를 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 제조방법은 실리콘 기판상에 유전막과 게이트 전극 물질을 형성하는 단계와, 상기 게이트 전극 물질과 유전막을 선택적으로 식각하여 게이트 전극을 형성하되, 상기 실리콘 기판이 노출되지 않도록 상기 유전막을 일정 두께 잔류시키는 단계와, 드라이 크리닝 공정으로 상기 게이트 전극 양측 실리콘 기판상의 잔류 유전막을 완전히 제거하는 단계와, 불활성 가스 분위기에서 어닐링 공정을 실시하여 상기 드라이 크리닝 공정시 비정질화된 실리콘 기판을 단결정화하는 단계와, 상기 단결정화된 실리콘 기판 표면에 열산화막을 형성하는 단계를 포함하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이고, 도 2는 본 발명의 어닐링 공정에 의한 실리콘 기판의 재결정화 과정을 도식적으로 나타낸 도면이다.
먼저, 도 1a에 도시하는 바와 같이 실리콘 기판(10)상에 게이트 유전막(11)과 게이트 전극용 물질을 차례로 형성한 다음, 포토 및 식각 공정으로 상기 게이트 전극용 물질과 게이트 유전막(11)을 선택적으로 식각하여 게이트 전극(12)을 형성하되, 식각시 상기 게이트 유전막(11)을 완전히 식각하지 않고 일정 두께 잔류시키어 실리콘 기판(10)이 노출되지 않도록 한다.
이때, 상기 잔류 게이트 유전막(11)의 두께는 10Å보다 크게 되도록 한다.
그리고, 도 1b에 도시하는 바와 같이, 플라즈마(plasma)를 에너지원으로 사용하는 드라이 크리닝(dry cleaning) 공정으로 게이트 전극(12) 양측 실리콘 기판(10)상의 잔류 게이트 유전막(11)을 완전히 제거한다.
상기 드라이 크리닝 공정시 에천트(etchant)로는 에서 탄화플루오르(fluorocarbon) 계열의 가스 또는 탄화플루오르 계열의 가스와 산소의 혼합 가스를 사용한다.
이때, 상기 게이트 유전막(11)뿐만 아니라 실리콘 기판(10)도 일정 두께 제거되게 되며, 실리콘 기판(10)의 결정 상태가 상기 드라이 크리닝 공정의 플라즈마 에너지원에 의해 데미지를 받아 결합붕괴가 일어나 비정질화된 상태가 된다.
이어, 상기 실리콘 기판(10)을 질소나 아르곤 같은 불활성 가스 분위기의 노(furnace)에 로딩(loading)시키고, 분당 20℃의 속도로 500 내지 700℃까지 온도를 올린 다음 불활성 가스를 그대로 유지한 채 어닐링 공정을 실시하여 비정질화된 실리콘 기판(10)을 결정결함이 없는 단결정으로 재결정화시킨다.
즉, 도 2에 도시된 바와 같이 드라이 크리닝 공정 이후 데미지에 의해 비정질화된 실리콘 기판(10)의 결정격자는 상기 어닐링 공정을 통해 단결정으로 재결정화되어 결정결함이 제거되게 된다.
이때, 상기 어닐링 공정의 압력은 1Torr이하의 고진공부터 대기압 수준까지 넓은 대역을 사용할 수 있다.
그리고, 어닐링 공정은 적어도 2시간 이상 실시해야 하며, 실리콘 기판(10)을 결정결함 없이 재결정화시키기 위해서는 산소 가스의 농도를 1ppm 이하로 매우 낮게 유지시켜야 한다.
그러고 나서, 도 1c에 도시하는 바와 같이, 열산화 공정으로 실리콘 기판(10)과 게이트 전극(12)의 표면에 10 내지 100Å 두께의 열산화막(13)을 성장시킨다.
상기 열산화 공정의 목적은 게이트 유전막(11)의 모서리 부분의 특성을 강화시키며, 후속 접합 이온 주입 공정에서 실리콘 기판(10)의 표면 데미지를 방지하기 위한 열산화막(13)을 형성시키기 위함이다.
상기 열산화 공정은 상기 어닐링 공정에 이어 인시튜(in-situ)로 진행할 수 도 있고, 별도의 RTO(Rapid Thermal Oxidation) 장비를 사용하여 진행할 수도 있다.
전자의 경우 즉, 열산화 공정을 어닐링 공정과 인시튜로 진행하는 경우에는 상기 어닐링 공정이 완료되면 740 내지 770torr 압력이 유지되도록 질소 또는 아르곤 등의 불활성 가스를 계속해서 주입하면서 온도를 800 내지 950℃까지 상승시킨다.
그리고, 온도가 800 내지 950℃까지 상승되고 나면 불활성 기체 주입은 중단시키고 산소 가스를 주입하여 상기 열산화막(13)을 형성한다.
이때, 산소 가스의 유량은 10 내지 50slm이 되도록 한다.
후자의 경우 즉, 열산화 공정을 별도의 RTO 장비를 사용하여 실시하는 경우에는 상기 어닐링 공정이 완료 후 740 내지 770torr의 압력이 유지되도록 질소 또는 아르곤 등의 불활성 가스를 주입되고 있는 RTO 장비의 챔버 내부에 상기 실리콘 웨이퍼(10)를 로딩(loading)한다.
그리고, 상기 챔버 내부 온도를 분당 50 내지 200℃의 속도로 상승시키어 800 내지 950℃까지 상승되면 불활성 가스 주입은 중단시키고 산소 가스를 주입하여 상기 열산화막(13)을 형성한다.
이때, 상기 산소 가스의 유량은 1 내지 20slm이 되도록 한다.
이상으로 본 발명의 실시예에 따른 반도체 소자를 완성한다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 게이트 식각시 발생하는 데미지에 의한 게이트 유전막 특성 불량을 개선시킬 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.
둘째, 드라이 크리닝 공정시 비정질화된 실리콘 기판을 결함이 없는 단결정으로 재결정화시킬 수 있으므로 접합누설전류를 줄일 수 있다.
셋째, 플래쉬 메모리 소자의 게이트 라인 제조에 적용할 경우 터널링 산화막의 데이터 기억(data retention) 특성을 개선시킬 수 있다.
Claims (16)
- (a) 실리콘 기판상에 유전막과 게이트 전극 물질을 형성하는 단계;(b) 상기 게이트 전극 물질과 유전막을 선택적으로 식각하여 게이트 전극을 형성하되, 상기 실리콘 기판이 노출되지 않도록 상기 유전막을 일정 두께 잔류시키는 단계;(c) 드라이 크리닝 공정으로 상기 게이트 전극 양측 실리콘 기판상의 잔류 유전막을 제거하는 단계;(d) 불활성 가스 분위기에서 어닐링 공정을 실시하여 상기 드라이 크리닝 공정시 비정질화된 실리콘 기판을 단결정화하는 단계;(e) 상기 단결정화된 실리콘 기판 표면에 열산화막을 형성하는 단계를 포함하여 형성하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (b) 단계에서 잔류 유전막의 두께를 10Å보다 크게 되도록 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 드라이 크리닝 공정시 플라즈마를 에너지원으로 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (d) 단계를 노(furnace) 장비를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (d) 단계에서 상기 불활성 가스에 포함된 산소 농도가 1ppm보다 작은 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (e) 단계에서 형성하는 열산화막의 두께는 10 내지 100Å인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (d)단계의 어닐링 공정을 500 내지 700℃의 온도에서 2시간 이상 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1항에 있어서,상기 (d) 단계를 완료한 후에 인-시튜(in-situ)로 (e) 단계를 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8항에 있어서,상기 (d) 단계 이후에 (e) 단계를 수행하기 전에(f) 740 내지 770torr의 압력이 유지되도록 불활성 가스를 주입하면서 온도를 800 내지 950℃까지 상승시키는 단계;(g)불활성 가스의 공급을 중단하는 단계를 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8항에 있어서,상기 (e) 단계는 산소 가스 분위기에서 열산화막을 형성하는 단계임을 특징으로 하는 반도체 소자의 제조방법.
- 제 8항에 있어서,상기 산소 가스의 유량은 10 내지 50slm인 것을 특징으로 하는 반도체 소자의 제조방법
- 제 1항에 있어서,상기 (d) 단계 이후에 실리콘 기판을 별도의 RTO 장비로 이동시킨 다음 상기 (e) 단계를 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 (d) 단계 이후에 (e) 단계를 수행하기 전에(h) 상기 RTO 장비의 챔버 압력이 740 내지 770torr가 되도록 불활성 가스를 주입하면서 온도를 800 내지 950℃까지 상승시키는 단계;(i)불활성 가스의 공급을 중단하는 단계를 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 13항에 있어서,상기 온도 상승 속도는 분당 50 내지 200℃인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 12항에 있어서,상기 (e) 단계는 산소 가스 분위기에서 열산화막을 형성하는 단계임을 특징으로 하는 반도체 소자의 제조방법.
- 제 15항에 있어서,상기 산소 가스의 유량은 10 내지 20slm인 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107853A KR101044016B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107853A KR101044016B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060068911A true KR20060068911A (ko) | 2006-06-21 |
| KR101044016B1 KR101044016B1 (ko) | 2011-06-24 |
Family
ID=37163157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040107853A KR101044016B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101044016B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307106A (ja) * | 1996-05-20 | 1997-11-28 | Nec Corp | 半導体装置の製造方法 |
| KR20000043196A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체소자의 초저접합 형성방법 |
| TW451347B (en) | 2000-06-16 | 2001-08-21 | United Microelectronics Corp | Cleaning method after polycide gate etching |
| KR20040031998A (ko) * | 2002-10-08 | 2004-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2004
- 2004-12-17 KR KR1020040107853A patent/KR101044016B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101044016B1 (ko) | 2011-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103107066B (zh) | 一种光刻胶去除方法及半导体生产方法 | |
| JP2004088103A (ja) | 液晶ディスプレイの製造方法 | |
| EP0878022B1 (en) | Method for forming ultra-thin gate oxides | |
| US6908805B2 (en) | Method of manufacturing dual gate oxide film | |
| KR101044016B1 (ko) | 반도체 소자의 제조방법 | |
| JP2008078253A (ja) | 半導体装置の製造方法 | |
| CN113838857B (zh) | 三维存储器及制备三维存储器的方法 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| US20070082494A1 (en) | Method for forming silicide layer | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2007188953A (ja) | 多結晶シリコン層の製造方法 | |
| CN118380325B (zh) | 一种鳍式场效应晶体管的鳍片表面处理方法 | |
| KR20190032378A (ko) | 반도체 장치의 제조방법 및 반도체 장치의 평가방법 | |
| JP2005019944A (ja) | 半導体素子のトンネル酸化膜形成方法 | |
| KR100358572B1 (ko) | 반도체소자의 산화막 형성방법 | |
| KR100342862B1 (ko) | 반도체장치의적층구조게이트형성방법 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| KR101055756B1 (ko) | 플래쉬 메모리 소자의 터널 산화막 형성 방법 | |
| KR100588217B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| US20080135917A1 (en) | Method to form uniform tunnel oxide for flash devices and the resulting structures | |
| KR100241522B1 (ko) | 반도체 소자의 박막 트랜지스터 제조방법 | |
| KR20050106256A (ko) | 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 | |
| TWI400746B (zh) | Chemical Vapor Deposition of Thin Film Transistor and Its Pre - Deposition Structure | |
| KR20070003043A (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR20200145022A (ko) | 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |