KR20060067455A - 새로운 첨가제를 이용한 초등각 구리 전해도금 방법 - Google Patents

새로운 첨가제를 이용한 초등각 구리 전해도금 방법 Download PDF

Info

Publication number
KR20060067455A
KR20060067455A KR1020040106240A KR20040106240A KR20060067455A KR 20060067455 A KR20060067455 A KR 20060067455A KR 1020040106240 A KR1020040106240 A KR 1020040106240A KR 20040106240 A KR20040106240 A KR 20040106240A KR 20060067455 A KR20060067455 A KR 20060067455A
Authority
KR
South Korea
Prior art keywords
copper
dps
peg
copper electroplating
nacl
Prior art date
Application number
KR1020040106240A
Other languages
English (en)
Other versions
KR100727213B1 (ko
Inventor
김재정
조성기
김수길
Original Assignee
주식회사 엘지화학
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학, 재단법인서울대학교산학협력재단 filed Critical 주식회사 엘지화학
Priority to KR1020040106240A priority Critical patent/KR100727213B1/ko
Publication of KR20060067455A publication Critical patent/KR20060067455A/ko
Application granted granted Critical
Publication of KR100727213B1 publication Critical patent/KR100727213B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 반도체 구리배선을 위한 구리 전해도금 방법에 있어서, 폴리에틸렌글리콜(PEG), 염화나트륨(NaCl), N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyl dithiocarbamic acid(3-sulfopropyl)ester)(DPS), 황산구리, 및 황산으로 이루어지는 구리 전해도금 용액을 사용하고, 여러 단계의 도금을 실시하여 초등각 전착(superconformal deposition)을 시킬 수 있는 구리 전해도금 방법에 관한 것이며, 반도체 배선에 결함이 없는 구리막을 제조할 수 있는 효과가 있다.
구리 전해도금, 반도체 배선, DPS, 구리 전착, 초등각 전착

Description

새로운 첨가제를 이용한 초등각 구리 전해도금 방법{Superconformal Cu Electro-Deposition by Using New Additive}
도 1은 다마신 구조 내에서 종래의 원-스텝(one-step) 전해도금 방법에 의해 얻은 바텀-업 프로세스(bottom-up process)를 나타낸 SEM 사진이다.
도 2는 PEG-Cl-DPS 조합을 종래 원-스텝(one-step) 공정에 적용해 본 SEM 사진이다.
도 3은 기존 공정과 본 발명에 따른 도금공정 1 및 도금공정 2의 각 순서를 비교하여 도시화한 흐름도이다.
도 4는 본 발명에 따른 실시예 1에서 전착된 구리 막의 형태를 전착 단계에 따라 나타낸 SEM 사진이다.
도 5는 본 발명에 따른 실시예 2에서 전착된 구리 막의 형태를 전착 단계에 따라 나타낸 SEM 사진이다.
본 발명은 새로운 첨가제를 이용하여 초등각 구리 전해도금 방법에 관한 것이다. 더욱 상세하게는 본 발명은 가속제로서DPS(N,N-Dimethyl dithiocarbamic acid(3-sulfopropyl)ester)를 사용하고 새로운 도금공정을 도입하여 초등각 전착(superconformal deposition)을 시킬 수 있는 구리 전해도금 방법에 관한 것이다.
반도체 구리 배선에서 사용되는 전류 밀도와 배선 길이가 점차 증가함에 따라 보이드(void)와 심(seam) 등의 결함이 없는 신뢰성 높은 구리 막에 대한 요구가 높아지고 있다. 전해도금은 기존의 다른 구리 배선 형성 방법에 비해, 첨가제를 통해 결함 없는 구리 막 형성(superconformal deposition)에 우수한 능력을 가지고 있어 가장 활발한 연구가 이루어지고 있다. 구리 전해 도금은 전해도금 용액 내에 억제제(suppressor)와 가속제(accelerator)의 조합을 첨가함으로써 트랜치(trench) 바닥 면의 우선적인 전착(bottom-up process)을 얻을 수 있다.
현재 가장 널리 사용되는 첨가제는 억제제(suppressor)로서 PEG(polyethylene glycol)과 염소 이온(Cl-)의 조합이며, 가속제(accelerator)로는 SPS(bis-(3-sulfopropyl)-disulfide)가 사용된다. 하기 표 1 은 선행되고 있는 일반적인 구리 전해도금의 조건을 나타낸 것이다.
현재 PEG-Cl-SPS를 이용한 구리 전해도금은 물리 기상 증착법에 의해 구리 전해도금시 요구되는 구리 막 (seed layer) 을 형성한 후, 표 1의 전해도금 용액에 시편을 담그며, 전압 또는 전류를 인가함으로써 이루어진다. 이것은 트랜치(trench) 내의 전착이 완료될 때까지 추가적인 공정은 없는 이른바 원-스텝(one-step) 방법이다.
도 1은 다마신 구조 내에서 종래의 원-스텝(one-step) 전해도금 방법에 의해 얻은 bottom-up process의 실제 사진이다.
[표 1] 기존 구리 전해도금 조건.
Electrolyte (도금액) 0.05∼0.25 M CuSO4 1.0∼1.8 M H2SO4
Applied potential (인가전압) -200∼-250 mV (vs. SCE)
Additives (첨가제) Suppressor : PEG (Mw: 3000∼3500) + Cl-
Accelerator : SPS
Deposition method One-step
PEG-Cl-SPS 조합은 가장 널리 쓰이는 첨가제 조합인 동시에, 바텀-업 프로세스(bottom-up process)를 가능케 하는 가장 효율적인 첨가제 조합이다. 전해도금은 매우 오래 전부터 사용된 기술로서 경험적인 지식에 의해 많은 첨가제들이 존재하지만, 바텀-업 프로세스(bottom-up process)를 보고한 물질은 거의 없는 실정이다. 실제로 DPS(N,N-Dimethyl dithiocarbamic acid (3-sulfopropyl) ester)의 경우, 전해도금에서 잘 알려진 가속제(accelerator)이지만 SPS를 대체한 PEG-Cl-DPS 조합을 기존 공정에 도입한 경우, 종래의 원-스텝(one-step) 공정으로는 바텀-업 프로세스(bottom-up process)를 얻을 수 없다.
도 2는 PEG-Cl-DPS 조합을 종래 원-스텝(one-step) 공정에 적용해 본 SEM사진이다.
도 2에서 보이는 바와 같이, 전착 초기에 보이던 바텀-업 프로세스(bottom-up process)가 전착 후기에는 지속이 되지 않는 것을 알 수 있다. 이 현상에 대해서는 아직 연구가 부족한 실정이다. DPS의 트렌치(trench) 내의 확산과 흡착, 그리고 DPS 상호간의 반응에 의한 현상으로 추측되고 있다.
DPS는 매우 효과적인 가속제(accelerator)로서 해외의 많은 특허에도 이미 언급되어 있는 물질이다. 그러나 기존 원-스텝(one-step) 공정이 개선 없이 적용될 경우 DPS의 이러한 효과는 반도체 배선 공정에서 그 효용성을 잃게 된다. 특히 구리 전해도금에서 가속제(accelerator)는 그 수가 많지 않다. 공정과의 조화 문제로 인해 다양한 첨가제의 사용이 제약 받는다는 것은 바람직하지 못하다. 각기 다른 첨가제를 위한 다양하고 특성화된 공정 개발은 첨가제 이용의 다각화와 현재 미진한 첨가제 연구에 중요하다고 할 수 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 반도체 구리 전해도금 공정에서 기존의 첨가제와 공정이 아닌, DPS(N,N-Dimethyl dithiocarbamic acid(3-sulfopropyl)ester)와 새로운 공정을 도입하여 초등각 전착(superconformal deposition)을 시킬 수 있는 구리 전해도금 방법을 제공하는 것을 목적으로 한다.
본 발명의 상기 목적 및 기타 목적들은 하기 설명되는 본 발명에 의하여 모두 달성될 수 있다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 구리배선을 위한 구리 전해도금 용액에 있어서, 폴리에틸렌글리콜(PEG), 염화나트륨(NaCl), N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyl dithiocarbamic acid(3-sulfopropyl)ester)(DPS), 황산구리, 및 황산으로 이루어지는 구리 전해도금 용액을 제공한다.
또한, 본 발명은 반도체 구리배선을 위한 구리 전해도금에 있어서,
(i) 황산구리 및 황산으로 이루어지는 기본 용액에 PEG, NaCl, DPS를 첨가한 구리 전해도금용액 내에서 70 ∼ 130초 동안 1 단계 전착을 수행하는 단계; (ii) 전착된 시편을 초순수에 0 ∼ 3초간 담근 후에 N2 stream을 이용하여 표면의 물기를 제거하는 단계; (iii) 상기 기본 용액에 PEG와 NaCl이 첨가된 용액에서, 준비된 시편을 300 ∼ 400초 동안 2 단계 전착을 수행하는 단계; 및 (iv) 시편을 초순수와 N2 stream을 이용하여 세척하는 단계;를 포함하여 이루어지는 구리 전해도금 방법을 제공한다.
상기 PEG의 농도는 90 ∼ 170 ㎛ 이며, 상기 NaCl의 농도는 0.7 ∼ 1.3mM 이며, 상기 DPS의 농도는 50 ∼ 150 ㎛일 수 있다.
또한, 본 발명은 반도체 구리배선을 위한 구리 전해도금에 있어서,
(i) 초순수에 DPS를 첨가한 후 시편을 70 ∼ 130초 동안 담금으로써 표면을 개질하는 단계; (ii) 시편을 세척하지 않은 채, PEG와 NaCl이 첨가된 기본 용액에서 500 ∼ 600 초간 전착을 수행하는 단계; 및 (iii) 시편을 초순수와 N2 stream 을 이용하여 세척하는 단계;를 포함하여 이루어지는 구리 전해도금 방법을 제공한다.
상기 DPS의 농도는 50 ∼ 150㎛이며, 상기 PEG의 농도는 90 ∼ 170Mm이며, NaCl의 농도는 0.7 ∼ 1.3mM 일 수 있다.
이하, 본 발명에 대하여 상세히 설명하면 다음과 같다.
본 발명에 따른 구리 전해도금 방법은 잘 알려진 가속제(accelerator)인 DPS를 PEG-Cl과 조합한 첨가제로 사용하여, 초등각 전착(superconformal deposition) 을 이룬다.
본 발명은 PEG-Cl-DPS 조합의 첨가제에 적합한 기존의 공정과는 다른 2 가지 도금공정에 의하여 구리 전해도금을 한다.
본 발명에 사용된 기판은 A/R 3:1, 선폭0.66㎛의 트렌치(trench) 형태의 TiN(150nm)/Ti(100nm)/SiO2 이다.
물리 기상 증착법에 의해 전해도금을 수행하기 위한 구리 막(seed layer)을 형성한다.
모든 구리도금은 기본적으로 0.20 ∼ 0.25M CuSO4, 1.0 ∼ 1.8M H2SO4 의 기본 용액에서 SCE (Standard Calomel Electrode) 대비 -200 ∼ -250mV 의 전압을 인가함으로써 이루어진다.
두 공정 모두 구리 전해도금이 여러 단계로 나뉘어 지는 다단계(multi-step)로 이루어져 있다.
(a) 도금공정 1
(i) 기본 용액에 PEG(70 ∼ 190㎛), NaCl(0.7 ∼ 1.3mM), DPS(50 ∼ 150㎛)을 각각 첨가하고 70 ∼ 130초 동안 1 단계 전착을 수행한다.
(ii) 전착된 시편을 200 ∼ 400rpm(revolutions per minute)로 교반되는 초순수에 0 ∼ 3초 동안 담근 후에 N2 stream을 이용하여 표면의 물기를 제거한다.
(iii) 기본 용액에 PEG(90 ∼ 170㎛), NaCl(0.7 ∼ 1.3mM)이 첨가된 용액에서, 준비된 시편을 300 ∼ 400초 동안 2 단계 전착을 수행한다.
(iv) 시편을 초순수와 N2 stream을 이용하여 세척한다.
(b) 도금공정 2
(i) 초순수에 DPS(50 ∼ 150㎛)을 첨가한 후 시편을 70 ∼ 130초간 담금으로써 표면을 개질한다.
(ii) 시편을 세척하지 않은 채, PEG(90 ∼ 170㎛), NaCl(0.7 ∼ 1.3mM)이 첨가된 기본 용액에서 500 ∼ 600초간 전착을 수행한다.
(iii) 시편을 초순수와 N2 stream을 이용하여 세척한다.
도 3은 기존 공정과 상기 도금공정 1, 도금공정 2의 각 순서를 비교하여 도시화한 것이다.
각 농도, 특히 DPS의 농도가 상기 언급된 농도 범위를 벗어난 경우, 초등각 전착은 나타나지 않는다. DPS 농도가 상기 농도보다 낮을 경우, DPS의 효과가 미미하며, 높을 경우는 바닥면의 우선 전착이 나타나지 않는다.
본 발명은 이로써, DPS가 반도체 구리 전해 도금에서 매우 효과적인 가속제(accelerator)임이 증명되었으며, 기존 공정에서 획일화 된 첨가제 이용의 다각화를 모색할 수 있게 되었다. 기존의 연구에서, 가속제(accelerator)의 작용이 첨가제 내의 S-S bond(disulfide)의 분열과 결합의 순환적 작용에 의한 것으로 알려진 데 비해, DPS의 경우 디설파이드(disulfide) 또는 이를 형성시키기 위한 메르캅토(mercapto) 구조가 없음에도 불구하고 효과적인 첨가제로써 작용한다는 사실은 가속제(accelerator)의 구조에 대한 새로운 정보라 할 수 있다.
이하, 하기의 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 본 발명의 범위가 실시예에 한정되는 것은 아니다.
[실시예 1]
기판은 A/R 3:1, 선폭 0.66㎛의 트렌치(trench) 형태의 TiN(150nm)/Ti(100nm)/SiO2을 사용하였으며, 상기 기판 위에 일반적인 물리 기상 증착법을 사용하여 전해도금을 수행하기 위한 구리 시드층(seed layer)을 형성하였다.
기본적인 구리 전해도금 용액은 0.25M CuSO4, 1M H2SO4로 이루어졌으며, 구리 전해도금 용액에 SCE(Standard Calomel Electrode) 대비 -250 mV 의 전압을 인가하였다. 하기 단계에 의하여 구리 시드층 상에 구리 전해도금을 실시하였다.
(i) 0.25M CuSO4, 1M H2SO4로 이루어진 기본용액에 PEG(132㎛), NaCl (1mM), DPS(100㎛)을 각각 첨가하고 100초 동안 1 단계 전착을 수행하였다.
(ii) 전착된 시편을 300rpm으로 교반되는 초순수에 1초 동안 담근 후에 N2 stream을 이용하여 표면의 물기를 제거하였다.
(iii) 0.25M CuSO4, 1M H2SO4로 이루어진 기본용액에 PEG(132㎛), NaCl(1mM)이 첨가된 용액에서, 준비된 시편을 320초 동안 2 단계 전착을 수행하였다.
(iv) 구리가 전착된 시편을 초순수와 N2 stream을 이용하여 세척하였다.
전착된 구리 막의 형태를 전착 단계에 따라 나타낸 SEM 사진을 도 4에 나타 내었다. 초기 전착에서는 PEG-Cl-DPS로 버텀-업 프로세스(bottom-up process)를 얻은 반면, 후기 전착에서는 PEG-Cl만으로 버텀-업 프로세스 (bottom-up process)를 얻었다. 바닥면의 우선적인 전착(bottom-up process)이 관찰되었으며, 초등각 전착(superconformal deposition)의 증거인 범프(bump)가 관찰되었다. 이는 전착된 막이 결함을 가지고 있지 않다는 증거이다.
[실시예 2]
하기 단계에 의하여 구리 시드층 상에 구리 전해도금을 실시하는 것을 제외하고는 실시예 1과 동일하게 실시하였다.
(i) 초순수에 DPS(100㎛)을 첨가한 후, 시편을 100초 동안 담금으로써 표면을 개질하였다.
(ii) 시편을 세척하지 않은 채, PEG(132㎛), NaCl(1mM)이 첨가된 기본 용액에서 540초 동안 전착을 수행하였다.
(iii) 시편을 초순수와 N2 stream을 이용하여 세척하였다.
전착된 구리 막의 형태를 전착 단계에 따라 나타낸 SEM 사진을 도 5에 나타내었다. 바닥면의 우선적인 전착(bottom-up process)이 관찰되었으며, 초등각 전착(superconformal deposition)의 증거인 범프(bump)가 관찰되었다. 이는 전착된 막이 결함을 가지고 있지 않다는 증거이다.
[비교예 1]
기존 첨가제인 PEG-Cl-SPS와 기존에 잘 알려진 공정을 이용하여 전해 도금을 실시하였다. 하기 단계에 의하여 구리 시드층 상에 구리 전해도금을 실시하는 것을 제외하고는 실시예 1과 동일하게 실시하였다.
(i) 0.25M CuSO4, 1M H2SO4로 이루어진 기본용액에 PEG(88㎛), NaCl (1mM), SPS(50㎛)을 각각 첨가하고 300초 동안 전착을 수행하였다.
(ii) 구리가 전착된 시편을 초순수와 N2 stream을 이용하여 세척하였다.
전착된 구리 막의 형태를 전착 시간에 따라 나타낸 SEM 사진을 도 1에 나타내었다. 잘 알려진 바와 같이 bottom-up process를 관찰 할 수 있으며, 초등각 전착(superconformal deposition)의 증거인 범프(bump) 또한 확인 할 수 있다.
[비교예 2]
PEG-Cl-DPS에 대해 상기 도금공정1, 도금공정2와 기존에 잘 알려진 공정과의 비교를 위해, PEG-Cl-DPS와 기존 공정을 이용하여 전해도금을 실시하였다. 하기 단계에 의하여 구리 시드층 상에 구리 전해도금을 실시하는 것을 제외하고는 실시예 1과 동일하게 실시하였다.
(i) 0.25M CuSO4, 1M H2SO4로 이루어진 기본용액에 PEG(132㎛), NaCl (1mM), DPS(100㎛) 을 각각 첨가하고 300초 동안 전착을 수행하였다.
(ii) 구리가 전착된 시편을 초순수와 N2 stream을 이용하여 세척하였다.
전착된 구리 막의 형태를 전착 단계에 따라 나타낸 SEM 사진을 도 2에 나타내었다. 전착 초기에서는 PEG-Cl-DPS로 bottom-up process를 얻음에도 불구하고 전착이 진행됨에 따라 bottom-up process가 약화됨을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 구리 전해도금 방법은 DPS 가 반도체용 구리 전해 도금에서 매우 효과적인 가속제(accelerator) 임이 증명되었으며, 반도체 배선에 결함이 없는 구리막을 제조할 수 있는 유용한 발명이다.
상기에서 본 발명은 기재된 구체적인 예를 중심으로 상세히 설명되었지만, 본 발명의 범주 및 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.

Claims (5)

  1. 반도체 구리배선을 위한 구리 전해도금 용액에 있어서,
    폴리에틸렌글리콜(PEG), 염화나트륨(NaCl), 및 N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyl dithiocarbamic acid(3-sulfopropyl)ester)(DPS), 황산구리 및 황산으로 이루어지는 것을 특징으로 하는 구리 전해도금 용액.
  2. 반도체 구리배선을 위한 구리 전해도금에 있어서,
    (i) 황산구리 및 황산으로 이루어지는 기본 용액에 PEG, NaCl, DPS를 첨가한 구리 전해도금용액 내에서 70 ∼ 130초 동안 1 단계 전착을 수행하는 단계;
    (ii) 증착된 시편을 초순수에 0 ∼ 3 초간 담근 후에 N2 stream을 이용하여 표면의 물기를 제거하는 단계;
    (iii) 상기 기본 용액에 PEG와 NaCl이 첨가된 용액에서, 준비된 시편을 300 ∼ 400초 동안 2 단계 전착을 수행하는 단계; 및
    (iv) 시편을 초순수와 N2 stream 을 이용하여 세척하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 구리 전해도금 방법.
  3. 제2항에 있어서,
    상기 PEG의 농도는 90 ∼ 170㎛ 이며, 상기 NaCl의 농도는 0.7 ∼ 1.3mM 이며, 상기 DPS의 농도는 50 ∼ 150㎛ 임을 특징으로 하는 구리 전해도금 방법.
  4. 반도체 구리배선을 위한 구리 전해도금에 있어서,
    (i) 초순수에 DPS를 첨가한 후 시편을 70 ∼ 130초 동안 담금으로써 표면을 개질하는 단계;
    (ii) 시편을 세척하지 않은 채, PEG와 NaCl이 첨가된 기본 용액에서 500 ∼ 600 초간 전착을 수행하는 단계; 및
    (iii) 시편을 초순수와 N2 stream 을 이용하여 세척하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 구리 전해도금 방법.
  5. 제4항에 있어서,
    상기 DPS의 농도는 50 ∼ 150㎛ 이며, 상기 PEG의 농도는 90 ∼ 170Mm 이며, NaCl의 농도는 0.7 ∼ 1.3mM 임을 특징으로 하는 구리 전해도금 방법.
KR1020040106240A 2004-12-15 2004-12-15 첨가제를 이용한 초등각 구리 전해도금 방법 KR100727213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106240A KR100727213B1 (ko) 2004-12-15 2004-12-15 첨가제를 이용한 초등각 구리 전해도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106240A KR100727213B1 (ko) 2004-12-15 2004-12-15 첨가제를 이용한 초등각 구리 전해도금 방법

Publications (2)

Publication Number Publication Date
KR20060067455A true KR20060067455A (ko) 2006-06-20
KR100727213B1 KR100727213B1 (ko) 2007-06-13

Family

ID=37162015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106240A KR100727213B1 (ko) 2004-12-15 2004-12-15 첨가제를 이용한 초등각 구리 전해도금 방법

Country Status (1)

Country Link
KR (1) KR100727213B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865748B1 (ko) * 2007-05-02 2008-10-28 재단법인서울대학교산학협력재단 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법
CN103074657A (zh) * 2013-02-26 2013-05-01 灵宝华鑫铜箔有限责任公司 一种电解铜箔用添加剂及7μm双光锂离子电池用电解铜箔生产工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444110B2 (en) 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
KR100422455B1 (ko) * 2001-11-02 2004-03-11 엘지.필립스 엘시디 주식회사 구리 전해 도금액

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865748B1 (ko) * 2007-05-02 2008-10-28 재단법인서울대학교산학협력재단 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법
CN103074657A (zh) * 2013-02-26 2013-05-01 灵宝华鑫铜箔有限责任公司 一种电解铜箔用添加剂及7μm双光锂离子电池用电解铜箔生产工艺
CN103074657B (zh) * 2013-02-26 2015-07-29 灵宝华鑫铜箔有限责任公司 一种电解铜箔用添加剂及7μm双光锂离子电池用电解铜箔生产工艺

Also Published As

Publication number Publication date
KR100727213B1 (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
Kondo et al. Copper damascene electrodeposition and additives
US6709562B1 (en) Method of making electroplated interconnection structures on integrated circuit chips
CN1246504C (zh) 在工件上电镀金属的装置和方法
US6344129B1 (en) Method for plating copper conductors and devices formed
US20060017169A1 (en) Electroplated interconnection structures on integrated circuit chips
US8197662B1 (en) Deposit morphology of electroplated copper
US5385661A (en) Acid electrolyte solution and process for the electrodeposition of copper-rich alloys exploiting the phenomenon of underpotential deposition
US7989347B2 (en) Process for filling recessed features in a dielectric substrate
TW200424330A (en) Reverse pulse plating composition and method
EP2113587A1 (de) Wässriges saures Bad und Verfahren zum elektronischen Abschneiden von Kupfer
JP2000510289A (ja) 集積回路チップ上の電気めっき相互接続構造
JP2006529005A (ja) 高純度スルホン酸電解質溶液
JP2006283072A (ja) マイクロビアやスルーホールをめっきする方法
JP6813574B2 (ja) インジウムまたはインジウム合金の堆積方法および物品
CN1529772A (zh) 用于电子器件制造的金属电化学共沉积
US20080087549A1 (en) Additive For Copper Plating And Process For Producing Electronic Circiut Substrate Therewith
KR20230054707A (ko) 나노트윈드 구리의 전착을 위한 조성물 및 방법
Yin et al. Effect of PEG molecular weight on bottom-up filling of copper electrodeposition for PCB interconnects
US20040222104A1 (en) Electroplating composition
TWI703239B (zh) 錫或錫合金鍍敷液及凸塊的形成方法
KR100727213B1 (ko) 첨가제를 이용한 초등각 구리 전해도금 방법
JP5039923B2 (ja) 集積回路チップ上の電気めっき相互接続構造
JP5419793B2 (ja) 集積回路チップ上の電気めっき相互接続構造
KR100885369B1 (ko) 단차 평탄화를 위한 신규한 평탄제 및 이를 이용하는 구리전해 도금 방법
CN114703520B (zh) 无氰电镀金液及其制备方法和应用、镀金件及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110601

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee