KR100865748B1 - 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법 - Google Patents

구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법 Download PDF

Info

Publication number
KR100865748B1
KR100865748B1 KR1020070042775A KR20070042775A KR100865748B1 KR 100865748 B1 KR100865748 B1 KR 100865748B1 KR 1020070042775 A KR1020070042775 A KR 1020070042775A KR 20070042775 A KR20070042775 A KR 20070042775A KR 100865748 B1 KR100865748 B1 KR 100865748B1
Authority
KR
South Korea
Prior art keywords
solution
concentration
copper
dps
plating
Prior art date
Application number
KR1020070042775A
Other languages
English (en)
Inventor
김재정
조성기
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020070042775A priority Critical patent/KR100865748B1/ko
Application granted granted Critical
Publication of KR100865748B1 publication Critical patent/KR100865748B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선 형성방법에 관하여 개시한다. 본 발명의 용액에는 단일 공정에서 수퍼필링과 레벨링이 이루어지도록 1μM ~ 30μM 농도의 N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyldithiocarbamic acid(3-sulfopropyl)ester)(DPS)가 포함되는 것을 특징으로 한다. 본 발명에 의하면, 구리 전해도금 용액의 유기 첨가제로서 SPS 대신에 저농도의 DPS를 이용함으로써 도금 공정 중 추가적인 공정없이 수퍼필링과 레벨링을 얻을 수 있으므로 공정 단순화와 후속 CMP 공정에서의 균일한 구리 배선 형성의 효과를 얻을 수 있다.
구리, 배선, 전해 도금, 수퍼필링, 레벨링, DPS, SPS

Description

구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선 형성방법{Electrolytic copper plating solutions and method for forming a metal line of semiconductor device using the same}
도 1은 본 발명의 실시예 1과 같이 5μM 농도의 DPS로 얻은 도금 프로파일을 나타낸 SEM 사진;
도 2는 본 발명의 실시예 2와 같이 10μM 농도의 DPS로 얻은 도금 프로파일을 나타낸 SEM 사진;
도 3은 본 발명의 실시예에 따른 도 1 및 도 2와의 비교를 위하여 다마신 구조 내에서 종래의 PEG-Cl-SPS로 이루어진 유기 첨가제와 종래 도금 방법을 이용해 얻은 도금 프로파일을 나타낸 SEM 사진; 및
도 4는 본 발명의 실시예에 따른 도 1 및 도 2와의 비교를 위하여 다마신 구조 내에서 고농도의 DPS가 첨가된 유기 첨가제와 종래 도금 방법을 이용해 얻은 도금 프로파일을 나타낸 SEM 사진이다.
본 발명은 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선 형성방법에 관한 것으로, 특히 도금 용액의 저농도의 DPS가 첨가된 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선 형성방법에 관한 것이다.
반도체 배선용 다마신 공정에서 구리 박막 형성 방법으로써 인정받고 있는 구리 전해 도금은, 층간 절연막 상에 우선적으로 형성된 트렌치와 비아에 구리를 채우는 것을 특징으로 하며, 이러한 공간을 결함 없이 채우는 것을 수퍼필링이라 한다. 이러한 수퍼필링은 전해 도금액에 억제제와 가속제가 조합된 소량의 유기 첨가제를 첨가함으로써 이루어진다. 일반적으로, 염소 이온과 조합된 폴리에틸렌글리콜(poly(ethylene) glycol)(PEG)이 억제제로, SPS(bis(3-sulfopropyl) disulfide)가 가속제로 알려져 있다. 아래의 표 1 은 종래 도금 조건을 이용해 얻은 도금 프로파일이다.
전해액 CuSO4·5H2O, H2SO4
산화전극 Cu 또는 Pt
인가전압 -150 ~ -300mV (vs. SCE)
인가전압 1 ~ 10mA/cm2
첨가제 감속제 : 50 ~　150μM PEG(Mw 2500 ~ 3500)+ 0.5 ~ 1.5mM Cl-
가속제 : 50 ~ 100μM SPS
이 때, 도금이 진행됨에 따른 트렌치 내부의 표면적 감소와 그에 의한 SPS의 국부적인 표면 축적, 내부 도금 속도 증가가 수퍼필링의 중요한 메커니즘으로 알려져 있다.
그러나 이러한 SPS의 국부적인 축적은 도금이 완료된 후에 웨이퍼 전 표면에 걸쳐서 단차를 형성하게 된다. 형성된 단차는 후속 CMP 공정에서 불균일한 구리막을 형성하게 되므로 도금하는 동안 이러한 단차의 형성을 억제하여야 하는데, 이를 레벨링이라 한다. 즉, 가속제 SPS의 이용은 수퍼필링에 필수적이나 단차를 형성 시킨다는 단점을 가지고 있다. 일반적으로 레벨링은 레벨러(leveler)라 불리는 제 3의 유기 첨가제를 이용하거나, 도금시 전류 및 전압 조절 또는 단계별 도금 공정을 통해 이루어지고 있다. 즉 레벨링을 위해선 추가적인 공정 변수의 도입이 요구되며, 이는 실제 제조 공정의 복잡성을 초래한다.
한편, 대한민국 공개특허공보 2006-67455호에는 50㎛ ~ 150㎛ 농도의 DPS
(N,N-Dimethyl dithiocarbamic acid(3-sulfopropyl)ester)와 새로운 공정을 도입하여 수퍼필링을 시킬 수 있는 구리 전해도금 방법이 개시되어 있지만, 수퍼필링과 레벨링을 동시에 수행할 수는 없었다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 단일 공정에서 수퍼필링과 레벨링이 이루어지는 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 구리 전해 도금 용액은: 반도체 소자의 금속 배선 형성용 구리 전해 도금 용액에 있어서, 단일 공정에서 수 퍼필링과 레벨링이 이루어지도록 상기 용액에는 1μM ~ 30μM 농도의 N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyldithiocarbamic acid(3-sulfopropyl)ester)(DPS)가 포함되는 것을 특징으로 한다.
이 때, 상기 용액에는 상기 DPS, 폴리에틸렌글리콜(PEG), 염화나트륨(NaCl), 황산구리 용액 및 황산 용액이 포함되는 것을 특징으로 한다. 특히, 상기 폴리에틸렌글리콜(PEG)의 농도는 50μM ~ 200μM 이고, 상기 염화나트륨(NaCl)의 농도는 0.5mM ~ 1.5mM 이며, 상기 황산구리 용액의 농도는 0.20M ~ 0.25M이고, 상기 황산 용액의 농도는 1.0M ~ 1.8M 인 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 배선 형성방법은: 반도체 기판 상에 구리 씨앗층을 형성하는 단계와; 상기 구리 전해 도금 용액을 이용하여 상기 반도체 기판에 구리 전해 도금을 실시하는 단계와; 상기 구리 전해 도금으로 배선이 형성된 상기 반도체 기판을 세척하는 단계를 포함하는 것을 특징으로 한다.
이 때, 상기 구리 전해 도금을 실시하는 단계에서 인가되는 전압은 SCE(Saturated Calomel Electrode) 대비 -150㎷ ~ -300㎷인 것을 특징으로 한다.
또는, 상기 구리 전해 도금을 실시하는 단계에서 인가되는 전류는 1mA/cm2 ~ 10mA/cm2인 것을 특징으로 한다.
이하에서, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다.
본 발명은 반도체 소자의 금속 배선 형성용 구리 전해 도금 용액에 유기 첨가제로서 저농도의 N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyldithiocarbamic acid(3-sulfopropyl)ester)(DPS)를 첨가함으로써 추가 공정없이 단일 공정에서 수퍼필링과 레벨링이 이루어지도록 하는 것을 특징으로 한다. 본 용액을 금속 배선을 형성하는 방법은 다음과 같다.
본 발명을 실시함에 있어서 사용된 기판은 A/R 2:1의 트렌치(trench)(width 500 nm, TiN/Ti/Si 또는, width 130 nm, Ta/TaN/Si) 이다.
먼저, 일반적인 물리 기상 증착법으로 기판 상에 구리 전해 도금을 위한 씨앗층(seed layer)을 형성한다.
다음에, 기본 도금 용액에 50 ~ 200μM 농도의 PEG, 0.5 ~ 1.5 mM 농도의 NaCl, 저농도, 즉 1 ~ 30μM의 DPS를 첨가하고, SCE 대비 -150 ~ -300 mV의 전압 또는 1 ~ 10 mA/cm2의 전류를 인가하여 도금을 수행한다. 기본 도금 용액으로는 0.20 ~ 0.25M CuSO4와 1.0 ~ 1.8M H2SO4의 혼합 용액이 사용될 수 있다.
이어서, 도금된 기판을 초순수와 N2 로 세척함으로써 금속 배선 형성공정은 마무리된다.
이 때, DPS 농도가 상기 언급된 농도의 범위보다 높을 경우에 레벨링은 얻을 수 있으나 수퍼필링은 관찰되지 않는다.
이하에서, 본 발명의 실시예를 보다 상세하게 설명한다. 이 때, 본 발명의 권리범위는 후술하는 실시예에만 국한되지 않음은 명백하다.
〔실시예 1〕
기판으로 A/R 2:1, 500nm 와 130nm의 트렌치를 사용하였으며, 기판 위에 일반적인 물리 기상 증착법을 사용하여 전해도금을 수행하기 위한 구리 씨앗층을 형성하였다.
그리고 0.25M CuSO4과 1M H2SO4 로 이루어진 기본 구리 전해도금 용액에 132μM 농도의 PEG, 1mM 농도의 NaCl, 5μM 농도의 DPS가 첨가된 용액으로 SCE 대비 -250 mV의 전압을 인가하여 구리 전해 도금을 수행한 후, 초순수와 N2를 이용하여 세척하였다.
도 1은 본 발명의 상술한 실시예 1과 같이 5μM 농도의 DPS로 얻은 도금 프로파일을 나타낸 SEM 사진이다.
도 1을 참조하면, 실시예 1에 의해 트렌치 내부가 보이드 등의 결함없이 수퍼필링된 것을 관찰할 수 있으며, 도금이 완료된 후에도 단차가 형성되지 않는 것을 확인할 수 있다.
〔실시예 2〕
기판으로 A/R 2:1, 500nm 와 130 nm의 트렌치를 사용하였으며, 기판 위에 일반적인 물리 기상 증착법을 사용하여 전해도금을 수행하기 위한 구리 씨앗층을 형성하였다.
그리고, 0.25M 농도의 CuSO4과 1M 농도의 H2SO4 로 이루어진 기본 구리 전해도금 용액에 132μM 농도의 PEG, 1mM 농도의 NaCl, 10μM 농도의 DPS가 첨가된 용액으로 SCE 대비 -250 mV의 전압을 인가하여 구리 전해 도금을 수행한 후, 초순수와 N2를 이용하여 세척하였다.
도 2는 본 발명의 상술한 실시예 2와 같이 10μM 농도의 DPS로 얻은 도금 프로파일을 나타낸 SEM 사진이다.
도 2를 참조하면, 실시예 2에 의해 내부가 보이드 등의 결함없이 수퍼필링 된 것을 관찰할 수 있으며, 도금이 완료된 후에도 단차가 형성되지 않는 것을 확인할 수 있다.
〔비교예 1〕
저농도의 DPS로 얻은 도금 프로파일과의 비교를 위해서 종래의 첨가제, 즉 PEG와 Cl과 SPS가 첨가된 도금 용액으로 도금을 실시하였다. 기판은 A/R 2:1, 500nm 와 130nm의 트렌치를 사용하였으며, 기판 위에 일반적인 물리 기상 증착법을 사용하여 전해도금을 수행하기 위한 구리 씨앗층을 형성하였다.
그리고, 0.25M 농도의 CuSO4과 1M 농도의 H2SO4 로 이루어진 기본 구리 전해도금 용액에 88μM 농도의 PEG, 1mM 농도의 NaCl, 50μM 농도의 SPS가 첨가된 용액으로 SCE 대비 -250 mV의 전압을 인가하여 구리 전해 도금을 수행한 후, 초순수와 N2를 이용하여 세척하였다.
도 3은 본 발명의 실시예에 따른 도 1 및 도 2와의 비교를 위하여 다마신 구조 내에서 종래의 PEG-Cl-SPS로 이루어진 유기 첨가제와 종래 도금 방법을 이용해 얻은 도금 프로파일을 나타낸 SEM 사진이다.
도 3을 참조하면, 비교예 2의 용액으로 도금을 실시한 경우 트렌치 내부가 보이드 등의 결함없이 수퍼필링 된 것을 관찰할 수 있으나, 도금이 완료된 후 표면에 약 566nm의 큰 단차를 형성하는 것을 확인할 수 있다.
〔비교예 2〕
저농도의 DPS 로 얻은 도금 프로파일과의 비교를 위해 고농도, 즉 본 발명의 권리범위를 벗어나는 농도의 DPS를 이용하여 도금을 실시하였다. 기판은 A/R 2:1, 500nm와 130nm의 트렌치를 사용하였으며, 기판 위에 일반적인 물리 기상 증착법을 사용하여 전해도금을 수행하기 위한 구리 씨앗층을 형성하였다.
그리고, 0.25M 농도의 CuSO4과 1M 농도의 H2SO4 로 이루어진 기본 구리 전해도금 용액에 132μM 농도의 PEG, 1mM 농도의 NaCl, 100μM 농도의 DPS가 첨가된 용액으로 SCE 대비 -250 mV의 전압을 인가하여 구리 전해 도금을 수행한 후, 초순수와 N2를 이용하여 세척하였다.
도 4는 본 발명의 실시예에 따른 도 1 및 도 2와의 비교를 위하여 다마신 구조 내에서 고농도의 DPS가 첨가된 유기 첨가제와 종래 도금 방법을 이용해 얻은 도금 프로파일을 나타낸 SEM 사진이다.
도 4를 참조하면, 비교예 2의 용액으로 도금을 실시한 경우 도금이 완료된 표면에 단차가 형성되지 않는 것을 관찰할 수 있으나, 트렌치 내부에 보이드 등의 결함이 관찰되는데, 이것은 수퍼필링이 이루어지지 않았기 때문이다.
상술한 바와 같이 본 발명에 의하면, 구리 전해도금 용액의 유기 첨가제로서 SPS 대신에 저농도의 DPS를 이용함으로써 도금 공정 중 추가적인 공정없이 수퍼필링과 레벨링을 얻을 수 있으므로 공정 단순화와 후속 CMP 공정에서의 균일한 구리 배선 형성의 효과를 얻을 수 있다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (6)

  1. 반도체 소자의 금속 배선 형성용 구리 전해 도금 용액에 있어서,
    단일 공정에서 수퍼필링과 레벨링이 이루어지도록 상기 용액에는 1μM ~ 30μM 농도의 N,N-디메틸 디티오카르바믹 산(3-설포프로필)에스테르(N,N-Dimethyldithiocarbamic acid(3-sulfopropyl)ester)(DPS)가 포함되는 것을 특징으로 하는 구리 전해 도금 용액.
  2. 제 1항에 있어서, 상기 용액에는 상기 DPS, 폴리에틸렌글리콜(PEG), 염화나트륨(NaCl), 황산구리 용액 및 황산 용액이 포함되는 것을 특징으로 하는 구리 전해 도금 용액.
  3. 제 2항에 있어서, 상기 폴리에틸렌글리콜(PEG)의 농도는 50μM ~ 200μM 이고, 상기 염화나트륨(NaCl)의 농도는 0.5mM ~ 1.5mM 이며, 상기 황산구리 용액의 농도는 0.20M ~ 0.25M이고, 상기 황산 용액의 농도는 1.0M ~ 1.8M 인 것을 특징으로 하는 구리 전해 도금 용액.
  4. 반도체 기판 상에 구리 씨앗층을 형성하는 단계와;
    상기 제 1항 내지 제 3항 중 어느 한 항에 따른 구리 전해 도금 용액을 이용하여 상기 반도체 기판에 구리 전해 도금을 실시하는 단계와;
    상기 구리 전해 도금으로 배선이 형성된 상기 반도체 기판을 세척하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  5. 제 4항에 있어서, 상기 구리 전해 도금을 실시하는 단계에서 인가되는 전압은 SCE(Saturated Calomel Electrode) 대비 -150㎷ ~ -300㎷인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  6. 제 4항에 있어서, 상기 구리 전해 도금을 실시하는 단계에서 인가되는 전류는 1mA/cm2 ~ 10mA/cm2인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1020070042775A 2007-05-02 2007-05-02 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법 KR100865748B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070042775A KR100865748B1 (ko) 2007-05-02 2007-05-02 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042775A KR100865748B1 (ko) 2007-05-02 2007-05-02 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법

Publications (1)

Publication Number Publication Date
KR100865748B1 true KR100865748B1 (ko) 2008-10-28

Family

ID=40177725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042775A KR100865748B1 (ko) 2007-05-02 2007-05-02 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법

Country Status (1)

Country Link
KR (1) KR100865748B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097420A (ko) * 2000-04-22 2001-11-08 스야마 히로타카 동(銅)의 도금방법
KR100429770B1 (ko) 2001-11-15 2004-05-03 한국과학기술연구원 구리 전기 도금 용액
KR20060067455A (ko) * 2004-12-15 2006-06-20 주식회사 엘지화학 새로운 첨가제를 이용한 초등각 구리 전해도금 방법
KR20070067813A (ko) * 2005-12-23 2007-06-29 주식회사 엘지화학 단차 평탄화를 위한 신규한 평탄제 및 이를 이용하는 구리전해 도금 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097420A (ko) * 2000-04-22 2001-11-08 스야마 히로타카 동(銅)의 도금방법
KR100429770B1 (ko) 2001-11-15 2004-05-03 한국과학기술연구원 구리 전기 도금 용액
KR20060067455A (ko) * 2004-12-15 2006-06-20 주식회사 엘지화학 새로운 첨가제를 이용한 초등각 구리 전해도금 방법
KR100727213B1 (ko) 2004-12-15 2007-06-13 주식회사 엘지화학 첨가제를 이용한 초등각 구리 전해도금 방법
KR20070067813A (ko) * 2005-12-23 2007-06-29 주식회사 엘지화학 단차 평탄화를 위한 신규한 평탄제 및 이를 이용하는 구리전해 도금 방법

Similar Documents

Publication Publication Date Title
US6740221B2 (en) Method of forming copper interconnects
CN102286760B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
KR100420157B1 (ko) 작업편 상에 전해하여 금속을 증착시키는 장치 및 방법
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
KR101295478B1 (ko) 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법
US8197662B1 (en) Deposit morphology of electroplated copper
US7799684B1 (en) Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
JP2022037901A (ja) 高平坦銅メッキ膜の形成のための電解銅メッキ用有機添加剤及びこれを含む電解銅メッキ液
US7232513B1 (en) Electroplating bath containing wetting agent for defect reduction
JP2001200386A (ja) ビアフィリング方法
US11401618B2 (en) Cobalt filling of interconnects
JPH1197391A (ja) 半導体ウエハー配線電解メッキ方法
WO2019179897A1 (en) Process for electrodeposition of cobalt
KR100865748B1 (ko) 구리 전해 도금 용액 및 이를 이용한 반도체 소자의 배선형성방법
Cho et al. An empirical relation between the plating process and accelerator coverage in Cu superfilling
KR102562157B1 (ko) 코발트 전착 공정
US20020153259A1 (en) Method for preparing an electroplating bath and related copper plating process
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
Shen et al. Effect of additive triblock copolymer EPE-8000 on bottom-up filling in copper electroplating
KR20230146586A (ko) 전해질 및 코발트 전착 방법
TWI647342B (zh) Copper-silver two-component metal plating liquid for semiconductor wires and plating method
US8114770B2 (en) Pre-treatment method to increase copper island density of CU on barrier layers
KR20050067816A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee