KR20060061108A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20060061108A
KR20060061108A KR1020040099986A KR20040099986A KR20060061108A KR 20060061108 A KR20060061108 A KR 20060061108A KR 1020040099986 A KR1020040099986 A KR 1020040099986A KR 20040099986 A KR20040099986 A KR 20040099986A KR 20060061108 A KR20060061108 A KR 20060061108A
Authority
KR
South Korea
Prior art keywords
hard mask
pattern
forming
tungsten film
peripheral circuit
Prior art date
Application number
KR1020040099986A
Other languages
English (en)
Inventor
김종필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040099986A priority Critical patent/KR20060061108A/ko
Publication of KR20060061108A publication Critical patent/KR20060061108A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 방법에 관한 것으로, 본 발명은 소자 형성 영역과 주변 회로 영역이 정의된 반도체 소자의 비트 라인 또는 워드 라인 형성 공정에 있어서, 소자 형성 영역과 주변 회로 영역 위에 텅스텐막 및 하드 마스크 질화막을 증착하는 단계와, 상기 하드 마스크 질화막 위에 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 식각 마스크로 하여 주변 회로 영역의 하드 마스크 질화막을 식각하여 제거하는 단계와, 상기 소자 형성 영역과 주변 회로 영역의 결과물 전면에 하드 마스크 텅스텐막을 증착하는 단계와, 상기 하드 마스크 텅스텐막 위에 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 식각 마스크로 하여 주변 회로 영역의 텅스텐막 및 하드 마스크 텅스텐막 패턴을 형성하는 단계 및 상기 제 2 감광막 패턴을 식각 마스크로 하여 소자 형성 영역의 텅스텐막 및 하드마스크 질화막 패턴을 형성하는 단계를 포함하여 이루어지는 금속 배선 형성 방법을 제공한다.
금속 배선, 하드 마스크 텅스텐막, 텅스텐막

Description

금속 배선 형성 방법{method for manufacturing metallic wire}
도 1a 및 도 1b는 종래 기술에 의해 텅스텐(W) 금속 배선 패턴을 형성하는 과정을 보여주는 공정 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 의해 텅스텐(W) 금속 배선 패턴을 형성하는 과정을 보여주는 공정 단면도이다.
***** 도면의 주요부분에 대한 부호의 설명 *****
10 : 텅스텐(W)막 12 : 하드마스크 질화막
14 : 하드마스크 텅스텐막 15 : 감광막 패턴
16 : 제 1 감광막 패턴 18 : 제 2 감광막 패턴
본 발명은 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 텅스텐 하드마스크를 이용한 텅스텐 금속 배선 패턴 형성 방법에 관한 것이다.
대량의 정보를 보다 빠르게 처리하게 위해 고집적화된 반도체 소자가 요구되 면서 반도체 소자의 디자인 룰(design rule)이 급속도로 줄어들고 있다. 이에 따라, 반도체 소자에 포함되는 배선의 간격 및 배선들 사이의 간격 등이 더욱 미세해지며, 상기 배선으로 형성되는 도전성 패턴이나 라인들의 저항이 현저하게 증가되고 있다. 그러나, 대량의 정보를 보다 빠르게 처리하기 위해서는 라인들의 전기적 저항을 줄여 동작 속도를 향상시키는 것이 매우 중요하다. 따라서, 낮은 저항을 갖는 도전 물질로서 반도체 소자의 배선을 형성하는 것이 요구되고 있다.
일반적으로, 반도체 공정의 형성되는 게이트 전극 또는 비트 라인 등과 같은 도전성 패턴은 폴리실리콘 또는 금속 실리사이드 물질로 형성해 왔다. 그러나, 현재 반도체 소자의 발전 추세에 비추어 볼 때, 상기 폴리실리콘 또는 금속 실리사이드 물질은 저항이 비교적 높은 것으로 판단된다. 따라서, 최근에는 상기 폴리실리콘 또는 금속 실리사이드 물질보다 낮은 저항을 가지면서, 안정적으로 공정을 수행할 수 있는 텅스텐을 사용하여 금속 배선 패턴을 형성하는 공정이 개발되고 있다.
도 1a 내지 도 1b는 종래 기술에 의해 텅스텐 금속 배선 패턴을 형성하는 과정을 보여주는 공정 단면도이다.
반도체 소자의 워드 라인(word line) 또는 비트 라인(bit line) 형성 공정에서 텅스텐 금속 배선 패턴을 형성하는 공정은 우선, 도 1a에서 도시한 바와 같이 소자 형성 영역과 주변 회로 영역에 텅스텐막(10)을 증착하고, 그 위에 컨택(contact) 형성시 SAC 페일(Self Aligned Contact fail)을 방지 하는 역할을 하는 하드 마스크 질화막(hard mask nitride, 12)을 증착한다. 다음으로, 하드 마스크 질화막(12) 위에 난반사를 방지하고 식각 장벽(etch barrier) 역할을 수행하 는 하드 마스크 텅스텐막(hard mask W, 14)을 증착한다. 상기 하드 마스크 텅스텐막(14)은 고집적화된 반도체 소자를 제작하는 공정에서 미세 패턴 형성에 도움을 준다.
그 후, 하드 마스크 텅스텐막(14) 위에 감광막(photo resist) 패턴(15)을 형성하여 이를 식각 마스크로 사용하여 금속 배선 패턴을 형성한다. 보다 상세하게, 상기 금속 배선 패턴 형성 공정은 감광막 패턴(15)을 식각 마스크로 하여 하드 마스크 텅스텐막 패턴(14) 및 하드 마스크 질화막 패턴(12)을 형성하는 공정과, 감광막 패턴(15) 및 하드 마스크 텅스텐막 패턴(14)을 제거하는 공정과 하드 마스크 질화막 패턴(12)을 식각 마스크로 하여 텅스텐막 패턴(10)을 형성하는 공정으로 이루어진다. 상기 공정을 통해 형성된 금속 배선 패턴은 도 1b에서 도시한 바와 같이, 텅스텐막 패턴(10) 위에 하드 마스크 질화막 패턴(12)이 적층된 구조로 형성된다.
그런데, 기존의 텅스텐 금속 배선 패턴 형성 방법은 소자(cell) 형성 영역과 주변 (peri) 회로 영역을 구별하지 않고, 동일한 공정으로 금속 배선 패턴을 형성하므로 낮은 저항이 요구되는 주변 (peri) 회로 영역 특성을 제대로 반영하지 못하는 문제가 있었다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로, 주변 영역의 금속 배선 패턴을 형성하는 공정에서, 하드 마스크 질화막을 제거하여 하드 마스크 텅스텐막 및 텅스텐막이 적층된 구조의 금속 배선 패턴을 형성하여 주변 회로 영역 의 저항을 낮추고, 질화막의 부담을 방지할 수 있는 금속 배선 패턴 형성 방법을 제공함에 그 목적이 있다.
상기한 목적 달성을 위해 본 발명은 소자 형성 영역과 주변 회로 영역이 정의된 반도체 소자의 비트 라인 또는 워드 라인 형성 공정에 있어서, 소자 형성 영역과 주변 회로 영역 위에 텅스텐막 및 하드 마스크 질화막을 증착하는 단계와, 상기 하드 마스크 질화막 위에 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 식각 마스크로 하여 주변 회로 영역의 하드 마스크 질화막을 식각하여 제거하는 단계와, 상기 소자 형성 영역과 주변 회로 영역의 결과물 전면에 하드 마스크 텅스텐막을 증착하는 단계와, 상기 하드 마스크 텅스텐막 위에 제 2 감광막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 식각 마스크로 하여 주변 회로 영역의 텅스텐막 및 하드 마스크 텅스텐막 패턴을 형성하는 단계 및 상기 제 2 감광막 패턴을 식각 마스크로 하여 소자 형성 영역의 텅스텐막 및 하드마스크 질화막 패턴을 형성하는 단계를 포함하여 이루어지는 금속 배선 형성 방법을 제공한다.
여기서, 상기 텅스텐막 및 하드 마스크 텅스텐막 패턴 형성은 상기 제 2 감광막 패턴을 식각 마스크로 하여 하드 마스크 텅스텐막 패턴을 형성하는 단계와, 상기 제 2 감광막 패턴을 제거하는 단계와, 상기 하드 마스크 텅스텐막 패턴을 식각 마스크로 하여 텅스텐막 패턴을 형성하는 단계를 포함하여 이루어 진다.
또한, 상기 텅스텐막 및 하드 마스크 질화막 패턴의 형성은 제 2 감광막 패턴을 식각 마스크로 하여 하드 마스크 텅스텐막 및 하드 마스크 질화막 패턴을 형 성하는 단계와, 상기 제 2 감광막 패턴과 상기 하드 마스크 텅스텐막을 제거하는 단계와, 상기 하드 마스크 질화막을 식각 마스크로 하여 상기 텅스텐막 패턴을 형성하는 단계를 포함하여 이루어진다.
이하 도면에 따라 상기 발명의 실시예를 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부된 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 이 실시예들을 벗어나 다양한 형태로 구현 가능하다. 한편, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2는 본 발명의 일 실시예에 의해 주변 회로 영역에서 하드 마스크 질화막이 제거된 모습을 보여주는 도면이다.
도 2에 도시한 바와 같이, 소자 형성 영역과 주변 회로 영역이 정의된 반도체 소자의 비트 라인 또는 워드 라인을 형성하기 위해, 게이트(gate), 소스(source), 드레인(drain), 컨택(contact) 등이 형성되는 소자 형성 영역과 구동 회로 등과의 연결에 필요한 배선이 형성될 주변 회로 영역 위에 텅스텐막(10) 및 하드 마스크 질화막(12)을 순차적으로 증착한다.
그 후, 소자 형성 영역의 하드 마스크 질화막(12) 위에 제 1 감광막 패턴(16)을 형성하고, 형성된 제 1 감광막 패턴(16)을 식각마스크로 하여 주변 회로 영역의 하드 마스크 질화막(12)을 제거한다. 상기 공정에서 제거되는 하드 마스 크 질화막(12)의 경우 컨택(contact) 형성시 발생하는 SAC(Self Alligned Contact) 페일 현상 등을 방지하기 위해 증착되는 것으로 외부 구동 회로 등과의 연결에 필요한 배선이 형성될 주변 회로 영역에서는 필요하지 않다.
그리고, 도 3에 도시한 바와 같이, 상기 소자 형성 영역과 주변 회로 영역의 결과물 전면에 하드 마스크 텅스텐막(14)을 증착한다. 증착되는 하드 마스크 텅스텐막(14)은 난반사를 방지하고 식각 장벽(etch barrier) 역할을 수행하여 고집적화된 소자 형성 영역의 미세 패턴 형성에 이용된다.
이후, 도 4에서 도시한 바와 같이, 상기 하드 마스크 텅스텐막(14) 위에 제 2 감광막 패턴(18)을 형성하고, 상기 제 2 감광막 패턴(18)을 식각 마스크로 하여 소자 형성 영역과 주변 회로 영역의 금속 배선 패턴을 형성한다. 이하, 각각의 영역에서의 금속 배선 패턴 형성과정을 좀 더 상세히 살펴본다.
소자 형성 영역의 경우 제 2 감광막 패턴(18)을 식각 마스크로 하여 하드 마스크 질화막 패턴(12) 및 하드 마스크 텅스텐막 패턴(14)을 형성한다. 그리고, 제 2 감광막 패턴(18) 및 하드 마스크 텅스텐막 패턴(14)을 제거하고, 상기 형성된 하드 마스크 질화막 패턴(12)을 식각 마스크로 하여 텅스텐막 패턴(10)을 형성한다. 상기 공정을 통해 형성된 질화막 패턴(12)과 텅스텐막 패턴(10)이 적층된 구조를 갖는 금속 배선 패턴은 도 5를 통해 확인할 수 있다.
한편, 주변 회로 영역의 경우 금속 배선 패턴의 경우 제 2 감광막 패턴(18)을 식각 마스크로 하여 하드 마스크 텅스텐막 패턴(14)을 형성한 후, 제 2 감광막 패턴(18)을 제거한다. 이때, 기존 공정과는 다르게 하드 마스크 텅스텐막 패턴(14) 은 제거되지 않는다. 이는, 외부 구동 회로 등과의 연결에 필요한 배선이 형성되어 있는 주변 회로 영역의 특성이 반영된 것으로, 남겨진 하드 마스크 텅스텐막 패턴(14)에 의해 금속 배선 패턴의 저항이 감소된다. 보다 상세하게, 하드 마스크 텅스텐막 패턴(14)을 제거하지 않고 텅스텐막(10)위에 남겨두어 전체적으로 두께가 증가되어 저항이 감소된 주변 회로 영역의 금속 배선 패턴을 형성하게 된다. 저항의 감소는 두께에 반비례하고 길이에 비례하여 증가하는 저항의 특성에 의한 것이다.
이때, 상기 소자 형성 영역과 주변 회로 영역의 금속 배선 패턴 형성 공정은 동시에 진행되거나 각각의 과정으로 진행되어도 무방하다.
이후, 상기 하드 마스크 텅스텐막 패턴(14)을 식각 마스크로 하여 텅스텐막 패턴(10)을 형성하여 도 5에 도시한 바와 같은, 하드 마스크 텅스텐막 패턴(14) 및 텅스텐막 패턴(10)이 적층된 구조의 금속 배선 패턴을 형성할 수 있다.
앞서의 공정 결과 형성된 금속 배선 패턴은 주변 회로 영역의 특성을 반영하여, 기존 공정에 의한 금속 배선 패턴과 달리 주변 회로 영역에 불필요한 하드 마스크 질화막을 제거하는 한편, 하드 마스크 텅스텐막을 제거하지 않고 남겨두어 하드 마스크 텅스텐막 및 텅스텐막 패턴의 구조로 형성된다. 따라서, 본 발명의 일 실시예에 의해 형성된 텅스텐 금속 배선 패턴은 하드 마스크 질화막을 제거되어 금속 배선 패턴에 대한 질화막의 부담이 없어지고, 하드 마스크 텅스텐막에 의해 텅스텐막의 두께를 증가시켜 저항을 감소시킨다.
본 발명에 의하면, 주변 영역의 금속 배선 패턴을 형성하는 공정에서, 하드 마스크 질화막을 제거하여 하드 마스크 텅스텐막 및 텅스텐막이 적층된 구조의 금속 배선 패턴을 형성하여 주변 회로 영역의 저항을 낮추고, 질화막의 부담을 방지할 수 있는 금속 배선 형성 방법을 제공할 수 있는 효과가 있다.

Claims (4)

  1. 소자 형성 영역과 주변 회로 영역이 정의된 반도체 소자의 비트 라인 또는 워드 라인 형성 공정에 있어서,
    소자 형성 영역과 주변 회로 영역 위에 텅스텐막 및 하드 마스크 질화막을 증착하는 단계와,
    상기 하드 마스크 질화막 위에 제 1 감광막 패턴을 형성하는 단계와,
    상기 제 1 감광막 패턴을 식각 마스크로 하여 주변 회로 영역의 하드 마스크 질화막을 식각하여 제거하는 단계와,
    상기 소자 형성 영역과 주변 회로 영역의 결과물 전면에 하드 마스크 텅스텐막을 증착하는 단계와,
    상기 하드 마스크 텅스텐막 위에 제 2 감광막 패턴을 형성하는 단계와,
    상기 제 2 감광막 패턴을 식각 마스크로 하여 주변 회로 영역의 텅스텐막 패턴 및 하드 마스크 텅스텐막 패턴을 형성하는 단계를 포함하여 이루어지는 금속 배선 형성 방법.
  2. 제 1항에 있어서, 상기 제 2 감광막 패턴을 식각 마스크로 하여 소자 형성 영역의 텅스텐막 및 하드마스크 질화막 패턴을 형성하는 단계를 더 포함하여 이루어지는 금속 배선 형성 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 주변 회로 영역에서의 텅스텐막 및 하드 마스크 텅스텐막 패턴 형성은 상기 제 2 감광막 패턴을 식각 마스크로 하여 하드 마스크 텅스텐막 패턴을 형성하는 단계와,
    상기 제 2 감광막 패턴을 제거하는 단계와,
    상기 하드 마스크 텅스텐막 패턴을 식각 마스크로 하여 텅스텐막 패턴을 형성하는 단계를 포함하여 이루어지는 금속 배선 형성 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 소자 형성 영역에서의 텅스텐막 패턴 및 하드 마스크 질화막 패턴의 형성은 제 2 감광막 패턴을 식각 마스크로 하여 하드 마스크 텅스텐막 및 하드 마스크 질화막 패턴을 형성하는 단계와,
    상기 제 2 감광막 패턴과 상기 하드 마스크 텅스텐막을 제거하는 단계와,
    상기 하드 마스크 질화막을 식각 마스크로 하여 상기 텅스텐막 패턴을 형성하는 단계를 포함하여 이루어지는 금속 배선 형성 방법.
KR1020040099986A 2004-12-01 2004-12-01 금속 배선 형성 방법 KR20060061108A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099986A KR20060061108A (ko) 2004-12-01 2004-12-01 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099986A KR20060061108A (ko) 2004-12-01 2004-12-01 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20060061108A true KR20060061108A (ko) 2006-06-07

Family

ID=37157697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099986A KR20060061108A (ko) 2004-12-01 2004-12-01 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20060061108A (ko)

Similar Documents

Publication Publication Date Title
US8216888B2 (en) Eliminating poly uni-direction line-end shortening using second cut
KR100281182B1 (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
KR20080030237A (ko) 반도체 소자의 금속배선
KR100799021B1 (ko) 낸드 플래시 메모리의 소오스 콘택 형성 방법
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
CN102789985B (zh) 半导体器件及其制造方法
KR100480894B1 (ko) 복합 반도체 장치의 제조방법
KR20060061108A (ko) 금속 배선 형성 방법
KR20090019133A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR101173478B1 (ko) 반도체 소자 제조방법
KR20090103508A (ko) 반도체 소자
KR0182974B1 (ko) 플래시 불휘발성 반도체 메모리 장치 및 그 제조방법
KR100743622B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
TWI304244B (ko)
KR100464934B1 (ko) 반도체 소자의 제조 방법
KR0165340B1 (ko) 반도체 소자의 전기적 배선을 위한 접촉 구조 및 그 접촉 방법
KR19990047002A (ko) 반도체 메모리 제조방법
KR100386625B1 (ko) 반도체 소자의 제조방법
KR20090077195A (ko) 반도체 소자 및 그 제조방법
TW202020979A (zh) 半導體裝置及其製造方法
KR20080088105A (ko) 반도체 소자
KR19990004420A (ko) 플래쉬 메모리 셀 제조 방법
KR20050106917A (ko) 반도체소자의 게이트라인 제조 방법
KR20020004375A (ko) 반도체소자의 부하저항 형성방법
KR20050042864A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination