KR20060059724A - Atm 인터페이스 보드에서의 듀얼 백프레셔 처리시스템 - Google Patents
Atm 인터페이스 보드에서의 듀얼 백프레셔 처리시스템 Download PDFInfo
- Publication number
- KR20060059724A KR20060059724A KR1020040098880A KR20040098880A KR20060059724A KR 20060059724 A KR20060059724 A KR 20060059724A KR 1020040098880 A KR1020040098880 A KR 1020040098880A KR 20040098880 A KR20040098880 A KR 20040098880A KR 20060059724 A KR20060059724 A KR 20060059724A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- atm
- logic unit
- atm cell
- interface board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM인터페이스보드의 듀얼 백프레셔(Dual Back Pressure)를 처리하는 기술에 관한 것이다.
이 같은 본 발명은, 2매의 ATM 셀 송수신 보드에서 BP신호가 각각 발생할 때 그 발생된 BP신호 모두를 이중화 구현이 가능한 ATM인터페이스보드가 입력받아 처리하는 시스템을 구성함으로써, ATM 셀 송수신 보드의 어느 쪽에서든지 ATM인터페이스보드로부터 ATM 셀 데이터를 수신받을 때 FIFO full로 인하여 발생되는 ATM 셀의 유실을 방지할 수 있도록 하는 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템을 제공한다.
ATM인터페이스보드, 듀얼 백프레셔, EPLD, ATM 셀 데이터
Description
도 1은 종래 ATM인터페이스보드의 구성도.
도 2는 본 발명의 일실시예로 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템을 보인 구성도.
*도면의 주요 부분에 대한 부호의 설명*
31,32; 제 1,2 수신부 33; 라우팅 멀티캐스트 처리부
34,35; 제 1,2 송신부 40; EPLD
41; 제어부 42; 스위치
43; FIFO 리드/라이트 로직부 44; BP신호 선택로직부
45; BP신호 리드로직부 46; 연산부
47; BP신호제어부
본 발명은 ATM인터페이스보드(Asynchronous Transfer Mode Interface Board) 의 듀얼 백프레셔(Dual Back Pressure)를 처리하는 기술에 관한 것으로서, 보다 상세하게는 ATM인터페이스보드와 이중화 방식으로 ATM의 셀 데이터(Cell Data)를 송수신하는 보드의 백프레셔 발생신호에 대하여 ATM인터페이스보드에서 듀얼 백프레셔를 처리할 수 있도록 하는 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템에 관한 것이다.
도 1에 도시된 바와같이, 이중화로 구현되는 ATM셀을 송수신하는 각각의 보드는 ATM셀과 자신의 FIFO(First-In First-Out)상태에 대한 백프레셔신호(이하, BP신호 이라고 함)를 ATM 셀 데이터와 함께 ATM인터페이스보드로 전송한다.
이때, 상기 ATM인터페이스보드내에 구성된 제 1,2 수신부(11)(12)를 통해 이중화된 ATM 셀 데이터(ATM_Cell_A)(ATM_Cell_B)와 BP신호(BP_IN_A)(BP_IN_B)가 수신될 때, 상기 수신된 ATM 셀 데이터(ATM_Cell_A)(ATM_Cell_B)와 BP신호(BP_IN_A)(BP_IN_B)는 스위치(13)에 의해 한쪽의 신호만 선택된 후 EPLD(Embeded Programmable Logic Device)(14)의 내부로 전송된다.
즉, 상기 EPLD(14)에 구성된 제어부(CPU_IF)(15)는 스위치(13)로 이중화된 BP신호(BP_IN_A)(BP_IN_B) 중 어느 하나를 선택하라는 스위칭 제어신호(SW_SEL)를 출력하게 되는 바,
상기 스위치(13)는 상기의 스위칭 제어신호(SW_SEL)로부터 이중화된 BP신호(BP_IN_A)(BP_IN_B) 중 어느 하나만을 선택하게 되고, 상기와 같이 선택된 BP신호(BP_IN_A 또는 BP_IN_B)는 FIFO 리드(Read)/라이트(Write) 로직부(16)에 의해 읽기와 쓰기가 이루어지면서 BP신호제어부(17)로 입력됨으로써, 상기 BP신호제어부(17) 는 하나의 BP신호(BP_IN_A 또는 BP_IN_B)를 감지할 수 있게 되는 것이다.
이때, 상기 EPLD(14)내의 BP신호제어부(17)로부터 감지된 BP신호(BP_IN_A 또는 BP_IN_B)로부터 라우팅 멀티캐스트 처리부(Routing Multi-Cast)(18)는 ATM 셀의 제 1,2 송신부(19)(20)로 각각 전송되는 데이터(ATM_Cell & BP_OUT)를 제어하게 되고, 이에따라 ATM 셀 송수신 보드에서는 FIFO로 인해 ATM 셀이 유실되는 것이 방지될 수 있는 것이다.
그러나, 상기와 같이 이중화로 구현되는 ATM 셀 송수신 보드는 서로 라우팅 상태가 달라 BP신호(BP_IN_A)(BP_IN_B)의 발생시기도 다르게 나타나는 바, 만약 ATM인터페이스보드에서 선택되지 못한 쪽에서 BP신호가 발생할 경우, 상기의 ATM인터페이스보드는 이를 무시하게 되고, 이와동시에 ATM인터페이스보드내의 제 1 또는 제 2 송신부(19)(20)는 ATM 셀 송수신 보드로 ATM 셀 데이터를 계속 전송하게 됨으로써, BP신호가 발생하였으나 무시된 ATM 셀 송수신 보드에서는 FIFO 풀로 인하여 더 이상의 데이터를 수신받지 못하면서 ATM 셀이 유실되는 문제점이 발생하였다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서 본 발명은, 2매의 ATM 셀 송수신 보드에서 BP신호가 각각 발생할 때 그 발생된 BP신호 모두를 이중화 구현이 가능한 ATM인터페이스보드가 입력받아 처리하는 시스템을 구성함으로써, ATM 셀 송수신 보드의 어느 쪽에서든지 ATM인터페이스보드로부터 ATM 셀 데이터를 수신받을 때 FIFO full로 인하여 발생되는 ATM 셀의 유실을 방지할 수 있도록 하는 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템을 제공하려는데 그 목적이 있다.
상기 목적 달성을 위한 본 발명 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템은,
ATM 셀 송수신 보드에서 발생된 이중화된 ATM 셀 데이터와 BP신호가 제 1,2 수신부를 통해 수신될 때 BP신호를 감지하는 EPLD에 의해 라우팅 멀티캐스트 처리부가 제 1,2 송신부로 각각 전송되는 데이터를 제어하는 ATM 인터페이스 보드에 있어서,
상기 EPLD에는,
이중화된 BP신호를 모두 입력받기 위한 하이 또는 로우의 듀얼모드제어신호와 이중화된 BP신호 중 어느 하나를 선택하기 위한 선택제어신호를 출력하는 제어부,
상기 제어부로부터 출력된 선택제어신호로부터 제 1,2 수신부를 통해 수신된 이중화된 ATM 셀 데이터와 BP신호에서 어느 한쪽의 신호만을 선택하는 스위치,
상기 스위치에 의해 선택된 BP신호로부터 ATM 셀 데이터를 리드/라이트하는 FIFO 리드/라이트 로직부,
이중화된 BP신호를 입력받되, 상기 제어부의 듀얼모드제어신호에 따라 구동하면서 선택제어신호에 의해 이중화된 BP신호 중 스위치에 의해 선택되지 않은 하나의 BP신호를 선택하는 BP신호 선택로직부,
상기 BP신호 선택로직부에 의해 선택된 하나의 BP신호를 리드하는 BP신호 리 드로직부,
상기 FIFO 리드/라이트 로직부로 입력된 하나의 BP신호와 상기 BP신호 리드 로직부에 입력된 또 다른 하나의 BP신호를 입력으로 하여 논리 연산동작을 수행한 후 BP신호의 출력여부를 결정하는 연산부 및,
상기 연산부로부터 BP신호의 출력이 있을 때 FIFO 리드/라이트 로직부로부터 리드/라이트된 ATM 셀 데이터를 라우팅 멀티캐스트 처리부로 전송하는 BP신호제어부로 구성함을 특징으로 한다.
다른 일면에 따라, 상기 연산부는,
FIFO리드/라이트 로직부의 BP신호와 BP신호 리드로직부의 BP가 동시 또는 하나만 입력되더라도 BP신호를 출력하여 ATM 셀 데이터의 전송이 제어될 수 있도록 논리합의 오알게이트로 구성함을 특징으로 한다.
이하, 첨부된 도면에 의하여 본 발명의 바람직한 일실시예를 설명하면 다음과 같다.
도 2는 본 발명의 일실시예로 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템에 대한 구성도를 도시하고 있다.
도 2에서와 같이 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템은,
제 1,2 수신부(31)(32), 라우팅 멀티캐스트(33), 제 1,2 송신부(34)(35)에 EPLD(40)를 포함하고, 상기 EPLD(40)는 제어부(41), 스위치(42), FIFO 리드/라이트 로직부(43), BP신호 선택로직부(44), BP신호 리드로직부(45), 연산부(46), BP신호제어부(47)로 구성된다.
상기 제어부(41)는 이중화된 BP신호(BP_IN_A)(BP_IN_B)를 모두 입력받기 위한 하이(HIGH=1) 또는 로우(LOW=0)의 듀얼모드제어신호(AB_CON)를 BP신호 선택로직부(44)로 출력하여, 상기 BP신호 선택로직부(44)를 구동시키거나, 이중화된 BP신호 중 어느 하나를 선택하기 위한 선택제어신호(SW_SEL)를 스위치(42)와 구동이 이루어진 BP신호 선택로직부(44)로 출력하도록 구성된다.
상기 스위치(42)는 제 1,2 수신부(31)(32)를 통해 이중화된 ATM 셀 데이터(ATM_Cell_A)(ATM_Cell_B)와 BP신호(BP_IN_A)(BP_IN_B)가 수신될 때, 상기 제어부(41)로부터 출력되는 선택제어신호(SW_SEL)에 따라 이중화된 ATM 셀 데이터(ATM_Cell_A)(ATM_Cell_B)와 BP신호(BP_IN_A)(BP_IN_B) 중 어느 한쪽의 신호만을 선택하도록 구성된다.
상기 FIFO리드/라이트 로직부(43)는 상기 스위치(42)에 의해 선택된 BP신호(BP_IN_A 또는 BP_IN_B)로부터 하나의 ATM 셀 데이터(ATM_Cell_A 또는 ATM_Cell_B)를 리드/라이트한 후 이를 BP신호 제어부(47)로 전송하는 한편, 연산부(46)에 선택된 하나의 BP신호(BPI0)를 출력하도록 구성된다.
상기 BP신호 선택로직부(44)는 제어부(41)에서 출력되는 하이(HIGH=1)의 듀얼모드제어신호(AB_CON)에 따라 그 구동이 이루어지는 것으로, 이는 이중화된 BP신호(BP_IN_A)(BP_IN_B)를 입력받을 때 스위치(42)에 의해 선택되지 않은 하나의 BP신호(BP_IN_A 또는 BP_IN_B)만을 선택한 후 이를 BP신호 리드로직부(45)로 출력하도록 구성된다.
상기 BP신호 리드로직부(45)는 BP신호 선택로직부(44)에 의해 선택된 하나의 BP신호(BP_IN_A 또는 BP_IN_B)를 리드한 후 그 BP신호(BPI1)를 연산부(46)의 입력단으로 출력하도록 구성된다.
상기 연산부(46)는 FIFO 리드/라이트 로직부(43)와 BP신호 리드로직부(45)로부터 출력되는 각각의 BP신호(BPI0)(BPI1)가 모두 입력되거나 또는 하나만 입력될 경우에는 논리 연산동작을 통해 BP신호(BP_IN)를 BP신호제어부(47)에 출력하고, 모두 입력되지 않으면 논리연산동작을 통해 BP신호제어부(47)로 BP신호를 출력하지 않도록 구성되며, 이를 위해 OR게이트로 구성하지만, 반드시 이러한 것에 한정하는 것은 아니다.
상기 BP신호제어부(47)는 연산부(46)의 논리연산으로부터 출력되는 BP신호(BP_IN)에 따라 FIFO 리드/라이트 로직부(43)로부터 리드/라이트된 ATM 셀 데이터를 라우팅 멀티캐스트 처리부(33)로 전송하도록 구성된 것이다.
이와같이 구성된 본 발명의 일실시예에 대한 작용을 첨부된 도 2를 참조하여 설명하면 다음과 같다.
먼저, ATM인터페이스보드내의 EPLD(40)에 구성된 제어부(41)가 BP신호 선택로직부(44)에 로우(LOW=0)의 듀얼모드제어신호(AB_CON)를 출력하는 경우, 상기 BP신호 선택로직부(44)는 전혀 구동을 하지 않게 되고, 이에따라 ATM인터페이스보드는 듀얼모드가 아닌 싱글모드 즉, 종래와 동일하게 스위치(42)에 의해 선택된 하나의 BP신호로서 ATM 셀 데이터의 전송이 제어하게 된다.
한편, ATM인터페이스보드내의 EPLD(40)에 구성된 제어부(41)가 BP신호 선택로직부(44)로 하이(HIGH=1)의 듀얼모드제어신호(AB_CON)을 출력하는 경우, 상기 BP 신호 선택로직부(44)는 구동이 이루어진다.
이후, 상기 제어부(41)가 스위치(42)와 BP신호 선택로직부(44)로 각각 선택제어신호(SW_SEL)를 출력하면, 상기 스위치(42)는 제 1,2 수신부(31)(32)를 통해 이중화된 ATM 셀 데이터(ATM_Cell_A)(ATM_Cell_B)와 BP신호(BP_IN_A)(BP_IN_B)가 수신될 때, 수신된 이중화된 ATM 셀 데이터(ATM_Cell_A)(ATM_Cell_B)와 BP신호(BP_IN_A)(BP_IN_B) 중 어느 한쪽의 신호만을 선택한 후 이를 FIFO리드/라이트 로직부(43)로 전달한다.
그러면, 상기 FIFO리드/라이트 로직부(43)는 하나의 ATM 셀 데이터(ATM_Cell_A 또는 ATM_Cell_B)를 리드/라이트하는 한편, 하나의 BP신호(BPI0)를 OR게이트로 이루어진 연산부(46)로 전달한다.
아울러, 상기 BP신호 선택로직부(44)는 제어부(41)로부터 출력되는 선택제어신호(SW_SEL)에 따라 이중화된 BP신호(BP_IN_A)(BP_IN_B)를 입력받을 때 상기 스위치(42)에 의해 선택되지 않은 하나의 BP신호(BP_IN_A 또는 BP_IN_B)만을 선택한 후 이를 BP신호 리드로직부(45)로 전달한다.
그러면, 상기 BP신호 리드로직부(45)는 BP신호 선택로직부(44)에 의해 선택된 하나의 BP신호(BP_IN_A 또는 BP_IN_B)를 리드한 후 그 리드된 BP신호(BPI1)를 연산부(46)로 전달한다.
즉, 이중화된 BP신호(BP_IN_A)(BP_IN_B)를 모두 적용하기 위한 듀얼모드의 제어로직은 아래의 표 1,2,3,4의 수순으로 진행되는 것이다.
if (AB_CON='0' and SW_SEL='0')then SLD_CLK <= SLD_CLK_A; SLD_SOC <= SLD_SOC_A; SLD_BPIN <= SLD_BPIN_A; SWL_FAIL <= SWL_FFA; |
상기 표1은, 제어부(41)에서 로우(LOW=0)의 듀얼모드제어신호(AB_CON)와 선택제어신호(SW_SEL)를 출력하는 경우, ATM인터페이스보드내의 스위치(42)는 이중화된 BP신호(BP_IN_A)(BP_IN_B)에서 BP_IN_A의 신호만을 선택하게 되는 것이다.
elsif (AB_CON='0' and SW_SEL='1')then SLD_CLK <= SLD_CLK_B; SLD_SOC <= SLD_SOC_B; SLD_BPIN <= SLD_BPIN_B; SWL_FAIL <= SWL_FFB; |
상기 표2는, 제어부(41)에서 로우(LOW=0)의 듀얼모드제어신호(AB_CON)를 출력하고, 선택제어신호(SW_SEL)는 하이(HIGH=1)로 출력하는 경우, ATM인터페이스보드내의 스위치(42)는 이중화된 BP신호(BP_IN_A)(BP_IN_B)에서 BP_IN_B의 신호만을 선택하게 되는 것이다.
elsif (AB_CON='1' and SW_SEL='0')then SLD_CLK <= SLD_CLK_B; SLD_SOC <= SLD_SOC_B; SLD_BPIN <= SLD_BPIN_B; SWL_FAIL <= SWL_FFB; |
상기 표3은, 제어부(41)에서 하이(HIGH=1)의 듀얼모드제어신호(AB_CON)와 로우(LOW=0)의 선택제어신호(SW_SEL)를 출력하는 경우, ATM인터페이스보드는 이중화된 BP신호를 모두 처리하는 듀얼모드로 변환되고, 이에따라 스위치(42)는 이중화된 BP신호(BP_IN_A)(BP_IN_B)에서 BP_IN_A의 신호를 선택하고, BP신호 선택로직부(44)는 상기 스위치(42)에 의해 선택되지 않은 BP_IN_B의 신호를 선택하게 되는 것이 다.
elsif (AB_CON='1' and SW_SEL='1')then SLD_CLK <= SLD_CLK_A; SLD_SOC <= SLD_SOC_A; SLD_BPIN <= SLD_BPIN_A; SWL_FAIL <= SWL_FFA; end if end process |
상기 표4는, 제어부(41)에서 하이(HIGH=1)의 듀얼모드제어신호(AB_CON)와 선택제어신호(SW_SEL)를 출력하는 경우, ATM인터페이스보드는 이중화된 BP신호를 모두 처리하는 듀얼모드로 변환되고, 이에따라 스위치(42)는 이중화된 BP신호(BP_IN_A)(BP_IN_B)에서 BP_IN_B의 신호를 선택하고, BP신호 선택로직부(44)는 상기 스위치(42)에 의해 선택되지 않은 BP_IN_A의 신호를 선택하게 되는 것이다.
이때, 상기 연산부(46)는 각각의 입력단으로 동시에 입력되는 BP신호(BPI0)(BPI1)로부터 논리합의 연산동작을 수행하여 BP신호제어부(47)로 BP신호(BP_IN)를 전달하게 되는 바,
상기 BP신호제어부(47)는 연산부(46)의 논리합 연산으로부터 출력되는 BP신호(BP_IN)에 따라 FIFO 리드/라이트 로직부(43)로부터 리드/라이트된 ATM 셀 데이터를 라우팅 멀티캐스트 처리부(33)로 전송하게 되는 것이다.
따라서, 상기 라우팅 멀티캐스트 처리부(33)는 ATM 셀의 제 1,2 송신부(34)(35)로 각각 전송되는 데이터(ATM_Cell & BP_OUT)를 제어할 수 있게 되고, 이에따라 ATM 셀 송수신 보드에서는 FIFO로 인한 ATM 셀 데이터의 유실이 방지될 수 있게 되는 것이다.
여기서, 상기 연산부(46)의 입력단으로 하나의 BP신호가 입력되는 경우, 즉 상기 FIFO리드/라이트 로직부(43) 또는 BP신호 리드로직부(45)에서만 BP신호(BPI0 또는 BPI1)가 출력되는 경우에도, 앞서의 설명과 같이 상기 연산부(46)는 BP신호제어부(47)로 BP신호(BP_IN)를 전달함으로써, 제 1,2 송신부(34)(35)로 각각 전송되는 데이터(ATM_Cell & BP_OUT)를 제어할 수 있도록 하였다.
이상에서 설명한 바와같이 본 발명 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템은 2매의 ATM 셀 송수신 보드에서 BP신호가 각각 발생할 때 그 발생된 BP신호 모두를 이중화 구현이 가능한 ATM인터페이스보드가 입력받아 처리하는 시스템을 구성함으로써, ATM 셀 송수신 보드의 어느 쪽에서든지 ATM인터페이스보드로부터 ATM 셀 데이터를 수신받을 때 FIFO full로 인하여 발생되는 ATM 셀의 유실을 방지하는 효과를 제공하게 되는 것이다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와같은 변경은 청구범위 기재의 범위내에 있게 된다.
Claims (2)
- ATM 셀 송수신보드에서 발생된 이중화된 ATM 셀 데이터와 BP신호가 제 1,2 수신부를 통해 수신될 때 BP신호를 감지하는 EPLD에 의해 라우팅 멀티캐스트 처리부가 제 1,2 송신부로 각각 전송되는 데이터를 제어하는 ATM 인터페이스 보드에 있어서, 상기 EPLD에는,이중화된 BP신호를 모두 입력받기 위한 하이/로우의 듀얼모드제어신호와 이중화된 BP신호 중 어느 하나를 선택하기 위한 선택제어신호를 출력하는 제어부,상기 제어부로부터 출력된 선택제어신호로부터 제 1,2 수신부를 통해 수신된 이중화된 ATM 셀 데이터와 BP신호에서 어느 한쪽의 신호만을 선택하는 스위치,상기 스위치에 의해 선택된 BP신호로부터 ATM 셀 데이터를 리드/라이트하는 FIFO 리드/라이트 로직부,이중화된 BP신호를 입력받되, 상기 제어부의 듀얼모드제어신호에 따라 구동하면서 선택제어신호에 의해 이중화된 BP신호 중 스위치에 의해 선택되지 않은 하나의 BP신호를 선택하는 BP신호 선택로직부,상기 BP신호 선택로직부에 의해 선택된 하나의 BP신호를 리드하는 BP신호 리드로직부,상기 FIFO 리드/라이트 로직부로 입력된 하나의 BP신호와 상기 BP신호 리드 로직부에 입력된 또 다른 하나의 BP신호를 입력으로 하여 논리 연산동작을 수행한 후 BP신호의 출력여부를 결정하는 연산부 및,상기 연산부로부터 BP신호의 출력이 있을 때 FIFO 리드/라이트 로직부로부터 리드/라이트된 ATM 셀 데이터를 라우팅 멀티캐스트 처리부로 전송하는 BP신호제어부로 구성함을 특징으로 하는 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템.
- 제 1 항에 있어서, 상기 연산부는,FIFO리드/라이트 로직부의 BP신호와 BP신호 리드로직부의 BP가 동시 또는 하나만 입력되더라도 BP신호를 출력하여 ATM 셀 데이터의 전송이 제어될 수 있도록 논리합의 오알게이트로 구성함을 특징으로 하는 ATM인터페이스보드에서의 듀얼 백프레셔 처리시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098880A KR100664755B1 (ko) | 2004-11-29 | 2004-11-29 | Atm 인터페이스 보드에서의 듀얼 백프레셔 처리시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098880A KR100664755B1 (ko) | 2004-11-29 | 2004-11-29 | Atm 인터페이스 보드에서의 듀얼 백프레셔 처리시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060059724A true KR20060059724A (ko) | 2006-06-02 |
KR100664755B1 KR100664755B1 (ko) | 2007-01-03 |
Family
ID=37156866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040098880A KR100664755B1 (ko) | 2004-11-29 | 2004-11-29 | Atm 인터페이스 보드에서의 듀얼 백프레셔 처리시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100664755B1 (ko) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100296029B1 (ko) * | 1999-05-15 | 2001-07-12 | 윤종용 | 에이티엠시스템에서 에이티엠스위치 보드와 에이티엠 입출력 카드간을 접속하는 장치 및 그 장치에서의 데이터 송수신 방법 |
JP2001251305A (ja) | 2000-03-08 | 2001-09-14 | Mitsubishi Electric Corp | Atm伝送装置及びatm伝送方法 |
US20030206550A1 (en) | 2002-04-30 | 2003-11-06 | Transwitch Corporation | Methods and apparatus for increasing the number of UTOPIA ports in an ATM device |
KR100480293B1 (ko) * | 2003-02-06 | 2005-04-07 | 삼성전자주식회사 | 비동기 전송 모드에서의 셀 전송 제어 방법 및 장치 |
-
2004
- 2004-11-29 KR KR1020040098880A patent/KR100664755B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100664755B1 (ko) | 2007-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8031539B2 (en) | Memory device and memory system comprising a memory device and a memory control device | |
WO2014002174A1 (ja) | 情報処理装置および情報処理装置の故障検出方法 | |
US7167410B2 (en) | Memory system and memory device having a serial interface | |
KR100664755B1 (ko) | Atm 인터페이스 보드에서의 듀얼 백프레셔 처리시스템 | |
JP2004070963A (ja) | シリアルバス・ネットワークのためのリンキング・アドレス可能シャドウ・ポート及びプロトコル | |
KR100455525B1 (ko) | 폴트 톨러런트 계산기 시스템 | |
US8472482B2 (en) | Multiple infiniband ports within a higher data rate port using multiplexing | |
JP4596179B2 (ja) | プログラマブル半導体装置 | |
EP2680504B1 (en) | Chip applied to serial transmission system and associated fail safe method | |
KR100558476B1 (ko) | 반도체 메모리 장치 및 이 장치의 라이트 패턴 데이터발생방법 | |
KR100660452B1 (ko) | 4채널 비동기식 직렬 정보 송수신 장치의 인터럽트 신호제어 장치 | |
JPH10210084A (ja) | データ送受信装置 | |
KR100425580B1 (ko) | 에이티엠 스위치 및 그것의 자동 절체 방법 | |
KR100431464B1 (ko) | 알람 신호 연결 시스템 및 방법 | |
KR101563932B1 (ko) | 이중화 시스템의 이중화 상태 전환 장치 및 방법 | |
JPS5810945A (ja) | デ−タ伝送装置 | |
KR20030047189A (ko) | 이더넷 라인카드에서 루프백 모드시의 pld 로직을이용한 시그널 검출 장치 | |
KR100210031B1 (ko) | 비동기식 데이터 송수신 장치 | |
JPH09326813A (ja) | 通信端末装置 | |
JPS58164334A (ja) | 二重回線制御方式 | |
JPS5992653A (ja) | デ−タ伝送装置 | |
KR100464154B1 (ko) | 스위칭 보드와 가입자 보드 간의 이중화 구현 장치 | |
JP2658853B2 (ja) | 通信制御装置 | |
KR0121116Y1 (ko) | 다수프로세서간 메세지 송수신장치 | |
KR20030056108A (ko) | 전송 경로 이중화 통신 시스템 및 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |