KR100296029B1

KR100296029B1 - 에이티엠시스템에서 에이티엠스위치 보드와 에이티엠 입출력 카드간을 접속하는 장치 및 그 장치에서의 데이터 송수신 방법

Info

Publication number: KR100296029B1
Application number: KR1019990017491A
Authority: KR
Inventors: 문병철
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-05-15
Filing date: 1999-05-15
Publication date: 2001-07-12
Also published as: KR20000073905A

Abstract

본 발명에는 에이티엠(ATM) 시스템에서 ATM스위치 보드와 ATM 입출력 카드를 접속하는 장치 및 그 장치에서 수행되는 데이터 송수신 방법이 개시되어 있다. 이러한 본 발명에 따른 장치는 가입자 수가 증가됨에 따라 물리적으로 다른 셸프에 위치될 수 있는 ATM스위치 보드와 ATM 입출력 카드를 케이블을 통해 접속하고 있으며, 보드 또는 카드의 크기를 줄이기 위해 이들간의 데이터를 직렬 변환시켜 송수신하며, 수신측 보드 또는 카드와 송신측 카드 또는 보드와의 동기화를 위해 구비된 별도의 로직(FIFO, FIFO제어부)을 이용하여 데이터를 라이트시켰다가 리드하여 ATM스위치 또는 라우터로 출력한다.

Description

에이티엠시스템에서 에이티엠스위치 보드와 에이티엠 입출력 카드간을 접속하는 장치 및 그 장치에서의 데이터 송수신 방법 {APPARATUS FOR CONNECTING BETWEEN ATM SWITCH BOARD AND ATM INPUT/OUTPUT CARD IN AN ATM SYSTEM AND DATA TRANSMISSION METHOD THEREOF}

본 발명은 비동기전송모드(ATM) 시스템에 관한 것으로, 특히 ATM스위치 보드와 ATM 입출력 카드를 접속하는 장치 및 그 장치에서 수행되는 데이터 송수신 방법에 관한 것이다.

일반적으로 ATM(Asynchronous Transfer Mode)스위치를 근간으로 하는 시스템(이하 'ATM시스템'이라 칭함)은 ATM스위치 역할을 하는 보드를 포함하여 이루어지는데, 이 ATM스위치 보드에는 하나의 보드가 접속되거나 동일한 백플레인 (Backplane)을 통하여 ATM 입출력 카드들이 접속된다. 이때 ATM스위치의 특성상 ATM스위치 보드에는 다수의 ATM 입출력 카드가 접속되며, 이들간의 ATM 셀(Cell)의 전송은 공통된 클럭에 동기를 맞추어 이루어지게 되며, 또한 ATM스위치의 한 포트로 트래픽(traffic)이 집중되지 않도록 흐름 제어(flow control)를 하기 위한 제어신호를 주고받게 된다.

도 1은 종래기술에 따른 ATM시스템에서 ATM스위치 보드와 ATM 입/출력(I/O) 카드(Card)를 접속하는 장치의 구성을 보여주는 도면으로, 여기서는 ATM스위치의 복수개의 입출력 포트 (Port)중에서 한 포트만을 예로 하여 나타내고 있다.

상기 도 1에서, 레지스터들(Registers) 112,114,212,214는 ATM스위치 210으로부터의/으로의 데이터 경로(path)상의 셋업 타임(set-up time) 및 홀드타임(hold time)을 맞춰주기 위하여 데이터를 리클럭킹(reclocking)하기 위한 것이다. 굵은화살표는 ATM스위치 210과 라우터(Router) 110간의 데이터 경로로, 이 경로를 통해서는 흐름 제어를 위한 신호인 백플레셔(backpressure)신호와, 셀의 시작을 알려주는 셀스타트(cell start)신호가 전송되며, 실질적으로 이 경로는 ATM셀의 경로인 데이터버스를 구성한다. 클럭생성로직(Clock Generation Logics) 220은 스위치 210, 라우터 110 및 레지스터들 112,114,212,214에 50MHz의 클럭을 생성하여 제공하며, 또한 셀스타트 신호를 생성하여 제공한다.

한편, 상기 도 1에 도시된 바와 같은 접속 장치에서 ATM 입출력 카드의 종류와 수는 많은 가입자를 수용하기 위한 요구에 의해 증가될 수 있다. 이러한 요구가 만족되도록 하기 위해서는 ATM 입출력 카드를 물리적으로 다른 셸프(shelf)에 위치시켜야 하며, 이러한 경우 ATM스위치 보드와 접속되는 ATM 입출력 카드와의 거리는 멀이질 수 밖에 없다. 왜냐하면, 한 셸프내에 실장될 수 있는 ATM 입출력 카드의 수는 일정하게 제한되기 때문에, ATM 입출력 카드의 수가 증가하게 되면 기존의 어느 한 셸프 이외의 다른 셸프에 증가되는 ATM 입출력 카드를 실장시켜야 하기 때문이다.

이와 같이 ATM 입출력 카드가 ATM스위치 보드로부터 멀리 떨어져 접속되게 되면, 백플레인의 특성상 전파지연이 발생하여 ATM스위치 보드와 ATM 입출력 카드간의 동기를 맞추기 어려울 뿐만 아니라 데이타가 손실될 우려가 있다는 문제점이 있다. 왜냐하면, 백플레인의 특성상 ATM스위치 보드와 ATM 입출력 카드는 일정한 거리 ('30cm') 이내로 접속될 것이 요구되기 때문이다.

또한 ATM 입출력 카드를 백플레인을 통해 ATM스위치 보드에 접속하는 경우데이터는 병렬(parallel)로 처리되어 보드들간에 전송되기 때문에 보드의 크기 (size)가 커질 수 밖에 없다는 문제점이 있다. 여기서 보드의 크기가 커진다는 것은 실질적으로 보드간을 백플레인을 통해 접속하기 위해 보드내에 설치되는 에지핀(Edge Pin)의 수가 많아진다는 것을 의미한다.

따라서 본 발명의 목적은 ATM시스템에서 ATM스위치 보드에 ATM 입출력 카드를 원거리에서 접속할 시 전파지연에 따른 문제점을 방지하는 장치 및 그 장치에 의한 데이터 송수신 방법을 제공함에 있다.

본 발명의 다른 목적은 ATM시스템에서 ATM스위치 보드에 ATM 입출력 카드를 원거리에서 접속할 시 이 보드들간에 전송되는 데이터가 손실됨을 방지하는 장치 및 그 장치에 의한 데이터 송수신 방법을 제공함에 있다.

본 발명의 또다른 목적은 ATM시스템에서 ATM스위치 보드와 ATM 입출력 카드를 접속할 시 보드의 크기가 커짐을 방지하는 방법 및 그 방법에 의한 데이터 송수신 방법을 제공함에 있다.

본 발명의 또다른 목적은 ATM시스템에서 ATM스위치 보드와 ATM 입출력 카드를 접속할 시 이들간의 동기를 용이하게 맞출 수 있도록 하는 장치 및 그 장치에 의한 데이터 송수신 방법을 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명은 가입자 수가 증가됨에 따라 물리적으로 다른 셸프에 위치될 수 있는 ATM스위치 보드와 ATM 입출력 카드를 케이블을통해 접속하고 있으며, 보드 또는 카드의 크기를 줄이기 위해 이들간의 데이터를 직렬 변환시켜 송수신하며, 수신측 보드 또는 카드와 송신측 카드 또는 보드와의 동기화를 위해 구비된 별도의 로직(FIFO, FIFO제어부)을 이용하여 데이터를 라이트시켰다가 리드하여 ATM스위치 또는 라우터로 출력하는 장치가 개시되어 있다.

송신측 카드 또는 보드의 신호변환부는 송신을 위한 병렬 데이터를 직렬 데이터로 변환한 후 이 직렬 데이터를 상기 케이블을 통해 수신측 보드 또는 카드로 송신한다. 또한 상기 송신측 카드 또는 보드의 신호변환부는 직렬 데이터와 함께 시스템 송신클럭 및 셀의 처음을 나타내는 송신 셀스타트신호를 수신측 보드 또는 카드로 송신한다.

수신측 보드 또는 카드의 신호변환부는 상기 케이블을 통해 수신된 직렬 데이터를 병렬 데이터로 변환한다. FIFO제어부는 상기 변환된 병렬 데이터를 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 선입선출(FIFO)메모리에 라이트시킨다. 또한 상기 FIFO제어부는 상기 FIFO메모리에 라이트되어 있는 데이터를 수신측 보드 또는 카드에서 발생된 시스템 수신클럭과 수신 셀스타트신호에 동기를 맞추어 리드하여 ATM스위치 또는 라우터로 출력한다.

본 발명의 제1견지(Aspect)에 따르면, ATM시스템에서 라우터를 구비하고 있는 ATM 입출력(I/O) 카드와, ATM시스템에서 ATM스위치를 구비하고 있는 보드를 접속하기 위한 장치는: 시스템 송신클럭과 셀의 처음을 알려주는 송신 셀스타트신호를 생성하여 출력하는 제1신호생성부와; 송신을 위한 병렬 데이터를 직렬 데이터로 변환하여 출력하는 제1신호변환부와; 상기 카드와 상기 보드를 접속하며, 상기 변환된 직렬 데이터와 상기 시스템 송신클럭, 상기 송신 셀스타트신호를 송신하기 위한 경로를 제공하는 케이블과; 상기 케이블을 통해 수신되는 직렬 데이터를 병렬 데이터로 변환하여 출력하는 제2신호변환부와; 선입선출(FIFO)메모리와; 시스템 수신클럭과 셀의 처음을 알려주는 수신 셀스타트신호를 생성하는 제2신호생성부와; 상기 제2신호변환부로부터 출력되는 병렬 데이터를 상기 케이블을 통해 수신되는 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트시키고, 상기 FIFO메모리에 라이트되어 있는 데이터를 상기 시스템 수신측 클럭과 상기 수신측 셀스타트신호에 동기를 맞추어 리드하여 출력함으로써 상기 카드와 상기 보드의 클럭 및 셀스타트신호를 동기화시키는 FIFO제어부로 이루어진다.

본 발명의 제2견지에 따르면, ATM스위치에서 라우터를 구비하고 있는 이중화 구조의 제1 및 제2 ATM 입출력(I/O) 카드와, ATM스위치를 구비하고 있는 이중화 구조의 제1보드 및 제2보드를 접속하기 위한 장치는: 시스템 송신클럭과 셀의 처음을 알려주는 송신 셀스타트신호를 생성하여 출력하는 제1신호생성부와; 송신을 위한 병렬 데이터를 직렬 데이터로 변환하여 출력하는 제1 및 제2신호변환부와; 상기 카드들과 상기 보드들을 접속하며, 상기 변환된 직렬 데이터와 상기 시스템 송신클럭, 상기 셀스타트신호를 송신하기 위한 경로를 제공하는 제1 및 제2케이블과; 상기 제1 및 상기 제2케이블중의 어느 한 케이블과 또다른 케이블을 통해 수신되는 직렬 데이터를 각각 병렬 데이터로 변환하여 출력하는 제3 및 제4신호변환부와; 선입선출(FIFO)메모리와; 상기 제3 및 상기 제4신호변환부중의 어느 한 신호변환부로부터 출력되는 병렬 데이터를 선택하기 위한 선택부와; 시스템 수신클럭과 셀의 처음을 알려주는 수신 셀스타트신호를 생성하는 제2신호생성부와; 상기 선택부로부터 출력되는 병렬 데이터를 상기 제1 및 상기 제2케이블중의 어느 한 케이블 또는 또다른 케이블을 통해 수신되는 시스템 송신클럭 및 송신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트시키고, 상기 FIFO메모리에 라이트되어 있는 데이터를 상기 시스템 수신측 클럭과 상기 수신측 셀스타트신호에 동기를 맞추어 리드하여 출력하는 FIFO제어부로 이루어진다.

본 발명에 따르면, 라우터를 구비하고 있는 ATM 입출력(I/O) 카드와, ATM스위치를 구비하고 있는 보드와, 상기 카드와 상기 보드를 케이블을 통해 접속하고 있는 ATM시스템의 데이터 송수신 방법은; 송신측 카드 또는 보드에서 송신을 위한 병렬 데이터를 직렬 데이터로 변환하는 제1과정과, 상기 변환된 직렬 데이터를 시스템 송신클럭, 셀의 처음을 알려주는 송신 셀스타트신호와 함께 출력하여 상기 케이블을 통해 수신측 보드 또는 카드로 송신하는 제2과정과, 상기 수신측 보드 또는 카드에서 상기 케이블을 통해 수신되는 직렬 데이터를 병렬 데이터로 변환하는 제3과정과, 상기 변환된 병렬 데이터를 상기 케이블을 통해 수신된 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 FIFO메모리에 라이트시키는 제4과정과, 상기 FIFO메모리에 라이트되어 있는 데이터를 상기 수신측 보드 또는 카드 내부에서 발생된 시스템 수신클럭 및 수신 셀스타트신호에 동기를 맞추어 리드하는 제5과정과, 상기 리드된 데이터를 상기 수신측 보드 내부의 ATM스위치 또는 상기 수신측 카드 내부의 라우터로 출력하는 제6과정으로 이루어진다.

본 발명에 따르면, 라우터를 구비하고 있는 이중화 구조의 제1 및 제2 ATM 입출력(I/O) 카드와, ATM스위치를 구비하고 있는 이중화 구조의 제1보드 및 제2보드와, 상기 제1카드와 상기 제1보드를 접속하고 있는 제1케이블과, 상기 제1카드와 상기 제2보드를 접속하고 있는 제2케이블과, 상기 제2카드와 상기 제1보드를 접속하고 있는 제3케이블과, 상기 제2카드와 상기 제2보드를 접속하고 있는 제4케이블을 통해 접속하고 있는 ATM시스템의 데이터 송수신 방법은; 송신측 카드 또는 보드에서 송신을 위한 병렬 데이터를 직렬 데이터로 변환하는 제1과정과, 상기 변환된 직렬 데이터를 시스템 송신클럭, 셀의 처음을 알려주는 송신 셀스타트신호와 함께 출력하여 상기 제1 및 상기 제2케이블을 통해 수신측 보드 또는 카드로 송신하는 제2과정과, 상기 수신측 보드 또는 카드에서 상기 제1 및 상기 제3케이블을 통해 수신되는 직렬 데이터를 각각 병렬 데이터로 변환하는 제3과정과, 상기 각각 변환된 병렬 데이터중의 어느 한 병렬 데이터를 선택하는 제4과정과, 상기 선택된 병렬 데이터를 해당하는 시스템 송신클럭 및 송신 셀스타트신호에 동기를 맞추어 FIFO메모리에 라이트시키는 제5과정과, 상기 FIFO메모리에 라이트되어 있는 데이터를 상기 수신측 보드 또는 카드 내부에서 발생된 시스템 수신클럭 및 수신 셀스타트신호에 동기를 맞추어 리드하는 제6과정과, 상기 리드된 데이터를 상기 수신측 보드 내부의 ATM스위치 또는 상기 수신측 카드 내부의 라우터로 출력하는 제7과정으로 이루어진다.

도 1은 종래기술에 따른 ATM스위치 보드와 ATM 입출력 카드간을 접속하는 장치의 구성을 보여주는 도면.

도 2는 본 발명에 따른 ATM스위치 보드와 ATM 입출력 카드간을 접속하는 장치의 구성을 보여주는 도면.

도 3은 도 2에 도시된 장치에 의해 ATM스위치 보드와 ATM 입출력 카드간에 수행되는 데이터 송수신 동작을 보여주는 도면.

도 4는 도 3에 도시된 FIFO제어부의 라이트동작 및 리드동작을 구체적으로 보여주는 도면.

도 5는 도 4에 도시된 FIFO제어부에 의해 제어되어 수행되는 라이트동작 타이밍을 보여주는 도면.

도 6은 도 4에 도시된 FIFO제어부에 의해 제어되어 수행되는 리드동작 타이밍을 보여주는 도면.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.

하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

예를 들어, 하기에서 사용되고 있는 용어 '데이터'는 ATM시스템에서 처리되는 데이터를 나타내는 것으로 실질적으로는 ATM셀(Cell)을 의미하는 것이나 편의상 데이터라 칭하기로 한다. '셀스타트신호'는 셀의 처음을 알려주는 신호이다. '백프레셔(Backpressure)신호'는 ATM스위치 또는 라우터의 특정 포트에 수신되는 셀이 충돌(contention)되고 있는 사실을 상대방측에 알려주는 신호로서, 그 충돌이 발생한 포트로 셀을 송신하지 말라는 사실을 알려주는 신호이다.

도 2는 본 발명에 따른 ATM시스템의 ATM 입출력(I/O: Input/Output) 카드 100과, ATM스위치 보드 200을 접속하기 위한 장치의 구성을 보여주는 도면이다. 상기 ATM 입출력 카드 100 및 ATM스위치 보드 200의 내부에는 각각 데이터를 송신 및 수신하기 위한 라우터(Router) 110과, ATM스위치 210이 구비되어 있다. 이러한 구성은 다수 포트를 구비하고 있는 ATM스위치 210의 한 포트(port)에만 ATM 입출력 카드 100의 라우터 110이 접속된 예를 도시하고 있는 것이나, 본 발명에 따른 동작은 ATM스위치 210의 다수 포트에 다수의 ATM 입출력 카드가 접속된 경우에도 동일하게 적용될 수 있다는 사실에 유의하여야 한다.

상기 도 2를 참조하면, ATM 입출력 카드 100과 ATM스위치 보드 200은 케이블 410∼412, 420∼422를 통해 접속되어 있다. 이와 같이 케이블을 통해 ATM 입출력 카드 100과 ATM스위치 보드 200을 접속하는 것은 가입자 수의 증가가 요구됨에 따라 ATM 입출력 카드 100이 ATM스위치 보드 200과 다른 셸프(shelf)에 실장되는 경우와 같이 원거리에 설치되는 경우에도 이들의 접속이 용이하도록 하기 위한 것이다. 참고적으로, 기존에 백플레인을 사용하는 경우에는 백플레인의 특성 때문에 ATM 입출력 카드 100과 ATM스위치 보드 200을 일정한 거리(예: 30cm) 내에 위치시켜 접속하여야 한다는 제한성이 있었기 때문에 가입자의 수를 증가시키기가 용이하지 않았다.

또한 본 발명에서는 보드 또는 카드(구체적으로 말하면, 에지핀(Edge Pin))의 크기를 줄이기 위해 각 보드 또는 카드에서 처리될 병렬 데이터를 직렬 데이터로 변환시켜 송수신하고 있다.

또한 본 발명에서는 ATM 입출력 카드 100과 ATM스위치 보드 200을 케이블을 사용하여 원거리에서도 접속가능하게 함에 따라 발생될 수 있는 전파지연으로 발생하는 문제를 제거하기 위해 별도의 로직(logic)을 이용하여 ATM 입출력 카드 100과 ATM스위치 보드 200을 동기화시키고 있다. 여기서 별도의 로직이란 선입선출(FIFO:First In First Out)메모리와, FIFO제어부를 의미한다. 이 로직에 의해 송신측 카드 또는 보드로부터 송신된 데이터는 수신측 보드 또는 카드의 FIFO에 라이트된 후 리드되어 보드의 ATM스위치 또는 카드의 라우터로 출력된다. 이때 라이트 동작은 송신측 카드 또는 보드에서 발생되어 송신된 시스템 송신클럭 및 송신 셀스타트신호에 동기를 맞추어 이루어지게 되며, 리드 동작은 수신측 보드 또는 카드 내부에서 발생된 시스템 수신클럭 및 수신 셀스타트신호에 동기를 맞추어 이루어지게 된다.

그리고 또한 본 발명에서는 시스템의 안정성을 극대화시키기 위해 ATM 입출력 카드 100과 ATM스위치 보드 200을 이중화 구조시키고 있다. 즉 ATM 입출력 카드 100은 카드 (A),(B)로 구조되며, ATM스위치 보드 200은 보드 (A),(B)로 구조된다. 따라서 수신측 보드 또는 카드는 어느 한 송신측 카드 또는 보드가 비정상적으로 동작중인 경우에도 정상적으로 동작하는 송신측 카드 또는 보드로부터 송신된 데이터를 수신할 수 있으며, 송신측 카드 또는 보드도 어느 한 수신측 보드 또는 카드가 비정상적으로 동작중인 경우에도 정상적으로 동작하는 수신측 보드 또는 카드로 데이터를 송신할 수 있다.

다시 도 2를 참조하여, 본 발명에 따른 ATM 입출력 카드 100과 ATM스위치 보드 200 사이를 접속하는 장치 및 그 장치에서 데이터를 송수신하는 동작을 상세하게 설명하기로 한다. 하기에서는 ATM 입출력 카드 100과 ATM스위치 보드 200이 이중화 구조되어 있으므로, 하나의 카드 및 보드에 대해서만 국한하여 설명하기로 한다. 그리고 ATM 입출력 카드 100의 송신측과 ATM스위치 보드 200의 송신측은 동일하며, ATM스위치 보드 200의 수신측과 ATM 입출력 카드 100의 수신측은 동일하므로, 각 내부 구성요소를 설명함에 있어서는 ATM 입출력 카드 100이 송신측이고, ATM스위치 보드 200이 수신측인 경우를 예로 하여 설명하기로 한다. 즉 ATM 입출력 카드 100의 라우터 110이 데이터를 송신하고, ATM스위치 보드 200의 ATM스위치 210이 데이터를 수신하는 경우의 동작이 설명될 것이다.

ATM 입출력 카드 100의 신호변환부 120은 병/직렬(P/S: Parallel to Serial) 변환기 121,122로 이루어지며, 라우터 110으로부터 출력되는 송신을 위한 병렬 데이터를 시스템 송신클럭에 따라 각각 직렬 데이터로 변환하여 케이블 410,411로 출력한다. 신호생성부 170은 ATM 입출력 카드 100 전체을 제어하는 동작 및 이 동작에 필요한 신호를 생성한다. 구체적으로 말하면, 상기 신호생성부 170은 어드레스 디코딩(Address Decoding), 버퍼 제어(Buffer Control), 리던던시 제어(Redundancy Control)를 위한 신호를 생성하는 동작을 수행하고, 시스템 전체의 동기를 맞추기 위한 클럭을 선택(Clock Selection)하고 시스템 송신클럭을 생성하는 동작 및 셀스타트(SOC: Start Of Cell)신호를 생성하는 동작을 수행한다. 상기 신호생성부 170에 의해 시스템 송신클럭(예: 50MHz) 및 송신 셀스타트신호가 생성될 수 있다. 상기와 같은 신호생성부 170의 동작에 의해 라우터 110으로부터 신호변환부 120으로는 ATM셀 스트림(Stream), 백프레셔신호, 셀스타트 (SOC: Start Of Cell)신호, ATM 입출력 카드 100의 동작 및 비동작 상태를 알려주는 상태신호, 동기를 맞추기 위한 클럭이 제공된다. 여기서 신호생성부 170에 의해 수행되는 동작은 본 발명과는 직접적인 관련이 없으므로, 그 구체적인 동작에 대한 설명은 생략하기로 한다.

케이블 410∼412는 ATM 입출력 카드 100과 ATM스위치 보드 200을 접속하며, 신호변환부 120에 의해 변환되어 출력되는 직렬 데이터와, 시스템 송신클럭, 송신 셀스타트신호를 송신하기 위한 경로를 제공한다. 이때 케이블 410은 ATM 입출력 카드(A)와 ATM스위치 보드(A)를 접속하고, 케이블 411은 ATM 입출력 카드(A)와 ATM스위치 보드(B)를 접속하고, 케이블 412는 ATM 입출력 카드(B)와 ATM스위치 보드(A)를 접속한다. 또한 도시하지 않은 케이블은 ATM 입출력 카드(B)와 ATM스위치 보드(B)를 접속한다.

ATM스위치 보드 200의 신호변환부 230은 직/병렬(S/P: Serial to Parallel) 변환기 231,232로 이루어지며, 수신되는 직렬 데이터를 수신되는 시스템 송신클럭에 따라 병렬 데이터로 변환하여 출력한다. 직/병렬 변환기 231은 케이블 410을 통해 수신된 직렬 데이터를 병렬 데이터로 변환하여 출력하고, 직/병렬 변환기 232는 케이블 412를 통해 수신된 직렬 데이터를 병렬 데이터로 변환하여 출력한다. 신호생성부 270은 시스템 수신클럭 및 수신 셀스타트신호를 생성하고, 이를 각 보드내 구성요소들에 분배한다.

선택부 240은 직/병렬 변환기 231,232중의 어느 한 변환기로부터 출력되는 병렬 데이터를 선택한다. 이러한 선택부 240은 멀티플렉서(Multiplexer)로 구현될 수 있으며, ATM 입출력 카드 100의 동작 또는 비동작 상태를 알려주는 신호를 수신하고 그 수신결과에 따라 어느 한 변환기를 선택함으로써 그 선택된 변환기로부터 출력되는 병렬 데이터를 수신하여 FIFO제어부 250으로 출력한다. 즉 선택부 240은 이중화 구조의 ATM 입출력 카드중에서 현재 정상적으로 동작중인 ATM 입출력 카드로부터 송신되는 데이터 경로를 선택하는 버스 스위칭 동작을 수행한다.

FIFO제어부 250은 FIFO메모리 260의 라이트동작 및 리드동작을 제어하고, 해당하는 동작에 따라 수신된 병렬데이터의 흐름을 제어한다. 라이트동작시, 상기 FIFO제어부 250은 선택부 240으로부터 출력되는 병렬 데이터를 해당하는 시스템 송신클럭 및 송신 셀스타트신호에 동기를 맞추어 FIFO메모리 260에 라이트시킨다. 리드동작시, 상기 FIFO제어부 250은 FIFO메모리 260에 라이트되어 있는 데이터를 신호생성부 270에 의해 생성된 시스템 수신클럭과 수신 셀스타트신호에 동기를 맞추어 리드하여 ATM스위치 210으로 출력한다. 이러한 FIFO제어부 250은 EPLD (Electronic Programmable Logic Device)로 구현될 수 있으며, 구체적인 라이트 및 리드동작은 후술될 것이다.

FIFO메모리 260으로는 동기식(Synchronous) FIFO가 이용될 수 있다. 이와 같이 FIFO메모리 260으로 동기식 FIFO를 사용하는 이유는 ATM 입출력 카드 100과 ATM스위치 보드 200 사이에 생기는 전파지연 때문에 발생하는 클럭 및 셀스타트신호의 차이를 맞출 수 있도록 하기 위한 것이다.

ATM스위치 210은 수신 및 송신을 위한 ATM셀을 교환하는 동작을 수행하는 것이다. 이 ATM스위치 210은 8×8 스위치 패브릭(Switch Fabric)을 이용하여 16×16 스위치로 구성될 수 있다.

도 3은 본 발명에 따른 ATM시스템에서 ATM 입출력 카드 100과 ATM스위치 보드 200을 접속하는 장치에 의해 수행되는 데이터 송수신 동작을 보여주는 도면이다. 여기서의 데이터 송수신 동작은 ATM 입출력 카드 100이 ATM스위치 보드 200으로 데이터를 송신하는 동작에 국한하여 설명할 것이다. 그러나 이러한 데이터 송수신 동작은 ATM스위치 보드 200에서 ATM 입출력 카드 100으로 이루어지는 경우에도 동일하게 수행된다는 사실에 유의하여야 할 것이다.

도 3을 참조하면, ATM 입출력 카드 100의 신호변환부 120은 송신을 위한 병렬 데이터를 시스템 송신클럭에 따라 직렬 데이터로 변환하고, 이 직렬 데이터를 상기 시스템 송신클럭 및 셀의 처음을 알려주는 송신 셀스타트신호와 함께 케이블 410을 통해 ATM스위치 보드 200으로 송신한다.

ATM스위치 보드 200의 신호변환부 230은 케이블 410을 통해 송신된 직렬 데이터를 수신하고, 이 수신된 직렬 데이터를 상기 케이블 410을 통해 송신된 시스템 송신클럭에 따라 병렬 데이터로 변환한다.

이후에 FIFO제어부 250은 302단계 및 304단계에서 각각 송신 셀스타트신호가 수신되고 변환된 병렬 데이터에 셀이 존재하는지 여부를 판별한다. 송신 셀스타트신호가 수신되었고, 상기 변환된 병렬 데이터에 셀이 존재하는 것으로 판별될 시 상기 FIFO제어부 250은 306단계에서 상기 송신 셀스타트신호를 1클럭 지연시킨 후에 308단계에서 이 지연된 송신 셀스타트신호와 시스템 송신클럭에 동기를 맞추어 상기 변환된 병렬데이터를 FIFO메모리 260에 라이트한다.

한편, FIFO제어부 250은 312단계에서 ATM스위치 보드 200의 내부에서 수신 셀스타트신호가 발생되었는지 여부를 판별하고, 314단계에서 FIFO메모리 260의 내부에 데이터가 저장되어 있는지 여부를 판별하고, 316단계에서 ATM스위치 210으로부터 백프레셔신호가 발생하였는지 여부를 판별한다. ATM스위치 보드 200의 내부에서 수신 셀스타트신호가 발생하였고, FIFO메모리 260의 내부에 데이터가 저장되어 있으며, ATM스위치 210으로부터 백프레셔신호가 발생하지 않은 것으로 판별될 시 FIFO제어부 250은 318단계에서 FIFO메모리 260에 저장되어 있는 데이터를 상기 시스템 수신클럭 및 상기 수신 셀스타트신호에 동기를 맞추어 리드한다.

다음에 320단계에서 FIFO제어부 250은 상기 리드한 데이터를 2클럭 시프트시킨 후 322단계에서 이 시프트시킨 데이터를 ATM스위치 210으로 출력한다.

전술한 바와 같이, 본 발명에서 송신 셀스타트신호가 수신된 후 셀이 존재하는 것으로 판별되는 경우에 FIFO메모리 260에 데이터를 라이트하는 것은 셀이 존재하지 않는 경우에는 데이터를 라이트하지 않아 FIFO가 풀(Full)이 나는 것을 최소화함으로써 셀을 잃어버리는 경우를 최소화하기 위한 것이다.

또한 본 발명에서 셀스타트신호를 1클럭 지연시킨 시간에 데이터를 FIFO메모리 260에 라이트하는 것은 셀스타트신호와 데이터가 동시에 리드될 수 있도록 하기 위한 것이다. 참고적으로, 기존에는 셀스타트신호가 발생한 시점과 동시에 데이터를 라이트하였기 때문에 셀스타트신호가 발생한 후 다음 클럭에 첫번째의 데이터가 출력되었다. 이와 같이 셀스타트신호와 데이터가 동시에 리드되도록 처리하면, ATM스위치 보드 200의 시스템 수신클럭과 수신 셀스타트신호에 동기를 맞추어 FIFO메모리 260으로부터 데이터를 읽을 때 셀의 경계를 파악하고, 동기가 맞지 않는 경우 FIFO를 리셋(Reset)시키는 등의 오류를 방지하기 위한 동작을 수행할 수 있다.

그리고 또한 본 발명에서는 ATM스위치 210에서 백프레셔신호가 발생하였지는 여부를 검사하고 그 검사결과에 따라 ATM스위치 210으로 데이터가 입력되도록 제어함으로써 셀의 충돌을 방지하고 있다. 백프레셔신호가 발생한 경우에는 백프레셔신호가 발생한 다음 셀의 큐 (Queue) 레벨을 저장하고 있다가 다음 셀 타임에 FIFO메모리 260으로부터 읽어들인 셀이 동일한 레벨의 큐 셀이면 이 셀 타임에서는 셀을 홀드(hold)하고 있다가 다음 셀 타임에서 셀을 ATM스위치 210으로 출력한다. 이러한 동작을 위해 본 발명에서는 FIFO메모리 260으로부터 리드한 데이터를 2클럭 시프트시켜 출력하고 있다.

도 4는 본 발명에 따라 구현된 ATM 입출력 카드 100과 ATM스위치 보드 200을 접속하는 장치의 수신측에서 수행되는 FIFO 라이트 및 리드동작을 보다 구체적으로 설명하기 위한 도면이다.

도 4에서 Rx_SOC는 상대방 송신측에서 송신한 셀의 처음을 알려주는 송신 셀스타트신호의 비트이다. FF_SOC는 Rx_SOC를 보고 라이트동작의 타이밍을 맞추기 위해 내부적으로 RX_SOC를 한 클럭 지연시킨 신호이다. FF_WEN*은 FIFO 260에 데이터가 라이트될 수 있도록 하는 라이트 인에이블신호(Write Enable Signal)이다. Rx_DATA는 라우터 110에서 송신된 후 선택부 240을 거쳐 FIFO제어부 250에 수신되는 데이터이다. FF_DATA는 FIFO제어부 250에서 FIFO 260으로 라이트되는 데이터이다. FF_REN*은 리드 동작의 조건을 만족하면 한 셀 타임동안 FIFO 260에 라이트되어 있는 데이터의 리드를 인에이블시키는 신호이다. Pr_SOC는 리드 동작의 기준(Reference)을 제공하는 내부적으로 발생하는 셀스타트신호이다. 이 Pr_SOC는 SE_SOC보다 3클럭 먼저 발생된다. EP_SOC는 FIFO 260에 라이트되어 있다가 다시 FIFO제어부 250로 제공되는 데이터를 동기화시켜 ATM스위치 210으로 제공되도록 하는 신호이다. Backpressure는 ATM스위치 210의 각 우선순위 큐(Priority Queue)의 상태를 상대측으로 보내기 위한 백프레셔신호이다. 이 백프레셔신호는 ATM스위치 210의 포트접속부 280을 통해 FIFO제어부 250으로 제공되므로, FIFO제어부 250은 이 백프레셔신호를 보고 FIFO 260에서 리드한 데이터를 해당 큐로 보낼 것인자를 결정한다. EP_DATA는 FIFO 260에서 FIFO제어부 250으로 제공되는 데이터이다. SI_DATA는 FIFO 260에서 리드된 데이터를 FIFO제어부 250이 우선순위 제어한 후 스위치포트 접속부 280을 통해 ATM스위치 210으로 출력하는 데이터이다. FF_RST*는 FIFO 260에 비정상적으로 셀이 저장되어 있을 때 FIFO 260을 리셋시키기 위한 신호이다. 여기서 셀이 비정상적으로 저장되어 있다는 것은 'P'의 값이 '8'이 아니거나 EP_SOC가 '1'이 아닌 경우에 해당한다.

도 5는 도 4에 도시된 FIFO제어부 250에 제어되어 수행되는 라이트 동작 타이밍을 보여주는 도면이고, 도 6은 상기 FIFO제어부 250에 제어되어 수행되는 리드 동작 타이밍을 보여주는 도면이다.

상기 도 5 및 도 6에서 'P'는 셀의 존재유무를 나타내는 비트이다. 'Q'는 셀의 레벨, 즉 셀이 저장될 내부의 큐를 나타내는 비트이다. 상기 'Q'는 상위 우선순위(high priority), 멀티캐스트(multicast), ABR(Available Bit Rate)-a, ABR-b, ABR-c로 구분된다. 'T1',T2','T3'은 ATM스위치 210이 3단으로 구성될 시 사용되는 태그(tag) 값이다. 'P48','P47'은 페이로드(Payload)를 나타낸다.

먼저, 도 4 및 도 5를 참조하여 본 발명에 따른 데이터 라이트 동작을 설명한다.

FIFO제어부 250의 라이트제어 모듈 252는 선택부 240을 통해 수신된 시스템 송신클럭 Rx_CLK 및 송신 셀스타트신호 Rx_SOC에 동기를 맞추어 Rx_DATA를 체크하여 셀의 존재유무를 판별한다(P11,P12시점). 여기서 Rx_DATA의 'P' 값이 16진수로 '8'인지를 판단함으로써 셀의 존재유무를 판별한다. Rx_DATA의 'P' 값이 16진수로 '8'인 경우, FIFO제어부 250은 FIFO 라이트신호인 FF_WR*(FF_WEN*)을 한 셀 타임동안 액티브(active)시켜 ATM 입출력 카드 100으로부터 송신된 데이터를 FIFO 260에 라이트시킨다.

다음에 송신 셀스타트신호 Rx_SOC가 발생하는 경우에도 위와 같이 동일하게 셀의 존재유무를 판별한 후 셀이 존재하는 것으로 판별된 경우 FIFO제어부 250은 해당하는 데이터를 FIFO 260에 라이트시킨다(P13시점).

그 다음에 송신 셀스타트신호 Rx_SOC가 발생한 경우에도 마찬가지로 셀의존재유무를 판별하는데, 셀이 존재하지 않는 것으로 판별되는 경우에 FIFO제어부 250은 바로 FF_WR*신호를 디액티브(deactive)시켜 라이트 동작이 수행되지 않도록 한다(P14시점).

전술한 바 및 도 5에 도시된 타이밍도에서 알 수 있는 바와 같이, 데이터가 수신되었을 시 이 수신데이터의 라이트 동작은 셀스타트신호가 1클럭 지연된 시점에서 수행된다.

다음에, 도 4 및 도 6을 참조하여 본 발명에 따른 데이터 리드 동작을 설명한다.

FIFO제어부 250의 리드제어 모듈 254는 Pr_SOC신호에 동기를 맞추어 FIFO260에 데이터가 라이트되어 있으면, FF_RD*신호를 액티브시켜 FIFO 260에 라이트되어 있는 데이터를 읽어들인다. 상기 Pr_SOC신호는 ATM스위치 보드 200 전체에 공급되는 셀스타트신호보다 2클럭 앞서 나오게 한 신호이다.

다음에 FIFO제어부 250은 FIFO 260에 시스템의 오류로 인하여 셀 타임에 맞지 않게 셀이 들어 있는지 여부를 검사한다. 여기서 시스템의 오류란 ATM 입출력 카드 100이 동작중 절체되거나 오류로 인하여 액티브(Active), 스탠바이(Stand-by)가 바뀐 경우에 해당한다. 즉 FIFO제어부 250은 P21시점보다 2클럭 후인 P22시점에서 FF_SOC신호가 '하이(High)'가 아니거나 Fr_FF_DATA의 'P'가 16진수로 '8'이 아닌 경우에 FIFO 260을 리셋시켜 FIFO 260에 잘못 들어가 있는 셀을 제거한다. 이러한 동작은 Pr_SOC신호가 발생될 때마다 동기되어 동일하게 수행된다.

반면에, FIFO제어부 250은 FF_SOC신호가 '하이(High)'이거나 Fr_FF_DATA의 'P'가 16진수로 '8'인 경우에는 FIFO 260으로부터 리드한 데이터를 2클럭 시프트시키고 이 시프트된 데이터 TO_SE_DATA를 ATM스위치 210의 해당하는 포트로 출력한다.

한편, ATM스위치 210은 큐(queue)별로 한 셀이 큐에 입력되어 이것이 정상적으로 디큐(dequeue)되지 않았는데 다른 셀이 입력되거나, 두 셀이 입력되어 정상적으로 디큐가 되지 않은 경우에 그 큐에 해당하는 백프레셔신호를 발생한다. FIFO제어부 250은 ATM스위치 210에서 백프레셔신호가 발생하였는지 여부를 검사하고 있다가 백프레셔신호가 발생하면 그 정보를 저장하고 있다가, 다음 셀 타임에 출력될 셀의 큐의 종류를 보고 판별한다. 다음 셀 타임에 출력될 셀의 큐의 종류가 동일한것으로 판별되면, FIFO제어부 250은 P23시점에서와 같이 FF_RD*신호를 디액티브시키고, 읽어들인 'P','Q' 값을 저장하고 있는다. 이러면서 계속하여 ATM스위치 210에서 출력되는 백프레셔신호를 감시한다.

ATM스위치 210으로부터 백프레셔신호가 발생하지 않은 것으로 판별되거나 중단하고 있는 셀의 큐와 다른 큐의 백프레셔신호가 발생한 것으로 판별되면, FIFO제어부 250은 이후에 P24시점에서 발생되는 Pr_SOC신호에 동기를 맞추어 현재 저장되어 있는 'P','Q'값을 순차적으로 내보내면서 P25시점에서와 같이 FF_RD*신호를 다시 액티브시킴으로써 FIFO 260에 라이트되어 있는 데이터가 리드되도록 한다.

이와 같은 동작, 즉 ATM스위치 보드 200의 내부에서 발생된 시스템 수신클럭 및 수신 셀스타트신호 Pr_SOC에 동기를 맞추어 FIFO 260에 라이트되어 있는 데이터를 리드하는 동작은 FF_SOC의 값이 '하이'이거나 Fr_FF_DATA의 'P'값이 '8'이고, 'Q'값이 나타내는 큐에 해당하는 백프레셔신호가 발생하지 않는 경우에는 계속하여 반복적으로 수행되게 된다.

상술한 바와 같이 본 발명은 케이블을 통해 ATM 입출력 카드와 ATM스위치 보드를 접속함으로써 가입자 수의 증가가 요구됨에 따라 ATM 입출력 카드와 ATM스위치 보드가 다른 셸프에 실장되는 경우와 같이 원거리에 설치되는 경우에도 이들의 접속이 용이하도록 하는 이점이 있다. 또한 본 발명은 보드 또는 카드에서 처리될 병렬 데이터를 직렬 데이터로 변환시켜 송수신함으로써 보드 또는 카드의 크기를줄이는 이점이 있다. 그리고 또한 본 발명은 ATM 입출력 카드와 ATM스위치 보드를 케이블을 사용하여 원거리 접속하는 경우에 발생될 수 있는 전파지연의 문제를 FIFO 및 FIFO제어부를 이용하여 라이트동작 및 리드동작을 제어함으로써 해소시키고 있다. 게다가 본 발명에서는 ATM 입출력 카드와 ATM스위치 보드를 각각 이중화 구조시킴으로써 시스템의 안정성을 극대화시키고 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

ATM시스템에서 라우터를 구비하고 있는 ATM 입출력(I/O) 카드와, ATM시스템에서 ATM스위치를 구비하고 있는 보드를 접속하기 위한 장치에 있어서:

시스템 송신클럭과 셀의 처음을 알려주는 송신 셀스타트신호를 생성하여 출력하는 제1신호생성부와;

송신을 위한 병렬 데이터를 직렬 데이터로 변환하여 출력하는 제1신호변환부와;

상기 카드와 상기 보드를 접속하며, 상기 변환된 직렬 데이터와 상기 시스템 송신클럭, 상기 송신 셀스타트신호를 송신하기 위한 경로를 제공하는 케이블과;

상기 케이블을 통해 수신되는 직렬 데이터를 병렬 데이터로 변환하여 출력하는 제2신호변환부와;

선입선출(FIFO)메모리와;

시스템 수신클럭과 셀의 처음을 알려주는 수신 셀스타트신호를 생성하는 제2신호생성부와;

상기 제2신호변환부로부터 출력되는 병렬 데이터를 상기 케이블을 통해 수신되는 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트시키고, 상기 FIFO메모리에 라이트되어 있는 데이터를 상기 시스템 수신측 클럭과 상기 수신측 셀스타트신호에 동기를 맞추어 리드하여 출력함으로써 상기 카드와 상기 보드의 클럭 및 셀스타트신호를 동기화시키는 FIFO제어부로 이루어지며,

상기 제1신호생성부 및 상기 제1신호변환부는 상기 카드 또는 상기 보드의 내부에 구비되며, 상기 제2신호생성부, 상기 제2신호변환부, 상기 FIFO메모리 및 상기 FIFO제어부는 상기 보드 또는 상기 카드의 내부에 구비되는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 FIFO제어부는, 상기 송신 셀스타트신호가 수신되고, 상기 제2신호변환부로부터 출력되는 병렬 데이터에 셀이 존재하는 것으로 판별될 시 상기 제2신호변환부로부터 출력되는 병렬 데이터를 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트시키는 것을 특징으로 하는 장치.
제2항에 있어서, 상기 FIFO제어부는, 상기 케이블을 통해 수신된 상기 송신 셀스타트신호를 지연시킨 후 이 지연된 송신 셀스타트신호에 동기를 맞추어 상기 제2신호변환부로부터 출력되는 병렬 데이터를 상기 FIFO메모리에 라이트시키는 것을 특징으로 하는 장치.
제3항에 있어서, 상기 FIFO제어부는, 상기 케이블을 통해 수신된 상기 송신 셀스타트신호를 1클럭 지연시키는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 FIFO제어부는, 상기 수신 셀스타트신호가 발생될 시 상기 FIFO메모리에 데이터가 라이트되어 있고, 상기 보드 내부의 ATM스위치 또는 상기 카드 내부의 라우터의 특정 포트에 셀이 충돌됨을 나타내는 백프레셔신호가 비발생한 것으로 판별되는 경우에 상기 FIFO메모리에 라이트되어 있는 데이터를 리드하는 것을 특징으로 하는 장치.
제5항에 있어서, 상기 FIFO제어부는, 상기 FIFO메모리로부터 리드한 데이터를 2클럭 시프트시킨 후 상기 보드 내부의 ATM스위치 또는 상기 카드 내부의 라우터로 출력하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 FIFO메모리는 동기식 FIFO메모리임을 특징으로 하는 장치.
ATM스위치에서 라우터를 구비하고 있는 이중화 구조의 제1 및 제2 ATM 입출력(I/O) 카드와, ATM스위치를 구비하고 있는 이중화 구조의 제1보드 및 제2보드를 접속하기 위한 장치에 있어서:

시스템 송신클럭과 셀의 처음을 알려주는 송신 셀스타트신호를 생성하여 출력하는 제1신호생성부와;

송신을 위한 병렬 데이터를 직렬 데이터로 변환하여 출력하는 제1 및 제2신호변환부와;

상기 카드들과 상기 보드들을 접속하며, 상기 변환된 직렬 데이터와 상기 시스템 송신클럭, 상기 셀스타트신호를 송신하기 위한 경로를 제공하는 제1 및 제2케이블과;

상기 제1 및 상기 제2케이블중의 어느 한 케이블과 또 다른 케이블을 통해 수신되는 직렬 데이터를 각각 병렬 데이터로 변환하여 출력하는 제3 및 제4신호변환부와;

선입선출(FIFO)메모리와;

상기 제3 및 상기 제4신호변환부중의 어느 한 신호변환부로부터 출력되는 병렬 데이터를 선택하기 위한 선택부와;

시스템 수신클럭과 셀의 처음을 알려주는 수신 셀스타트신호를 생성하는 제2신호생성부와;

상기 선택부로부터 출력되는 병렬 데이터를 상기 제1 및 상기 제2케이블중의 어느 한 케이블 또는 또다른 케이블을 통해 수신되는 시스템 송신클럭 및 송신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트시키고, 상기 FIFO메모리에 라이트되어 있는 데이터를 상기 시스템 수신클럭과 상기 수신 셀스타트신호에 동기를 맞추어 리드하여 출력하는 FIFO제어부로 이루어지며,

상기 제1신호생성부, 상기 제1 및 상기 제2신호변환부는 상기 카드들 또는 상기 보드들의 내부에 구비되며, 상기 제2신호생성부, 상기 제3 및 상기 제4신호변환부, 상기 FIFO메모리 및 상기 FIFO제어부는 상기 보드들 또는 상기 카드들의 내부에 구비되는 것을 특징으로 하는 장치.
제8항에 있어서, 상기 FIFO제어부는, 상기 송신 셀스타트신호가 수신되고, 상기 선택부로부터 출력되는 병렬 데이터에 셀이 존재하는 것으로 판별될 시 상기 선택부로부터 출력되는 병렬데이터를 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트시키는 것을 특징으로 하는 장치.
제9항에 있어서, 상기 FIFO제어부는, 상기 수신된 상기 송신 셀스타트신호를 지연시킨 후 이 지연된 송신 셀스타트신호에 동기를 맞추어 상기 선택부로부터 출력되는 병렬 데이터를 상기 FIFO메모리에 라이트시키는 것을 특징으로 하는 장치.
제10항에 있어서, 상기 FIFO제어부는, 상기 수신된 상기 송신 셀스타트신호를 1클럭 지연시키는 것을 특징으로 하는 장치.
제8항에 있어서, 상기 FIFO제어부는, 상기 수신 셀스타트신호가 발생될 시 상기 FIFO메모리에 데이터가 라이트되어 있고, 상기 보드 내부의 ATM스위치 또는 상기 카드 내부의 라우터의 특정 포트에 셀이 충돌됨을 나타내는 백프레셔신호가 비발생한 것으로 판단되는 경우에 상기 FIFO메모리에 라이트되어 있는 데이터를 리드하는 것을 특징으로 하는 장치.
제12항에 있어서, 상기 FIFO제어부는, 상기 FIFO메모리로부터 리드한 데이터를 2클럭 시프트시킨 후 상기 보드 내부의 ATM스위치 또는 상기 카드 내부의 라우터로 출력하는 것을 특징으로 하는 장치.
제8항에 있어서, 상기 선택부는, 상기 각 카드의 상태를 나타내는 신호 또는 상기 각 보드의 상태를 나타내는 신호를 상기 제1 및 상기 제2케이블중의 어느 한 케이블 또는 또다른 케이블을 통해 수신하고, 상태신호의 수신결과 동작중에 있는 것으로 판단되는 카드 또는 보드에 대응하는 상기 제3 및 상기 제4신호변환부중의어느 한 신호변환부로부터 출력되는 병렬 데이터를 선택하는 것을 특징으로 하는 장치.
제8항에 있어서, 상기 FIFO메모리는 동기식 FIFO메모리임을 특징으로 하는 장치.
라우터를 구비하고 있는 ATM 입출력(I/O) 카드와, ATM스위치를 구비하고 있는 보드와, 상기 카드와 상기 보드를 케이블을 통해 접속하고 있는 ATM시스템의 데이터 송수신 방법에 있어서;

송신측 카드 또는 보드에서 송신을 위한 병렬 데이터를 직렬 데이터로 변환하는 제1과정과,

상기 변환된 직렬 데이터를 시스템 송신클럭, 셀의 처음을 알려주는 송신 셀스타트신호와 함께 출력하여 상기 케이블을 통해 수신측 보드 또는 카드로 송신하는 제2과정과,

상기 수신측 보드 또는 카드에서 상기 케이블을 통해 수신되는 직렬 데이터를 병렬 데이터로 변환하는 제3과정과,

상기 변환된 병렬 데이터를 상기 케이블을 통해 수신된 상기 시스템 송신클럭 및 상기 송신 셀스타트신호에 동기를 맞추어 FIFO메모리에 라이트시키는 제4과정과,

상기 FIFO메모리에 라이트되어 있는 데이터를 상기 수신측 보드 또는 카드 내부에서 발생된 시스템 수신측 클럭 및 수신측 셀스타트신호에 동기를 맞추어 리드하는 제5과정과,

상기 리드된 데이터를 상기 수신측 보드 내부의 ATM스위치 또는 상기 수신측 카드 내부의 라우터로 출력하는 제6과정으로 이루어짐을 특징으로 하는 방법.
제16항에 있어서, 상기 제4과정은, 상기 케이블을 통해 수신된 상기 송신 셀스타트신호를 지연시킨 후 이 지연된 송신 셀스타트신호에 동기를 맞추어 상기 변환된 병렬 데이터를 상기 FIFO메모리에 라이트시키는 것을 특징으로 하는 방법.
제17항에 있어서, 상기 케이블을 통해 수신된 상기 송신 셀스타트신호를 1클럭 지연시키는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 제5과정은,

상기 수신측 보드 또는 카드 내부에서 상기 수신 셀스타트신호가 발생되는지 여부를 판단하는 단계와,

상기 수신 셀스타트신호가 발생된 것으로 판단될 시 상기 FIFO메모리에 데이터가 라이트되어 있는지 여부를 판단하는 단계와,

상기 FIFO메모리에 데이터가 라이트되어 있는 것으로 판단될 시 상기 ATM스위치 또는 상기 라우터의 특정 포트에 셀이 충돌됨을 나타내는 백프레셔신호가 발생하는지 여부를 판단하는 단계와,

상기 백프레셔신호가 비발생한 것으로 판단되는 경우에 상기 시스템 수신측 클럭 및 상기 수신측 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트되어 있는 데이터를 리드하는 단계로 이루어짐을 특징으로 하는 방법.
제19항에 있어서, 상기 제6과정은,

상기 리드된 데이터를 2클럭 시프트시키는 단계와,

상기 시프트된 데이터를 상기 수신측 보드 내부의 ATM스위치 또는 상기 수신측 카드 내부의 라우터로 출력하는 단계로 이루어짐을 특징으로 하는 방법.
라우터를 구비하고 있는 이중화 구조의 제1 및 제2 ATM 입출력(I/O) 카드와, ATM스위치를 구비하고 있는 이중화 구조의 제1보드 및 제2보드와, 상기 제1카드와 상기 제1보드를 접속하고 있는 제1케이블과, 상기 제1카드와 상기 제2보드를 접속하고 있는 제2케이블과, 상기 제2카드와 상기 제1보드를 접속하고 있는 제3케이블과, 상기 제2카드와 상기 제2보드를 접속하고 있는 제4케이블을 통해 접속하고 있는 ATM시스템의 데이터 송수신 방법에 있어서;

송신측 카드 또는 보드에서 송신을 위한 병렬 데이터를 직렬 데이터로 변환하는 제1과정과,

상기 변환된 직렬 데이터를 시스템 송신클럭, 셀의 처음을 알려주는 송신 셀스타트신호와 함께 출력하여 상기 제1 및 상기 제2케이블을 통해 수신측 보드 또는 카드로 송신하는 제2과정과,

상기 수신측 보드 또는 카드에서 상기 제1 및 상기 제3케이블을 통해 수신되는 직렬 데이터를 각각 병렬 데이터로 변환하는 제3과정과,

상기 각각 변환된 병렬 데이터중의 어느 한 병렬 데이터를 선택하는 제4과정과,

상기 선택된 병렬 데이터를 해당하는 시스템 송신클럭 및 송신 셀스타트신호에 동기를 맞추어 FIFO메모리에 라이트시키는 제5과정과,

상기 FIFO메모리에 라이트되어 있는 데이터를 상기 수신측 보드 또는 카드 내부에서 발생된 시스템 수신클럭 및 수신 셀스타트신호에 동기를 맞추어 리드하는 제6과정과,

상기 리드된 데이터를 상기 수신측 보드 내부의 ATM스위치 또는 상기 수신측 카드 내부의 라우터로 출력하는 제7과정으로 이루어짐을 특징으로 하는 방법.
제21항에 있어서, 상기 제4과정은,

상기 각 카드의 상태를 나타내는 신호 또는 상기 각 보드의 상태를 나타내는 신호를 상기 제1 또는 상기 제3케이블을 통해 수신하는 단계와,

상기 각각 변환된 병렬 데이터중에서 상기 상태신호의 수신결과 동작중에 있는 것으로 판단되는 카드 또는 보드에 대응하는 병렬 데이터를 선택하는 단계로 이루어짐을 특징으로 하는 방법.
제21항에 있어서, 상기 제5과정은, 상기 해당하는 송신 셀스타트신호를 지연시킨 후 이 지연된 송신 셀스타트신호에 동기를 맞추어 상기 선택된 병렬 데이터를 상기 FIFO메모리에 라이트시키는 것을 특징으로 하는 방법.
제22항에 있어서, 상기 해당하는 송신 셀스타트신호를 1클럭 지연시키는 것을 특징으로 하는 방법.
제21항에 있어서, 상기 제6과정은,

상기 수신측 보드 또는 카드 내부에서 상기 수신 셀스타트신호가 발생되는지 여부를 판단하는 단계와,

상기 수신 셀스타트신호가 발생된 것으로 판단될 시 상기 FIFO메모리에 데이터가 라이트되어 있는지 여부를 판단하는 단계와,

상기 FIFO메모리에 데이터가 라이트되어 있는 것으로 판단될 시 상기 ATM스위치 또는 상기 라우터의 특정 포트에 셀이 충돌됨을 나타내는 백프레셔신호가 발생하는지 여부를 판단하는 단계와,

상기 백프레셔신호가 비발생한 것으로 판단되는 경우에 상기 시스템 수신클럭 및 상기 수신 셀스타트신호에 동기를 맞추어 상기 FIFO메모리에 라이트되어 있는 데이터를 리드하는 단계로 이루어짐을 특징으로 하는 방법.
제25항에 있어서, 상기 제7과정은,

상기 리드된 데이터를 2클럭 시프트시키는 단계와,

상기 시프트된 데이터를 상기 수신측 보드 내부의 ATM스위치 또는 상기 수신측 카드 내부의 라우터로 출력하는 단계로 이루어짐을 특징으로 하는 방법.