KR20060059582A - 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 - Google Patents

두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060059582A
KR20060059582A KR1020040098709A KR20040098709A KR20060059582A KR 20060059582 A KR20060059582 A KR 20060059582A KR 1020040098709 A KR1020040098709 A KR 1020040098709A KR 20040098709 A KR20040098709 A KR 20040098709A KR 20060059582 A KR20060059582 A KR 20060059582A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
layer
driving element
substrate
Prior art date
Application number
KR1020040098709A
Other languages
English (en)
Other versions
KR101087750B1 (ko
Inventor
김성기
김해열
조용진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040098709A priority Critical patent/KR101087750B1/ko
Publication of KR20060059582A publication Critical patent/KR20060059582A/ko
Application granted granted Critical
Publication of KR101087750B1 publication Critical patent/KR101087750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 박막트랜지스터 및 그 제조방법에 관한 것이다.
본 발명의 특징은 저마스크 공정을 이용하여, 액정패널의 스위칭소자로 비정질실리콘 박막트랜지스터를 형성하며, 구동소자로 폴리실리콘 박막트랜지스터를 형성하는 것이다.
이와 같이 하면, 패널제조단가를 줄일 수 있어 저가의 액정표시장치를 제작할 수 있다.
또한, 구동소자로 비정질실리콘 박막트랜지스터를 사용하는 것에 비해 구동소자의 소자성능을 향상 시킬 수 있으며, 구동소자 및 스위칭소자로 폴리실리콘 박막트랜지스터를 사용했던 종래 기술의 문제점인 신뢰성 저하 및 누설 전류 특성을 개선할 수 있다.

Description

두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용 어레이기판 및 그 제조방법{An array substrate for LCD with two type TFT and method of fabrication thereof}
도 1은 일반적인 액정표시장치의 개략적인 평면도.
도 2a~2d는 일반적인 구동소자부와 표시부에 형성되는 비정질실리콘 박막트랜지스터의 제조방법을 개략적으로 도시한 단면도.
도 3a~3f는 일반적인 구동소자부와 표시부에 형성되는 폴리실리콘 박막트랜지스터의 제조방법을 개략적으로 도시한 단면도.
도 4a~4l는 구동소자에 폴리실리콘 박막트랜지스터를 포함하고, 표시부에 비정질실리콘 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 제조방법을 본 발명의 공정순서에 따라 도시한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
111 : 절연기판 113 : 게이트전극
115 : 게이트절연막 129 : 다결정실리콘층
131 : 1차 순수비정질실리콘층 133 : 2차 순수비정질실리콘층
135 : 불순물 비정질실리콘층 139a, 139b: 소스 및 드레인전극
143 : 보호층 149 : 화소전극
본 발명은 액정표시장치에 관한 것으로 특히, 구동소자로 다결정 박막트랜지스터를 사용하고, 스위칭소자로 비정질 박막트랜지스터를 사용한 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 다수의 화소를 구성하며, 각 화소의 일측과 타측을 따라 게이트라인들과 데이터라인들이 교차하여 배열되고, 상기 각 화소에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극과 공통전극이 마련된다.
도 1은 일반적인 구동회로 일체형 액정표시장치의 개략적인 평면도이다.
화소전극(10)들 각각은 스위칭소자인 박막트랜지스터(T)의 드레인전극과 접촉된다. 구동소자부(3)는 게이트라인(6)들을 구동하기 위한 게이트구동회로(미도시)와 데이터라인(8)들을 구동하기 위한 데이터구동회로(미도시)를 구비한다.
게이트구동회로는 스캐닝신호를 게이트라인(6)들에 순차적으로 공급하여 액정표시패널 상의 액정셀들을 순차적으로 구동한다.
데이터구동회로는 게이트라인(6)들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인(8)들 각각에 비디오신호를 공급한다. 이에 따라, 액정표시장치는 액정셀 별로 비디오신호에 따라 화소전극(10)과 공통전극(미도시) 사이에 전계가 발생하게 되고, 이로인해 액정의 광투과율을 조절함으로써 표시부(4)를 통해 화상을 표시하게 된다.
이러한 구동회로 일체형 액정표시장치에 이용되는 스위칭소자 및 구동소자의 박막트랜지스터(T)는 반도체층으로 비정질실리콘 또는 폴리실리콘을 이용한다.
도 2a~2d는 일반적인 구동소자부(Ⅰ)의 구동소자 및 표시부(Ⅱ) 스위칭소자를 비정질실리콘 박막트랜지스터로 사용한 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 각각 도시한 단면도이다. 　
도 2a에 도시한 바와 같이, 구동소자부(Ⅰ)와 표시부(Ⅱ)가 정의된 절연기판(11)상에 제1도전성 금속을 증착하고 제1마스크로 패터닝하여 상기 구동소자부 및 표시부에 각각 게이트전극(13)을 형성한다.
이때, 상기 표시부에는 게이트전극(13)과 함께 이에 연결된 게이트배선(미도시)을 형성한다.
다음으로 도 2b에 도시한 바와 같이, 게이트전극(13)이 형성된 기판(11)의 전면에 게이트절연막(15)과 순수 비정질실리콘층(a-si:H : 16a)과 불순물 비정질실리콘층(n+ or p+ a-si:H : 16b)과 소스 및 드레인금속층(20)을 적층한다.
다음은 도 2c에 도시한 바와 같이, 제2마스크공정을 통해 액티브층(미도시)과 오믹콘택층(17, 19)과 소스 및 드레인전극(21a, 21b)을 동시에 형성한다.
상기 제2마스크공정은 회절노광방법을 이용한 것으로, 상기 소스 및 드레인금속층(도 2b의 20)을 패터닝하여 이격된 소스 및 드레인전극(21a, 21b)을 형성하고, 하부의 불순물비정질실리콘층(16b)과 순수비정질실리콘층(16a)을 패터닝하여 액티브층(17)과 오믹콘택층(19)을 형성한다.
다음으로 상기 소스전극과 드레인전극(21a, 21b)의 사이로 노출된 오믹콘택층(19)을 제거하여 그 하부의 액티브층(17)을 노출하는 공정을 진행한다.
다음으로 도 2d에 도시한 바와 같이, 상기 패터닝된 소스 및 드레인전극(21a, 21b)이 형성된 기판(11) 상에 절연물질을 증착하여 제2절연층인 보호층(23)을 형성한다.
다음은 제3마스크단계로 표시부(Ⅱ)의 보호층(23)을 패터닝하여 드레인 콘택홀(30)을 형성한다.
다음으로 도 2e에 도시한 바와 같이, 표시부(Ⅱ)의 드레인콘택홀(30)을 포함하는 보호층(23)이 형성된 기판(11)상에 투명도전성 금속을 증착하고 제4마스크를 이용하여 패터닝하여, 상기 드레인 콘택홀(30)을 통해 드레인전극(21b)과 접촉하는 화소전극(25)을 형성한다.
전술한 공정을 통해 종래의 제 1 예에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
도 3a~3f는 일반적인 구동소자부(Ⅰ)의 구동소자 및 표시부(Ⅱ) 스위칭소자 로 폴리실리콘 박막트랜지스터를 사용한 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 각각 도시한 단면도이다.
도 3a에 도시한 바와 같이, 구동소자부(Ⅰ)와 표시부(Ⅱ)로 정의된 기판(11) 상에 절연막인 버퍼막(31)을 형성하고, 제1마스크공정을 통해 상기 표시부 및 구동소자부에 각각 다결정 액티브층(33)을 형성한다.
일반적으로, 상기 다결정 액티브층(33)은 비정질실리콘층(미도시)을 형성하고, 이를 결정화한 후 패터닝함으로써 형성할 수 있다.
다음으로 도 3b에 도시한 바와 같이, 액티브층(33)이 형성된 버퍼막(31) 위에 게이트절연막(35)을 전면 형성하고, 그 위에 게이트금속층(미도시)이 형성된다.
상기 게이트금속층(미도시)은 제2마스크공정으로 패터닝되어 게이트전극(37)이 형성된다.
다음으로, 상기 게이트전극(37)을 이용한 셀프얼라인(self-align) 방법으로 불순물 주입 및 주입된 불순물을 활성화시켜 소스영역과 드레인영역을 형성한다.
상기 소스 및 드레인영역은 게이트전극(37)의 일측과 타측으로 노출된 액티브층(미도시)의 표면에 n+ 또는 p+이온을 주입하고 레이저빔을 조사하여 주입된 불순물을 활성화시켜 형성된다.
다음으로 도 3c~3d에 도시한 바와 같이, 게이트전극(37)이 형성된 게이트절연막(35) 상에 층간절연막(39)이 형성되고, 제3마스크공정을 통해 상기 층간절연막(39)과 게이트절연막(35)을 관통하는 소스접촉홀 및 드레인접촉홀(40a, 40b)이 형성된다.
다음으로, 소스 및 드레인 금속층(미도시)이 증착되고 제4마스크공정으로 패터닝되어, 소스 및 드레인전극(41a, 41b)이 형성된다. 여기서 소스 및 드레인전극(41a, 41b) 각각은 소스접촉홀 및 드레인접촉홀(40a, 40b)을 통해 액티브층의 소스영역 및 드레인영역과 접촉하게 된다.
다음으로 도 3e에 도시한 바와 같이, 이러한 소스 및 드레인전극(41a, 41b)이 형성된 층간절연막(39) 위에 보호막(43)이 전면 증착되고 제5마스크공정으로 패터닝되어 표시부(Ⅱ)의 드레인전극(41b)을 노출시키는 드레인접촉홀(42)이 형성된다.
그리고, 도 3f에 도시한 바와 같이 표시부(Ⅱ)의 보호막(43) 위에 투명도전물질이 증착되고 제6마스크공정으로 패터닝되어 드레인전극(41b)과 접속되는 화소전극(45)이 형성된다.
전술한 공정을 통해 종래의 제 2 예에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 전술한 제1 예와 같이 비정질실리콘 박막트랜지스터로 스위칭소자와 구동소자를 모두 형성하면, 구동소자의 비정질실리콘 박막트랜지스터는 전하이동도(mobility)가 작아 화소밀도를 향상시키기 어려워 구동부의 집적도가 떨어지게 되며, 제2 예와 같이 폴리실리콘 박막트랜지스터로 스위칭소자와 구동소자 모두 형성하면, 소자 이동성의 성능이 향상되나 제조공정이 복잡하고 장비투자비가 높아 가격적인 면에서 문제를 안고 있다. 또한, 빠른 전하이동에 의한 누설전류값을 갖는 단점을 지닌다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명은 기판 상에 구동소자와 스위칭소자를 각각 다른 타입의 박막트랜지스터로 구성하되 동일한 저마스크 공정으로 제작하여, 패널제조단가를 줄이는 것을 제1 목적으로 한다.
또한, 신뢰성 개선 및 누설 전류의 저감의 효과를 가져오는 액정표시장치를 제공하는 것을 제2 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 구동소자부와 표시부가 정의된 기판과; 상기 기판 상의 구동소자부와 표시부에 각각 형성된 게이트전극과;
상기 구동소자부의 게이트전극 상부에 형성된 다결정실리콘층과; 상기 표시부의 게이트전극 상부에 형성된 1차순수비정질실리콘층과; 상기 구동소자부에 형성된 다결정실리콘층과, 상기 표시부에 형성된 1차순수비정질실리콘층 상부에 형성된 2차순수비정질실리콘층과; 상기 구동소자부와 표시부의 2차순수비정질실리콘층 상부에 형성된 불순물비정질실리콘층과; 상기 구동소자부와 표시부의 불순물비정질실리콘층 상부에 서로 이격하여 형성된 소스 및 드레인전극과; 상기 구동소자부 및 표시부의 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출하는 보호층과; 상기 노출된 드레인전극과 전기적으로 접촉하는 화소전극을 포함한다.
본 발명은 상기 스위칭소자와 구동소자 박막트랜지스터는 NMOS소자이며, BCE(Back Channel Etched)방식인 것을 특징으로 하며, 상기 제 1차 순수비정질실리 콘층은 약 100~1000Å의 두께인 것을 특징으로 한다.
본 발명의 특징은 기판에 표시부와 구동소자부를 정의하는 단계와; 상기 표시부와 구동소자부에 대응하는 기판 상에 게이트전극을 형성하는 단계와; 상기 표시부와 구동소자부의 게이트전극이 형성된 기판의 전면에 1차순수비정질실리콘을 형성하는 단계와; 상기 구동소자부에 대응하는 1차순수비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와; 상기 1차순수비정질실리콘층과 다결정실리콘층이 형성된 기판의 전면에 2차 순수비정질실리콘 및 불순물비정질실리콘층을 형성하는 단계와; 상기 불순물비정질실리콘층 상에 서로 이격되는 소스 및 드레인전극을 형성하는 단계와; 상기 구동소자부 및 표시부의 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출되는 보호층을 형성하는 단계와; 상기 노출된 드레인전극과 전기적으로 접촉되도록 형성된 화소전극을 형성하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법을 제공한다.
본 발명은 기판에 표시부와 구동소자부를 정의하는 단계와; 상기 구동소자부와 표시부에 대응하는 기판 상에 게이트전극을 형성하는 제1마스크공정과 단계와; 상기 구동소자부와 표시부의 게이트전극이 형성된 기판의 전면에 1차 순수비정질실리콘층을 형성하고, 상기 구동소자부의 1차 순수비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와; 상기 1차 순수비정질실리콘층과 다결정실리콘층이 형성된 기판의 상부에 2차 순수비정질실리콘층 및 불순물비정질실리콘층을 형성하고, 상기 불순물비정질실리콘층 상부에 서로 이격되는 소스 및 드레인전극을 형성하는 제2마스크공정 단계와; 상기 표시부와 구동소자부에 대응하는 소스 및 드레인 전극이 형성된 기판의 전면에 보호층을 형성하고, 상기 보호층의 드레인전극이 노출되도록 패터닝하는 제3마스크공정 단계와; 상기 노출된 드레인전극과 접촉되는 화소전극을 형성하는 제4마스크공정 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판의 제조방법을 제공한다.
상기 스위칭소자와 구동소자 박막트랜지스터는 NMOS소자이며, BCE(Back Channel Etched)방식인 것을 특징으로 하며, 상기 구동소자부의 1차 순수비정질실리콘층을 결정화하는 방법은 엑시머레이져를 이용하여 부분결정화한다.
또한, 상기 1차 순수비정질실리콘층은 약 100~1000Å의 두께로 형성하는 것을 특징으로 한다.
상기 제2마스크공정 단계는; 상기 금속층의 상부에 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층의 이격된 상부에 투과부와 차단부와 회절부로 구성된 회절노광마스크를 위치시키는 단계와; 상기 회절노광마스크를 통해 빛을 조사하여 상기 포토레지스트층을 노광하고, 현상하여 단차가 존재하는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴의 주변으로 노출된 금속층과 그 하부의 불순물비정질실리콘층과 1차 및 2차 순수비정질실리콘층을 제거하는 단계와; 상기 포토레지스트 패턴의 단차 중 낮은 부분을 제거하여 하부의 금속층의 일부를 노출하는 단계와; 상기 노출된 금속층을 제거하여 이격된 소스 및 드레인전극을 형성하는 단계와; 상기 소스 및 드레인전극의 이격된 영역으로 노출된 하부의 불순물비정질실리콘을 제거하여, 그하부의 2차 비정질실리콘층을 노출하여 액티브층과 오믹콘택층을 형성하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 구동회로 일체형 액정표시장치용 어레이기판의 제조방법을 제공한다.
상기 포토레지스트 패턴의 낮은 부분은 게이트전극 상부와 대응하는 부분이며, 그 외의 부분은 소스 및 드레인전극의 상부와 대응하는 부분인 것을 특징으로 하며, 상기 불순물실리콘층은 오믹콘택층이고, 상기 2차순수비정질실리콘층은 액티브층인것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 4a ~ 도 4l는 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
도 4a에 도시한 바와 같이, 구동소자부(Ⅲ)와 표시부(Ⅳ)가 정의된 제1기판(111) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트금속층(미도시)을 형성한다.
이어서, 제1마스크공정을 이용하여 구동소자부(Ⅲ)와 표시부(Ⅳ)의 게이트금속층(미도시)을 패터닝 함으로써 게이트전극(113)을 형성한다.
상기 게이트전극(113)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al)계 금속 등을 단일층 또는 이중층 구조로하여 형성할 수 있다.
다음으로 도 4b에 도시한 바와 같이, 각각의 게이트전극(113)이 형성된 제1기판(111) 상에 질화실리콘(SiNx),산화실리콘(SiO2)등을 포함하는 무기절연물질 그룹중 하나 또는 그 이상의 절연물질을 증착하여 게이트절연막(115)을 형성한다.
다음으로 상기 게이트절연막(115) 상에 1차 순수비정질실리콘층(119)을 100~1000Å의 두께로 증착한다.
다음으로 구동소자부(Ⅲ)에 증착된 1차 순수비정질실리콘층(119)을 결정화하여 다결정실리콘(117)으로 형성한다.
이때, 결정화는 주로 레이져를 이용한 저온 다결정 결정화 방법을 사용한다.
그리고, 도4c에 도시한 바와 같이, 상기 구동소자부(Ⅲ)에 대응한 부분이 결정화된 1차순수비정질실리콘층(119) 상에 2차 순수비정질실리콘층(121) 및 불순물 비정질실리콘층(123)을 형성하고, 그리고 소스 및 드레인 금속층(125)을 순차적으로 형성한다.
전술한 도4b와 도 4c의 공정에서, 상기 1차 순수비정질실리콘층(119)을 100~1000Å의 두께로 얇게 형성하는 이유는 레이져를 사용하여 결정화할때에 1차 순수비정질실리콘층(119)이 1000Å이상의 두께가 되면 결정화가 어렵기 때문이다.
또한, 1차 순수비정질실리콘층 상에 2차 비정질순수실리콘층을 형성하는 이유는, 상기 소스 및 드레인전극(도 4g의 139a, 139b)이 형성된 후에 불순물 비정질실리콘층(123)을 식각하는데 이 과정에서 순수 비정질실리콘층(121)도 같이 식각된다. 이때, 순수 비정질실리콘층(121)이 약 2000Å정도의 두께를 가져야 하기 때문이다.
특히, 다결정실리콘층 상부에 형성되어 누설전류를 줄이기 위한 LDD 및 오프셋(Offset)의 역할을 하게 된다. 이에 대해 상세히 설명하면, 일반적으로 폴리실리콘 박막트랜지스터는 누설전류와 소자신뢰성 때문에 엘디디(LDD) 또는 오프셋(Offset)공정을 추가하여 사용한다. 즉, 전하가 흐르는 길에 저항이 큰 곳이 있으 면 전류량이 줄고 또한 드레인전극에 걸리는 전압이 줄어들어 그만큼 누설전류량이 줄어들기 때문에 소자의 신뢰성이 향상된다. 그러므로, 본 발명에서는 다결정실리콘층(119) 상에 2차 순수비정질실리콘(121)을 증착함으로서 큰 저항층이 형성되므로, LDD 또는 Offset의 역할을 하게 되어 누설전류가 현저히 감소하게 된다.
다음으로, 도 4d ~ 도 4g는 본 발명의 실시예에 따른 제2마스크공정을 각각 공정순서에 따라 도시한 단면도이다.
도 4d에 도시한 바와 같이, 구동소자부(Ⅲ)와 표시부(Ⅳ)의 소스 및 드레인금속층(125) 상부에 제2마스크를 이용하여 포토레지스트 패턴(127)을 형성한다.
이 경우 제2마스크로 박막트랜지스터의 채널부에 대응하여 회절노광부를 갖는 회절노광마스크를 이용한다.
이때, 회절노광부는 빛의 강도를 약화시키는 역할을 한다.
따라서 도시한 바와 같이, 채널부(130)의 포토레지스트 패턴(127)은 채널부(130) 이외의 소스 및 드레인금속층(125)에 대응하는 포토레지스트 패턴(127) 보다 낮은 높이를 갖게 된다.
다음으로 도 4e에 도시한 바와 같이, 소스 및 드레인금속층(도 4c의 125)을 식각하여 아일랜드 형상으로 패터닝된 소스 및 드레인금속층(137)을 형성한다.
이어서, 상기 불순물비정질실리콘층(123), 표시부(Ⅳ)의 제1 및 제2 비정질실리콘층(121, 123)과 구동소자부(Ⅲ)의 제2 비정질실리콘층(121) 및 다결정실리콘층(117)을 차례로 식각하여 제거한다.
다음으로, 도 4f에 도시한 바와 같이, 앞서 회절노광에 의해 상대적으로 얇 게 형성된 포토레지스트 패턴(127)을 애슁(ashing)에 의해 제거하여 패터닝된 소스 및 드레인금속층(137)의 채널부(130)를 노출시킨다.
다음으로 도 4g에 도시한 바와 같이, 식각공정에 의해 상기 패터닝된 소스 및 드레인금속층(도 4f의 137)의 노출된 부분을 식각하여 서로 이격된 소스 및 드레인전극(139a, 139b)을 형성한다.
또한, 동일한 포토레지스트 패턴(127)을 이용한 건식식각공정으로 상기 소스 및 드레인전극 사이로 노출된 불순물 비정질실리콘층(135)을 제거하여 하부의 2차 순수비정질실리콘층(133)을 노출하는 공정을 진행한다. 이때, 상기 소스 및 드레인전극(139a, 139b)과 직접 접촉하는 층을 오믹접촉층(135)이라하고, 2차 순수비정질실리콘층(133)을 액티브층(132)이라 한다.
이어서 도 4h에 도시한 바와 같이, 스트립공정으로 소스 및 드레인전극(139a, 139b) 위에 남아 있는 포토레지스트 패턴(미도시)을 제거한다.
다음으로 도 4i에 도시한 바와 같이, 소스 및 드레인전극(139a, 139b)이 형성된 게이트절연막(115) 상에 PECVD등의 증착방법으로 질화실리콘(SiNx), 산화실리콘(SiO2) 등의 무기막, 또는 벤조싸이클로브렌(BCB)등의 유기막으로 된 보호막(143)을 전면 형성한다.
도 4j에 도시한 바와 같이, 제3마스크공정을 이용하여 표시부(Ⅳ)의 보호막(143)에 드레인콘택홀(145)을 형성한다. 상기 드레인콘택홀(145)은 보호막(143)을 관통하여 드레인전극(139b)을 노출한다.
다음으로 도 4k에 도시한 바와 같이 상기 보호막(143) 상에 스퍼터링 등의 증착방법으로 투명전극막(147)을 형성한다.
다음으로 도 4l에 도시한 바와 같이, 제4마스크공정을 이용하여 상기 투명전극막(147)을 패터닝하여, 상기 표시부(Ⅳ)의 드레인전극(139b)과 전기적으로 접촉하는 화소전극(149)을 형성한다.
이상으로, 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같이, 본 발명에 따른 구동회로 일체형 어레이기판은 동일한 4마스크공정을 통해 구동부에 다결정실리콘 박막트랜지스터를 구성하고, 표시부에 비정질실리콘 박막트랜지스터를 동시에 구성할 수 있는 것을 특징으로 한다.
본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
본 발명은 각각 다른 타입인 구동소자와 스위칭소자를 4마스크공정으로 동시에 형성함으로써, 공정을 단순화하는 효과가 있다.
또한, 공정 단순화를 통해 제조비용을 절감하고, 공정시간을 단축할 수 있으므로 생산수율을 개선하는 효과가 있다.
또한, 구동부의 다결정 박막트랜지스터는 다결정층 상에 별도의 비정질층을 더욱 구성함으로써 LDD효과에 의한 누설전류저감을 통해 소자의 신뢰성이 향상되는 효과가 있다.

Claims (11)

  1. 구동소자부와 표시부가 정의된 기판과;
    상기 기판 상의 구동소자부와 표시부에 각각 형성된 게이트전극과;
    상기 구동소자부의 게이트전극 상부에 형성된 다결정실리콘층과;
    상기 표시부의 게이트전극 상부에 형성된 1차순수비정질실리콘층과;
    상기 구동소자부에 형성된 다결정실리콘층과, 상기 표시부에 형성된 1차순수비정질실리콘층 상부에 형성된 2차순수비정질실리콘층과;
    상기 구동소자부와 표시부의 2차순수비정질실리콘층 상부에 형성된 불순물비정질실리콘층과;
    상기 구동소자부와 표시부의 불순물비정질실리콘층 상부에 서로 이격하여 형성된 소스 및 드레인전극과;
    상기 구동소자부 및 표시부의 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출하는 보호층과;
    상기 노출된 드레인전극과 전기적으로 접촉하는 화소전극
    을 포함하는 구동회로 일체형 액정표시장치용 어레이기판.
  2. 제 1항에 있어서,
    상기 스위칭소자와 구동소자 박막트랜지스터는 NMOS소자이며, BCE(Back Channel Etched)방식인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
  3. 제 1항에 있어서,
    상기 제 1차 순수비정질실리콘층은 약 100~1000Å의 두께인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판.
  4. 기판에 표시부와 구동소자부를 정의하는 단계와;
    상기 표시부와 구동소자부에 대응하는 기판 상에 게이트전극을 형성하는 단계와;
    상기 표시부와 구동소자부의 게이트전극이 형성된 기판의 전면에 1차순수비정질실리콘을 형성하는 단계와;
    상기 구동소자부에 대응하는 1차순수비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와;
    상기 1차순수비정질실리콘층과 다결정실리콘층이 형성된 기판의 전면에 2차 순수비정질실리콘 및 불순물비정질실리콘층을 형성하는 단계와;
    상기 불순물비정질실리콘층 상에 서로 이격되는 소스 및 드레인전극을 형성하는 단계와;
    상기 구동소자부 및 표시부의 상부에 형성되고, 상기 표시부의 드레인전극의 일부를 노출되는 보호층을 형성하는 단계와;
    상기 노출된 드레인전극과 전기적으로 접촉되도록 형성된 화소전극을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  5. 기판에 표시부와 구동소자부를 정의하는 단계와;
    상기 구동소자부와 표시부에 대응하는 기판 상에 게이트전극을 형성하는 제1마스크공정과 단계와;
    상기 구동소자부와 표시부의 게이트전극이 형성된 기판의 전면에 1차 순수비정질실리콘층을 형성하고, 상기 구동소자부의 1차 순수비정질실리콘층을 결정화하여 다결정실리콘층을 형성하는 단계와;
    상기 1차 순수비정질실리콘층과 다결정실리콘층이 형성된 기판의 전면에 2차 순수비정질실리콘층 및 불순물비정질실리콘층과 금속층을 형성하는 단계와;
    상기 1차 및 2차실리콘층과 다결정실리콘층, 불순물비정질실리콘층, 금속층을 패터닝하여, 액티브층과 오믹콘택층을 형성하며, 상기 불순물비정질실리콘층 상부에 서로 이격되는 소스 및 드레인전극을 형성하는 제2마스크공정 단계와;
    상기 표시부와 구동소자부에 대응하는 소스 및 드레인전극이 형성된 기판의 전면에 보호층을 형성하고, 상기 표시부의 드레인전극이 노출되도록 패터닝하는 제 3마스크공정 단계와;
    상기 노출된 드레인전극과 접촉되는 화소전극을 형성하는 제4마스크공정 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판의 제조방법.
  6. 제 4항에 있어서,
    상기 스위칭소자와 구동소자 박막트랜지스터는 NMOS소자이며, BCE(Back Channel Etched)방식인 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  7. 제 4항에 있어서,
    상기 구동소자부의 1차 순수비정질실리콘층을 결정화하는 방법은 엑시머레이져를 이용하여 부분결정화하는 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  8. 제 4항에 있어서,
    상기 1차 순수비정질실리콘층은 약 100~1000Å의 두께로 형성하는 것을 특징 으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  9. 제 5항에 있어서,
    상기 제2마스크공정 단계는
    상기 금속층의 상부에 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층의 이격된 상부에 투과부와 차단부와 회절부로 구성된 회절노광마스크를 위치시키는 단계와;
    상기 회절노광마스크를 통해 빛을 조사하여 상기 포토레지스트층을 노광하고, 현상하여 단차가 존재하는 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴의 주변으로 노출된 금속층과 그 하부의 불순물비정질실리콘층과 1차 및 2차 순수비정질실리콘층을 제거하는 단계와;
    상기 포토레지스트 패턴의 단차 중 낮은 부분을 제거하여 하부의 금속층의 일부를 노출하는 단계와;
    상기 노출된 금속층을 제거하여 이격된 소스 및 드레인전극을 형성하는 단계와;
    상기 소스 및 드레인전극의 이격된 영역으로 노출된 하부의 불순물비정질실리콘을 제거하여, 그하부의 2차 비정질실리콘층을 노출하여 액티브층과 오믹콘택층을 형성하는 단계와;
    상기 포토레지스트 패턴을 제거하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판의 제조방법.
  10. 제9항에 있어서,
    상기 포토레지스트 패턴의 낮은 부분은 게이트전극 상부와 대응하는 부분이며, 그 이외의 부분은 소스 및 드레인전극의 상부와 대응하는 부분인 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
  11. 제9항에 있어서,
    상기 불순물실리콘층은 오믹콘택층이고, 상기 2차순수비정질실리콘층은 액티브층인 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
KR1020040098709A 2004-11-29 2004-11-29 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 KR101087750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098709A KR101087750B1 (ko) 2004-11-29 2004-11-29 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098709A KR101087750B1 (ko) 2004-11-29 2004-11-29 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060059582A true KR20060059582A (ko) 2006-06-02
KR101087750B1 KR101087750B1 (ko) 2011-11-30

Family

ID=37156754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098709A KR101087750B1 (ko) 2004-11-29 2004-11-29 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101087750B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405161B2 (en) 2006-11-22 2013-03-26 Samsung Electronics Co., Ltd. Driving device for unit pixel of organic light emitting display and method of manufacturing the same
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150021689A (ko) * 2013-08-21 2015-03-03 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
KR101506671B1 (ko) * 2008-02-20 2015-03-27 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405161B2 (en) 2006-11-22 2013-03-26 Samsung Electronics Co., Ltd. Driving device for unit pixel of organic light emitting display and method of manufacturing the same
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
KR101506671B1 (ko) * 2008-02-20 2015-03-27 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20150021689A (ko) * 2013-08-21 2015-03-03 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법

Also Published As

Publication number Publication date
KR101087750B1 (ko) 2011-11-30

Similar Documents

Publication Publication Date Title
US8158469B2 (en) Method of fabricating array substrate
US7300831B2 (en) Liquid crystal display device having driving circuit and method of fabricating the same
KR100584716B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP5615605B2 (ja) Ｆｆｓモード液晶装置
KR20080052460A (ko) 표시 장치 및 그 제조 방법
US7309625B2 (en) Method for fabricating metal oxide semiconductor with lightly doped drain
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
JP4987289B2 (ja) 液晶表示装置の薄膜トランジスタの製造方法
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
KR100644122B1 (ko) 박막 반도체 소자 및 박막 반도체 소자의 제조방법
KR20050005756A (ko) 다결정 박막트랜지스터를 구비한 액정표시소자 그 제조방법
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
KR101051004B1 (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101338104B1 (ko) 박막 트랜지스터 어레이기판 제조방법
KR20050070240A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR101343497B1 (ko) 액정표시장치의 제조방법
KR100391156B1 (ko) 액정표시장치용 어레이 패널 및 그 제조방법
KR101148526B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 9