KR20060056091A - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20060056091A KR20060056091A KR1020040095367A KR20040095367A KR20060056091A KR 20060056091 A KR20060056091 A KR 20060056091A KR 1020040095367 A KR1020040095367 A KR 1020040095367A KR 20040095367 A KR20040095367 A KR 20040095367A KR 20060056091 A KR20060056091 A KR 20060056091A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- flash memory
- temperature
- manufacturing
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 79
- 230000002159 abnormal effect Effects 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 120
- 239000007789 gas Substances 0.000 claims description 40
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000003054 catalyst Substances 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 5
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- JUJWROOIHBZHMG-UHFFFAOYSA-N Pyridine Chemical compound C1=CC=NC=C1 JUJWROOIHBZHMG-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000000427 thin-film deposition Methods 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000009833 condensation Methods 0.000 claims description 3
- 230000005494 condensation Effects 0.000 claims description 3
- 238000010574 gas phase reaction Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 238000011068 loading method Methods 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000006557 surface reaction Methods 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 230000014759 maintenance of location Effects 0.000 abstract description 9
- 238000001020 plasma etching Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 28
- 239000002243 precursor Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 플로팅 게이트 및 콘트롤 게이트가 적층된 게이트를 확정하기 위한 식각 공정을 실시한 후 화학양론적으로 균일하며, 동질(homogeneity) 특성과 스텝커버러지가 우수하고 매우 낮은 핀홀 밀도를 갖는 ALD 방법으로 게이트를 포함한 전체 구조 상부에 산화막을 형성함으로써 플로팅 게이트와 유전체막의 하부 산화막 계면에서의 이상 산화없이 플라즈마 식각 데미지를 제거할 수 있으므로 소자 동작에 요구되는 리텐션 특성을 확보할 수 있어 프로그램 속도를 유지할 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.
플래쉬 메모리, 식각 데미지, ALD 산화막
Description
도 1 및 도 2는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 제 1 도전막 14 : 유전체막
15 : 제 2 도전막 16 : 산화막
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 게이트를 확정하기 위한 식각 공정시 발생하는 데미지를 보상하기 위한 산화 공정에서 발생 되는 플로팅 게이트와 유전체막 계면의 이상 산화(abnormal oxodation)를 방지함으로써 충전 용량의 불균일을 해소하여 프로그램 속도를 일정하게 유지시킬 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
플래쉬 메모리 소자의 제조 공정에서 반도체 기판 상부에 터널 산화막, 제 1 도전막, ONO 유전체막 및 제 2 도전막을 형성한 후 게이트를 확정하기 위한 식각 공정을 실시하게 된다. 그런데, 식각 공정에서 플로팅 게이트의 사이드월에 플라즈마 식각 데미지가 가해져 플래쉬 메모리 소자의 리텐션 특성을 저하시키게 된다. 이는 플로팅 게이트가 프로그램 및 소거된 상태에서 플로팅 게이트의 사이드월로 전하가 자유롭게 이동하게 되어 프로그램 및 소거 상태로 유지할 수 없게 되기 때문에 리텐션 특성이 저하되는 것이다. 따라서, 리텐션 특성을 저하시키는 플라즈마 식각 데미지를 감소시키기 위해 고온 산화 공정을 실시하게 된다.
그러나, 이러한 산화 공정은 플로팅 게이트와 ONO 유전체막의 하부 산화막과의 계면에서 이상 산화를 유발하여 유전체막의 두께가 두꺼워지는 현상이 발생되고, 결과적으로 충전 용량을 감소시키게 된다. 또한, 이러한 이상 산화는 게이트의 CD(Critical Dimension)가 변할 경우 플로팅 게이트와 유전체막의 하부 산화막과의 계면에서 산화 정도가 게이트 CD에 따라 차이나기 때문에 프로그램 속도의 감소 뿐만 아니라 변화를 유발하게 된다.
본 발명의 목적은 게이트를 확정하기 위한 식각 공정시 플라즈마 식각 데미지를 제거하면서 플로팅 게이트의 리텐션 특성을 개선할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 게이트 사이드월에 ALD(Atomic Layer Deosition) 방법으로 산화막을 형성함으로써 플라즈마 식각 데미지를 제거하면서 플로팅 게이트의 리텐션 특성을 개선할 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
플로팅 게이트와 유전체막의 하부 산화막 계면에서의 이상 산화를 방지하기 위해 일반적인 CVD 방법을 이용하여 사이드월 산화막을 형성할 수도 있으나, 이 경우에는 계면에서의 이상 산화를 억제할 수 있으나, 산화막의 막질이 기존의 습식 및 건식 산화를 이용하여 형성된 산화막에 비해 현저히 떨어질 뿐만 아니라 스텝커버러지도 불량하기 때문에 플래쉬 메모리 소자의 동작에 요구되는 셀 리텐션 특성을 확보할 수 없다.
그러나, ALD 방법은 박막을 형성하기 위해 요구되는 가스 전구체들을 형성하고자 하는 표면에 번갈아가면서 순차적으로 반응시키는 방법으로, 각각의 가스 전구체가 과포화 상태로 표면에서 반응하고 후속으로 다음 가스 전구체가 그 위에서 순차적으로 포화된 상태로 반응함으로써 단층(monolayer)을 형성하게 된다. 이렇게 단층 단위로 순차적으로 형성되기 때문에 형성하고자 하는 두께를 효과적으로 조절할 수 있다. 즉, 순차 반응을 반복함으로써 원하는 두께를 얻을 수 있다. 또한, 표 면에서 각각의 가스 전구체들이 포화 상태로 반응하기 때문에 표면을 균일하게 코팅할 수 있어 ALD 방법으로 증착된 박막은 우수한 동질(homogeneity) 특성과 두께 균일성을 갖는다. 결과적으로 셀 사이즈가 작고 복잡한 3차원 구조를 갖는다 하더라도 박막이 포화 상태에서의 반응을 통해 단층 단위로 증착되기 때문에 우수한 스텝커버러지를 갖을 뿐만 아니라 매우 낮은 핀홀 밀도를 갖는다. 이러한 특성은 게이트 사이드월 산화막에 요구되는 우수한 스텝커버러지 뿐만 아니라 습식 및 건식 산화막과 유사한 막질을 얻을 수 있으므로 플로팅 게이트와 유전체막의 하부 산화막 계면에서의 이상 산화 없이 게이트 플라즈마 식각 데미지를 게저할 수 있으므로 소자 동작에 요구되는 플로팅 게이트 리텐션 특성을 확보할 수 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법은 반도체 기판 상부에 터널 산화막, 제 1 도전막, 유전체막 및 제 2 도전막을 순차적으로 형성하는 단계와, 게이트를 마스크를 이용한 리소그라피 공정 및 식각 공정으로 상기 제 2 도전막 내지 터널 산화막의 소정 영역을 식각하여 플로팅 게이트와 콘트롤 게이트가 적층된 게이트를 형성하는 단계와, 상기 게이트를 포함한 전체 구조 상부에 ALD 방법을 이용하여 산화막을 형성하는 단계를 포함한다.
상기 제 1 도전막으로 도프트 폴리실리콘막을 포함한다.
상기 도프트 폴리실리콘막은 인 또는 비소를 1E20 내지 5E21㎝-3의 농도로 주입하여 형성한다.
상기 도프트 폴리실리콘막은 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 적층한 후 PH3 분위기에서 플라즈마 또는 열처리 공정을 실시하여 형성한다.
상기 제 1 도전막을 형성한 후 HF 및 SC-1을 이용한 세정 공정을 실시하는 단계를 더 포함한다.
상기 유전체막은 하부 산화막, 질화막 및 상부 산화막을 적층하여 형성한다.
상기 하부 산화막 및 상부 산화막은 SiH4 및 N2O의 혼합 가스 또는 SiH2Cl
2 및 N2O의 혼합 가스를 이용하여 700 내지 900℃의 온도와 0.05 내지 2Torr의 압력에서 CVD 방법으로 형성하는 플래쉬 메모리 소자의 제조 방법.
상기 하부 산화막 및 상부 산화막은 400 내지 700℃의 온도를 유지하는 반응로에 웨이퍼를 로딩한 후 SiH4 및 N2O의 혼합 가스 또는 SiH2Cl2
및 N2O의 혼합 가스를 이용하여 0.1 내지 3Torr의 압력과 810 내지 850℃의 온도에서 LPCVD 방법으로 형성한다.
상기 하부 산화막 및 상부 산화막은 300℃ 이하의 온도를 유지하는 반응로에 웨이퍼를 로딩한 후 SiH4 및 N2O의 혼합 가스 또는 SiH2Cl2 및 N2O의 혼합 가스를 이용하여 0.1 내지 3Torr의 압력과 750 내지 850℃의 온도에서 LPCVD 방법으로 형성한다.
상기 하부 산화막 및 상부 산화막은 각각 30 내지 100Å의 두께로 형성한다.
상기 질화막은 SiH4 및 NH3의 혼합 가스 또는 DCS(SiH2Cl2) 및 NH3의 혼합 가스를 이용하여 600 내지 800℃의 온도와 0.05 내지 2Torr의 압력에서 CVD 방법으로 형성한다.
상기 질화막은 NH3 단독 또는 NH3 및 Ar 혼합 가스 또는 NH3 및 N2
의 혼합 가스를 이용하여 600 내지 800℃의 온도와 20 내지 760Torr의 압력에서 하부 산화막의 표면을 질화시켜 형성한다.
상기 질화막은 상기 하부 산화막을 질화시켜 일차 질화막을 형성한 후 CVD 방법으로 이차 질화막을 증착하여 형성한다.
상기 질화막은 NH3와 DCS(SiH2Cl2)의 혼합 가스를 이용하여 1 내지 3Torr의 압력과 650 내지 800℃의 온도에서 LPCVD 방법으로 형성한다.
상기 질화막은 30 내지 100Å의 두께로 형성한다.
상기 유전체막을 형성한 후 상기 유전체막의 막질을 향상시키고, 각 층의 계면을 강화시키기 위해 750 내지 800℃의 온도에서 스팀 어닐 공정을 실시하는 단계를 더 포함한다.
상기 스팀 어닐 공정은 산소 원자를 포함한 분자로 구성된 기체를 단독 또는 소정 비율로 혼합하거나, 필요에 따라 불활성 기체인 아르곤을 혼합하여 650 내지 850℃의 온도와 0.05 내지 760Torr의 압력에서 3 내지 120분동안 실시한다.
상기 산소 원자를 포함한 분자로 구성된 기체는 O2, N2O, NO, O3, H2
O를 포함한다.
상기 제 2 도전막은 도프트 폴리실리콘막 및 텅스텐 실리사이드막의 적층 구조, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt중 어느 하나로 형성한다.
상기 ALD 방법을 이용한 산화막은 200 내지 500℃의 온도를 유지하는 챔버내로 SiCl4 및 H2O를 10 내지 500sccm 범위내에서 표면 포화 상태로 공급하여 0.1 내지 0.5Å/cycle의 박막 증착 속도를 유지하도록 하여 형성한다.
상기 ALD 방법은 SiCl4 및 H2O의 응축을 방지하기 위하여 증발기 또는 증발관 뿐만 아니라 오리피스(orifice) 또는 노즐, 솔레노이드 밸브(solenoid valve)등을 90 내지 200℃의 온도로 유지한다.
상기 ALD 방법을 이용한 산화막은 200 내지 500℃의 온도를 유지하는 챔버내로 Si2Cl6 및 H2O를 10 내지 500sccm 범위내에서 표면 포화 상태로 공급하여 0.1 내지 0.5Å/cycle의 박막 증착 속도를 유지하도록 하여 형성한다.
상기 ALD 방법을 이용한 산화막은 SiCl4 가스를 공급한 후 촉매로서 C5H5N(Pyridine)을 공급하고, 이어서 H2O를 공급하여 형성한다.
상기 ALD 방법을 이용한 산화막은 SiCl4 가스를 공급한 후 촉매로서NH3(Ammonia)를 공급하고, 이어서 H2O를 공급하여 형성한다.
상기 산화막의 표면 반응 후 SiCl4 및 H2O 및 촉매에 의한 비정상 기상 반응이 발생하지 않도록 잔류 가스를 후속 아르곤 및 질소 불활성 가스를 이용하여 제 거하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 제조 방법을 설명하면 다음과 같다.
도 1 및 도 2는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(11) 상부에 터널 산화막(12), 제 1 도전막(13), 유전체막(14) 및 제 2 도전막(15)을 순차적으로 형성한다. 게이트를 마스크를 이용한 리소그라피 공정 및 식각 공정으로 이들의 소정 영역을 식각하여 플로팅 게이트와 콘트롤 게이트가 적층된 게이트를 형성한다. 여기서, 제 1 도전막(13)은 플로팅 게이트로 작용하고, 제 2 도전막(15)은 콘트롤 게이트로 작용한다. 그리고, 유전체막(14)은 산화막, 질화막 및 산화막을 2시간 이내로 시간지연없이 적층된 소위 ONO 구조로 형성된다.
상기 공정에서 제 1 도전층(13)을 형성한 후 유전체막(14)의 하부 산화막과 제 1 도전층(13) 사이에 불순물층이 형성되지 않도록 HF 및 SC-1을 이용한 세정 공정을 실시한다. 그리고, 유전체막(14)을 형성한 후 유전체막(14)의 막질을 향상시키고, 각 층의 계면을 강화시키기 위해 750∼800℃의 온도에서 스팀 어닐 공정을 실시한다. 스팀 어닐 공정은 산소 원자를 포함한 분자로 구성된 기체, 예를들어 O2, N2O, NO, O3, H2O등을 단독 또는 소정 비율로 혼합하거나, 필요에 따라 불활성 기체 인 아르곤을 혼합하여 650∼850℃의 온도와 0.05∼760Torr의 압력에서 3∼120분동안 실시한다.
상기에서 제 1 도전막(13)으로 도프트 폴리실리콘막을 이용할 경우 도프트 폴리실리콘막은 인 또는 비소를 1E20∼5E21㎝-3의 농도로 주입하여 형성한다. 또한, 도프트 폴리실리콘막은 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 적층한 후 PH3 분위기에서 플라즈마 또는 열처리 공정을 실시하여 형성한다.
그리고, 유전체막(14)의 하부 산화막 및 상부 산화막은 SiH4 및 N2O의 혼합 가스 또는 SiH2Cl2 및 N2O의 혼합 가스를 이용하여 700∼900℃의 온도와 0.05∼2Torr의 압력에서 CVD 방법으로 형성하거나, 400∼700℃의 온도를 유지하는 반응로에 웨이퍼를 로딩한 후 0.1∼3Torr의 압력과 810∼850℃의 온도에서 LPCVD 방법으로 형성하거나, 제 1 도전층(13)의 표면 산화를 억제하기 위하여 300℃ 이하의 온도를 유지하는 반응로에 웨이퍼를 로딩한 후 0.1∼3Torr의 압력과 750∼850도의 온도에서 LPCVD 방법으로 형성하는데, 30∼100Å의 두께로 형성한다.
또한, 유전체막(14)의 질화막은 SiH4 및 NH3의 혼합 가스 또는 DCS(SiH2Cl
2) 및 NH3의 혼합 가스를 이용하여 600∼800℃의 온도와 0.05∼2Torr의 압력에서 CVD 방법으로 형성하거나 NH3 단독 또는 NH3 및 Ar 혼합 가스 또는 NH3 및 N
2의 혼합 가스를 이용하여 600∼800℃의 온도와 20∼760Torr의 압력에서 하부 산화막의 표면을 질화시켜 형성하거나, 유전체막(14)의 질화막은 하부 산화막을 질화시켜 일차 질화 막을 형성한 후 CVD 방법으로 이차 질화막을 증착하여 형성하거나, 유전체막(14)의 질화막은 NH3와 DCS(SiH2Cl2)의 혼합 가스를 이용하여 1∼3Torr의 압력과 650∼800℃의 온도에서 LPCVD 방법으로 30∼100Å의 두께로 형성한다.
제 2 도전층(15)으로 도프트 폴리실리콘막 및 텅스텐 실리사이드막의 적층 구조, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt등과 같은 금속 물질을 사용한다.
도 2를 참조하면, 플로팅 게이트와 유전체막(14)의 하부 산화막 계면에서의 이상 산화를 억제하고, 플라즈마 식각 데미지를 제거하기 위해 ALD 방법을 이용하여 산화막(16)을 전체 구조 상부에 형성한다. ALD 방법을 이용하여 형성된 산화막(16)은 화학양론적으로 균일하며, 동질(homogeneity) 특성과 스텝커버러지가 우수하고 매우 낮은 핀홀 밀도를 갖는다.
여기서, ALD 방법을 이용하여 산화막(16)을 형성하기 위해 200∼500℃의 온도를 유지하는 챔버내로 SiCl4 및 H2O를 10∼500sccm 범위내에서 표면 포화 상태로 그 유량을 각각 정량하여 공급하며, 증착 속도 즉, 박막의 성장 속도는 0.1∼0.5Å/cycle를 유지하도록 한다. 이때, Si 및 O 성분의 화학 증기를 MFC(Mass Flow Controller)와 같은 유량 조절기를 통해 증발기(evaporizer) 또는 증발관(evaporation tube)으로 공급하기 위한 SiCl4 및 H2O의 응축을 방지하기 위하여 증발기 또는 증발관 뿐만 아니라 오리피스(orifice) 또는 노즐, 솔레노이드 밸브 (solenoid valve)등을 90∼200℃의 온도로 유지시킨다. 한편, 메인 가스로 SiCl4 대신에 Si2Cl6를 사용할 수 있다. 그리고, SiCl4 및 H2O를 이용한 ALD 방법에 의한 산화막의 성장 온도를 낮추기 위해 SiCl4 가스를 공급한 후 촉매로서 C5H5N(Pyridine)을 공급하고, 이어서 H2O를 공급하여 ALD 방법으로 산화막(16)을 형성한다. 이때, 촉매로서 C5H5N(Pyridine) 대신 NH3(Ammonia)를 사용할 수도 있다. 그리고, 산화막(16)의 표면 반응 후 뒤이은 SiCl4 및 H2O 및 촉매(C5H5N 또는 NH3)에 의한 비정상 기상 반응이 발생하지 않도록 잔류 가스를 후속 아르곤 및 질소 불활성 가스를 이용하여 제거한다.
상술한 바와 같이 본 발명에 의하면 게이트를 확정하기 위한 식각 공정을 실시한 후 화학양론적으로 균일하며, 동질(homogeneity) 특성과 스텝커버러지가 우수하고 매우 낮은 핀홀 밀도를 갖는 ALD 방법으로 산화막을 형성함으로써 플로팅 게이트와 유전체막의 하부 산화막 계면에서의 이상 산화없이 플라즈마 식각 데미지를 제거할 수 있으므로 소자 동작에 요구되는 리텐션 특성을 확보할 수 있어 프로그램 속도를 유지할 수 있다.
Claims (25)
- 반도체 기판 상부에 터널 산화막, 제 1 도전막, 유전체막 및 제 2 도전막을 순차적으로 형성하는 단계;게이트를 마스크를 이용한 리소그라피 공정 및 식각 공정으로 상기 제 2 도전막 내지 터널 산화막의 소정 영역을 식각하여 플로팅 게이트와 콘트롤 게이트가 적층된 게이트를 형성하는 단계; 및상기 게이트를 포함한 전체 구조 상부에 ALD 방법을 이용하여 산화막을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 도전막으로 도프트 폴리실리콘막을 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 도프트 폴리실리콘막은 인 또는 비소를 1E20 내지 5E21㎝-3의 농도로 주입하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 2 항에 있어서, 상기 도프트 폴리실리콘막은 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 적층한 후 PH3 분위기에서 플라즈마 또는 열처리 공정을 실시하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 도전막을 형성한 후 HF 및 SC-1을 이용한 세정 공정을 실시하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 유전체막은 하부 산화막, 질화막 및 상부 산화막을 적층하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 하부 산화막 및 상부 산화막은 SiH4 및 N2O의 혼합 가스 또는 SiH2Cl2 및 N2O의 혼합 가스를 이용하여 700 내지 900℃의 온도와 0.05 내지 2Torr의 압력에서 CVD 방법으로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 하부 산화막 및 상부 산화막은 400 내지 700℃의 온 도를 유지하는 반응로에 웨이퍼를 로딩한 후 SiH4 및 N2O의 혼합 가스 또는 SiH2 Cl2 및 N2O의 혼합 가스를 이용하여 0.1 내지 3Torr의 압력과 810 내지 850℃의 온도에서 LPCVD 방법으로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 하부 산화막 및 상부 산화막은 300℃ 이하의 온도를 유지하는 반응로에 웨이퍼를 로딩한 후 SiH4 및 N2O의 혼합 가스 또는 SiH2Cl 2 및 N2O의 혼합 가스를 이용하여 0.1 내지 3Torr의 압력과 750 내지 850℃의 온도에서 LPCVD 방법으로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 하부 산화막 및 상부 산화막은 각각 30 내지 100Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 질화막은 SiH4 및 NH3의 혼합 가스 또는 DCS(SiH2Cl2) 및 NH3의 혼합 가스를 이용하여 600 내지 800℃의 온도와 0.05 내지 2Torr의 압력에서 CVD 방법으로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 질화막은 NH3 단독 또는 NH3 및 Ar 혼합 가스 또는 NH3 및 N2의 혼합 가스를 이용하여 600 내지 800℃의 온도와 20 내지 760Torr의 압력에서 하부 산화막의 표면을 질화시켜 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 질화막은 상기 하부 산화막을 질화시켜 일차 질화막을 형성한 후 CVD 방법으로 이차 질화막을 증착하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 질화막은 NH3와 DCS(SiH2Cl2)의 혼합 가스를 이용하여 1 내지 3Torr의 압력과 650 내지 800℃의 온도에서 LPCVD 방법으로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 6 항에 있어서, 상기 질화막은 30 내지 100Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 유전체막을 형성한 후 상기 유전체막의 막질을 향상시키고, 각 층의 계면을 강화시키기 위해 750 내지 800℃의 온도에서 스팀 어닐 공정을 실시하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 16 항에 있어서, 상기 스팀 어닐 공정은 산소 원자를 포함한 분자로 구성된 기체를 단독 또는 소정 비율로 혼합하거나, 필요에 따라 불활성 기체인 아르곤을 혼합하여 650 내지 850℃의 온도와 0.05 내지 760Torr의 압력에서 3 내지 120분동안 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 17 항에 있어서, 상기 산소 원자를 포함한 분자로 구성된 기체는 O2, N2O, NO, O3, H2O를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 도전막은 도프트 폴리실리콘막 및 텅스텐 실리사이드막의 적층 구조, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt중 어느 하나로 형 성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 ALD 방법을 이용한 산화막은 200 내지 500℃의 온도를 유지하는 챔버내로 SiCl4 및 H2O를 10 내지 500sccm 범위내에서 표면 포화 상태로 공급하여 0.1 내지 0.5Å/cycle의 박막 증착 속도를 유지하도록 하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 ALD 방법은 SiCl4 및 H2O의 응축을 방지하기 위하여 증발기 또는 증발관 뿐만 아니라 오리피스(orifice) 또는 노즐, 솔레노이드 밸브(solenoid valve)등을 90 내지 200℃의 온도로 유지하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 ALD 방법을 이용한 산화막은 200 내지 500℃의 온도를 유지하는 챔버내로 Si2Cl6 및 H2O를 10 내지 500sccm 범위내에서 표면 포화 상태로 공급하여 0.1 내지 0.5Å/cycle의 박막 증착 속도를 유지하도록 하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 ALD 방법을 이용한 산화막은 SiCl4 가스를 공급한 후 촉매로서 C5H5N(Pyridine)을 공급하고, 이어서 H2O를 공급하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 ALD 방법을 이용한 산화막은 SiCl4 가스를 공급한 후 촉매로서NH3(Ammonia)를 공급하고, 이어서 H2O를 공급하여 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화막의 표면 반응 후 SiCl4 및 H2O 및 촉매에 의한 비정상 기상 반응이 발생하지 않도록 잔류 가스를 후속 아르곤 및 질소 불활성 가스를 이용하여 제거하는 단계를 더 포함하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040095367A KR20060056091A (ko) | 2004-11-19 | 2004-11-19 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040095367A KR20060056091A (ko) | 2004-11-19 | 2004-11-19 | 플래쉬 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060056091A true KR20060056091A (ko) | 2006-05-24 |
Family
ID=37151998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040095367A KR20060056091A (ko) | 2004-11-19 | 2004-11-19 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060056091A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100860469B1 (ko) * | 2007-06-26 | 2008-09-25 | 주식회사 동부하이텍 | 플래쉬 메모리 제조방법 |
-
2004
- 2004-11-19 KR KR1020040095367A patent/KR20060056091A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100860469B1 (ko) * | 2007-06-26 | 2008-09-25 | 주식회사 동부하이텍 | 플래쉬 메모리 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7560349B2 (en) | Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same | |
| KR100589062B1 (ko) | 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법 | |
| JP4685104B2 (ja) | 低温シリコン化合物堆積 | |
| US9349587B2 (en) | Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus | |
| US7294582B2 (en) | Low temperature silicon compound deposition | |
| KR20030043380A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20030027180A (ko) | 고유전막을 구비한 반도체소자 및 그 제조 방법 | |
| KR100757324B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| US20060240679A1 (en) | Method of manufacturing semiconductor device having reaction barrier layer | |
| KR100578786B1 (ko) | 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법 | |
| KR20060097807A (ko) | 표면처리된 복합 유전막을 갖는 반도체 장치의 제조 방법 | |
| US20060189055A1 (en) | Method of forming a composite layer, method of manufacturing a gate structure by using the method of forming the composite layer and method of manufacturing a capacitor by using the method of forming the composite layer | |
| KR20060056091A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100780631B1 (ko) | 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법 | |
| KR20030002905A (ko) | 캐패시터의 제조 방법 | |
| KR100910220B1 (ko) | 반도체소자의 유전체박막 제조방법 | |
| KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
| KR100469336B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100604672B1 (ko) | 하프늄질화막을 구비한 캐패시터 및 그 제조 방법 | |
| KR101046757B1 (ko) | 반도체소자의 캐패시터 및 그 제조 방법 | |
| KR100721203B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100668736B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR100721202B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100745073B1 (ko) | 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR100604665B1 (ko) | 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |