KR20060054525A - 데이터 트랜스포즈 장치 및 방법 - Google Patents

데이터 트랜스포즈 장치 및 방법 Download PDF

Info

Publication number
KR20060054525A
KR20060054525A KR1020040093591A KR20040093591A KR20060054525A KR 20060054525 A KR20060054525 A KR 20060054525A KR 1020040093591 A KR1020040093591 A KR 1020040093591A KR 20040093591 A KR20040093591 A KR 20040093591A KR 20060054525 A KR20060054525 A KR 20060054525A
Authority
KR
South Korea
Prior art keywords
data
memory
bytes
som
units
Prior art date
Application number
KR1020040093591A
Other languages
English (en)
Other versions
KR100722628B1 (ko
Inventor
김창현
여인재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040093591A priority Critical patent/KR100722628B1/ko
Priority to JP2004381019A priority patent/JP2006146860A/ja
Priority to US11/026,805 priority patent/US7411630B2/en
Priority to DE102005001181A priority patent/DE102005001181B4/de
Priority to FR0501159A priority patent/FR2878113B1/fr
Publication of KR20060054525A publication Critical patent/KR20060054525A/ko
Application granted granted Critical
Publication of KR100722628B1 publication Critical patent/KR100722628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/60—Rotation of whole images or parts thereof
    • G06T3/606—Rotation of whole images or parts thereof by memory addressing or mapping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7458—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of deformable mirrors, e.g. digital micromirror device [DMD]
    • H04N2005/7466—Control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

본 발명은 횡방향으로 입력되는 이미지 데이터를 트랜스포즈하여 종방향으로 배열된 데이터를 필요로 하는 스캐닝 장치에 제공하는 데이터 처리 장치 및 방법에 관한 것이다.
보다 구체적으로, 본 발명은 횡방향으로 입력되는 이미지 데이터를 수신하여 데이터 입출력 속도에 제한이 있는 메모리를 사용하여 HDTV 등에 사용되는 SOM(Spatial Optical Modulator) 소자 등의 고속 동작을 지원할 수 있는 데이터 처리 구조 및 방법에 관한 것이다.
HDTV, SOM, 광변조기, 트랜스포즈

Description

데이터 트랜스포즈 장치 및 방법{Apparatus and method for transposing data}
도1a는 입력되는 비디오 신호의 입력 시퀀스를 나타내고, 도1b는 SOM소자에 의한 스캐닝 방향을 나타낸다.
도2a는 1920 X 1080 픽셀로 구성된 한 프레임의 이미지 데이터의 픽셀을 나타내고, 도2b는 트랜스포즈 과정을 나타낸다.
도3은 종래의 SOM소자를 사용하여 구현된 HDTV용 시스템의 블록도이다.
도4는 본 발명에 따른 데이터 트랜스포즈 장치의 구성을 개략적으로 나타낸다.
도5는 본 발명에 따른 3 패널 방식의 데이터 트랜스포즈 장치의 구성을 보다 상세히 나타낸다.
도6a 및 6b는 각각 라인 메모리(42a,42b) 각각에 저장된 데이터 어레이를 나타낸다.
도7은 메모리(44a,44b)에 기록된 데이터 어레이의 구성을 나타낸다.
도8은 본 발명의 또다른 실시예에 따른 1 패널 방식의 데이터 트랜스포즈 장치의 구성을 보다 상세히 나타낸다.
도9는 본 발명의 3패널 방식의 트랜스포즈에 따라, SOM소자에 의해 스캐닝된 출력 파형을 나타낸다.
도10은 본 발명의 1 패널 방식의 트랜스포즈 장치에 따라, SOM소자에 의해 스캐닝된 출력 파형을 나타낸다.
※ 도면의 주요 부분의 부호 설명 ※
41, 41a, 41b : 입력 레지스터
42,42a,42b : 라인 메모리
43,43a,43b: 쓰기 레지스터
44,44a,44b: 메모리
45,45a,45b: 출력 레지스터
46: SOM드라이버IC
본 발명은 횡방향으로 입력되는 이미지 데이터를 트랜스포즈하여 종방향으로 배열된 데이터를 필요로 하는 스캐닝 장치에 제공하는 데이터 처리 장치 및 방법에 관한 것이다.
보다 구체적으로, 본 발명은 횡방향으로 입력되는 이미지 데이터를 수신하여 데이터 입출력 속도에 제한이 있는 메모리를 사용하여 HDTV 등에 사용되는 SOM(Spatial Optical Modulator) 소자 등의 고속 동작을 지원할 수 있는 데이터 처리 구조 및 방법에 관한 것이다.
도1a와 같이 통상적인 HDTV 등의 응용에 있어서 입력되는 이미지 데이터는 횡방향으로 정렬되어 있다. SOM소자는 도1b에 도시된 바와 같이 1080개의 마이크로 미러 소자들이 종방향으로 배열되어 있어, 1080개씩의 이미지 데이터를 횡방향으로 스캐닝하면서 디스플레이 하도록 되어있다.
본 발명은 도1a와 같이 횡방향으로 배열된 데이터를 수신하여, 이를 도1b에 도시된 바와 같은 종 방향으로 배열된 형태의 데이터 어레이를 제공하기 위한 장치 및 방법에 관한 것이다.
본 발명의 장치 및 방법은 한 프레임의 이미지가 K X L 바이트(행 길이 : K 바이트, 열길이 : L 바이트)로 구성된다고 가정할 때, 순차적으로 입력되는 데이터를 K X 1 바이트 단위로 데이터를 제공한다.
범용 HDTV 표준인 경우, 한 프레임의 이미지는 행길이(K) = 1920개의 픽셀, 열길이(L) = 1080 픽셀로 구성되며, 각 픽셀은 통상적으로 RGB 신호 각각 1 바이트씩 3 바이트로 구성된다.
범용 HDTV의 이미지 스캐닝에 사용되는 SOM소자는 HDTV급 영상을 출력하기 위한 소자로서 1080개의 마이크로 미러 셀이 일렬로 배열되어 있어 가로 방향으로 스캐닝하여 디스플레이 하도록 되어있다. 따라서, SOM소자는 1920 X 1080개의 픽셀로 구성되는 한 프레임의 이미지를 스캐닝하기 위해 1080개의 종방향으로 배열된 데이터를 필요로 한다.
도2a는 1920 X 1080 픽셀로 구성되는 한 프레임의 이미지 데이터의 구조를 나타낸다. 도2a에 도시된 이미지 데이터는 외부에서 횡방향으로, 즉 (0,0),(0,1),(0,2),(0,3)...의 순서로 입력된다. 제공된다. 그러나, SOM소자는 1080개의 종방향으로 배열된 데이터가 요구되므로, 도2b에 도시된 바와 같이, 상기 입력되는 이미지 데이터는 횡방향 배열에서 종방향 배열로 트랜스포즈되어야 한다.
도3은 종래의 SOM소자를 사용하여 구현된 HDTV용 시스템의 블록도이다. 도3의 시스템은 SOM소자(11), SOM소자(11)를 구동시키기 위한 SOM드라이버(12), SOM소자의 특성을 보정하기 위해 참조 테이블이 저장되어 있는 플래시 메모리(13), 영상 데이터를 저장하기 위한 메모리(14), 영상을 화면에 뿌려주기 위한 갈바노미터 미러 스캐너(galvanometer mirror scanner)(15), 영상데이터의 행과 열의 배열을 변환하여 SOM드라이버(11)에 영상을 전달하고 갈바노미터 미러 스캐너(16)를 제어하는 기능을 하는 SOM 콘트롤러(17)로 구성되어 있다.
HDTV에서 영상을 스캐닝하는 방식은 전자총의 수에 따라 3패널 방식과 1패널 방식으로 나뉜다. 3 패널 방식은 RGB 각각의 컬러를 담당하는 3개의 드라이버 소자와 그 드라이버 소자마다 하나씩, 3개의 SOM소자를 이용한다. 이와 달리 1 패널 방식은 1개의 드라이버 소자와 1개의 SOM소자를 이용한다. 1 패널 방식은 1개의 SOM소자를 이용해서 RGB를 출력하기 때문에 SOM소자와 이를 구동하기 위한 SOM드라이버IC, 그리고 광학계도 1/3수준으로 줄어들어 HDTV의 구조가 간단해지고 가격도 저렴해진다.
하지만 1 패널 방식으로 HDTV를 구현하기 위해서는 SOM소자의 동작속도가 3 패널 방식에 비해 약 2~3배 빨라져야 하며 SOM소자를 구동하기 위한 드라이버와 데이터를 전달하기 위한 SOM소자의 콘트롤러도 그만큼 빠르게 동작해야 한다.
HDTV 등의 응용분야에서 사용되는 데이터를 트랜스포즈하여 SOM소자에 공급하는 장치 및 방법에 있어서, 행과 열의 데이터 배열을 변환하기 위해서는 적어도 1 프레임의 이미지에 해당하는 데이터를 저장할 수 있는 메모리가 요구된다.
HDTV급(1920 픽셀 X 1080 픽셀)의 해상도에서 1 프레임을 저장하기 위해서는 최소한 2 X 3 Mbyte가 필요하며 이는 IC에 내장하기에는 너무 큰 값이다. 그러므로 데이터를 저장하기 위한 외부의 메모리 등의 메모리가 요구된다.
1920 X 1080 픽셀을, 60Hz 기준 주파수에서 1 X 3 바이트씩 실시간으로 저장하기 위해서는 쓰기 동작을 약 150MHz로 수행해야 한다. 특히 1 패널 방식의 SOM소자의 경우에는 RGB 신호를 모두 1개의 SOM소자를 이용하여 출력하기 때문에 SOM 콘트롤러로 데이터를 전달할 때, 3 패널보다 2-3배 정도 빠른 속도로 동작시켜야 한다.
외부 메모리를 이용하는 경우, 외부의 메모리는 데이터 입출력 속도를 증가시키는데 한계가 있어, 위와 같이 보다 빠른 동작 속도가 요구되는 경우에 동작의 신뢰성을 보증하기가 어려우며, 고속 동작에 의해 잡음이 발생할 가능성도 높아진다.
따라서, 외부 메모리의 데이터 입출력 속도를 높이지 않으면서도, SOM소자의 고속 동작을 수행할 수 있는 데이터 처리 방안이 요구된다.
이와 관련하여, 일본 특개평 5-207264호는 팩시밀리 등의 장치에서 스캐너에 의해 읽어들인 화상 데이터의 배열을 종횡 변환할 수 있는 화상 메모리 장치를 개시하고 있다. 상기 문헌에서는 메모리 어레이에 데이터 기록 시에는 행 데이터 버퍼를 이용하여 열 방향으로 기록한 뒤, 읽어낼 때는 열 데이터 버퍼를 이용하여 행 방향으로 읽어들임으로써 데이터의 배열을 변환하는 구성을 개시하고 있다. 그러나, 상기 문헌에서 개시하고 있는 메모리 구성은 동영상 처리가 불가능하고, HDTV 등의 고속 데이터 처리를 요하는 분야에 적용할 수 없는 등의 한계가 있다.
본 발명은 데이터 트랜스포즈시 메모리의 데이터 입출력 속도를 높이지 않으면서 SOM소자 등의 스캐닝 장치의 고속 동작을 수행할 수 있는 데이터 처리 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따른 데이터 트랜스포즈 장치는, 한 프레임이 K X L 바이트 크기의 데이터로 구성되는 이미지 데이터(행 방향: K 바이트, 열방향: L 바이트)를 횡방향으로 읽어들여 K X N 바이트 (N ≥2)크기의 데이터 어레이를 교대로 저장하는 한쌍의 라인 메모리; 상기 라인 메모리로부터 상기 이미지 데이터를 N 바이트 단위로 교대로 수신하여 한 프레임에 해당하는 데이터 어레이를 저장하는 한쌍의 메모리; 및 상기 메모리에 저장된 데이터 어레이를 N 바이트 단위로 종방향으로 어드레싱하여 외부로 출력하는 출력부를 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명을 보다 상세히 설명한다. 본 명세서 전체에 걸쳐 동일한 식별 부호는 동일한 구성 요소를 나타낸다.
도4는 본 발명에 따른 데이터 트랜스포즈 장치의 구성을 개략적으로 나타낸다. 도4에 도시된 바와 같이, 본 발명에 따른 데이터 트랜스포즈 장치는 입력 레지스터(41a,41b)는 한 프레임이 K X L 바이트 크기의 데이터로 구성되는 RGB 이미지 데이터(행방향: K 바이트, 열방향: L 바이트)를 소정 단위, 예컨대 2 바이트 단위로 전달해주는 입력 레지스터(41), 상기 입력 레지스터(41)로부터 받아들인 데이터를 K X N (N ≥2)바이트 크기의 데이터 어레이로 저장하는 라인 메모리(42), 상기 라인 메모리(42)에 저장된 데이터 어레이를 N 바이트 단위로 메모리(44)에 전달하는 쓰기 레지스터(43), 한 프레임에 해당하는 이미지 데이터를 저장하는 메모리(44), 메모리(44)에 저장된 데이터를 판독하여 SOM드라이버IC로 전달하는 출력 레지스터(45) 및 SOM소자로 스캐닝될 데이터를 전달하는 SOM드라이버IC(46)로 구성된다. 메모리(44)는 바람직하게는 SRAM(static random access memory)이다.
도5는 본 발명에 따른 3 패널 방식의 데이터 트랜스포즈 장치의 구성을 보다 상세히 나타낸다.
이하에서는, 입력되는 이미지 데이터가 도2a에 도시된 바와 같은 범용 HDTV 표준의 경우에 해당하는 1920 X 1080 픽셀(즉, K=1920, L=1080)로 구성된 RGB 이미지 데이터라 가정하고 설명한다. 또한, 각 픽셀의 데이터 크기는 가변적이지만, 이하에서는 각 픽셀은 통상적으로 RGB 신호 각각 1 바이트씩 3 바이트로 구성된다고 가정하고 설명한다.
입력 레지스터(41)를 통해 입력되는 신호의 단위는 가변적이지만 RGB 신호별로 2 바이트, 전송 속도 150MHz라 가정한다. 도5의 데이터 전송 라인을 나타내는 화살표 하단의 150M, 75M, 37.5M 들은 해당 데이터 라인의 데이터 전송 속도를 나타낸다.
외부로부터 입력되는 이미지 데이터 신호는 2 바이트 단위로 각 RGB 신호 각각에 대해 2 ×3바이트씩 입력 레지스터(41a,41b)를 통해 라인 메모리(42a,42b)에 입력된다. 입력 레지스터(41a,41b)는 서로 교대로 읽기 및 쓰기 동작을 수행한다. 즉, 입력 레지스터(41a)가 라인 메모리(42)에 기록하는 동안 입력 레지스터(41b)는 외부 데이터를 판독하고, 입력 레지스터(41b)가 판독한 데이터를 라인 메모리(42)에 기록하는 동안에는 입력 레지스터(41a)는 외부 데이터를 판독한다. 입력 레지스터(41a,41b)는 RGB 신호 별로 한 쌍의 라인 메모리(42a,42b)에 1 X 3 바이트 단위로, 전송 속도 150MHz로 데이터를 기록한다.
라인 메모리(42a,42b)는 입력 레지스터(41a,41b)로부터 데이터를 수신하여 1920 X 4 바이트 크기의 데이터 어레이를 저장한다. 일반적인 경우, 즉 이미지 데이터가 K X L 바이트인 경우는, 라인 메모리(42a,42b)는 K X N 바이트(N ≥2) 크기의 데이터 어레이를 저장한다. 라인 메모리(42a,42b)는 서로 교대로 쓰기 및 읽기 모드에 있게 된다. 즉, 라인 메모리(42a)에 데이터가 기록되는 동안에는 라인 메모리(42b)의 데이터 쓰기 레지스터(43a,43b)에 의해 판독되고, 라인 메모리(42b)에 데이터가 기록되는 동안에는 라인 메모리(42a)의 데이터는 쓰기 레지스터(43a,43b)에 의해 판독된다. 라인 메모리(42a)에 일단 K X N 바이트의 데이터 어레이 기록이 완료되고 난 후, 라인 메모리(42b)에의 기록이 개시된다.
도6a 및 6b는 각각 라인 메모리(42a,42b) 각각에 저장된 데이터 어레이를 나타낸다.
라인 메모리(42a,42b)에 저장된 K ×N 바이트의 데이터 어레이는 쓰기 레지스터(43a,43b)에 의해 판독되어 N 바이트 단위로 메모리(44a,44b)에 기록된다. 입력 레지스터(41a,41b)에 의해 라인 메모리(42a,42b)에 기록되는 데이터의 입력 단위가 2 바이트고, N=4인 경우에는 메모리(44a,44b)에는 4바이트 단위로, 즉 입력 데이터 단위의 2배로 입출력이 이루어지므로 메모리(44a,44b)의 입출력 속도는 입력 데이터 속도의 절반, 즉 37.5MHz이 된다.
이 때, 쓰기 레지스터(43a,43b)는 도6a 및 6b에 도시된 라인 메모리(42a,42b)의 좌측으로부터 N 바이트씩 읽어 들여서 메모리(44a,44b)에 기록한다. 마찬가지로, 쓰기 레지스터(43a,43b)는 서로 읽기 동작 및 쓰기 동작을 번갈아 가면서 수행하게 된다.
쓰기 레지스터(43a,43b) 판독된 4바이트 단위의 데이터는 도7에 도시된 바와 같은 형태로 메모리(44a,44b)에 각각 기록된다. 메모리(44a,44b)는 최소한 한 프레임의 이미지 데이터를 저장할 수 있는 크기 이상의 용량을 갖는 메모리여야 한다. 즉, 본 실시예에서는 메모리(44a,44b)는 최소 1920 X 1080 바이트 이상의 용량을 가져야 하며, 입력되는 이미지 데이터가 한 프레임당 K X L 픽셀로 구성되는 이미지인 경우에는, 한 픽셀이 1바이트라 하면, 적어도 K X L 바이트의 용량을 가져야 한다.
도7은 메모리(44a,44b)에 저장된 한 프레임의 이미지 데이터 구성을 나타낸다. 도7에 도시된 바와 같이, 쓰기 레지스터(43a,43b)에 의해 판독된 4바이트의 데이터는 판독된 순서대로 메모리(44a,44b)에 저장된다. 한 프레임의 이미지 데이터가 메모리(44a)에 모두 저장되고 나면, 다음 프레임의 이미지 데이터가 메모리(44b)에 마찬가지 형태로 저장된다. 메모리(44a,44b)도 마찬가지로 RGB 신호 별로 각각 한 쌍씩 존재하며, 서로 교대로 읽기 및 쓰기 모드에 있게 된다. 라인 메모리(42a,42b)에 저장되는 데이터가 K ×N 바이트의 데이터 어레이인 경우는 메모리(44a,44b)에 N 바이트 단위로 전달된다.
도7에는 설명을 위해 하나의 구체적인 메모리 블록으로 도시하였으나 당업자라면, 실제로 메모리에 저장될 때는 이와 같은 형태로 저장되는 것이 아니라 물리적으로는 메모리의 임의의 위치에 저장될 수 있다는 것을 이해할 것이다. 도7에 도시된 메모리 구성은 단지 메모리의 어드레싱 개념을 설명하기 위한 것이다.
메모리(44a,44b)에 저장된 이미지 데이터는 출력 레지스터(45a,45b)에 의해 도7의 화살표 방향, 즉 종방향으로 4바이트 단위로 판독된다. 출력 레지스터(45a,45b)에 의해 판독된 데이터는 SOM드라이버IC(46)로 전달된다. 출력 레지스터(45a,45b) 역시 RGB 신호 별로 각각 한 쌍씩 존재하며, 서로 교대로 읽기 및 쓰기 동작을 수행한다. 마찬가지로, 라인 메모리(42a,42b)에 저장되는 데이터가 K ×N 바이트의 데이터 어레이인 경우는 메모리(44a,44b)에 N 바이트 단위로 전달된다.
또한, HDTV 표준의 경우, 기준 주파수가 60Hz이고, N=4이면, SOM소자에서 이미지 데이터를 스캐닝하기 위한 액티브 타임(active time)이 한 프레임 스캐닝 시간의 80%라 가정하면, 메모리(44a,44b)에 저장된 데이터를 읽기 위해서는 다음 식에 따라 메모리(44a,44b)를 39MHz로 동작시키는 것이 바람직하다.
1920 X 1080 X 60 / (4 X 0.8) = 39MHz
위와 같은 방식으로 메모리(44a,44b)에 저장된 데이터를 판독하면, 도2a에 도시된 이미지 데이터는 트랜스포즈된다.
3패널 방식에서 SOM드라이버IC(46)는 3개가 존재하며, RGB 신호 별로 각각 신호를 트랜스포즈된 데이터를 수신하여 SOM소자(미도시)가 적절히 스캐닝할 수 있도록 제어한다.
도9는 본 발명의 3패널 방식의 트랜스포즈 장치에 따라, SOM소자에 의해 스캐닝된 출력 파형을 나타낸다. HDTV 표준의 경우, 기준 주파수가 60Hz일 때, 16.7ms 마다 한 프레임의 데이터가 출력된다. RGB 신호가 각각의 SOM소자에 의해 동시에 스캐닝된다.
도8은 본 발명의 또다른 실시예에 따른 1 패널 방식의 데이터 트랜스포즈 장치의 구성을 보다 상세히 나타낸다.
도8에 도시된 1 패널 방식의 데이터 트랜스포즈 장치는, 도5에 도시된 3패널 방식과 동일하며, 다만 출력 레지스터(45a,45b)가 한 쌍만 존재한다는 점이 다르다. 출력 레지스터(45a,45b)는 메모리(43a,43b)로부터 RGB 신호를 순차적으로 즉 수신하여 SOM드라이버IC(46)로 전달한다. SOM 드라이브IC(46)는 순차적으로 수신된 RGB 신호를 하나의 SOM소자(미도시)가 순차적으로 스캐닝할 수 있도록 제어한다.
또한, HDTV 표준의 경우, 기준 주파수가 60Hz이고 N=4인 경우, SOM소자에서 이미지 데이터를 스캐닝하기 위한 액티브 타임(active time)이 한 프레임 스캐닝 시간의 95%라 가정하면, 메모리(44a,44b)에 저장된 데이터를 읽기 위해서는 다음 식에 따라 메모리(44a,44b)의 액세스 속도를 98MHz로 하는 것이 바람직하다.
1920 X 1080 X 60 X 3 / (4 X 0.95) = 98MHz
도10은 본 발명의 1 패널 방식의 트랜스포즈 장치에 따라, SOM소자에 의해 스캐닝된 출력 파형을 나타낸다. 마찬가지로, HDTV 표준의 경우, 기준 주파수가 60Hz일 때, 16.7ms 마다 한 프레임의 데이터가 출력된다. RGB 신호가 일정 시간 간격을 두고 순차적으로 스캐닝된다.
본 발명의 데이터 트랜스 포즈 방법 및 장치에 따르면, 동일한 양의 이미지 데이터를 처리하면서도 종래 보다 낮은 속도로 처리함으로써 데이터 입출력 속도가 낮은 메모리를 사용해서 데이터를 처리할 수 있다.
또한, 본 발명의 데이터 트랜스 포즈 방법 및 장치에 따르면, 회로에서 발생 할 수 있는 잡음을 줄일 수 있고, 메모리 동작의 신뢰성을 높일 수 있다.

Claims (6)

  1. 한 프레임이 K X L 바이트 크기의 데이터로 구성되는 이미지 데이터(행 방향: K 바이트, 열방향: L 바이트)를 횡방향으로 읽어들여 K X N 바이트 (N ≥2)크기의 데이터 어레이를 교대로 저장하는 한쌍의 라인 메모리;
    상기 라인 메모리로부터 상기 이미지 데이터를 N 바이트 단위로 교대로 수신하여 한 프레임에 해당하는 데이터 어레이를 저장하는 한쌍의 메모리; 및
    상기 메모리에 저장된 데이터 어레이를 N 바이트 단위로 종방향으로 어드레싱하여 외부로 출력하는 출력부;
    를 포함하는 것을 특징으로 하는 데이터 트랜스포즈 장치.
  2. 제1항에 있어서,
    외부로부터 데이터를 읽어들여 상기 한쌍의 라인 메모리로 전달하는 입력 레지스터를 더 포함하는 것을 특징으로 하는 데이터 트랜스포즈 장치.
  3. 제1항에 있어서,
    상기 라인 메모리에 N 바이트 단위로 데이터를 어드레싱하여 상기 메모리로 전달하는 쓰기 레지스터를 더 포함하는 것을 특징으로 하는 데이터 트랜스포즈 장치.
  4. 제1항에 있어서,
    상기 출력부는, 상기 메모리에 저장된 데이터 어레이를 N 바이트 메모리 단위로 어드레싱하는 출력 레지스터를 포함하는 것을 특징으로 하는 데이터 트랜스포즈 장치.
  5. 제1항에 있어서,
    상기 라인 메모리 및 상기 메모리는 R,G,B 컬러 각각에 대해 한쌍씩 포함하고, 상기 출력부는 R,G,B 컬러 모두에 대해 한쌍을 포함하는 것을 특징으로 하는 데이터 트랜스포즈 장치.
  6. 한 프레임이 K X L 바이트 크기의 데이터로 구성되는 RGB 이미지 데이터(행 방향: K 바이트, 열방향: L 바이트)를 횡방향으로 읽어 들여 K X N 크기의 데이터 어레이를 한 쌍의 라인 메모리에 교대로 저장하는 단계;
    상기 한 쌍의 라인 메모리로부터 N 바이트 단위로 데이터를 교대로 수신하여 한 프레임에 해당하는 데이터 어레이를 메모리에 저장하는 단계; 및
    상기 메모리에 저장된 데이터 어레이를 N 바이트 단위로 종방향으로 어드레싱하여 외부로 출력하는 단계;
    를 포함하는 것을 특징으로 하는 데이터 트랜스포즈 방법.
KR1020040093591A 2004-11-16 2004-11-16 데이터 트랜스포즈 장치 및 방법 KR100722628B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040093591A KR100722628B1 (ko) 2004-11-16 2004-11-16 데이터 트랜스포즈 장치 및 방법
JP2004381019A JP2006146860A (ja) 2004-11-16 2004-12-28 データ転置装置および方法
US11/026,805 US7411630B2 (en) 2004-11-16 2004-12-30 Apparatus and method for transposing data in the display system using the optical modulator
DE102005001181A DE102005001181B4 (de) 2004-11-16 2005-01-10 Vorrichtung und Verfahren zum Transponieren von Daten
FR0501159A FR2878113B1 (fr) 2004-11-16 2005-02-04 Dispositif et procede de transformation de donnees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093591A KR100722628B1 (ko) 2004-11-16 2004-11-16 데이터 트랜스포즈 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060054525A true KR20060054525A (ko) 2006-05-22
KR100722628B1 KR100722628B1 (ko) 2007-05-28

Family

ID=36241848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093591A KR100722628B1 (ko) 2004-11-16 2004-11-16 데이터 트랜스포즈 장치 및 방법

Country Status (5)

Country Link
US (1) US7411630B2 (ko)
JP (1) JP2006146860A (ko)
KR (1) KR100722628B1 (ko)
DE (1) DE102005001181B4 (ko)
FR (1) FR2878113B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826329B1 (ko) * 2005-09-22 2008-05-02 삼성전기주식회사 10비트 3판넬 1차원 왕복 스캐닝 디스플레이의 데이터트랜스포즈 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307635B1 (en) * 2005-02-02 2007-12-11 Neomagic Corp. Display rotation using a small line buffer and optimized memory access
FR2884095B1 (fr) * 2005-03-31 2007-06-29 Thomson Licensing Sa Televiseur a balayage vertical
JP2007293606A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 画像処理装置
US20070268226A1 (en) * 2006-05-19 2007-11-22 Semiconductor Energy Laboratory Co., Ltd. Video data control circuit, drive method thereof, and display device and electronic device having the video data control circuit
US8466928B2 (en) * 2006-10-06 2013-06-18 Canon Kabushiki Kaisha Image processing apparatus and method
WO2009031055A2 (en) * 2007-09-04 2009-03-12 Lg Electronics Inc. System and method for displaying a rotated image in a display device
US8659620B2 (en) * 2009-04-13 2014-02-25 Accusoft Corporation Methods and apparatus for rendering images

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052699A (en) * 1976-06-30 1977-10-04 International Business Machines Corporation High speed real time image transformation
US4303986A (en) * 1979-01-09 1981-12-01 Hakan Lans Data processing system and apparatus for color graphics display
WO1982003741A1 (en) * 1981-04-10 1982-10-28 Bennett Phillip Patrick System for spatially transforming images
JPS58133077A (ja) 1982-02-02 1983-08-08 Matsushita Electric Ind Co Ltd 画信号変換方法
JPS60142449A (ja) 1983-12-28 1985-07-27 Hitachi Ltd デ−タ変換回路
JPS61220866A (ja) 1985-03-28 1986-10-01 Toshiba Corp 印字デ−タ作成方式
US4703515A (en) * 1985-08-26 1987-10-27 Xerox Corporation Image rotation
NL8802998A (nl) * 1988-12-07 1990-07-02 Philips Nv Beeldweergeefinrichting met aftastrichtingsomzetting.
DE69212076T2 (de) * 1991-07-19 1997-01-30 Philips Electronics Nv Mehrnormwiedergabeanordnung
US6097855A (en) * 1993-02-19 2000-08-01 Levien; Raphael L. Method and apparatus for image rotation
JPH08171384A (ja) * 1994-12-16 1996-07-02 Canon Inc 走査変換方法及びその装置
JPH1028256A (ja) * 1996-07-11 1998-01-27 Matsushita Electric Ind Co Ltd 映像信号変換装置とテレビジョン信号処理装置
KR19980021019A (ko) * 1996-09-13 1998-06-25 구자홍 2차원 아이디씨티 장치
KR19980077474A (ko) * 1997-04-19 1998-11-16 김영환 비디오 신호의 스캔방식 변환장치 및 그 제어방법
JPH11149275A (ja) * 1997-06-27 1999-06-02 Daewoo Electron Co Ltd プラズマディスプレーパネル装置用同期式メモリインタフェース装置
US5938763A (en) * 1997-08-06 1999-08-17 Zenith Electronics Corporation System for transposing data from column order to row order
JP2000041224A (ja) * 1998-07-23 2000-02-08 Nec Corp 補間機能付きスキャン変換回路
US6208767B1 (en) * 1998-09-01 2001-03-27 Xerox Corporation Hardware rotation of images with line sorting in L*A*B* color space
KR100357126B1 (ko) * 1999-07-30 2002-10-18 엘지전자 주식회사 메모리 주소 발생 장치 및 그를 이용한 무선 단말기
US6496199B1 (en) * 1999-10-01 2002-12-17 Koninklijke Philips Electronics N.V. Method for storing and retrieving data that conserves memory bandwidth
US6847370B2 (en) * 2001-02-20 2005-01-25 3D Labs, Inc., Ltd. Planar byte memory organization with linear access

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826329B1 (ko) * 2005-09-22 2008-05-02 삼성전기주식회사 10비트 3판넬 1차원 왕복 스캐닝 디스플레이의 데이터트랜스포즈 장치

Also Published As

Publication number Publication date
DE102005001181A1 (de) 2006-05-24
KR100722628B1 (ko) 2007-05-28
JP2006146860A (ja) 2006-06-08
FR2878113A1 (fr) 2006-05-19
US7411630B2 (en) 2008-08-12
FR2878113B1 (fr) 2007-11-02
US20060103679A1 (en) 2006-05-18
DE102005001181B4 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
US5255100A (en) Data formatter with orthogonal input/output and spatial reordering
EP0640979B1 (en) Checkerboard image buffer system
US5742274A (en) Video interface system utilizing reduced frequency video signal processing
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
CN115132133B (zh) 像素倍增显示屏的数据传输系统、控制系统、方法和装置
EP0398510B1 (en) Video random access memory
KR20060128721A (ko) 표시 장치 및 표시 장치의 구동 방법
KR100722628B1 (ko) 데이터 트랜스포즈 장치 및 방법
US6339411B2 (en) Display device
US6606673B2 (en) Direct memory access transfer apparatus
US20060082585A1 (en) Apparatus and method for transposing data
KR100297716B1 (ko) 높은멀티비트자유도의반도체메모리장치
JP4627823B2 (ja) 表示装置の制御回路
JPH08211849A (ja) 表示制御装置
JPH11306343A (ja) ２次元データ回転処理装置
US5767831A (en) Dot-matrix display for screen having multiple portions
JPH01174186A (ja) 液晶駆動回路
KR100224797B1 (ko) 프레임버퍼구동장치
JPH05173503A (ja) 液晶表示装置のデータドライバ回路
KR100283467B1 (ko) 표시 데이터 구동회로
KR870001936Y1 (ko) 등방향 억세스 라스타(Raster)메모리 장치
KR100238209B1 (ko) 라인메모리를 이용한 모자이크 처리장치
JPH0535257A (ja) 画像メモリ制御方法および画像表示装置
JP3019543B2 (ja) 画像表示システム
JPH05198167A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee