KR20060051204A - Ic tester - Google Patents

Ic tester Download PDF

Info

Publication number
KR20060051204A
KR20060051204A KR1020050084662A KR20050084662A KR20060051204A KR 20060051204 A KR20060051204 A KR 20060051204A KR 1020050084662 A KR1020050084662 A KR 1020050084662A KR 20050084662 A KR20050084662 A KR 20050084662A KR 20060051204 A KR20060051204 A KR 20060051204A
Authority
KR
South Korea
Prior art keywords
output
converter
voltage
data
memory
Prior art date
Application number
KR1020050084662A
Other languages
Korean (ko)
Other versions
KR100708329B1 (en
Inventor
다쿠야 요코스카
Original Assignee
요코가와 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요코가와 덴키 가부시키가이샤 filed Critical 요코가와 덴키 가부시키가이샤
Publication of KR20060051204A publication Critical patent/KR20060051204A/en
Application granted granted Critical
Publication of KR100708329B1 publication Critical patent/KR100708329B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 IC 테스터에 관한 것이며, 시험 시간을 단축할 수 있는 IC 테스터를 실현하는 것을 목적으로 한다. 본 발명은, 다단계 전압을 출력하는 피시험 대상을 시험하는 IC 테스터를 개량한 것이다. 본 발명에 의한 장치는, 피시험 대상의 출력을 입력하는 A/D 변환기(A/D converter)와, 상기 A/D 변환기의 출력을 저장하는 메모리와, 상기 A/D 변환기의 출력과 비교 전압 데이터를 비교하는 디지털 비교기(digital comparator)를 구비한 것을 특징으로 한다.The present invention relates to an IC tester, and an object thereof is to realize an IC tester capable of shortening a test time. The present invention is an improvement of an IC tester for testing a test subject that outputs a multi-step voltage. An apparatus according to the present invention includes an A / D converter for inputting an output of a test target, a memory for storing an output of the A / D converter, a voltage comparison with an output of the A / D converter And a digital comparator for comparing data.

IC 테스터, 비교기, 가산기, 감산기, 시험 시간, A/D 변환기 IC Testers, Comparators, Adders, Subtractors, Test Times, A / D Converters

Description

ＩＣ 테스터{IC TESTER}IC tester {IC TESTER}

도 1은 본 발명의 일실시예를 나타내는 구성도이다.1 is a block diagram showing an embodiment of the present invention.

도 2는 본 발명의 다른 실시예를 나타내는 구성도이다.2 is a configuration diagram showing another embodiment of the present invention.

도 3은 종래의 IC 테스터의 구성을 나타내는 도면이다.3 is a view showing the configuration of a conventional IC tester.

<부호의 설명><Description of the code>

1: DUT 4: 판정 회로 1: DUT 4: Judgment circuit

5: 페일 메모리 6: A/D 변환기(A/D converter)5: Fail Memory 6: A / D Converter

7: 메모리 8: 연산부7: memory 8: calculator

9,10: 디지털 비교기(digital comparator)9,10: digital comparator

11: D/A 변환기(D/A converter)11: D / A converter

12: 감산기 13: 앰프12: Subtractor 13: Amplifier

14: 가산기 14: adder

(1) 일본국 특허 공개 공보 2001-13218호(1) Japanese Patent Laid-Open No. 2001-13218

(2) 일본국 특허 공개 공보 2001-99899호(2) Japanese Patent Laid-Open No. 2001-99899

본 발명은, 다단계 전압을 출력하는 피시험 대상, 예를 들면, 액정 구동 드라이버를 시험하는 IC(Integrated Circuit) 테스터에 관한 것으로서, 특히 시험 시간을 단축할 수 있는 IC 테스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit (IC) tester for testing a test target for outputting a multi-step voltage, for example, a liquid crystal drive driver, and more particularly to an IC tester capable of shortening a test time.

IC 테스터는, 액정 구동 드라이버에 표시 데이터를 출력하고, 액정 구동 드라이버가 출력하는 다단계(다계조(多階調)) 전압에 의해, 액정 구동 드라이버의 불량 여부를 판정하는 것이다. 이와 같은 장치는, 예를 들면 상기 특허 문헌 1 및 특허 문헌 2에 기재되어 있다.The IC tester outputs display data to the liquid crystal drive driver, and determines whether the liquid crystal drive driver is defective based on the multi-level (multi-gradation) voltage output by the liquid crystal drive driver. Such an apparatus is described, for example in Patent Document 1 and Patent Document 2.

이하, 도 3을 사용하여 설명한다. 도 3에 있어서, 피시험 대상(이하 DUT(Device Under Test)라 한다) (1)은, 예를 들면 액정 구동 드라이버에서, 출력 계조, 출력 핀 정보 등의 표시 데이터(패턴 데이터)를 입력하고, 다단계 전압을 출력한다. 비교기(2, 3)는, DUT(1)의 출력을 입력하고, 각각 비교 전압 VH, VL과 비교한다. 여기서, 비교 전압 VH는 하이(high) 측, 비교 전압 VL는 로우(low) 측이다. 판정 회로(4)는, 비교기(2, 3)의 출력을 입력하고, 기대치와 비교하여, 패스(pass), 페일(fail)을 판정한다. 페일 메모리(5)는, 판정 회로(4)의 판정 결과를 저장한다.Hereinafter, it demonstrates using FIG. In Fig. 3, the object to be tested (hereinafter referred to as a device under test (DUT)) 1 is inputted display data (pattern data) such as output gray scale and output pin information, for example, in a liquid crystal drive driver. Output multi-level voltage. The comparators 2 and 3 input the output of the DUT 1, and compare them with the comparison voltages VH and VL, respectively. Here, the comparison voltage VH is on the high side, and the comparison voltage VL is on the low side. The determination circuit 4 inputs the outputs of the comparators 2 and 3, and compares with an expected value, and determines a pass and a fail. The fail memory 5 stores the determination result of the determination circuit 4.

이와 같은 장치의 동작을 이하에 설명한다. DUT(1)가, 드라이버(도시하지 않음)로부터 패턴 데이터를 입력하고, 다단계 전압을 비교기(2, 3)에 출력한다. 그리고, 비교기(2, 3)는, 각각 비교 전압 VH, VL과 비교하여, 판정 회로(4)에 출력 한다. 판정 회로(4)는, 비교기(2, 3)의 비교 결과에 따라서 불량 여부를 판정하고, 비교 결과를 페일 메모리(5)에 저장한다.The operation of such a device is described below. The DUT 1 inputs pattern data from a driver (not shown), and outputs a multilevel voltage to the comparators 2 and 3. And the comparators 2 and 3 output to the determination circuit 4 compared with comparison voltage VH, VL, respectively. The determination circuit 4 determines whether or not it is defective according to the comparison result of the comparators 2 and 3, and stores the comparison result in the fail memory 5.

다음에, DUT(1)의 핀 사이의 출력 전압의 불균일의 크기를 구하는 경우에 대하여 설명한다. DUT(1)가, 드라이버(도시하지 않음)로부터 패턴 데이터를 입력하고, 다단계 전압을 비교기(2, 3)에 출력한다. 그리고, 비교기(2, 3)는, 각각 비교 전압 VH, VL과 비교하여, 판정 회로(4)에 출력한다. 그리고, 비교 전압 VH를 차례로 예를 들면 0.1V씩 낮추면서 페일이 될 때까지 반복한다. 판정 회로(4)가 페일이 되었을 때, 하이 측의 전압값이 된다. 다음에, 비교 전압 VL을 차례로 예를 들면 0.1V씩 낮추면서 페일이 될 때까지 반복한다. 판정 회로(4)가 페일이 되었을 때가, 로우 측의 전압값이 된다.Next, the case where the magnitude | size of the nonuniformity of the output voltage between the pins of the DUT 1 is calculated | required is demonstrated. The DUT 1 inputs pattern data from a driver (not shown), and outputs a multilevel voltage to the comparators 2 and 3. And the comparators 2 and 3 output to the determination circuit 4 compared with comparison voltage VH, VL, respectively. Then, the comparison voltage VH is repeatedly lowered by, for example, 0.1V until it fails. When the determination circuit 4 fails, the voltage value on the high side is reached. Next, the comparison voltage VL is repeated in sequence, for example, by 0.1V, until it fails. When the judgment circuit 4 has failed, it becomes the voltage value on the low side.

이와 같이, 비교 전압 VH, VL의 전압 범위 내인지의 여부를 검사한 후에, 핀간의 불균일을 구하고 있어서, 시험 시간이 걸린다.Thus, after checking whether it is in the voltage range of the comparative voltages VH and VL, the nonuniformity between pins is calculated | required, and test time takes.

따라서, 본 발명의 목적은, 시험 시간을 단축할 수 있는 IC 테스터를 실현하는 데에 있다.Accordingly, an object of the present invention is to realize an IC tester that can shorten the test time.

이와 같은 과제를 달성하기 위해, 본 발명의 제1 측면은,In order to achieve such a problem, the first aspect of the present invention,

다단계 전압을 출력하는 피시험 대상을 시험하는 IC 테스터에 있어서,In an IC tester for testing a test target that outputs a multi-step voltage,

상기 피시험 대상의 출력을 입력하는 A/D(Analog/Digital) 변환기와,An A / D (Analog / Digital) converter for inputting the output of the test object;

상기 A/D 변환기의 출력을 저장하는 메모리와,A memory for storing the output of the A / D converter;

상기 A/D 변환기의 출력과 비교 전압 데이터를 비교하는 디지털 비교기를 구비한 것을 특징으로 한다.And a digital comparator for comparing the output of the A / D converter with the comparison voltage data.

또, 본 발명의 제2 측면은, 제1 측면에 있어서,Moreover, in the 1st side surface, the 2nd side surface of this invention is

피시험 대상의 출력과 기대치 전압과의 전압 차이를, A/D 변환부에 출력하는 전압 차이 출력부와,A voltage difference output unit for outputting a voltage difference between the output under test and the expected voltage, to the A / D converter;

A/D 변환기의 출력과 상기 기대치 전압의 데이터를 가산하여, 메모리에 저장하는 가산부를 설치한 것을 특징으로 한다.And an adder which adds the output of the A / D converter and the data of the expected voltage and stores it in a memory.

또, 본 발명의 제3 측면은, 제 1 또는 제2 측면에 있어서,Moreover, in the 1st or 2nd aspect, the 3rd side surface of this invention is

디지털 비교기와 기대치 패턴을 비교하여, 패스, 페일을 판정하는 판정 회로와,A decision circuit for comparing a digital comparator and an expected value pattern to determine a pass and a fail,

상기 판정 회로 중 적어도 페일을 저장하는 페일 메모리를 구비한 것을 특징으로 한다.And a fail memory for storing at least a fail of the decision circuit.

또, 본 발명의 제4 측면은, 제1 측면에 있어서,In addition, the fourth aspect of the present invention is the first aspect,

메모리의 데이터에 의해 연산을 행하는 연산부를 설치한 것을 특징으로 한다.It is characterized by providing an arithmetic unit which performs arithmetic on data of a memory.

또, 본 발명의 제5 측면은, 제1 측면에 있어서,Moreover, in a 1st side surface, the 5th side surface of this invention is

피시험 대상이 액정 구동 드라이버인 것을 특징으로 한다.The object under test is a liquid crystal drive driver.

이하, 본 발명을, 도면을 사용하여 상세하게 설명한다. 도 1은 본 발명의 일실시예를 나타낸 구성도이다. 여기서, 도 3에서 동일한 구성 요소는 동일 부호를 부여하고 설명을 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail using drawing. 1 is a block diagram showing an embodiment of the present invention. Here, in Fig. 3, the same components are denoted by the same reference numerals and description thereof will be omitted.

도 1에 있어서, A/D 변환기(6)는, DUT(1)의 출력을 입력한다. 메모리(7)는, A/D 변환기(6)의 출력을 저장한다. 연산부(8)는, 메모리(7)의 데이터에 의해 연산을 행한다. 디지털 비교기(9, 10)는, 비교기(2, 3) 대신 설치되어, A/D 변환기(6)의 출력과 비교 전압 데이터를 비교하여, 판정 회로(4)에 출력한다.1, the A / D converter 6 inputs the output of the DUT 1. The memory 7 stores the output of the A / D converter 6. The calculation unit 8 performs calculation on the data of the memory 7. The digital comparators 9 and 10 are provided in place of the comparators 2 and 3 to compare the output of the A / D converter 6 with the comparison voltage data, and output them to the determination circuit 4.

이와 같은 장치의 동작을 이하에 설명한다. DUT(1)가, 드라이버(도시하지 않음)로부터 패턴 데이터를 입력하고, 다단계 전압을 A/D 변환기(6)에 출력한다. 그리고, A/D 변환기(6)는, 다단계 전압을 디지털 데이터로 변환하여, 메모리(7)에 저장하고, 또한 디지털 비교기(9, 10)에 출력한다. 디지털 비교기(9, 10)는, 각각 하이 측, 로우 측의 비교 전압 데이터와 비교하여, 판정 회로(4)에 출력한다. 상기 판정 회로(4)는 디지털 비교기(9, 10)의 비교 결과에 의해 불량 여부의 판정을 행하고, 비교 결과를 페일 메모리(5)에 저장한다. 동시에, 연산부(8)는 메모리(7)로부터 데이터를 판독하고, 핀간 불균일 등의 연산을 행한다.The operation of such a device is described below. The DUT 1 inputs pattern data from a driver (not shown) and outputs a multilevel voltage to the A / D converter 6. The A / D converter 6 converts the multilevel voltage into digital data, stores it in the memory 7, and outputs it to the digital comparators 9 and 10. The digital comparators 9 and 10 compare with the comparison voltage data on the high side and the low side, respectively, and output them to the determination circuit 4. The determination circuit 4 judges whether or not it is defective by the comparison result of the digital comparators 9 and 10, and stores the comparison result in the fail memory 5. At the same time, the calculating section 8 reads data from the memory 7 and performs calculations such as uneven pins.

이와 같이, A/D 변환기(6)와, DUT(1)의 출력을 디지털 데이터로 변환하여, 디지털 비교기(9, 10)와 비교하고, 또한 메모리(7)에 디지털 데이터를 저장하므로, 비교 전압의 범위 내인지의 여부의 검사와, 핀간 불균일의 시험을 동시에 행할 수 있고, 시험 시간의 단축을 도모할 수 있다.In this way, the A / D converter 6 and the output of the DUT 1 are converted into digital data, compared with the digital comparators 9 and 10, and the digital data is stored in the memory 7. The test of whether it is in the range of and the test of non-uniformity between pins can be performed simultaneously, and the test time can be shortened.

다음에, 다른 실시예를 도 2에 나타내어 설명한다. 여기서, 도 1과 동일한 구성 요소는 동일 부호를 부여하고 그 설명을 생략한다. 도 2에 있어서, D/A 변환기(11)는, 기대치 전압 데이터를 입력한다. 감산기(12)는 차이 전압 출력부로서, DUT(1)의 출력과 D/A 변환기(11)의 기대치 전압의 차이 전압을 출력한다. 앰프(13)는, 감산기(12)의 출력을 증폭하고, A/D 변환부(6)에 출력한다. 가산부(14) 는, A/D 변환기(6)의 출력과 기대치 전압 데이터를 가산하여, 메모리(7)에 저장한다.Next, another Example is shown and described in FIG. Here, the same components as those in Fig. 1 are given the same reference numerals and the description thereof is omitted. In FIG. 2, the D / A converter 11 inputs expected voltage data. The subtractor 12 is a difference voltage output unit and outputs a difference voltage between the output of the DUT 1 and the expected voltage of the D / A converter 11. The amplifier 13 amplifies the output of the subtractor 12 and outputs it to the A / D converter 6. The adder 14 adds the output of the A / D converter 6 and the expected voltage data, and stores it in the memory 7.

이와 같은 장치의 동작은, 도 1에 나타낸 장치와 마찬가지이며, 상이한 점은, 감산기(12)에 의해, DUT(1)의 출력으로부터 기대치 전압을 감산하고, 앰프(13)에 의해 증폭하고, A/D 변환기(6)에 의해 디지털 데이터로 변환하여, 디지털 비교기(9, 10)에 출력한다. 그리고, 가산기(14)가, A/D 변환기(6)의 출력과 기대치 전압 데이터를 가산하여, 메모리(7)에 저장한다. The operation of such an apparatus is the same as that of the apparatus shown in FIG. 1, and the difference is that the subtractor 12 subtracts the expected voltage from the output of the DUT 1, amplifies the amplifier 13, and A The digital data is converted into digital data by the / D converter 6 and output to the digital comparators 9 and 10. The adder 14 adds the output of the A / D converter 6 and the expected voltage data, and stores it in the memory 7.

이와 같이, 감산기(12)가 DUT(1)의 출력을 기대치 전압에 의해 감산하고, 앰프(13)에 의해 증폭하고, A/D 변환기(6)에 의해 디지털 데이터로 변환하므로, 고 정밀도로 시험이 이루어지고, 가산기(14)에 의해, A/D 변환기(6)의 출력과 기대치 전압 데이터를 가산하므로, DUT(1)의 출력도 간단하게 얻을 수 있다.In this way, the subtractor 12 subtracts the output of the DUT 1 by the expected voltage, amplifies it by the amplifier 13, and converts it into digital data by the A / D converter 6, thereby testing with high accuracy. Since the adder 14 adds the output of the A / D converter 6 and the expected voltage data, the output of the DUT 1 can also be obtained easily.

그리고, 본 발명은 이에 한정되지 않고, 연산부(8)는 핀간 불균일 외에, DUT(1)의 핀 마다의 평균값, 이상적인 계조 전압으로부터의 차분, 표준 편차 등의 각종 연산을 행하는 구성으로 할 수도 있다.Incidentally, the present invention is not limited to this, and the calculation unit 8 may be configured to perform various calculations such as the average value for each pin of the DUT 1, the difference from the ideal gradation voltage, the standard deviation, etc., in addition to the pin-to-pin variations.

또, 디지털 비교기(9, 10)에 의해, 비교 전압의 범위 내인지의 여부를 검사하는 구성을 나타냈으나, 하이 측의 비교 전압 이상 또는 로우 측의 비교 전압 이하인지의 여부를 검사하는 구성으로 할 수도 있다.Moreover, although the structure which test | inspects whether the digital comparators 9 and 10 are in the range of a comparison voltage was shown, it is a structure which examines whether it is more than the high voltage comparison voltage or the low voltage comparison voltage. You may.

또, 앰프(13)와 A/D 변환기(6)를 별개의 구성으로 나타냈으나 일체로 할 수도 있다.In addition, although the amplifier 13 and the A / D converter 6 are shown in separate structures, they may be integrated.

본 발명에 의하면, A/D 변환기에 의해, 피시험 대상의 출력을 디지털 데이터로 변환하여, 디지털 비교기에 의해 비교하고, 또한 메모리에 디지털 데이터를 저장하므로, 동시에 시험할 수 있고, 시험 시간의 단축을 도모할 수 있는 효과가 있다.According to the present invention, the A / D converter converts the output of the object under test into digital data, compares it with a digital comparator, and stores the digital data in the memory, so that the test can be performed at the same time and the test time can be shortened. There is an effect that can be planned.

또, 본 발명의 제2의 측면에 따르면, 차이 전압 출력부가 피시험 대상의 출력을 기대치 전압에 의해 감산하고, A/D 변환기에 의해 디지털 데이터로 변환하므로, 고 정밀도로 시험할 수 있고, 또한 가산기에 의해, A/D 변환기의 출력과 기대치 전압 데이터를 가산하므로, 피시험 대상의 출력도 간단하게 얻을 수 있는 효과가 있다.Further, according to the second aspect of the present invention, since the difference voltage output unit subtracts the output under test by the expected voltage and converts it into digital data by the A / D converter, it is possible to test with high accuracy. Since the adder adds the output of the A / D converter and the expected voltage data, there is an effect that the output of the test target can also be easily obtained.

Claims (5)

다단계 전압을 출력하는 피시험 대상을 시험하는 IC 테스터에 있어서,In an IC tester for testing a test target that outputs a multi-step voltage, 상기 피시험 대상의 출력을 입력하는 A/D 변환기(A/D converter)와,An A / D converter for inputting the output of the test object; 상기 A/D 변환기의 출력을 저장하는 메모리와,A memory for storing the output of the A / D converter; 상기 A/D 변환기의 출력과 비교 전압 데이터를 비교하는 디지털 비교기(digital comparator)를 구비한 것을 특징으로 하는 IC 테스터.And a digital comparator for comparing the output of the A / D converter with the comparison voltage data. 제1항에 있어서,The method of claim 1, 상기 피시험 대상의 출력과 기대치 전압의 차이 전압을, 상기 A/D 변환부에 출력하는 차이 전압 출력부와,A difference voltage output unit configured to output a difference voltage between the output of the test target and an expected voltage, to the A / D converter; 상기 A/D 변환기의 출력과 상기 기대치 전압의 데이터를 가산하여, 메모리에 저장하는 가산부를 구비한 것을 특징으로 하는 IC 테스터.And an adder for adding the output of the A / D converter and data of the expected voltage and storing the data in a memory. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 디지털 비교기와 기대치 패턴을 비교하여, 패스(pass), 페일(fail)을 판정하는 판정 회로와,A decision circuit which compares the digital comparator and the expected value pattern to determine pass and fail, 상기 판정 회로 중 적어도 페일을 저장하는 페일 메모리를 구비한 것을 특징으로 하는 IC 테스터.And a fail memory for storing at least a fail of said decision circuit. 제1항에 있어서,The method of claim 1, 상기 메모리의 데이터에 의해 연산을 행하는 연산부를 구비한 것을 특징으로 하는 IC 테스터.And an arithmetic unit that performs arithmetic on the data in the memory. 제1항에 있어서,The method of claim 1, 상기 피시험 대상은 액정 구동 드라이버인 것을 특징으로 하는 IC 테스터.The test target is an IC tester, characterized in that the liquid crystal drive driver.
KR1020050084662A 2004-10-14 2005-09-12 Ic tester KR100708329B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004299546 2004-10-14
JPJP-P-2004-00299546 2004-10-14

Publications (2)

Publication Number Publication Date
KR20060051204A true KR20060051204A (en) 2006-05-19
KR100708329B1 KR100708329B1 (en) 2007-04-17

Family

ID=36706835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084662A KR100708329B1 (en) 2004-10-14 2005-09-12 Ic tester

Country Status (3)

Country Link
KR (1) KR100708329B1 (en)
CN (1) CN100465656C (en)
TW (1) TWI276823B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354414B (en) * 2007-07-26 2011-03-16 联华电子股份有限公司 System and method for detecting defect with multi-step output function
CN104483527A (en) * 2014-12-23 2015-04-01 浪潮电子信息产业股份有限公司 Device and method for monitoring voltage of power distribution board
CN107861055B (en) * 2017-12-15 2020-04-07 中国电子产品可靠性与环境试验研究所 Method, device and system for measuring dynamic output performance of integrated circuit
CN110488176A (en) * 2019-08-02 2019-11-22 上海芯旺微电子技术有限公司 A kind of integrated circuit testing plate and its application method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206467A (en) * 1996-11-15 1999-01-27 株式会社爱德万测试 Integrated circuit device tester
US6323668B1 (en) * 1997-11-20 2001-11-27 Advantest Corporation IC testing device
JP3392029B2 (en) * 1997-12-12 2003-03-31 株式会社アドバンテスト IC tester voltage applied current measuring circuit
DE19814696C1 (en) * 1998-04-01 1999-07-08 Siemens Ag Voltage monitoring device for micro-controller supply voltages, e.g. for engine control
JP3554767B2 (en) * 1999-07-02 2004-08-18 横河電機株式会社 Semiconductor test equipment
JP3558964B2 (en) * 1999-07-23 2004-08-25 シャープ株式会社 Semiconductor integrated circuit inspection apparatus and inspection method
JP3617621B2 (en) * 2000-09-29 2005-02-09 シャープ株式会社 Semiconductor integrated circuit inspection apparatus and inspection method thereof
WO2002073225A1 (en) * 2001-03-13 2002-09-19 Koninklijke Philips Electronics N.V. Integrated circuit testing device with improved reliability
JP2003240821A (en) * 2002-02-14 2003-08-27 Yokogawa Electric Corp Ic tester
JP3983123B2 (en) * 2002-07-11 2007-09-26 シャープ株式会社 Semiconductor inspection apparatus and semiconductor inspection method
KR20040025189A (en) * 2002-09-18 2004-03-24 삼성전자주식회사 Logic tester apparatus for testing high-voltage integrated circuit device

Also Published As

Publication number Publication date
TWI276823B (en) 2007-03-21
KR100708329B1 (en) 2007-04-17
CN100465656C (en) 2009-03-04
TW200612106A (en) 2006-04-16
CN1760689A (en) 2006-04-19

Similar Documents

Publication Publication Date Title
US6833715B2 (en) Semiconductor testing apparatus and semiconductor testing method
JP3617621B2 (en) Semiconductor integrated circuit inspection apparatus and inspection method thereof
KR100708329B1 (en) Ic tester
KR100389559B1 (en) Testing device and testing method for semiconductor integrated circuits
US20070126618A1 (en) Display device drive device, display device, and drive device or display device check method
JP2001099900A (en) Method and equipment for inspecting semiconductor integrated circuit and medium recording inspection program thereof
KR100824158B1 (en) Semiconductor device and testing method thereof
WO2012137708A1 (en) Semiconductor device and method for inspecting same
KR100798837B1 (en) Ic tester
KR100827736B1 (en) Ic tester
JP2006138844A (en) Ic tester
KR101246965B1 (en) Apparatus and method for inspecting semiconductor integrated circuit device
JP3554767B2 (en) Semiconductor test equipment
JPH06186292A (en) Lsi inspecting apparatus
KR100815537B1 (en) Ic tester
JP4023085B2 (en) IC tester
JP3874164B2 (en) IC tester
JP3806333B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit test apparatus, and semiconductor integrated circuit test method
JP2002098738A (en) Ic tester
JP2002236147A (en) Semiconductor integrated circuit and its inspection method
JP2008267841A (en) Semiconductor tester
JP2002257904A (en) Device for inspecting semiconductor, semiconductor integrated circuit and method for inspecting semiconductor
JP2008089484A (en) Semiconductor inspection mechanism, and inspection method of semiconductor integrated circuit
JP2008232962A (en) Semiconductor testing method and apparatus
KR20060099389A (en) Display device drive device, display device, and drive device or display device check method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee