KR20060050191A - 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기 - Google Patents

액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20060050191A
KR20060050191A KR1020050063991A KR20050063991A KR20060050191A KR 20060050191 A KR20060050191 A KR 20060050191A KR 1020050063991 A KR1020050063991 A KR 1020050063991A KR 20050063991 A KR20050063991 A KR 20050063991A KR 20060050191 A KR20060050191 A KR 20060050191A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
active matrix
matrix substrate
forming
Prior art date
Application number
KR1020050063991A
Other languages
English (en)
Other versions
KR100749111B1 (ko
Inventor
요이치 노다
아츠시 덴다
도시미츠 히라이
신리 사카이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060050191A publication Critical patent/KR20060050191A/ko
Application granted granted Critical
Publication of KR100749111B1 publication Critical patent/KR100749111B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 공정의 횟수를 저감시킬 수 있는 액티브 매트릭스 기판의 제조 방법 등을 제공하는 것을 목적으로 한다.
액티브 매트릭스 기판(20)의 제조 방법에 있어서, 제 1 방향 또는 제 2 방향 중 어느 한쪽의 배선(42)이 교차부(56)에서 분단된 격자 패턴의 배선(40, 42, 46)을 기판(P) 위에 형성하는 제 1 공정과, 교차부(56) 및 배선(40, 42, 46)의 일부 위에 절연막과 반도체막(30)으로 이루어지는 적층부를 형성하는 제 2 공정과, 적층부 위에 분단된 배선(42)을 전기적으로 연결시키는 도전층(49), 및 반도체막(30)을 통하여 배선(42)과 전기적으로 접속되는 화소 전극(45)을 형성하는 제 3 공정을 갖는다.
액티브 매트릭스 기판, 도전층, 화소 전극

Description

액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기{METHOD OF MANUFACTURING ACTIVE MATRIX SUBSTRATE, ACTIVE MATRIX SUBSTRATE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 액티브 매트릭스 기판의 일부 확대도.
도 2는 액티브 매트릭스 기판의 등가 회로도.
도 3은 액티브 매트릭스 기판을 제조하는 순서를 나타내는 도면.
도 4는 도 3에 연속되는 순서를 나타내는 도면.
도 5는 액적 토출 장치의 개략 사시도.
도 6은 액적 토출 헤드의 단면도.
도 7은 도 4에 연속되는 순서를 나타내는 도면.
도 8은 도 7에 연속되는 순서를 나타내는 도면.
도 9는 도 8에 연속되는 순서를 나타내는 도면.
도 10은 도 9에 연속되는 순서를 나타내는 도면.
도 11은 도 10에 연속되는 순서를 나타내는 도면.
도 12는 도 11에 연속되는 순서를 나타내는 도면.
도 13은 도 12에 연속되는 순서를 나타내는 도면.
도 14는 액정 표시 장치를 대향 기판 측으로부터 본 평면도.
도 15는 액정 표시 장치의 단면도.
도 16은 전자 기기의 구체적인 예를 나타내는 도면.
도 17은 종래의 액티브 매트릭스 기판을 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
P : 기판
20 : 액티브 매트릭스 기판
30 : TFT(스위칭 소자, 반도체막)
31 : 절연막
32 : 활성층(반도체막)
33 : 컨택트층(반도체막)
35 : 적층부
40 : 게이트 배선
42 : 소스 배선
45 : 화소 전극
46 : 용량선
49 : 도전층
51 : 뱅크
56 : 교차부
61 : 뱅크
100 : 액정 표시 장치
600 : 휴대 전화 본체(전자 기기)
700 : 정보처리 장치(전자 기기)
800 : 시계 본체(전자 기기)
본 발명은 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기에 관한 것이다.
노트북형 퍼스널 컴퓨터 및 휴대 전화 등과 같은 휴대 기기의 보급에 따라, 얇으며 경량(輕量)인 액정 표시 장치 등이 폭넓게 사용되고 있다. 이러한 액정 표시 장치 등은 상부 기판 및 하부 기판 사이에 액정층을 삽입한 것으로 되어 있다.
상기 하부 기판(액티브 매트릭스 기판)의 일례를 도 17에 나타낸다. 도 17에 나타낸 바와 같이, 하부 기판(1)은 유리 기판(2)과, 이 유리 기판(2) 위에 서로 교차하도록 배선된 게이트 주사 전극(3) 및 소스 전극(4)과, 마찬가지로 유리 기판(2) 위에 배선된 드레인 전극(5)과, 이 드레인 전극(5)에 접속된 화소 전극(ITO)(6)과, 게이트 주사 전극(3)과 소스 전극(4) 사이에 개재된 절연층(7)과, 박막 반도체로 이루어지는 TFT(Thin Film Transistor)(8)를 구비하여 구성되어 있다.
상기 하부 기판(1)에서의 각 금속 배선의 형성에서는, 예를 들어 특허 제3261699호 공보에 개시되는 바와 같이, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 공정을 복수회 반복하는 수법이 이용되고 있다.
[특허문헌 1] 일본국 특허 제3261699호 공보
그러나, 상술한 기술에서는 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 복수회 행하고 있기 때문에, 재료비나 관리비가 증가하기 쉽고, 또한 제조 수율도 향상되기 어렵다는 문제가 있다.
즉, 미리 도전막을 도포한 기판 위에 레지스트라고 불리는 감광재를 도포하고, 회로 패턴을 조사하여 현상하며, 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하고 있다. 또한, 진공 장치 등의 대규모 설비와 복잡한 공정을 필요로 하고, 재료 사용 효율도 몇% 정도로 그 대부분을 폐기해야만 하기 때문에, 제조 비용이 높다.
따라서, 제품 비용의 저가격화가 요청되고 있는 액정 표시 장치 등에서는, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리의 횟수를 저감시키는 것이 큰 과제로 되고 있다.
본 발명은 이상과 같은 점을 고려하여 안출된 것으로, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 공정의 횟수를 저감시킬 수 있는 액티브 매트릭스 기판의 제조 방법 등을 제공하는 것을 목적으로 한다.
본 발명에 따른 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기에서는 상기 과제를 해결하기 위해 이하의 수단을 채용했다.
제 1 발명은, 액티브 매트릭스 기판의 제조 방법에 있어서, 제 1 방향 또는 제 2 방향 중 어느 한쪽의 배선이 교차부에서 분단(分斷)된 격자 패턴의 배선을 기판 위에 형성하는 제 1 공정과, 상기 교차부 및 상기 배선의 일부 위에 절연막과 반도체막으로 이루어지는 적층부를 형성하는 제 2 공정과, 상기 적층부 위에 상기 분단된 배선을 전기적으로 연결시키는 도전층, 및 상기 반도체막을 통하여 상기 배선과 전기적으로 접속되는 화소 전극을 형성하는 제 3 공정을 갖도록 했다.
본 발명에 의하면, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 저감시킬 수 있어, 제조 비용의 저감이나 제조 수율의 향상을 도모할 수 있다.
또한, 상기 배선은 소스선, 게이트선, 및 게이트선을 따라 대략 직선상으로 연장되는 용량선으로 이루어지고, 상기 소스선이 상기 교차부에서 분단되어 있는 것을 특징으로 하는 것에서는, 이들 배선의 접촉이 회피되기 때문에, 이들 배선을 동일한 면 위에 동시에 형성하는 것이 가능해진다.
또한, 상기 제 1 공정은 도전성 재료를 잉크젯법에 의해 배치하는 공정을 포함하는 것에서는, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 더 저감시킬 수 있다.
또한, 상기 제 2 공정은 상기 용량선 위에 상기 교차부에서 분단된 적층부를 형성하는 공정을 포함하는 것에서는, 상기 용량선 위의 적층부가 교차부 위의 적층부와 접촉하고 있지 않기 때문에, 교차부의 적층부 위에 형성되는 도전층을 흐르는 전류가 용량선의 적층부에 유입되는 것을 회피할 수 있다.
또한, 상기 제 2 공정은 상기 반도체막에 하프(half) 노광 처리를 실시하여 스위칭 소자를 형성하는 공정을 포함하는 것에서는, 용이하게 스위칭 소자를 형성할 수 있다.
또한, 상기 제 3 공정은 투명 도전성 재료를 잉크젯법에 의해 배치하는 공정을 포함하는 것에서는, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 더 저감시킬 수 있다.
또한, 상기 제 3 공정은 상기 투명 도전성 재료를 소정 위치에 배치하기 위한 뱅크를 형성하는 공정을 포함하는 것에서는, 투명 도전성 재료를 적절한 위치에 배치하는 것이 가능해진다.
제 2 발명은 액티브 매트릭스 기판이 제 1 발명의 제조 방법을 이용하여 제조되도록 했다. 본 발명에 의하면, 저(低)비용의 액티브 매트릭스 기판을 얻을 수 있다.
제 3 발명은 전기 광학 장치가 제 2 발명의 액티브 매트릭스 기판을 구비하도록 했다. 본 발명에 의하면, 저비용의 액티브 매트릭스 기판을 사용할 수 있기 때문에, 전기 광학 장치의 비용을 억제할 수 있다.
제 4 발명은 전자 기기가 제 3 발명의 전기 광학 장치를 구비하도록 했다. 본 발명에 의하면, 저비용의 전기 광학 장치를 사용할 수 있기 때문에, 전자 기기의 비용을 억제할 수 있다.
이하, 본 발명의 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판, 전기 광학 장치 및 전자 기기의 실시예에 대해서 도면을 참조하여 설명한다.
<액티브 매트릭스 기판>
도 1은 본 발명에 따른 액티브 매트릭스 기판의 일부를 확대한 도면이다.
액티브 매트릭스 기판(20) 위는 격자 형상으로 배선된 게이트 배선(40)과 소스 배선(42)을 구비한다. 즉, 복수의 게이트 배선(40)이 X방향(제 1 방향)으로 연장되도록 형성되고, 소스 배선(42)이 Y방향(제 2 방향)으로 연장되도록 형성된다.
또한, 게이트 배선(40)에는 게이트 전극(41)이 접속되고, 게이트 전극(41) 위에 절연층을 통하여 TFT(30)가 배치된다. 한편, 소스 배선(42)에는 소스 전극(43)이 접속되고, 소스 전극(43)의 한쪽 끝은 TFT(스위칭 소자)(30)에 접속한다.
그리고, 게이트 배선(40)과 소스 배선(42)으로 둘러싸인 영역에는 화소 전극(45)이 배치되고, 드레인 전극(44)을 통하여 TFT(30)에 접속한다.
또한, 액티브 매트릭스 기판(20) 위에는 게이트 배선(40)과 대략 평행하도록 용량선(46)이 배선된다. 용량선(46)은 화소 전극(45) 및 소스 배선(42)의 하층에 절연층을 통하여 배치된다.
또한, 게이트 배선(40), 게이트 전극(41), 소스 배선(42), 용량선(46)은 동일한 면 위에 형성된다.
도 2는 액티브 매트릭스 기판(20)의 등가회로도로서, 액정 표시 장치에 사용한 경우이다.
액티브 매트릭스 기판(20)을 액정 표시 장치에 사용한 경우에는, 화상 표시 영역에는 복수의 화소(100a)가 매트릭스 형상으로 구성된다. 이들 화소(100a)의 각각에는 화소 스위칭용 TFT(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 소스 배선(42)이 소스 전극(43)을 통하여 TFT(30)의 소스에 전기적으로 접속되어 있다. 소스 배선(42)에 공급하는 화소 신호(S1, S2, …, Sn)는 이 순서로 선순차(線順次)에 의해 공급할 수도 있고, 서로 인접하는 복수의 소스 배선(42)끼리에 대하여 그룹마다 공급하도록 할 수도 있다.
또한, TFT(30)의 게이트에는 게이트 배선(40)이 게이트 전극(41)을 통하여 전기적으로 접속되어 있다. 그리고, 소정의 타이밍에서, 게이트 배선(40)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선순차에 의해 인가하도록 구성되어 있다.
화소 전극(45)은 TFT(30)의 드레인에 드레인 전극(44)을 통하여 전기적으로 접속되어 있다. 그리고, 스위칭 소자인 TFT(30)를 일정 기간만 온(on) 상태로 함으로써, 소스 배선(42)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이렇게 하여 화소 전극(45)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 15에 나타낸 대향 기판(120)의 대향 전극(121)과의 사이에서 일정 기간 유지된다.
또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 방지하기 위해, 용량선(46)에 의해, 화소 전극(45)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(48)이 부가되어 있다. 예를 들어 화소 전극(45)의 전압은 소스 전압이 인가된 시간보다도 3자릿수나 긴 시간만큼 축적 용량(48)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되고, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
<액티브 매트릭스 기판의 제조 방법>
다음으로, 액티브 매트릭스 기판(20)의 제조 방법에 대해서 도면을 참조하여 설명한다.
액티브 매트릭스 기판(20)은 기판(P) 위에 격자 패턴의 배선을 형성하는 제 1 공정과, 적층부(35)를 형성하는 제 2 공정과, 화소 전극(45) 등을 형성하는 제 3 공정에 의해 제조된다.
이하, 각 공정마다 상세하게 설명한다.
(제 1 공정 : 배선 형성)
도 3 및 도 4는 제 1 공정인 배선 형성 공정을 설명하는 도면이다. 또한, 도 3의 (b) 및 도 4의 (b)는 각각 도 3의 (a) 및 도 4의 (a)에서의 A-A'선에 따른 단면도이다.
게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴의 배선이 형성되는 기판(P)으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종 재료를 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
그리고, 우선, 도 3에 나타낸 바와 같이, 기판(P) 위에 절연성의 유기 수지로 이루어지는 뱅크(51)가 형성된다. 뱅크는 후술하는 배선용 잉크를 기판(P)의 소정 위치에 배치하기 위한 것이다.
구체적으로는, 도 3의 (a)에 나타낸 바와 같이, 세정한 기판(P)의 상면에 격자 패턴의 배선의 형성 위치에 대응한 복수의 개구부(52, 53, 54, 55)를 갖는 뱅크(51)를 포토리소그래피법에 의거하여 형성한다.
뱅크(51)의 재료로서는, 예를 들어 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 사용된다. 또한, 뱅크(51)에는, 개구부(52, 53, 54, 55) 내에 배선 패턴용 잉크를 양호하게 배치시키기 위해, 발액성 처리가 실시된다. 발액성 처리로서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시한다. 또한, CF4 플라즈마 처리 대신에, 뱅크(51)의 소재 자체에 미리 발액 성분(불소기 등)을 충전하여 둘 수도 있다.
뱅크(51)에 의해 형성되는 개구부(52, 53, 54, 55)는 게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴의 배선에 대응하고 있다. 즉, 뱅크(51)의 개구부(52, 53, 54, 55)에 배선용 잉크를 배치함으로써, 게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴의 배선이 형성된다.
구체적으로는, X방향으로 연장되도록 형성된 개구부(52, 53)는 게이트 배선(40), 용량선(46)의 형성 위치에 대응한다. 그리고, 게이트 배선(40)의 형성 위치에 대응하는 개구부(52)에는 게이트 전극(41)의 형성 위치에 대응하는 개구부(54)가 접속하고 있다. 또한, Y방향으로 연장되도록 형성된 개구부(55)는 소스 배선(42)의 형성 위치에 대응한다. 또한, Y방향으로 연장되는 개구부(55)는 X방향으로 연장되는 개구부(52, 53)와 교차하지 않도록 교차부(56)에서 분단되도록 형성된다.
이어서, 후술하는 액적 토출 장치(IJ)에 의해 도전성 미립자를 함유하는 배선용 잉크를 개구부(52, 53, 54, 55) 내에 토출·배치하여, 기판 위에 게이트 배선(40)이나 소스 배선(42) 등으로 이루어지는 격자 패턴의 배선을 형성한다.
배선용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액이나 유기 은 화합물이나 산화 은나노 입자를 용매(분산매)에 분산시킨 용액으로 이루어지는 것이다. 도전성 미립자로서는, 예를 들어 금, 은, 구리, 주석, 납 등의 금속 미립자 이외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경(粒徑)은 1㎚ 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액적 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 부피비가 커지고, 얻어지는 막 중의 유기물 비율이 과다해진다.
분산매로서는, 상기 도전성 미립자를 분산시킬 수 있는 것으로서, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성 과 분산액의 안정성, 또한 액적 토출법(잉크젯법)에 대한 적용의 용이성의 관점에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
도전성 미립자의 분산액의 표면장력은 예를 들어 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 잉크젯법에 의해 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행 구부러짐이 생기기 쉬워지고, 0.07N/m를 초과하면, 노즐 선단(先端)에서의 메니스커스 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 노니온계 등의 표면장력 조절제를 미량 첨가하는 것이 좋다. 노니온계 표면장력 조절제는 액체의 기판에 대한 습윤성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철(凹凸) 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유할 수도 있다.
분산액의 점도는 예를 들어 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 클 경우는, 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
기판(P)에 배선용 잉크를 토출한 후에는, 분산매의 제거를 위해, 필요에 따 라 건조 처리 및 소성 처리를 행한다.
건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 가열 처리에 의해 행할 수 있다. 예를 들어 180℃ 가열을 60분간 정도 행한다.
소성 처리의 처리 온도는 분산매의 비점(沸點)(증기압), 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들어 유기물로 이루어지는 코팅제를 제거하기 위해, 약 250℃에서 소성하는 것이 필요하다. 이러한 건조·소성 처리에 의해, 도전성 미립자 사이의 전기적 접촉이 확보되어, 도전성 막으로 변환된다.
또한, 게이트 배선(40)이나 소스 배선(42) 등의 배선 위에는 금속 보호막(47)을 성막시킬 수도 있다. 금속 보호막(47)은 은이나 구리 등으로 이루어지는 도전성 막의 (일렉트로)마이그레이션(migration) 현상 등을 억제하기 위한 박막이다. 금속 보호막(47)을 형성하는 재료로서는, 니켈이 바람직하다. 또한, 니켈로 이루어지는 금속 보호막(47)도 액적 토출법에 의해 기판(P) 위에 배치되어 형성된다.
이상의 공정에 의해, 기판(P) 위에는, 도 4에 나타낸 바와 같이, 뱅크(51) 및 격자 패턴의 배선으로 이루어지는 층이 형성된다.
그런데, 액적 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극에 의해 전하를 부여하고, 편향 전극에 의해 재료의 비 상(飛翔) 방향을 제어하여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 예를 들어 30㎏/㎠ 정도의 초고압을 인가하여 노즐 선단 측에 재료를 토출시키는 것이며, 제어 전압을 인가하지 않을 경우에는 재료가 직진하여 노즐로부터 토출되고, 제어 전압을 인가하면 재료 사이에 정전적인 반발이 일어나, 재료가 비산(飛散)하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것이며, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요 물질을 통하여 압력을 부여하고, 이 공간으로부터 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해 재료를 급격하게 기화(氣化)시켜 버블(기포)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하고, 노즐에 재료의 메니스커스를 형성하며, 이 상태에서 정전 인력을 가하고 나서 재료를 인출하는 것이다. 또한, 그 이외에, 전기장에 의한 유체(流體)의 점성 변화를 이용하는 방식이나, 방전 불꽃에 의해 흩날리는 방식 등의 기술도 적용할 수 있다. 액적 토출법은 재료의 사용에 낭비가 적고, 또한 원하는 위치에 원하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 1방울의 양은 예를 들어 1∼300나노그램이다.
격자 패턴의 배선을 형성할 때에 사용되는 액적 토출 장치(IJ)로서는, 예를 들어 도 5에 나타낸 액적 토출 장치(IJ)가 사용된다.
액적 토출 장치(잉크젯 장치)(IJ)는 액적 토출 헤드로부터 기판(P)에 대하여 액적을 토출(적하)하는 것으로서, 액적 토출 헤드(301)와, X방향 구동축(304)과, Y방향 가이드축(305)과, 제어 장치(CONT)와, 스테이지(307)와, 클리닝 기구(308)와, 베이스(309)와, 히터(315)를 구비하고 있다. 스테이지(307)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)가 마련되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정시키는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(301)는 복수의 토출 노즐을 구비한 멀티노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(301)의 하면(下面)에 Y축 방향으로 나란히 일정 간격으로 설치되어 있다. 액적 토출 헤드(301)의 토출 노즐로부터는 스테이지(307)에 의해 지지되어 있는 기판(P)에 대하여 상술한 도전성 미립자를 함유하는 잉크가 토출된다.
X방향 구동축(304)에는 X방향 구동 모터(302)가 접속되어 있다. X방향 구동 모터(302)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X방향의 구동 신호가 공급되면, X방향 구동축(304)을 회전시킨다. X방향 구동축(304)이 회전하면, 액적 토출 헤드(301)는 X축 방향으로 이동한다.
Y방향 가이드축(305)은 베이스(309)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(307)는 Y방향 구동 모터(303)를 구비하고 있다. Y방향 구동 모터(303)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y방향의 구동 신호가 공급되면, 스테이지(307)를 Y방향으로 이동시킨다.
제어 장치(CONT)는 액적 토출 헤드(301)에 액적의 토출 제어용 전압을 공급 한다. 또한, X방향 구동 모터(302)에 액적 토출 헤드(301)의 X방향 이동을 제어하는 구동 펄스 신호를, Y방향 구동 모터(303)에 스테이지(307)의 Y방향 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(308)는 액적 토출 헤드(301)를 클리닝하는 것이다. 클리닝 기구(308)에는 Y방향 구동 모터(도시 생략)가 구비되어 있다. 이 Y방향 구동 모터의 구동에 의해 클리닝 기구는 Y방향 가이드축(305)을 따라 이동한다. 클리닝 기구(308)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(315)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(315)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와 기판(P)을 지지하는 스테이지(307)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서 X방향을 주사 방향, X방향과 직교하는 Y방향을 비주사 방향으로 한다.
따라서, 액적 토출 헤드(301)의 토출 노즐은 비주사 방향인 Y방향으로 일정 간격에 의해 나란히 설치되어 있다. 또한, 도 3에서는 액적 토출 헤드(301)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(301)의 각도를 조정하여, 기판(P)의 진행 방향에 대하여 교차시키도록 할 수도 있다. 이렇게 하면, 액적 토출 헤드(301)의 각도를 조정함으로써, 노즐 사이의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절하도록 할 수도 있다.
도 6은 액적 토출 헤드(301)의 단면도이다.
액적 토출 헤드(301)에는 액체 재료(배선용 잉크 등)를 수용하는 액체실(321)에 인접하여 피에조 소자(322)가 설치되어 있다. 액체실(321)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(323)를 통하여 액체 재료가 공급된다.
피에조 소자(322)는 구동 회로(324)에 접속되어 있으며, 이 구동 회로(324)를 통하여 피에조 소자(322)에 전압을 인가하고, 피에조 소자(322)를 변형시킴으로써, 액체실(321)이 변형하여 노즐(325)로부터 액체 재료가 토출된다.
이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(322)의 변형량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(322)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성(組成)에 영향을 주기 어렵다는 이점을 갖는다.
(제 2 공정 : 적층부 형성)
도 7 내지 도 10은 제 2 공정인 적층부 형성 공정을 설명하는 도면이다. 또한, 도 7의 (b) 내지 도 10의 (b)는 각각 도 7의 (a) 내지 도 10의 (a)에서의 A-A'선에 따른 단면도이고, 도 8의 (c) 내지 도 10의 (c)는 각각 도 7의 (a) 내지 도 10의 (a)에서의 B-B'선에 따른 단면도이며, 제 2 공정에서는 뱅크(51) 및 격자 패턴의 배선으로 이루어지는 층 위의 소정 위치에 절연막(31)과 반도체막(컨택트층(33), 활성층(32))으로 이루어지는 적층부(35)를 형성한다.
우선, 플라즈마 CVD법에 의해, 기판(P) 위의 전면(全面)에 대하여 절연막(31), 활성층(32), 컨택트층(33)의 연속 성막을 행한다. 구체적으로는, 도 7에 나 타낸 바와 같이, 절연막(31)으로서 질화실리콘막, 활성층(32)으로서 비정질 실리콘막, 컨택트층(33)으로서 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 연속적으로 형성한다.
이어서, 도 8에 나타낸 바와 같이, 포토리소그래피법을 이용하여 소정 위치에 레지스트(58(58a∼58c))를 배치한다. 소정 위치는, 도 8의 (a)에 나타낸 바와 같이, 게이트 배선(40)과 소스 배선(42)의 교차부(56) 위, 게이트 전극(41) 위, 및 용량선(46) 위이다.
또한, 교차부(56) 위에 배치하는 레지스트(58a)와 용량선(46) 위에 배치하는 레지스트(58b)는 접촉하지 않도록 형성된다. 또한, 게이트 전극(41) 위에 배치하는 레지스트(58c)에는 하프 노광을 행함으로써 도 8의 (b)에 나타낸 바와 같이 홈(59)을 형성한다.
이어서, 기판(P)의 전면에 대하여 에칭 처리를 실시하여 컨택트층(33) 및 활성층(32)을 제거한다. 또한, 에칭 처리를 실시하여 절연막(31)을 제거한다.
이것에 의해, 도 9에 나타낸 바와 같이, 레지스트(58(58a∼58c))를 배치한 소정 위치 이외의 영역으로부터 컨택트층(33), 활성층(32), 절연막(31)이 제거된다. 한편, 레지스트(58)가 배치된 소정 위치에는 절연막(31)과 반도체막(컨택트층(33), 활성층(32))으로 이루어지는 적층부(35)가 형성된다.
또한, 게이트 전극(41) 위에 형성되는 적층부(35)에서는, 레지스트(58c)에 하프 노광을 행하여 홈(59)을 형성하여 두었기 때문에, 에칭 전에 다시 현상함으로 써 홈이 관통된다. 도 9의 (b)에 나타낸 바와 같이, 홈(59)에 대응하는 컨택트층(33)이 제거되고, 2개로 분단된 상태로 형성된다. 이것에 의해, 게이트 전극(41) 위에 활성층(32) 및 컨택트층(33)으로 이루어지는 스위칭 소자로서 TFT(30)가 형성된다.
그리고, 도 10에 나타낸 바와 같이, 컨택트층(33)을 보호하는 보호막(60)으로서 질화실리콘막을 기판(P)의 전면에 성막한다.
이렇게 하여, 적층부(35)의 형성이 완료된다.
(제 3 공정)
도 11 내지 도 13은 제 3 공정인 화소 전극(45) 등의 형성 공정을 설명하는 도면이다. 또한, 도 11의 (b) 내지 도 13의 (b)는 각각 도 11의 (a) 내지 도 13의 (a)에서의 A-A'선에 따른 단면도이고, 도 11의 (c) 내지 도 13의 (c)는 각각 도 11의 (a) 내지 도 13의 (a)에서의 B-B'선에 따른 단면도이며, 제 3 공정에서는 소스 전극(43), 드레인 전극(44), 도전층(49) 및 화소 전극(45)을 형성한다.
소스 전극(43), 드레인 전극(44), 도전층(49) 및 화소 전극(45)은 모두 예를 들어 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 재료에 의해 형성할 수 있다. 또한, 이들 전극 등의 형성에는 제 1 공정과 동일하게 액적 토출법이 이용된다.
우선, 게이트 배선(40) 및 소스 배선(42) 등을 덮도록 뱅크(61)를 포토리소그래피법에 의거하여 형성한다. 즉, 도 11에 나타낸 바와 같이, 대략 격자 형상의 뱅크(61)가 형성된다. 또한, 소스 배선(42)과 게이트 배선(40), 및 소스 배선(42) 과 용량선(46)의 교차부(56)에는 개구부(62)가 형성된다.
또한, 개구부(62)는, 도 11의 (b)에 나타낸 바와 같이, 게이트 전극(41) 위에 형성한 적층부(35)(TFT(30))의 일부가 노출되도록 형성된다. 즉, 뱅크(61)가 적층부(35)(TFT(30))를 X방향으로 2분할하도록 형성된다.
뱅크(61)의 재료로서는, 예를 들어 뱅크(51)와 동일하게, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 사용된다. 또한, 뱅크(51)와 동일하게 발액성 처리가 실시된다.
뱅크(61)에 의해 형성되는 개구부(62)는 분단된 소스 배선(42)을 연결하는 도전층(49) 또는 소스 전극(43)의 형성 위치에 대응하고 있다. 또한, 뱅크(61)에 의해 둘러싸인 영역은 화소 전극(45) 및 드레인 전극(44)의 형성 위치에 대응하고 있다. 즉, 뱅크(61)의 개구부(62) 내 및 뱅크(61)에 의해 둘러싸인 영역에 투명 도전성 재료를 배치함으로써, 분단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43), 드레인 전극(44), 화소 전극(45)이 형성된다. 또한, 개구부(62)에는 투명 도전성 재료 이외의 도전성 재료를 배치할 수도 있다.
이어서, 기판(P)의 전면에 성막한 보호막(60)을 에칭 처리에 의해 제거한다. 이것에 의해, 도 12에 나타낸 바와 같이, 뱅크(61)가 배치되지 않은 영역 위에 성막한 보호막(60)은 제거된다. 또한, 격자 패턴의 배선 위에 형성한 금속 보호막(47)도 제거된다.
이어서, 상술한 액적 토출 장치(IJ)에 의해, 투명 도전성 재료를 뱅크(61)의 개구부(62) 내 및 뱅크(61)에 의해 둘러싸인 영역 내에 토출·배치한다. 투명 도 전성 재료는 ITO의 도전성 미립자를 분산매에 분산시킨 분산액이다.
그리고, 기판(P)에 투명 도전성 재료를 토출한 후에는, 분산매의 제거를 위해, 필요에 따라 건조 처리 및 소성 처리를 행한다. 건조·소성 처리에 의해, 도전성 미립자 사이의 전기적 접촉이 확보되어, 도전성 막으로 변환된다.
이렇게 하여, 기판(P) 위에는, 도 13에 나타낸 바와 같이, 분단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43), 드레인 전극(44), 화소 전극(45)이 형성된다.
또한, 본 실시예에서는 투명 도전성 재료를 액적 토출법에 의해 배치하는 방법에 대해서 설명했지만, CVD 처리와 에칭 처리를 행함으로써 배치할 수도 있다. 이 경우에는 뱅크(61)는 불필요해진다.
이상의 공정을 거침으로써, 액티브 매트릭스 기판(20)이 제조된다.
이와 같이, 액티브 매트릭스 기판(20)을, 기판(P) 위에 격자 패턴의 배선을 형성하는 제 1 공정과, 적층부(35)를 형성하는 제 2 공정과, 화소 전극(45) 등을 형성하는 제 3 공정에 의해 제조했기 때문에, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 저감시킬 수 있다. 즉, 게이트 배선(40) 및 소스 배선(42)을 동시에 형성하도록 했기 때문에, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 1회 저감시킬 수 있다.
또한, 제 1 공정이나 제 3 공정에 있어서, 도전성 재료를 액적 토출법을 이용하여 기판(P) 위에 배치함으로써, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 더 저감시키는 것이 가능해진다.
또한, 용량선(46) 위에 형성되는 적층부(35)(절연막(31), 활성층(32), 컨택트층(33))가 교차부(56) 위에 형성되는 적층부(35)와 접촉하지 않도록 분단되어 형성되기 때문에, 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 유입되는 결점을 회피할 수 있다.
즉, 적층부(35)를 형성하는 층 중의 컨택트층(33)은 도전성 막이며, 그리고, 교차부(56) 위의 적층부(35)(컨택트층(33)) 위에는 소스 배선(42)을 연결하는 도전부(49)가 형성된다. 이 때문에, 소스 배선(42)을 흐르는 전류는 컨택트층(33)에도 흐른다. 따라서, 용량선(46) 위의 적층부(35)와 교차부(56) 위의 적층부(35)가 접촉하고 있으면, 상술한 바와 같이, 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 유입된다는 현상이 발생하게 된다.
따라서, 본 발명의 액티브 매트릭스 기판(20)에 의하면, 이러한 결점이 회피되기 때문에, 원하는 성능을 발휘하는 것이 가능해진다.
또한, 본 실시예에서는 소스 배선(42)을 교차부(56)에서 분할하는 경우에 대해서 설명했지만, 게이트 배선(40)을 교차부(56)에서 분할하는 경우일 수도 있다.
또한, 용량선(46) 위의 적층부(35)와 교차부(56) 위의 적층부(35)가 비(非)접촉으로 되도록 하여, 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 유입되는 결점을 회피하는 경우에 대해서 설명했지만, 교차부(56) 위의 적층부(35)에서의 컨택트층(33)을 TFT(30) 형성 시에 동시에 제거함으로써, 상기 결점을 회피할 수도 있다.
<전기 광학 장치>
다음으로, 액티브 매트릭스 기판(20)을 사용한 전기 광학 장치의 일례인 액정 표시 장치(100)에 대해서 설명한다.
도 14는 액정 표시 장치(100)를 대향 기판 측으로부터 본 평면도이고, 도 15는 도 14의 H-H'선에 따른 단면도이다.
또한, 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 한다.
도 14 및 도 15에 있어서, 액정 표시 장치(전기 광학 장치)(100)는 액티브 매트릭스 기판(20)을 포함하는 TFT 어레이 기판(110)과 대향 기판(120)이 광경화성 밀봉재(152)에 의해 접합되고, 이 밀봉재(152)에 의해 구획된 영역 내에 액정(150)이 봉입(封入), 유지되어 있다. 밀봉재(152)는 기판면 내의 영역에서 폐쇄된 프레임 형상으로 형성되어 이루어지며, 액정 주입구를 구비하지 않아, 밀봉재로 밀봉된 흔적이 없는 구성으로 되어 있다.
밀봉재(152)의 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변 구획(153)이 형성되어 있다. 밀봉재(152)의 외측 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(110)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(110)의 나머지 1변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204)의 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(120) 코너부의 적어도 1개소에서는, TFT 어레이 기판(110)과 대향 기판(120) 사 이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(110) 위에 형성하는 대신에, 예를 들어 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(110)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 할 수도 있다.
또한, 액정 표시 장치(100)에서는 사용하는 액정(150)의 종류, 즉, TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드의 구별에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기판(120)에 있어서, TFT 어레이 기판(110)의 후술하는 각 화소 전극에 대향하는 영역에 예를 들어 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
또한, 액티브 매트릭스 기판(20)을 사용한 전기 광학 장치로서는, 예를 들어 유기 EL(일렉트로루미네선스) 표시 장치에 응용할 수 있다.
유기 EL 표시 장치는 형광성의 무기 및 유기 화합물을 함유하는 박막을 음극과 양극에 의해 사이에 끼운 구성을 가지며, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴으로써 여기자(엑시톤)를 생성시키고, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다.
그리고, TFT(30)를 갖는 액티브 매트릭스 기판(20) 위에 유기 EL 표시 소자 에 사용되는 형광성 재료 중 적색, 녹색 및 청색의 각 발광색을 나타내는 재료, 즉, 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여 각각을 패터닝함으로써, 자발광 풀 컬러(full-color) 유기 EL 표시 장치를 제조할 수 있다.
또한, 액티브 매트릭스 기판(20)은 PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면과 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
<전자 기기>
다음으로, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 16의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 16의 (a)에 있어서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
도 16의 (b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보처리 장치의 일례를 나타낸 사시도이다. 도 16의 (b)에 있어서, 700은 정보처리 장치, 701은 키보드 등의 입력부, 703은 정보처리 본체, 702는 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
도 16의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 16의 (c)에 있어서, 800은 시계 본체를 나타내고, 801은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
이와 같이, 도 16의 (a)∼(c)에 나타낸 전자 기기는 상기 실시예의 액정 표 시 장치(100)를 구비한 것이기 때문에, 높은 품질이나 성능이 얻어진다.
또한, 텔레비전이나 모니터 등의 대형 액정 패널에서도 본 실시예를 이용할 수 있다.
또한, 본 실시예의 전자 기기는 액정 표시 장치(100)를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자 기기로 하는 것도 가능하다.
이상 첨부 도면을 참조하면서 본 발명에 대한 적합한 실시예에 대해서 설명했지만, 본 발명이 이러한 예에 한정되지는 않는다. 상술한 예에서 나타낸 각 구성부재의 모든 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다양하게 변경할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 드라이 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 저감시킬 수 있어, 제조 비용의 저감이나 제조 수율의 향상을 도모할 수 있다.

Claims (10)

  1. 제 1 방향 또는 제 2 방향 중 어느 한쪽의 배선이 교차부에서 분단(分斷)된 격자 패턴의 배선을 기판 위에 형성하는 제 1 공정과,
    상기 교차부 및 상기 배선의 일부 위에 절연막과 반도체막으로 이루어지는 적층부를 형성하는 제 2 공정과,
    상기 적층부 위에 상기 분단된 배선을 전기적으로 연결시키는 도전층, 및 상기 반도체막을 통하여 상기 배선과 전기적으로 접속되는 화소 전극을 형성하는 제 3 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 배선은 소스선, 게이트선, 및 게이트선을 따라 대략 직선상으로 연장되는 용량선으로 이루어지고, 상기 소스선이 상기 교차부에서 분단되어 있는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 공정은 도전성 재료를 잉크젯법에 의해 배치하는 공정을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 2 공정은 상기 용량선 위에 상기 교차부에서 분단된 적층부를 형성하는 공정을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2 공정은 상기 반도체막에 하프(half) 노광 처리를 실시하여 스위칭 소자를 형성하는 공정을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 3 공정은 투명 도전성 재료를 잉크젯법에 의해 배치하는 공정을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 3 공정은 상기 투명 도전성 재료를 소정 위치에 배치하기 위한 뱅크를 형성하는 공정을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  8. 제 1 항에 기재된 제조 방법을 이용하여 제조된 것을 특징으로 하는 액티브 매트릭스 기판.
  9. 제 8 항에 기재된 액티브 매트릭스 기판을 구비하는 것을 특징으로 하는 전기 광학 장치.
  10. 제 9 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020050063991A 2004-08-27 2005-07-15 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기 KR100749111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004247920A JP2006065021A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JPJP-P-2004-00247920 2004-08-27

Publications (2)

Publication Number Publication Date
KR20060050191A true KR20060050191A (ko) 2006-05-19
KR100749111B1 KR100749111B1 (ko) 2007-08-13

Family

ID=35943813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063991A KR100749111B1 (ko) 2004-08-27 2005-07-15 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7517735B2 (ko)
JP (1) JP2006065021A (ko)
KR (1) KR100749111B1 (ko)
CN (1) CN1740886B (ko)
TW (1) TWI270979B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005025074D1 (de) * 2004-12-08 2011-01-13 Samsung Mobile Display Co Ltd Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP5167707B2 (ja) * 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
JP2008058455A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2010160670A (ja) * 2009-01-08 2010-07-22 Seiko Epson Corp タッチパネルの製造方法、タッチパネル、表示装置、及び電子機器
US9261730B2 (en) 2013-01-03 2016-02-16 Empire Technology Development Llc Display devices including inorganic components and methods of making and using the same
CN103441119B (zh) * 2013-07-05 2016-03-30 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170135A (ja) 1988-12-23 1990-06-29 Nec Corp 薄膜電界効果型トランジスタ素子アレイ
WO1997013177A1 (en) 1995-10-03 1997-04-10 Seiko Epson Corporation Active matrix substrate
KR100280875B1 (ko) * 1997-10-25 2001-02-01 구본준 칼라필터기판과 그 제조방법
EP1793650B1 (en) 1998-03-17 2014-03-05 Seiko Epson Corporation Method for manufacturing a flat panel display
US6885110B1 (en) * 1999-09-08 2005-04-26 Matsushita Electric Industrial Co., Ltd. Electrical circuit board and TFT array substrate and liquid crystal display device utilizing the same
JP4387065B2 (ja) 2000-01-26 2009-12-16 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP2002268084A (ja) * 2001-03-08 2002-09-18 Sharp Corp アクティブマトリクス基板及びその製造方法
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP2003222854A (ja) 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3965562B2 (ja) 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4047626B2 (ja) * 2002-05-16 2008-02-13 株式会社 日立ディスプレイズ 画像表示装置
AU2003281005A1 (en) 2002-07-12 2004-02-02 Sharp Kabushiki Kaisha Wiring structure, display apparatus, and active device substrate
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel

Also Published As

Publication number Publication date
CN1740886B (zh) 2010-05-05
US7517735B2 (en) 2009-04-14
JP2006065021A (ja) 2006-03-09
TWI270979B (en) 2007-01-11
US20060046359A1 (en) 2006-03-02
KR100749111B1 (ko) 2007-08-13
TW200608564A (en) 2006-03-01
CN1740886A (zh) 2006-03-01

Similar Documents

Publication Publication Date Title
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR100710020B1 (ko) 막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP2005013984A (ja) 薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR100749111B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기
KR100753953B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치및 전자 기기
KR100716217B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100737307B1 (ko) 막 패턴의 형성 방법, 디바이스 및 그 제조 방법, 전기광학 장치와 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
KR100820663B1 (ko) 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기
JP2007189130A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007142023A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2006065019A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2008058455A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2008058456A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 13