KR20060048866A - 광 전자 장치 및 그 제조 방법 - Google Patents

광 전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060048866A
KR20060048866A KR1020050068946A KR20050068946A KR20060048866A KR 20060048866 A KR20060048866 A KR 20060048866A KR 1020050068946 A KR1020050068946 A KR 1020050068946A KR 20050068946 A KR20050068946 A KR 20050068946A KR 20060048866 A KR20060048866 A KR 20060048866A
Authority
KR
South Korea
Prior art keywords
light
optical waveguide
waveguide sheet
core
emitting element
Prior art date
Application number
KR1020050068946A
Other languages
English (en)
Inventor
아끼히꼬 오꾸보라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060048866A publication Critical patent/KR20060048866A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12104—Mirror; Reflectors or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/1215—Splitter

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응할 수 있는 광 전자 장치와 그 제조 방법을 제공한다. 클럭 신호광을 출사하는 발광 소자(20), 수광부(11)를 갖는 반도체 칩(10) 및 코어(30b)를 클래드(30a)로 피복한 시트 형상으로 반도체 칩(10)에 접합된 광 도파 시트(30)를 갖고, 광 도파 시트(30)는, 코어(30b)의 광 입사부에 발광 소자(20)로부터 광이 입사되어, 2개로 광을 분할하여 반사하는 미러면 MRv로 되고, 광 도파 시트(30)의 면내 방향으로 수직인 수직 내벽면을 갖는 수직 개구부 Pv를 갖는 1개 이상의 T자형 분기 S를 갖고, 각 광의 수광부(11)와의 결합 위치에서, 광을 광 도파 시트(30)의 면외 방향으로 반사하여 수광부(11)에 결합시키는 미러면 MRa, MRb로 되고, 코어(30b)의 광 도파 방향에 대하여 기울기를 갖는 경사 내벽면을 갖는 경사 개구부 Pi를 갖는 구성이다.
반도체 칩, 범프, 발광 소자, 광 도파 시트, 클래드

Description

광 전자 장치 및 그 제조 방법{PHOTOELECTRIC DEVICE AND PRODUCTION METHOD OF THE SAME}
도 1의 (a)는 본 발명의 제1 실시예에 따른 광 전자 장치의 모식 단면도, 도 1의 (b)는 평면도.
도 2는 수직 개구부의 구성을 설명하는 모식도.
도 3의 (a)∼(c)는 본 발명의 제1 실시예에 따른 광 전자 장치의 제조 방법의 제조 공정을 도시하는 단면도.
도 4의 (a) 및 도 4의 (b)는 본 발명의 제1 실시예에 따른 광 전자 장치의 제조 방법의 제조 공정을 도시하는 단면도.
도 5의 (a)∼(c)는 본 발명의 제1 실시예에 따른 광 전자 장치의 제조 방법의 제조 공정을 도시하는 단면도.
도 6의 (a)∼(c)는 본 발명의 제1 실시예에 따른 광 전자 장치의 제조 방법의 제조 공정을 도시하는 단면도.
도 7의 (a) 및 도 7의 (b)는 본 발명의 제1 실시예에 따른 광 전자 장치의 제조 방법의 제조 공정을 도시하는 단면도.
도 8은 본 발명의 제2 실시예에 따른 광 전자 장치의 모식 단면도.
도 9는 본 발명의 제3 실시예에 따른 광 전자 장치의 모식 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 칩
11, 11a, 11b : 수광부
12, 21, 65 : 범프
20 : 발광 소자
22 : 땜납
23 : 방열기
30 : 광 도파 시트
30a : 클래드
30b : 코어
30p : 패드용 개구부
31 : 접착층
40 : 더미 기판
41 : 박리층
50 : 열 박리 시트
60 : 중간 기판
61 : 제1 수지층
62 : 제2 수지층
63 : 제3 수지층
64 : 배선
MM : 메탈 마스크
R1, R2 : 레지스트막
L : 광
Pi : 경사 개구부
Pv : 수직 개구부
MRa, MRb, MRc, MRd : 미러면
S : T자형 분기
TV : 서멀 비아
비특허 문헌 1 : Shiou Lin Sam, Anantha Chandrakasan, and Duane Boning, Variation Issues in On-Chip Optical Clock Distribution, Sixth International Workshop on Statistical Methodologies for IC Processes, Devices, and Circuits, Kyoto, Japan, June, 2001.
본 발명은 광 전자 장치 및 그 제조 방법에 관한 것으로, 특히 클럭 신호로 되는 광을 출사하는 발광 소자와 수광부를 포함하는 전자 회로를 갖는 반도체 칩을 광 도파 시트로 광학적으로 접속한 구성인 광 전자 장치와 그 제조 방법에 관한 것 이다.
디지털 비디오 카메라, 디지털 휴대 전화, 혹은 노트 퍼스널 컴퓨터 등, 휴대용 전자 기기의 소형화, 박형화, 경량화에 대한 요구는 강해지는 한편으로, 이에 응하기 위해서 최근의 VLSI 등의 반도체 장치에서는 3년에 7할의 축소화를 실현하여 왔다.
그 한편으로, 반도체 장치의 패키지 형태로서도, DIP(Dual Inline Package) 등의 리드 삽입형으로부터 표면 실장형이나 플립 칩 실장으로 진전하고, 또한 능동 소자를 형성한 반도체 칩과 수동 소자를 패키지화한 시스템인 패키지(SiP)라고 불리는 복잡한 형태로 진전하고 있다.
상기한 바와 같이, 최근의 반도체 기술의 진전은 눈부시게 발전하여, 특히 CPU나 고속 로직의 LSI 세계에서는 클럭 주파수가 이미 ㎓ 오더를 초과하는 데에 이르고 있다.
㎓를 초과하는 신호의 배선에는, LSI의 내부, 외부를 막론하고 종래 문제로 되지 않은 수많은 과제가 있고, 이들을 해결하는 것이 근래의 반도체의 또 다른 집적화, 고속화에서 매우 중요한 요소로 되어 있다.
이들의 과제란, 신호의 왜곡(Signal Integrity), 전기적 배선의 주파수 한계, 배선의 손실, 배선의 지연, 배선으로부터의 복사, 신호의 스큐우(Skew), 배선 구동에 관한 소비 전력의 증대 등이다.
특히, 최근 LSI 칩 중 혹은 상이한 LSI에 공급하는 클럭의 스큐우(타이밍 차)가 문제로 되어, 예를 들면 1㎓클럭의 Idigit의 시간은 500ps이고, 상승, 하강의 시간은 수 10ps 내지 200ps 정도 이하이고, 이에 대하여 일반 ε=4 정도의 유전체 상의 배선에서는, 개략의 전기 신호의 전파 속도는 67ps/㎝이고, 상승 시간에 대하여 무시할 수 없는 영역에 도달하고 있다.
따라서, 실장 기판 상이나 LSI 상의 배선에서도 완전 동일한 길이의 배선을 이용하여, H 바(bar)라고 불리우는 H의 문자의 형상을 갖는 배선에 클럭을 분배하여 배선 스큐우를 억제하는 시도가 수많이 이루어져 있다.
이들, 종래의 전기 배선으로 클럭 분배를 행한 경우에는, 배선의 부하를 항상 클럭 주파수로 계속 구동하고, 또한 각 분배점에서 파형 정형도 행하기 때문에, 소비 전력이 커지게 된다는 등의 결점이 있었다.
따라서, 상기한 과제를 극복하기 위해서, 알루미늄이나 구리 등의 금속을 이용한 전기 배선 대신에, 광을 배선에 이용하여, 클럭을 분배하는 것이 제안되고 있다.
예를 들면, 비특허 문헌 1에서는, 실리콘 기판 위에 광 도파로를 형성, 이들을 마스크를 이용하여, 하나의 LSI마다 반도체 프로세스에서 가공함으로써 광 클럭 트리를 갖는 배선판을 얻는 기술이 기재되어 있다.
그러나, 상기한 바와 같은 실리콘 또는 세라믹이나 유기 기판 등의 기판 위에 반도체 프로세스에 의해서 순차적으로 클럭 배선층을 형성해가는 방법에서는, 특정한 LSI에 대응한 설계나 마스크를 제작하고, 그 때마다 가공을 행한다고 하는 번거로움이 있다.
또한, 모든 제작 프로세스가 시퀀셜로 행해지기 때문에, 전체의 TAT가 장기 화하고, 작은 변경에 대응하기 어렵다는 결점이 존재한다.
해결하고자 하는 문제점은, 상기한 바와 같은 방법에서는, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 곤란하고, 소량 다품종의 생산에 대응하는 것이 곤란하다고 하는 점이다.
본 발명의 광 전자 장치는, 클럭 신호로 되는 광을 출사하는 발광 소자와, 상기 광을 수광하는 수광부를 구비한 반도체 칩과, 코어의 외주를 클래드가 피복하여 시트 형상으로 성형되고, 상기 반도체 칩에 접합된 광 도파 시트를 갖고, 상기 광 도파 시트는, 상기 코어의 광 입사부에 상기 발광 소자로부터 상기 광이 입사되고, 상기 광 도파 시트에 1개 이상의 T자형 분기가 형성되고, 각 T자형 분기에서는, 상기 광 도파 시트의 면내 방향에 대하여 수직인 수직 내벽면을 갖는 수직 개구부가 형성되고, 상기 수직 내벽면이 미러면으로서 2개의 상이한 방향으로 상기 광을 분할하면서 반사하여 도파하고, 분할된 상기 광의 각각을 상기 수광부에 결합시키는 위치에서, 상기 코어의 광 도파 방향에 대하여 기울기를 갖는 경사 내벽면을 갖는 경사 개구부가 형성되고, 상기 경사 내벽면이 미러면으로서 상기 광을 상기 광 도파 시트의 면외 방향으로 반사하여 상기 수광부에 결합시킨다.
상기한 본 발명의 광 전자 장치는, 클럭 신호로 되는 광을 출사하는 발광 소자와, 광을 수광하는 수광부를 구비한 반도체 칩과, 코어의 외주를 클래드가 피복하여 시트 형상으로 성형되어, 반도체 칩에 접합된 광 도파 시트를 갖는다.
여기서, 광 도파 시트는, 코어의 광 입사부에 발광 소자로부터 광이 입사되고, 1개 이상의 T자형 분기가 형성되고, 각 T자형 분기에서는, 광 도파 시트의 면내 방향에 대하여 수직인 수직 내벽면을 갖는 수직 개구부가 형성되고, 수직 내벽면이 미러면으로서 2개의 상이한 방향으로 광을 분할하면서 반사하여 도파하고, 또한 분할된 광의 각각을 수광부에 결합시키는 위치에서, 코어의 광 도파 방향에 대하여 기울기를 갖는 경사 내벽면을 갖는 경사 개구부가 형성되고, 경사 내벽면이 미러면으로서 광을 광 도파 시트의 면외 방향으로 반사하여 수광부에 결합시키는 구성으로 되어 있다.
본 발명의 광 전자 장치의 제조 방법은, 클럭 신호로 되는 광을 출사하는 발광 소자와, 상기 광을 수광하는 수광부를 구비한 반도체 칩과, 상기 광을 복수로 분할하여 도파하고, 상기 수광부에 결합시키는 위치에서 상기 수광부에 결합시키는 광 도파 시트를 갖는 광 전자 장치의 제조 방법으로서, 더미 기판 위에 제1 클래드를 형성하고, 1개 이상의 T자형 분기를 갖는 패턴으로 상기 제1 클래드 위에 코어를 형성하고, 상기 코어를 피복하도록 제2 클래드를 형성하여, 코어의 외주를 클래드가 피복하여 시트 형상으로 성형된 광 도파 시트를 형성하는 공정과, 상기 광 도파 시트에 대하여, 상기 T자형 분기의 위치에서, 상기 광 도파 시트의 면내 방향에 대하여 수직이고, 2개의 상이한 방향으로 상기 광을 분할하면서 반사하는 미러면으로 되는 수직 내벽면을 갖는 수직 개구부를 형성하는 공정과, 상기 광 도파 시트에 대하여, 상기 광을 상기 수광부에 결합시키는 위치에서, 상기 코어의 광 도파 방향에 대하여 기울기를 갖고, 상기 광을 상기 광 도파 시트의 면외 방향으로 반사하여 상기 수광부에 결합시키는 미러면으로 되는 경사 내벽면을 갖는 경사 개구부를 형성하는 공정과, 상기 광 도파 시트를 상기 더미 기판으로부터 박리하는 공정과, 상기 광 도파 시트를 상기 수광부에 대하여 위치 정렬하여 상기 반도체 칩과 접합하는 공정과, 상기 발광 소자로부터의 광이 상기 코어의 광 입사부에 입사하도록 상기 발광 소자를 배치하여 탑재하는 공정을 포함한다.
상기한 본 발명의 광 전자 장치의 제조 방법은, 클럭 신호로 되는 광을 출사하는 발광 소자와, 광을 수광하는 수광부를 구비한 반도체 칩과, 광을 복수로 분할하여 도파하고, 수광부에 결합시키는 위치에서 수광부에 결합시키는 광 도파 시트를 갖는 광 전자 장치의 제조 방법이다.
우선, 더미 기판 위에 제1 클래드를 형성하고, 1개 이상의 T자형 분기를 갖는 패턴으로 제1 클래드 위에 코어를 형성하고, 코어를 피복하도록 제2 클래드를 형성하여, 코어의 외주를 클래드가 피복하여 시트 형상으로 성형된 광 도파 시트를 형성한다.
다음으로, 광 도파 시트에 대하여, T자형 분기의 위치에서, 광 도파 시트의 면내 방향에 대하여 수직이고, 2개의 상이한 방향으로 광을 분할하면서 반사하는 미러면으로 되는 수직 내벽면을 갖는 수직 개구부를 형성한다.
다음으로, 광 도파 시트에 대하여, 광을 수광부에 결합시키는 위치에서, 코어의 광 도파 방향에 대하여 기울기를 갖고, 광을 광 도파 시트의 면외 방향으로 반사하여 수광부에 결합시키는 미러면으로 되는 경사 내벽면을 갖는 경사 개구부를 형성한다.
다음으로, 광 도파 시트를 더미 기판으로부터 박리하고, 광 도파 시트를 수광부에 대하여 위치 정렬하여 반도체 칩과 접합한다.
다음으로, 발광 소자로부터의 광이 코어의 광 입사부에 입사하도록 소정의 위치에 발광 소자를 배치하여 탑재한다.
<실시예>
이하에, 본 발명에 따른 클럭 신호로 되는 광을 출사하는 발광 소자와 수광부를 포함하는 전자 회로를 갖는 반도체 칩을 광 도파 시트로 광학적으로 접속한 구성인 광 전자 장치와 그 제조 방법의 실시예에 대하여, 도면을 참조하여 설명한다.
제1 실시예
도 1의 (a)는 본 실시예에 따른 광 전자 장치의 모식 단면도이고, 도 1의 (b)는 평면도이다.
반도체 칩(10)의 표면에, 반도체 레이저 다이오드 등의 클럭 신호로 되는 광을 출사하는 발광 소자(20)가 탑재되고, 또한 이 반도체 칩(10)의 표면 상에, 광 도파 방향으로 스트라이프 형상으로 연신하는 코어(30b)의 외주를 클래드(30a)가 피복하여 시트 형상으로 성형된 광 도파 시트(30)가 접착층(31)에 의해서 반도체 칩(10)에 접합되어 있다.
반도체 칩(10)은, 포토다이오드 등의 수광부(11)를 포함하는 전자 회로가 형성되어 있다.
발광 소자(20)는, 범프(21)를 통하여 반도체 칩(10)의 패드에 접속하도록, 반도체 칩(10) 상에 탑재되어 있다.
광 도파 시트(30)는, 광 도파 시트(30)의 측면으로부터 코어(30b)의 광 입사부에 발광 소자(20)로부터 광이 입사되고, 코어에 형성된 1개 이상(도면 상에는 15개)의 T자형 분기 S에서 광을 복수(도면 상에는 16개)로 분할하여 도파한다.
반도체 칩(10)에는, 수광부(11)가 복수개 형성되어 있고, 각 수광부(11)에, 광 도파 시트(30)에서 분할된 광을 각각 결합시키도록, 분할된 광의 각각을 수광부(11)에 결합시키는 위치에서, 코어(30b)의 광 도파 방향에 대하여 기울기를 갖는 경사 내벽면을 갖는 경사 개구부 Pi가 형성되고, 경사 내벽면이 미러면(MRa, MRb)으로서 광을 광 도파 시트(30)의 면외 방향으로 반사하여 수광부(11)에 결합시키는 구성으로 되어 있다.
경사 개구부 Pi의 경사 내벽면의 기울기는, 예를 들면 코어(30b)의 광 도파 방향에 대하여 약 45°이다. 코어의 연신 방향의 차이에 의해, 미러면(MRa, MRb)의 기우는 방향이 상이하다.
상기한 T자형 분기 S에 대하여 설명한다. 도 2는 수직 개구부의 구성을 설명하는 모식도이다.
상기한 T자형 분기 S는, 클래드(30a) 중에서, 1개의 도파로가 2개로 분기되고, 분기 후의 2개의 도파 방향이 이루는 각이 180°로 되도록 코어(30b)가 패턴 형성된 분기점이다.
상기한 T자형 분기 S에서는, 광 도파 시트의 면내 방향에 대하여 수직인 수 직 내벽면을 갖는 수직 개구부 Pv가 형성되어 있고, 수직 내벽면이 미러면(MRc, MRd)으로서 2개의 상이한 방향으로 광 L을 분할하면서 반사하여 도파한다. 미러면(MRc, MRd)은, T자형 분기 S의 입사 방향과 출사 방향의 각각에 대하여, 예를 들면 45°의 각도를 갖는 면으로 되어 있다.
광 도파 시트는, 이용하는 광의 파장에 대하여 투명하고, 예를 들면 폴리이미드 수지, 폴리올레핀 수지, 폴리노르보넨 수지, 아크릴 수지, 에폭시 수지 등, 또는 이들의 불화물 등의 유기계 재료를 이용할 수 있다.
반도체 칩(10)의 수광부(11)는, 포토다이오드 등으로 구성되고, 또한 예를 들면 이 근방의 반도체 칩(10) 상에 앰프가 형성되어 있고, 입사되는 광의 클럭 신호를 전기의 클럭 신호로 복조한다.
또한, 반도체 칩(10)의 패드를 개구하도록, 광 도파 시트(30)와 접착층(31)을 관통하는 패드용 개구부(30p)가 형성되어 있다. 광 도파 시트(30)를 관통하는 패드용 개구부(30p)는, 광을 도파하지 않는 영역에만 형성되어 있다.
상기한 광 전자 장치의 광 도파 시트(30)에서, 코어(30b)의 광 입사부의 위치로부터 광의 각각을 수광부(11)에 결합시키는 위치까지의 광을 도파하는 거리는, 복수로 분할하여 도파하는 어느 경로에서도 동일한 거리로 되고 있는 것이 바람직하다.
이와 같이, 클럭 공급을 행하는 광 배선에 대하여 완전 등장(等長) 배선으로 함으로써, 클럭 신호를 복수의 수광부(11)에 분배할 때의 스큐우를 거의 억제할 수 있다.
상기한 본 실시예에 따른 광 전자 장치에 따르면, 클럭을 분배하는 광 도파 시트와 반도체 칩이 접합되어 구성되어 있고, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응할 수 있다. 특히 클럭 공급을 행하는 광 배선에 대하여 완전 동일한 길이의 배선으로 함으로써, 클럭 신호를 복수의 수광부에 분배할 때의 스큐우를 거의 억제할 수 있다.
또한, 광의 분기에 Y자형 분기를 이용하면, 코어와 클래드의 굴절율 차에도 의하지만, 통상의 유기 도파로 재료로는 전체 반사에 의해 손실없이 구부릴 수 있는 곡율 반경은 3∼5㎜ 정도이고, 통상의 LSI의 크기가 10㎜ 각 정도인 것으로 하면, H 트리 형상의 광 분배를 행하기 위해서는 16 포인트 이상의 다점에서의 신호 입력을 행하기 위해서는 적응하기 어렵지만, 상기한 본 실시예에 따른 광 전자 장치에서는 T자형 분기를 이용하고 있어, 16 포인트 이상의 다점에서의 신호 입력에 대응할 수 있다.
다음으로, 본 실시예에 따른 광 전자 장치의 제조 방법에 대하여 설명한다.
반도체 칩과 발광 소자에 대해서는, 종래부터 알려져 있는 프로세스를 이용하여 제조할 수 있다.
광 도파 시트의 형성 방법으로서는, 우선 도 3의 (a)에 도시한 바와 같이 실리콘 혹은 글래스 등으로 이루어지는 더미 기판(40)의 표면에, 예를 들면 전자 빔 증착법 혹은 스퍼터링법 등에 의해, 티탄층과 구리층의 적층체를 형성하여, 박리층(41)으로 한다. 혹은, CVD(Chemical Vapor Deposition)법 혹은 스퍼터링법에 의 해, 산화 실리콘층을 형성하고, 박리층(41)으로 할 수 있다. 이 경우에는, 더미 기판(40)은 실리콘 등을 이용한다.
다음으로, 도 3의 (b)에 도시한 바와 같이 예를 들면 스핀 코팅이나 인쇄법에 의해 폴리이미드 수지 등의 제1 굴절율의 수지층을 형성하고, 경화 처리를 행하여 경화시켜, 제1 클래드(30a)로 한다.
다음으로, 도 3의 (c)에 도시한 바와 같이 예를 들면 감광성 폴리이미드 등의 제1 굴절율보다도 높은 제2 굴절율을 갖는 감광성 수지층을 형성하고, 패터닝용 마스크를 이용하여 노광을 행하고, 또한 현상 및 경화 처리를 행하여, 코어(30b)를 형성한다.
실장을 간편하게 하기 위해서, 멀티 모드의 전파를 가정하면, 코어(30b)의 두께, 폭은 대개 5∼50㎛, 클래드(30a)의 두께로서는 코어(30b)의 1/4∼1/2 정도가 적당하다.
다음으로, 도 4의 (a)에 도시한 바와 같이 상기한 바와 마찬가지로, 예를 들면 스핀 코팅이나 인쇄법에 의해 폴리이미드 수지 등의 제1 굴절율의 수지층을 형성하고, 필요에 따라 가열 리플로우를 행하고, 경화 처리를 행하여 경화시켜, 제1 클래드(30a)를 형성한다.
이와 같이 하여, 코어(30b)의 외주를 클래드(30a)가 피복하여 시트 형상으로 성형된 광 도파 시트(30)를 형성한다.
도 4의 (b)는 도 4의 (a)의 상태에서 코어의 연신 방향으로 평행한 단면을 도시하고, 이것은 도 4의 (a)와는 직교하는 방향의 단면이고, 이후의 공정은 이 방 향의 단면을 따라 행한다.
다음으로, 도 5의 (a)에 도시한 바와 같이 T자형 분기의 형성 영역을 개구하는 패턴의 메탈 마스크 MM을 패턴 형성한다. 이것은, 예를 들면 메탈층을 전체 면에 형성하고, 포토리소그래피 공정에 의해서 T자형 분기의 형성 영역을 개구하는 패턴의 레지스트막을 패턴 형성하고, 이것을 마스크로 하여 메탈층을 에칭하여 형성할 수 있다.
다음으로, 메탈 마스크 MM을 마스크로 하여, 광 도파 시트(30)에 수직으로 RIE(반응성 이온 에칭) 등의 이방성 드라이 에칭을 행하여, 광 도파 시트(30)에 수직 개구부 Pv를 형성한다. 이 때의 이방성을 높이기 위해서, 에칭 측벽을 보호하는 보호막의 퇴적과 에칭을 교대로 반복하는 스텝 에칭을 행해도 된다. 또한, 에칭 분위기의 가스압을 내리거나, 혹은 온도를 저온으로 유지하는 등의 방법으로 행하면 된다. 또한, 이 때의 가스종으로서는, 플루오로 카본계 가스에, 첨가제로서 O2, H2 등을 혼합하거나, Ar, Xe 등의 불활성 가스를 혼합함으로써, 동시에 에칭 잔사의 발생을 예방할 수 있다.
상기한 공정에 의해, 수직 개구부 Pv의 수직 내벽면이, 코어(30b)를 도파하는 광을 2개의 상이한 방향으로 분할하면서 반사하여 도파하는 미러면(MRc, MRd)으로 되도록, 수직 개구부 Pv의 패턴을 형성한다.
이 공정 후에, 메탈 마스크 MM을 박리한다.
다음으로, 도 5의 (b)에 도시한 바와 같이 광 도파 시트(30) 상에 광을 수광부에 결합시키는 위치를 개구하는 패턴의 레지스트막 R1을 포토리소그래피 공정에 의해서 패턴 형성하고, 레지스트막 R1을 마스크로 하여, 광 도파 시트(30)에 대하여 경사(예를 들면 약 45°)로 기울여서, RIE(반응성 이온 에칭) 등의 이방성 에칭을 행한다. 이에 따라, 코어(30b)의 광 도파 방향에 대하여 기울기(예를 들면 약 45°)를 갖고, 도파하고 있는 광을 광 도파 시트(30)의 면외 방향으로 반사하여 수광부에 결합시키는 미러면 MRa로 되는 경사 내벽면을 갖는 경사 개구부 Pi를 형성한다.
이 공정 후에, 레지스트막 R1을 박리한다.
다음으로, 도 5의 (c)에 도시한 바와 같이, 상기한 미러면 MRa로 되는 경사 내벽면을 갖는 경사 개구부 Pi는 코어의 연신 방향이 상이한 부분에서, 광을 수광부에 결합시키는 위치를 개구하는 패턴의 레지스트막 R2를 포토리소그래피 공정에 의해서 패턴 형성하고, 레지스트막 R2를 마스크로 하여, 광 도파 시트(30)에 대하여 경사(예를 들면 약 45°)로 기울여, RIE(반응성 이온 에칭) 등의 이방성 에칭을 행한다. 이에 의해서, 상기한 미러면 MRa로 되는 경사 내벽면을 갖는 경사 개구부 Pi와는 다른 방향으로, 코어(30b)의 광 도파 방향에 대하여 기울기(예를 들면 약 45°)를 갖는 미러면 MRb로 되는 경사 내벽면을 갖는 경사 개구부 Pi를 형성한다.
이 공정 후, 레지스트막 R2를 박리한다.
다음으로, 도 6의 (a)에 도시한 바와 같이, 광 도파 시트(30)의 표면에, 접 착성이 있어, 어떤 특정한 온도로 박리가 가능한 열 박리 시트(50)를 접합하여, 박리층(41)과 광 도파 시트(30)의 클래드(30a)의 계면에서 박리한다.
이 열 박리 시트는, 예를 들면 PET 필름 상에 발포 캡슐을 접착제 중에 분산시켜 구성된 것으로, 예를 들면 니토전공사제의 리버 알파 등을 이용할 수 있다. 예를 들면, PET 필름을 70℃∼150℃로 가열함으로써 간단하게 제거할 수 있는 것이다.
박리는, 예를 들면 박리층(41)으로서 티탄층과 구리층의 적층체를 이용하고 있는 경우, 염산 등의 산 중에 상기 열 박리 시트(50)로 서포트되어 있는 광 도파 시트(30)를 침지하여 행한다. 혹은, 박리층(41)으로서 산화 실리콘층을 이용하고 있는 경우에는, 불산 혹은 버퍼드 불산 등의 산 중에 상기 열 박리 시트(50)로 서포트되어 있는 광 도파 시트(30)를 침지하고, 박리층(41)을 용해하여 행한다.
다음으로, 도 6의 (b)에 도시한 바와 같이, 표면에 미리 수광부(11)를 형성한 반도체 칩(10) 상에, 이용하는 광의 파장에 대하여 투명한 접착제 시트(접착층)(31)를 통하여, 경사 개구부 Pi의 미러면(MRa, MRb)의 위치와 수광부(11)의 위치를 위치 정렬하면서, 광 도파 시트(30)를 접합한다.
다음으로, 도 6의 (c)에 도시한 바와 같이, 열 박리 시트(50)를 박리하여 광 도파 시트(30)를 반도체 칩(10) 상에 전사한다.
이 후, 필요에 따라, 반도체 칩(10)의 패드를 개구하도록, 광 도파 시트(30)와 접착층(31)을 관통하는 패드용 개구부(도시 생략)를 형성한다. 이것에는, 반도 체 칩(10)측에 미리 패드를 형성해 두고, 예를 들면 CO2 레이저나 엑시머 레이저 등의 레이저광을 조사함으로써 개구할 수 있다. 이 때, 패드는 레이저광의 스토퍼로 된다.
다음으로, 도 7의 (a) 및 도 7의 (b)에 도시한 바와 같이, 예를 들면 와이어 본딩 등에 의해서 미리 레이저 다이오드 등의 발광 소자(20)에 금 범프 등의 범프(21)를 형성해 두고, 이것을 반도체 칩(10)의 광 도파 시트(30)의 접합면 상에 탑재한다. 도면 상에는, 미러면으로 되는 내벽면을 갖는 개구부의 표시를 생략하고 있다.
여기서는, 반도체 칩(10)의 탑재 부분에는 땜납(22)을 인쇄법 등에 의해 프리코트하여, 발광 소자(20)의 광 출사부와 코어의 광 입사부를 위치 정렬하면서, 탑재한다. 이 때, 히터를 갖는 헤드를 이용하여, 가열하면서 땜납을 용융하여, 히터의 스위치를 오프로 한 후 냉각하기까지의 시간 유지하고나서, 히터를 개방함으로써, 탑재 정밀도를 높일 수 있다.
금의 범프(21)의 높이, 땜납(22)의 프리코트 두께는, 위치 정렬을 행하는 광 도파 시트의 코어의 위치에 의해서 결정된다.
금의 범프(21)는 용해하지 않기 때문에, 범프(21)가 스페이서로서 기능하고, 범프(21)의 높이에 따라 발광 소자(20)의 높이를 결정할 수 있어, 일정하게 높은 정밀도를 확보할 수 있다.
그 외에, 발광 소자(20)를 탑재하는 방법으로서는, 발광 소자측에 구리 코어 를 땜납으로 코트한 범프를 형성하고, 반도체 칩측에 땜납의 프리코트를 형성하고, 프리칩으로 실장하는 방법이나, 발광 소자나 반도체 칩 중 어느 하나에 니켈 도금 등으로 스페이서를 형성해 두고, 땜납 범프 혹은 땜납 프리코트로 프리 칩으로 실장하는 방법을 이용할 수 있다.
상기한 본 실시예에 따른 광 전자 장치의 제조 방법에 따르면, 클럭을 분배하는 광 도파 시트와 반도체 칩이 접합되어 구성되어 있고, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응하여 제조할 수 있다. 특히 클럭 공급을 행하는 광 배선에 대하여 완전 동일한 길이의 배선으로 함으로써, 클럭 신호를 복수의 수광부에 분배할 때의 스큐우를 거의 억제할 수 있다.
또한, 상기한 바와 같이 하여 형성된 클럭 신호로 되는 광을 분배하는 광 도파 시트는, 베이스로 되는 필름을 항상 대량으로 제작해 둘 수 있고, 다시 임의의 장소에, 후 가공으로 미러면으로 되는 경사 내벽면을 갖는 경사 개구부를 형성하는 것이 가능하기 때문에, LSI 자신의 디자인이 변경되어도, 또한 기종류 정도의 다른 사양의 LSI에도 그 때마다 대응이 가능하다.
결과적으로, 제조 코스트를 억제하고, 또한 개발 기간이나 TAT를 짧게 하여, 스큐우를 억제한 LSI의 개발이 가능하게 된다.
상기한 본 실시예에 따른 광 전자 장치의 제조 방법에서는, 베이스로 되는 광 도파 시트를 실리콘 등의 더미 기판 위에 축차 프로세스로 제작해가는 예를 나타내었지만, 물론 베이스의 폴리이미드 필름을 롤로 준비하여, 코어재를 예를 들면 Roll to Roll 프로세스로써 도포, 패터닝하여 일괄 제작하는 방법도 있고, 이와 같이 함으로써 또한 대폭적인 코스트의 삭감이 실현될 수 있다.
제2 실시예
도 8은 본 발명의 제2 실시예에 따른 광 전자 장치의 모식 단면도이다.
광 도파 시트(30)가 접합된 반도체 칩(10)과, 발광 소자(20)가, 중간 기판(60) 상에 탑재되어 있고, 발광 소자(20)로부터의 광이 광 도파 시트(30)의 측면으로부터 코어에 입사되는 구성이고, 그 이외에 대해서는, 실질적으로 제1 실시예와 마찬가지이다.
즉, 반도체 칩(10)의 표면에, 반도체 레이저 다이오드 등의 클럭 신호로 되는 광을 출사하는 발광 소자(20)가 탑재되고, 이 표면 상에, 광 도파 방향으로 스트라이프 형상으로 연신하는 코어(30b)의 외주를 클래드(30a)가 피복하여 시트 형상으로 성형된 광 도파 시트(30)가 접착층(31)에 의해서 반도체 칩(10)에 접합되어 있다.
반도체 칩(10)은, 포토다이오드 등의 수광부(11)를 포함하는 전자 회로가 형성되어 있다.
또한, 반도체 칩(10)의 패드를 개구하도록, 광 도파 시트(30)와 접착층(31)을 관통하는 패드용 개구부가 형성되어 있고, 패드에 접속하도록 범프(12)가 형성되어 있다.
제1 수지층(61), 제2 수지층(62), 제3 수지층(63)이 적층되어, 이들의 계면 및 이들을 관통하도록 배선 패턴(64)이 형성되어 이루어지는 중간 기판(60)에, 광 도파 시트(30)가 접합된 반도체 칩(10)이 범프(12)를 통하여 탑재되어 있다.
또한, 중간 기판(60)의 반도체 칩(10) 탑재면과 동일한 면에, 발광 소자(20)가 탑재되어 있다.
중간 기판(60)의 반도체 칩(10) 탑재면과 역의 면에는, 범프(65)가 형성되어 있고, 한층 더 실장 기판에 실장되어 이용된다.
중간 기판(60)으로서는, 소위 FR-4 기판, FR-5 기판이나 BT-수지 기판, 폴리이미드 기판 등 모든 타입의 유기 배선 기판이나, 알루미나, 글래스 세라믹 등의 세라믹 배선 기판을 이용할 수 있다.
한편으로, 광 클럭의 광원으로 되는 레이저 다이오드는, 예를 들면 광 도파 시트의 단부에 광 도파로의 코어에 효율적으로, 광이 입사할 수 있도록 근접하여 실장되고, 레이저 다이오드를 드라이브하는 레이저 드라이버는 그 근방에서 중간 기판(60) 상에 실장된다.
상기한 본 실시예에 따른 광 전자 장치에 따르면, 클럭을 분배하는 광 도파 시트와 반도체 칩이 접합되어 구성되어 있고, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응할 수 있다. 특히 클럭 공급을 행하는 광 배선에 대하여 완전 동일한 길이의 배선으로 함으로써, 클럭 신호를 복수의 수광부에 분배할 때의 스큐우를 거의 억제할 수 있다.
제3 실시예
도 9는 본 발명의 제2 실시예에 따른 광 전자 장치의 모식 단면도이다.
복수개의 반도체 칩(10a, 10b)이 광 도파 시트(30)가 접합되어, 중간 기판 (60) 상에 탑재되어 있다. 또한, 발광 소자(20)도 중간 기판(60) 상에 탑재되고, 발광 소자(20)로부터의 광이 광 도파 시트(30)의 측면으로부터 코어에 입사되는 구성이고, 이 이외에 대해서는, 실질적으로 제1 실시예와 마찬가지이다.
본 실시예의 광 전자 장치에서, 복수개의 반도체 칩에는 각각 수광부가 형성되어 있고, 각 수광부에, 광 도파 시트에서 분할된 광을 각각 결합시키는 구성으로 할 수 있다.
또한, 복수개의 반도체 칩의 일부 또는 전부에 복수개의 수광부가 형성되어 있고, 각 수광부에, 광 도파 시트에서 분할된 광을 각각 결합시키는 구성으로 하여도 된다.
예를 들면, 제1 반도체 칩(10a)에는, 복수개의 수광부(11a)가 형성되어 있고, 광 도파 시트에 형성된 미러면(MRa, MRb)에 의해서 광 결합한다.
한편, 제2 반도체 칩(10b)에는, 복수개의 수광부(11b)가 형성되어 있고, 광 도파 시트에 형성된 미러면(MRc, MRd)에 의해서 광 결합한다.
또한, 예를 들면 발광 소자(20)에는 방열기(23)가 접속하고, 또한 중간 기판 중을 관통하는 서멀 비아 TV가 형성되어 있는 구조로 함으로써, 광 전자 장치의 신뢰성을 높일 수 있다.
광 도파 시트를 광의 출사측을 상면으로서 유지하고, 순차적으로 반도체 칩을 출사부와 반도체 칩 상의 수광부가 위치를 맞추면서 접착 시트를 통하여 실장해 가고, 또한 반도체 칩의 패드에 이르는 패드용 개구부를 형성하고, 범프를 통하여 중간 기판에 실장함으로써 제조할 수 있다.
상기한 본 실시예에 따른 광 전자 장치에 따르면, 클럭을 분배하는 광 도파 시트와 반도체 칩이 접합되어 구성되어 있고, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응할 수 있다. 특히 클럭 공급을 행하는 광 배선에 대하여 완전 동일한 길이의 배선으로 함으로써, 클럭 신호를 복수의 수광부에 분배할 때의 스큐우를 거의 억제할 수 있다.
상기한 각 실시예의 광 전자 장치에 따르면, 종래, 반도체 칩이 고속화되었을 때의 클럭 스큐우의 문제가 해결되고, 오동작을 방지하는 것이 가능해지는 것 외에, 종래의 설계 방법으로서는 상당한 시간을 들였던 클럭의 타이밍 해석이 불필요해져서, 설계 개발 기간의 대폭적인 단축이 가능해진다.
또한, 각 실시예의 광 전자 장치의 제조 방법과 같이, 별도의 도광 도파 시트를 제작함으로써, 종래와 같이 반도체 칩 상에 광 도파로를 매회 형성하는 경우에 비하여, 현저하고, 빠르게, 염가인 클럭 공급의 구조를 실현할 수 있다.
반도체 칩의 설계 변경 등에도 플렉시블하게 대응하는 것이 가능하고, 소량 다품종의 특히 개발 시작 단계에서의 편리성, 재이용성은 매우 높은 것이다.
또한, 상기한 각 실시예의 광 전자 장치에서의 분기로는, Y자형 분기로 상이하고, 굽힘에 관한 제한이 없기 때문에, 10㎜ 각 정도의 LSI에 6 분기∼10 분기(포인트 수로 64 포인트∼1024 포인트) 정도까지, 상당한 포인트에의 스큐우리스 클럭의 공급이 가능해진다.
본 실시예의 광 전자 장치는, 컴퓨터 기기 특히, 게임용 컴퓨터, 네트워크 서버, 홈 서버, 로봇의 두뇌 등, 대용량, 고속 신호 처치가 요구되는 MPU 혹은 화 상 처리 프로세서, 및 고속 캐쉬 메모리 등 초고속 신호 처리 LSI에 이용하는 것이 가능하다.
본 발명은 상기한 설명에 한정되지 않는다.
예를 들면, 광 도파 시트와 접합되는 반도체 칩으로서는, SiP(시스템 인 패키지 형태의 반도체 장치)를 이용할 수 있어, 예를 들면 트랜지스터 등의 능동 소자를 갖는 반도체 칩과, 인덕턴스, 캐패시터 혹은 전기 저항 소자 등의 수동 소자를 조합한 패키지를 이용할 수 있다.
SiP에 내장되는 광 디바이스는, 레이저 다이오드 외, 발광 다이오드 등을 이용할 수 있다.
그 외에, 본 발명의 요지를 일탈하지 않는 범위에서, 여러가지의 변경이 가능하다.
(산업 상의 이용 가능성)
본 발명의 광 전자 장치는, 클럭 신호로 되는 광을 출사하는 발광 소자와 수광부를 포함하는 전자 회로를 갖는 반도체 칩을 광 도파 시트로 광학적으로 접속한 구성인 광 전자 장치에 적용할 수 있다.
본 발명의 광 전자 장치의 제조 방법은, 클럭 신호로 되는 광을 출사하는 발광 소자와 수광부를 포함하는 전자 회로를 갖는 반도체 칩을 광 도파 시트로 광학적으로 접속한 구성인 광 전자 장치를 제조하는 데 적용할 수 있다.
본 발명의 광 전자 장치는, 클럭을 분배하는 광 도파 시트와 반도체 칩이 접 합되어 구성되어 있고, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응할 수 있다.
본 발명의 광 전자 장치의 제조 방법은, 클럭을 분배하는 광 도파 시트를 반도체 칩과 접합하여 형성하고 있어, 설계 변경에 대응할 수 있는 설계의 자유도를 유지하는 것이 용이하게 가능하고, 소량 다품종의 생산에 대응하여 제조할 수 있다.

Claims (16)

  1. 클럭 신호로 되는 광을 출사하는 발광 소자와,
    상기 광을 수광하는 수광부를 구비한 반도체 칩과,
    코어의 외주를 클래드가 피복하여 시트 형상으로 성형되어, 상기 반도체 칩에 접합된 광 도파 시트
    를 갖고,
    상기 광 도파 시트는,
    상기 코어의 광 입사부에 상기 발광 소자로부터 상기 광이 입사되고,
    상기 광 도파 시트에 1개 이상의 T자형 분기가 형성되고, 각 T자형 분기에서는, 상기 광 도파 시트의 면내 방향에 대하여 수직인 수직 내벽면을 갖는 수직 개구부가 형성되고, 상기 수직 내벽면이 미러면으로서 2개의 상이한 방향으로 상기 광을 분할하면서 반사하여 도파하고,
    분할된 상기 광의 각각을 상기 수광부에 결합시키는 위치에서, 상기 코어의 광 도파 방향에 대하여 기울기를 갖는 경사 내벽면을 갖는 경사 개구부가 형성되고, 상기 경사 내벽면이 미러면으로서 상기 광을 상기 광 도파 시트의 면외 방향으로 반사하여 상기 수광부에 결합시키는
    광 전자 장치.
  2. 제1항에 있어서,
    상기 광 도파 시트에서, 상기 코어의 광 입사부의 위치로부터 상기 광의 각각을 상기 수광부에 결합시키는 위치까지의 상기 광을 도파하는 거리는, 복수로 분할하여 도파하는 어느 하나의 경로에서도 동일한 거리로 되어 있는 광 전자 장치.
  3. 제1항에 있어서,
    상기 경사 개구부의 상기 경사 내벽면이, 상기 코어의 광 도파 방향에 대하여 약 45° 기울고 있는 광 전자 장치.
  4. 제1항에 있어서,
    상기 반도체 칩에 상기 수광부가 복수개 형성되어 있고,
    상기 각 수광부에, 상기 광 도파 시트에서 분할된 상기 광을 각각 결합시키는 광 전자 장치.
  5. 제1항에 있어서,
    상기 반도체 칩으로서 복수개의 반도체 칩을 갖고,
    상기 복수개의 반도체 칩에 각각 형성된 각 수광부에, 상기 광 도파 시트에서 분할된 상기 광을 각각 결합시키는 광 전자 장치.
  6. 제5항에 있어서,
    상기 복수개의 반도체 칩의 일부 또는 전부에 복수개의 수광부가 형성되어 있고,
    상기 각 수광부에, 상기 광 도파 시트에서 분할된 상기 광을 각각 결합시키는 광 전자 장치.
  7. 제1항에 있어서,
    상기 광 도파 시트가 접합되어 있는 측의 상기 반도체 칩의 표면에, 상기 발광 소자가 탑재되어 있고,
    상기 발광 소자로부터의 광이 상기 광 도파 시트의 측면으로부터 상기 코어에 입사되는 광 전자 장치.
  8. 제1항에 있어서,
    상기 광 도파 시트가 접합된 상기 반도체 칩과, 상기 발광 소자가, 중간 기판 위에 탑재되어 있고,
    상기 발광 소자로부터의 광이 상기 광 도파 시트의 측면으로부터 상기 코어에 입사되는 광 전자 장치.
  9. 제8항에 있어서,
    복수의 상기 반도체 칩이 상기 광 도파 시트에 접합되어 상기 중간 기판 위에 탑재되어 있는 광 전자 장치.
  10. 클럭 신호로 되는 광을 출사하는 발광 소자와, 상기 광을 수광하는 수광부를 구비한 반도체 칩과, 상기 광을 복수로 분할하여 도파하고, 상기 수광부에 결합시키는 위치에서 상기 수광부에 결합시키는 광 도파 시트를 갖는 광 전자 장치의 제조 방법으로서,
    더미 기판 위에 제1 클래드를 형성하고, 1개 이상의 T자형 분기를 갖는 패턴으로 상기 제1 클래드 위에 코어를 형성하고, 상기 코어를 피복하도록 제2 클래드를 형성하여, 코어의 외주를 클래드가 피복하여 시트 형상으로 성형된 광 도파 시트를 형성하는 공정과,
    상기 광 도파 시트에 대하여, 상기 T자형 분기의 위치에서, 상기 광 도파 시트의 면내 방향에 대하여 수직이고, 2개의 상이한 방향으로 상기 광을 분할하면서 반사하는 미러면으로 되는 수직 내벽면을 갖는 수직 개구부를 형성하는 공정과,
    상기 광 도파 시트에 대하여, 상기 광을 상기 수광부에 결합시키는 위치에서, 상기 코어의 광 도파 방향에 대하여 기울기를 갖고, 상기 광을 상기 광 도파 시트의 면외 방향으로 반사하여 상기 수광부에 결합시키는 미러면으로 되는 경사 내벽면을 갖는 경사 개구부를 형성하는 공정과,
    상기 광 도파 시트를 상기 더미 기판으로부터 박리하는 공정과,
    상기 광 도파 시트를 상기 수광부에 대하여 위치 정렬하여 상기 반도체 칩과 접합하는 공정과,
    상기 발광 소자로부터의 광이 상기 코어의 광 입사부에 입사하도록 상기 발광 소자를 배치하여 탑재하는 공정
    을 갖는 광 전자 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 광 도파 시트를 형성하는 공정에서, 상기 코어의 광 입사부의 위치로부터 상기 광의 각각을 상기 수광부에 결합시키는 위치까지의 상기 광을 도파하는 거리가, 복수로 분할하여 도파하는 어느 하나의 경로에서도 동일한 거리로 되도록 형성하는 광 전자 장치의 제조 방법.
  12. 제10항에 있어서,
    상기 더미 기판 위에 상기 광 도파 시트를 형성하는 공정의 앞에, 상기 더미 기판의 표면에 박리층을 형성하는 공정을 더 갖고,
    상기 광 도파 시트를 형성하는 공정에서는 상기 박리층의 상층에 형성하고,
    상기 광 도파 시트를 상기 더미 기판으로부터 박리하는 공정에서는, 상기 광 도파 시트와 상기 박리층의 계면에서 박리하는 광 전자 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 박리층이, 티탄층과 구리층의 적층체 또는 산화 실리콘층인 광 전자 장치의 제조 방법.
  14. 제10항에 있어서,
    상기 경사 개구부를 형성하는 공정에서, 상기 경사 개구부의 상기 경사 내벽면을 상기 코어의 광 도파 방향에 대하여 약 45° 기울여서 형성하는 광 전자 장치의 제조 방법.
  15. 제10항에 있어서,
    상기 발광 소자를 탑재하는 공정에서, 상기 발광 소자로부터의 광이 상기 광 도파 시트의 측면으로부터 상기 코어에 입사되도록, 상기 광 도파 시트가 접합되어 있는 측의 상기 반도체 칩의 표면에, 상기 발광 소자를 탑재하는 광 전자 장치의 제조 방법.
  16. 제10항에 있어서,
    상기 광 도파 시트가 접합된 상기 반도체 칩을 중간 기판에 탑재하는 공정을 더 갖고,
    상기 발광 소자를 탑재하는 공정에서, 상기 발광 소자로부터의 광이 상기 광 도파 시트의 측면으로부터 상기 코어에 입사되도록, 상기 중간 기판 위에 상기 발광 소자를 탑재하는 광 전자 장치의 제조 방법.
KR1020050068946A 2004-07-29 2005-07-28 광 전자 장치 및 그 제조 방법 KR20060048866A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00221984 2004-07-29
JP2004221984A JP2006039391A (ja) 2004-07-29 2004-07-29 光電子装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20060048866A true KR20060048866A (ko) 2006-05-18

Family

ID=35732294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068946A KR20060048866A (ko) 2004-07-29 2005-07-28 광 전자 장치 및 그 제조 방법

Country Status (5)

Country Link
US (3) US7142739B2 (ko)
JP (1) JP2006039391A (ko)
KR (1) KR20060048866A (ko)
CN (1) CN1727934A (ko)
TW (1) TW200624898A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060133099A (ko) * 2004-04-13 2006-12-22 지벡스 코포레이션 모듈식 폴리(페닐렌에티닐렌)의 합성 방법 및 나노물질의관능화를 위한 이의 전자 특성을 미세 튜닝하는 방법
US7586097B2 (en) * 2006-01-05 2009-09-08 Virgin Islands Microsystems, Inc. Switching micro-resonant structures using at least one director
US20070272931A1 (en) * 2006-05-05 2007-11-29 Virgin Islands Microsystems, Inc. Methods, devices and systems producing illumination and effects
US7359589B2 (en) * 2006-05-05 2008-04-15 Virgin Islands Microsystems, Inc. Coupling electromagnetic wave through microcircuit
CN101589319B (zh) * 2006-09-19 2011-07-13 揖斐电株式会社 光互连装置及其制造方法
KR101057565B1 (ko) * 2006-09-21 2011-08-17 히다치 가세고교 가부시끼가이샤 광 도파로 기판 및 그것을 이용한 광전기 하이브리드 회로 실장 기판
WO2008047346A2 (en) * 2006-10-17 2008-04-24 Oms Displays Ltd. Semitransparent integrated optic mirror
JP5233164B2 (ja) * 2007-05-21 2013-07-10 住友ベークライト株式会社 樹脂組成物、接着フィルムおよび受光装置
JP4825729B2 (ja) * 2007-05-24 2011-11-30 日東電工株式会社 光導波路デバイスおよびその製造方法
US7990336B2 (en) * 2007-06-19 2011-08-02 Virgin Islands Microsystems, Inc. Microwave coupled excitation of solid state resonant arrays
US8673769B2 (en) * 2007-06-20 2014-03-18 Lam Research Corporation Methods and apparatuses for three dimensional integrated circuits
TWI379425B (en) * 2007-12-13 2012-12-11 Nexpower Technology Corp Translucent solar cell and manufacturing method thereof
JP2010034294A (ja) * 2008-07-29 2010-02-12 Nec Electronics Corp 半導体装置およびその設計方法
JP2010199148A (ja) * 2009-02-23 2010-09-09 Fujikura Ltd 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
JP2011215418A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd 光導波路の製造方法
CN103367355A (zh) * 2012-04-09 2013-10-23 郭磊 一种时钟信号传输装置
US9720171B2 (en) 2012-06-19 2017-08-01 Sumitomo Bakelite Co., Ltd. Optical waveguide, optical interconnection component, optical module, opto-electric hybrid board, and electronic device
WO2013191175A1 (ja) * 2012-06-19 2013-12-27 住友ベークライト株式会社 光導波路、光配線部品、光モジュール、光電気混載基板および電子機器
US9658397B1 (en) * 2016-03-25 2017-05-23 Cisco Technology, Inc. Embedded universal waveguide optical splitters/couplers
CN113093355B (zh) * 2021-04-20 2022-04-15 四川天邑康和通信股份有限公司 一种双并排结构蝶形光缆光电混合缆及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
TW451084B (en) * 1999-06-25 2001-08-21 Toppan Printing Co Ltd Optical-electro wiring board, mounted board, and manufacturing method of optical-electro wiring board
JP3762208B2 (ja) * 2000-09-29 2006-04-05 株式会社東芝 光配線基板の製造方法
US7324723B2 (en) * 2003-10-06 2008-01-29 Mitsui Chemicals, Inc. Optical waveguide having specular surface formed by laser beam machining

Also Published As

Publication number Publication date
US20070110359A1 (en) 2007-05-17
CN1727934A (zh) 2006-02-01
US7352925B2 (en) 2008-04-01
TW200624898A (en) 2006-07-16
JP2006039391A (ja) 2006-02-09
US20060023991A1 (en) 2006-02-02
US7142739B2 (en) 2006-11-28
US20070047871A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR20060048866A (ko) 광 전자 장치 및 그 제조 방법
JP3882738B2 (ja) 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP4457545B2 (ja) 光・電気配線基板、実装基板及び光電気配線基板の製造方法
EP1556723B1 (en) Optoelectronic package and fabrication method
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
JP3731542B2 (ja) 光モジュール及び光モジュールの実装方法
US20060133764A1 (en) Processing head for formation of mirror plane of optical waveguide sheet, processing apparatus, and method of forming mirror plane of optical waveguide
KR20070030934A (ko) 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치
US8164917B2 (en) Base plate for use in a multi-chip module
US8737781B2 (en) Optical waveguide and method of manufacturing the same, and optical waveguide device
JP2006258835A (ja) 光導波モジュール、並びに、光電変換装置及び光導波部材
JP2002006161A (ja) 光配線基板および光配線モジュール並びにそれらの製造方法
KR20030072001A (ko) 플립칩 본딩구조 및 본딩방법
JP2001196643A (ja) 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
US6608946B2 (en) Optical module and method for manufacturing the same
JP2004198579A (ja) 光導波路アレイおよび光素子表面実装装置
JP3629713B2 (ja) 光接続集積回路
JP6958063B2 (ja) 光導波路の製造方法
US20090245726A1 (en) Optical waveguide having an optical transmission direction changing part
US11740415B2 (en) Structures and process flow for integrated photonic-electric IC package by using polymer waveguide
JP2006039390A (ja) 光電子装置およびその製造方法
JP2001196494A (ja) 光・電気素子搭載用チップキャリア及びその製造方法並びにその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
JP2002258080A (ja) 光・電気複合回路
US7505661B2 (en) Optical waveguide, package board having the same, and manufacturing method thereof
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid