JP2002258080A - 光・電気複合回路 - Google Patents
光・電気複合回路Info
- Publication number
- JP2002258080A JP2002258080A JP2001055027A JP2001055027A JP2002258080A JP 2002258080 A JP2002258080 A JP 2002258080A JP 2001055027 A JP2001055027 A JP 2001055027A JP 2001055027 A JP2001055027 A JP 2001055027A JP 2002258080 A JP2002258080 A JP 2002258080A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- circuit
- layer
- dielectric constant
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 光回路の利点と電気回路の利点とを損なうこ
となく大容量・高速信号処理を可能にした光・電気複合
回路を提供する。 【解決手段】 比誘電率が２．０７以下の低比誘電率層
の中にその低比誘電率層よりも比誘電率が高く、断面が
矩形状で、光が伝搬するコア層のパターンが形成されて
おり、浮遊容量を小さくできる。
となく大容量・高速信号処理を可能にした光・電気複合
回路を提供する。 【解決手段】 比誘電率が２．０７以下の低比誘電率層
の中にその低比誘電率層よりも比誘電率が高く、断面が
矩形状で、光が伝搬するコア層のパターンが形成されて
おり、浮遊容量を小さくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、光回路と電気回路
とを複合させた光・電気複合回路に係り、特に、光回路
の利点と電気回路の利点とを損なうことなく大容量・高
速信号処理を可能にした光・電気複合回路に関するもの
である。
とを複合させた光・電気複合回路に係り、特に、光回路
の利点と電気回路の利点とを損なうことなく大容量・高
速信号処理を可能にした光・電気複合回路に関するもの
である。
【０００２】
【従来の技術】インターネット、電子メールなどの爆発
的な普及により、パソコン、携帯電話、通信装置、コン
ピュータなどでの情報処理能力の高速化が求められてい
る。これらの要求に対応してＣＰＵなどの電子ＬＳＩの
性能は着実に向上してきているが、これらの電子ＬＳＩ
を接続するメタル配線が問題になってきている。すなわ
ち、信号速度の高速化に伴ってクロストーク、電磁輻
射、配線の微細化による配線遅延時間の増大、信号伝送
の帯域制限、入出力配線数の増大による配線実装密度の
増大、などの問題がシステムの性能向上のボトルネック
となっている。
的な普及により、パソコン、携帯電話、通信装置、コン
ピュータなどでの情報処理能力の高速化が求められてい
る。これらの要求に対応してＣＰＵなどの電子ＬＳＩの
性能は着実に向上してきているが、これらの電子ＬＳＩ
を接続するメタル配線が問題になってきている。すなわ
ち、信号速度の高速化に伴ってクロストーク、電磁輻
射、配線の微細化による配線遅延時間の増大、信号伝送
の帯域制限、入出力配線数の増大による配線実装密度の
増大、などの問題がシステムの性能向上のボトルネック
となっている。
【０００３】このようなメタル配線の問題を打破する案
として、メタル配線に代わって光配線を導入する研究開
発が活発に行われるようになってきた。
として、メタル配線に代わって光配線を導入する研究開
発が活発に行われるようになってきた。
【０００４】図５及び図６は、光回路と電気回路とを複
合した光・電気複合回路の従来例である。これらは、基
板（Ｃｕ配線層を多層構造基板）５０上にＬＳＩ５１を
複数個、光デバイス５２を複数個実装し、これらＬＳＩ
５１、光デバイス５２をメタル配線で相互に接続し、光
デバイス５２と光導波路５６とを光結合したものであ
る。光導波路５６の反対端面には光コネクタ５９が設け
られ、この光コネクタ５９を介して光ファイバケーブル
５８が接続される。
合した光・電気複合回路の従来例である。これらは、基
板（Ｃｕ配線層を多層構造基板）５０上にＬＳＩ５１を
複数個、光デバイス５２を複数個実装し、これらＬＳＩ
５１、光デバイス５２をメタル配線で相互に接続し、光
デバイス５２と光導波路５６とを光結合したものであ
る。光導波路５６の反対端面には光コネクタ５９が設け
られ、この光コネクタ５９を介して光ファイバケーブル
５８が接続される。
【０００５】これらの光・電気複合回路によれば、ＬＳ
Ｉ５１からメタル配線に出力された電気信号は光デバイ
ス５２で光信号に変換され、光デバイス５２から光導波
路５６へ出力された光信号は光ファイバケーブル５８へ
と導かれる。
Ｉ５１からメタル配線に出力された電気信号は光デバイ
ス５２で光信号に変換され、光デバイス５２から光導波
路５６へ出力された光信号は光ファイバケーブル５８へ
と導かれる。
【０００６】
【発明が解決しようとする課題】ところが、従来の構成
には次のような問題点がある。 （１）現状の導波路型光回路は、光信号処理用のもので
あり、この光回路上にＬＳＩ回路を実装し、メタル配線
を行って大容量・高速の光・電気複合回路を実現するこ
とは難しい。なぜならば、前述したようなメタル配線の
問題点があるからである。 （２）逆に、高速信号処理を可能とするＬＳＩ回路基板
上に導波路型光回路を形成して大容量・高速の光・電気
複合回路を実現することに関しても、まだ課題がたくさ
んあり、製品化には至っていない。 （３）電子デバイスの利点（演算や記憶回路の優位性）
を生かすと共に、光デバイスの大容量・高速信号伝送の
利点を生かした光・電気複合回路は、まだ実現されては
いない。 （４）Ｃｕとポリイミドからなる多層状基板上にＬＳＩ
や光デバイスや光導波路やメタル配線を形成する案が提
案されているが、メタル配線遅延の発生や、浮遊容量が
大きい、などの問題があると共に、光信号を高速で駆動
したり、受信することにも課題がある。
には次のような問題点がある。 （１）現状の導波路型光回路は、光信号処理用のもので
あり、この光回路上にＬＳＩ回路を実装し、メタル配線
を行って大容量・高速の光・電気複合回路を実現するこ
とは難しい。なぜならば、前述したようなメタル配線の
問題点があるからである。 （２）逆に、高速信号処理を可能とするＬＳＩ回路基板
上に導波路型光回路を形成して大容量・高速の光・電気
複合回路を実現することに関しても、まだ課題がたくさ
んあり、製品化には至っていない。 （３）電子デバイスの利点（演算や記憶回路の優位性）
を生かすと共に、光デバイスの大容量・高速信号伝送の
利点を生かした光・電気複合回路は、まだ実現されては
いない。 （４）Ｃｕとポリイミドからなる多層状基板上にＬＳＩ
や光デバイスや光導波路やメタル配線を形成する案が提
案されているが、メタル配線遅延の発生や、浮遊容量が
大きい、などの問題があると共に、光信号を高速で駆動
したり、受信することにも課題がある。
【０００７】そこで、本発明の目的は、上記課題を解決
し、光回路の利点と電気回路の利点とを損なうことなく
大容量・高速信号処理を可能にした光・電気複合回路を
提供することにある。
し、光回路の利点と電気回路の利点とを損なうことなく
大容量・高速信号処理を可能にした光・電気複合回路を
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、比誘電率が２．０７以下の低比誘電率層の
中にその低比誘電率層よりも比誘電率が高く、断面が矩
形状で、光が伝搬するコア層のパターンが形成されてい
るものである。
に本発明は、比誘電率が２．０７以下の低比誘電率層の
中にその低比誘電率層よりも比誘電率が高く、断面が矩
形状で、光が伝搬するコア層のパターンが形成されてい
るものである。
【０００９】上記コア層のパターンは、光配線用、光信
号の分岐或いは合流用、複数波長の光信号の分波或いは
合波用、光信号の光路切換え用などの光信号処理回路を
少なくとも１つ以上形成していてもよい。
号の分岐或いは合流用、複数波長の光信号の分波或いは
合波用、光信号の光路切換え用などの光信号処理回路を
少なくとも１つ以上形成していてもよい。
【００１０】上記低比誘電率層は、メタル層の形成され
た基板上に形成されていてもよい。
た基板上に形成されていてもよい。
【００１１】上記低比誘電率層の中及び表面にはメタル
配線パターンが形成されていてもよい。
配線パターンが形成されていてもよい。
【００１２】上記低比誘電率層若しくは基板、或いはそ
の両方の中か表面には電子デバイスか光デバイス、或い
はその両方が実装されていてもよい。
の両方の中か表面には電子デバイスか光デバイス、或い
はその両方が実装されていてもよい。
【００１３】上記基板として、半導体、誘電体、高分
子、磁性体、或いはそれらの組み合わせからなる材料を
用いてもよい。
子、磁性体、或いはそれらの組み合わせからなる材料を
用いてもよい。
【００１４】
【発明の実施の形態】以下、本発明の一実施形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００１５】図１に本発明の第１実施形態である光・電
気複合回路の側断面を示す。基板１には、Ｓｉ、ＧａＡ
ｓなどの半導体、ガラス、プラスチックスなどの誘電
体、アルミナ、ルミセラムなどの磁性体、ＬｉＮｂＯ
3 、ＬｉＴａＯ5 などの強誘電体、基板の中に電子回路
や電子部品や電気配線或いは光素子の形成されたもの、
ガラスと高分子材料とを複合化したプリント基板、電子
回路や電子部品や電気配線の形成された基板を多層状に
積層化してそれぞれの基板間を電気配線したもの、など
を用いる。
気複合回路の側断面を示す。基板１には、Ｓｉ、ＧａＡ
ｓなどの半導体、ガラス、プラスチックスなどの誘電
体、アルミナ、ルミセラムなどの磁性体、ＬｉＮｂＯ
3 、ＬｉＴａＯ5 などの強誘電体、基板の中に電子回路
や電子部品や電気配線或いは光素子の形成されたもの、
ガラスと高分子材料とを複合化したプリント基板、電子
回路や電子部品や電気配線の形成された基板を多層状に
積層化してそれぞれの基板間を電気配線したもの、など
を用いる。
【００１６】基板１の上には、電気的接地層となるメタ
ル層２が形成されている。メタル層２の材料としては、
Ｃｕ、Ａｌなどを用いることができる。
ル層２が形成されている。メタル層２の材料としては、
Ｃｕ、Ａｌなどを用いることができる。
【００１７】上記メタル層２の上には、比誘電率が２．
０７以下の第１の低比誘電率層３−１が形成されてい
る。この第１の低比誘電率層３−１の厚みは、５μｍ以
上、数１０μｍの範囲が好ましい。第１の低比誘電率層
３−１の上には、断面が略矩形状で比誘電率が２．１以
上で透明な、光の伝搬するコア層４と、その近傍に位置
するメタル配線層（この例では電気ヒータ層）６−１，
６−２とが形成され、これらコア層４とメタル配線層６
−１，６−２との上には、比誘電率が２．０７以下の第
２の低比誘電率層３−２が形成されている。これによ
り、コア層４及びメタル配線層６−１，６−２が低比誘
電率層で覆われている。この第２の低比誘電率層３−２
の厚みは、数μｍから数１０μｍの範囲が好ましい。
０７以下の第１の低比誘電率層３−１が形成されてい
る。この第１の低比誘電率層３−１の厚みは、５μｍ以
上、数１０μｍの範囲が好ましい。第１の低比誘電率層
３−１の上には、断面が略矩形状で比誘電率が２．１以
上で透明な、光の伝搬するコア層４と、その近傍に位置
するメタル配線層（この例では電気ヒータ層）６−１，
６−２とが形成され、これらコア層４とメタル配線層６
−１，６−２との上には、比誘電率が２．０７以下の第
２の低比誘電率層３−２が形成されている。これによ
り、コア層４及びメタル配線層６−１，６−２が低比誘
電率層で覆われている。この第２の低比誘電率層３−２
の厚みは、数μｍから数１０μｍの範囲が好ましい。
【００１８】７−１，７−２は、メタル貫通配線層であ
る。１３−１、１３−２は、後述するように、ヒータ駆
動用トランジスタパルス回路からなるＩＣ（集積回路）
である。
る。１３−１、１３−２は、後述するように、ヒータ駆
動用トランジスタパルス回路からなるＩＣ（集積回路）
である。
【００１９】メタル貫通配線層７−１，７−２の材料と
しては、例えば、Ｃｕが用いられる。メタル配線層６−
１，６−２及びメタル貫通配線層７−１，７−２にＣｕ
を用いることにより、低抵抗化を図る。また、浮遊容量
の低減のために低比誘電率層３−１，３−２には、でき
る限り比誘電率が低い低比誘電率材料を用いる。また、
コア層４内に光を効率よく伝搬させるために、低比誘電
率層３−１，３−２には、光透過率のよい材料として、
ＳｉＯＦ、ＳｉＯ2 とＦとを含有した有機材料（例え
ば、Ｆ添加シリコーン、Ｆ添加脂環式ポリメタクリル酸
メチル、ポリフッ化ビニリデン、など）、超微細な空隙
を有する上記材料、さらには上記材料の組み合わせなど
を用いる。コア層４には、光透過率がよく、比誘電率が
２．０８以上の材料、例えば、ＳｉＯ2 のような無機材
料やシリコーン、ポリシラン、脂環式ポリメタクリル酸
メチル、などの有機材料を用いる。
しては、例えば、Ｃｕが用いられる。メタル配線層６−
１，６−２及びメタル貫通配線層７−１，７−２にＣｕ
を用いることにより、低抵抗化を図る。また、浮遊容量
の低減のために低比誘電率層３−１，３−２には、でき
る限り比誘電率が低い低比誘電率材料を用いる。また、
コア層４内に光を効率よく伝搬させるために、低比誘電
率層３−１，３−２には、光透過率のよい材料として、
ＳｉＯＦ、ＳｉＯ2 とＦとを含有した有機材料（例え
ば、Ｆ添加シリコーン、Ｆ添加脂環式ポリメタクリル酸
メチル、ポリフッ化ビニリデン、など）、超微細な空隙
を有する上記材料、さらには上記材料の組み合わせなど
を用いる。コア層４には、光透過率がよく、比誘電率が
２．０８以上の材料、例えば、ＳｉＯ2 のような無機材
料やシリコーン、ポリシラン、脂環式ポリメタクリル酸
メチル、などの有機材料を用いる。
【００２０】図２は、図１のＡ−Ａ断面を示したもので
ある。コア層４は、Ｙ分岐回路のパターン１０に形成さ
れており、矢印８方向に入射した光信号を、ある状態の
ときには矢印９−１方向へ出射させ、別の状態のときに
は矢印９−２方向へ切り換えて出射させるようにした光
スイッチ回路である。この光行路の切り換えはコア層パ
ターン１０の側面に形成されたヒータ１１−１、１１−
２へ電流を流すか、流さないかによって操作する。上記
ヒータ１１−１、１１−２へ電流を供給する回路は、ヒ
ータ駆動用トランジスタパルス回路１３−１、１３−２
である。電極部１２−１、１２−２は、メタル貫通配線
層７−１，７−２を通してメタル層２に接地されてい
る。
ある。コア層４は、Ｙ分岐回路のパターン１０に形成さ
れており、矢印８方向に入射した光信号を、ある状態の
ときには矢印９−１方向へ出射させ、別の状態のときに
は矢印９−２方向へ切り換えて出射させるようにした光
スイッチ回路である。この光行路の切り換えはコア層パ
ターン１０の側面に形成されたヒータ１１−１、１１−
２へ電流を流すか、流さないかによって操作する。上記
ヒータ１１−１、１１−２へ電流を供給する回路は、ヒ
ータ駆動用トランジスタパルス回路１３−１、１３−２
である。電極部１２−１、１２−２は、メタル貫通配線
層７−１，７−２を通してメタル層２に接地されてい
る。
【００２１】図３に、本発明の第２実施形態である光・
電気複合回路の側断面を示す。この光・電気複合回路
は、ＬＳＩ１５、ＩＣチップ１６、電子部品１７の電気
回路と、光素子（発光素子或いは受光素子）１４の光部
品と、コア層４で構成された光回路とが複合実装された
ものである。図１と同一符号のものは図１と同一部材で
ある。
電気複合回路の側断面を示す。この光・電気複合回路
は、ＬＳＩ１５、ＩＣチップ１６、電子部品１７の電気
回路と、光素子（発光素子或いは受光素子）１４の光部
品と、コア層４で構成された光回路とが複合実装された
ものである。図１と同一符号のものは図１と同一部材で
ある。
【００２２】ＬＳＩ１５、ＩＣチップ１６、電子部品
（抵抗器、コンデンサなど）１７は、ハンダ（金属バン
プ）１８−１〜１８−６によってメタル配線層６−１〜
６−５に接続されている。１９は、アンダーフィル樹脂
である。光素子１４は、基板（例えば、Ｓｉ）１上にハ
ンダ固定されている。この光素子１４は、コア層４と光
結合されている。また、この光素子１４とＬＳＩ１５と
は、電気配線（図示せず；低比誘電率層３−１或いは３
−２上に配線したパターン）で互いに接続されている。
（抵抗器、コンデンサなど）１７は、ハンダ（金属バン
プ）１８−１〜１８−６によってメタル配線層６−１〜
６−５に接続されている。１９は、アンダーフィル樹脂
である。光素子１４は、基板（例えば、Ｓｉ）１上にハ
ンダ固定されている。この光素子１４は、コア層４と光
結合されている。また、この光素子１４とＬＳＩ１５と
は、電気配線（図示せず；低比誘電率層３−１或いは３
−２上に配線したパターン）で互いに接続されている。
【００２３】図４に、本発明の第３実施形態である光・
電気複合回路を示す。この光・電気複合回路は、波長多
重された光信号を送信する光・電気複合回路と、波長多
重された光信号をそれぞれ分岐して受信する光・電気複
合回路とを一体化したものである。この光・電気複合回
路は、図１、図２のように低比誘電率層３−１上に設け
られている。
電気複合回路を示す。この光・電気複合回路は、波長多
重された光信号を送信する光・電気複合回路と、波長多
重された光信号をそれぞれ分岐して受信する光・電気複
合回路とを一体化したものである。この光・電気複合回
路は、図１、図２のように低比誘電率層３−１上に設け
られている。
【００２４】１４−１〜１４−８は、それぞれ波長λ1
〜λ8 の光信号を送出する半導体レーザであり、それぞ
れの半導体レーザ１４−１〜１４−８から送出された波
長λ 1 〜λ8 の光信号は光合波フィルタ２１で合波さ
れ、矢印２２のごとく送出される。他方、矢印２３のご
とく送られてきた波長λ9 〜λ16の光信号は光分波フィ
ルタ２４でそれぞれの波長に分波され、光受光素子１４
−９〜１４−１６で電気信号に変換され、それぞれのメ
タル配線層６−９〜６−１６を通してそれぞれのＬＳＩ
１５−９〜１５−１６へ送られ、情報信号が再生され
る。そして、これらの情報信号は、それぞれのメタル配
線層１９−９〜１９−１６を通してアレイ型コネクタ２
０−２へ導かれる。２０−１もアレイ型コネクタであ
り、このアレイ型コネクタ２０−１を通してそれぞれの
情報信号がメタル配線層１９−１〜１９−８へ導かれ、
それぞれのＬＳＩ１５−１〜１５−８へ送られる。そし
て、上記それぞれのＬＳＩ１５−１〜１５−８は、それ
ぞれの半導体レーザ１４−１〜１４−８を駆動する。
〜λ8 の光信号を送出する半導体レーザであり、それぞ
れの半導体レーザ１４−１〜１４−８から送出された波
長λ 1 〜λ8 の光信号は光合波フィルタ２１で合波さ
れ、矢印２２のごとく送出される。他方、矢印２３のご
とく送られてきた波長λ9 〜λ16の光信号は光分波フィ
ルタ２４でそれぞれの波長に分波され、光受光素子１４
−９〜１４−１６で電気信号に変換され、それぞれのメ
タル配線層６−９〜６−１６を通してそれぞれのＬＳＩ
１５−９〜１５−１６へ送られ、情報信号が再生され
る。そして、これらの情報信号は、それぞれのメタル配
線層１９−９〜１９−１６を通してアレイ型コネクタ２
０−２へ導かれる。２０−１もアレイ型コネクタであ
り、このアレイ型コネクタ２０−１を通してそれぞれの
情報信号がメタル配線層１９−１〜１９−８へ導かれ、
それぞれのＬＳＩ１５−１〜１５−８へ送られる。そし
て、上記それぞれのＬＳＩ１５−１〜１５−８は、それ
ぞれの半導体レーザ１４−１〜１４−８を駆動する。
【００２５】本発明によれば、低比誘電率層上に電気回
路や電子部品やメタル配線を形成するので、浮遊容量を
小さくできる。また、低抵抗メタル配線及び貫通メタル
配線を用いているので配線遅延量を小さくすることがで
きる。そして、低比誘電率層の中に光の伝搬する略矩形
状のコア層で光信号処理回路をパターニングして共存さ
せるようにしている。しかも、上記光信号処理回路内を
伝搬させる光信号を出力するための発光素子や光信号を
受光するための受光素子を実装させ、これらの光素子を
駆動したり電気信号を処理したりする電気回路と光素子
間の電気配線での高速信号の劣化がほとんどないので、
高速で駆動したり、高速信号の光信号を電気的に処理し
たりすることができる。また、上記コア層の比誘電率
２．０８よりも少し高い材料を用いるので、光散乱損失
の原因となるドーパント量の添加を少なく抑えることが
できる。また、上記ドーパント量が少なくてすむことか
ら、熱膨張係数を小さくすることができるので、温度変
化に対して安定な光・電気複合回路を実現することがで
きる。
路や電子部品やメタル配線を形成するので、浮遊容量を
小さくできる。また、低抵抗メタル配線及び貫通メタル
配線を用いているので配線遅延量を小さくすることがで
きる。そして、低比誘電率層の中に光の伝搬する略矩形
状のコア層で光信号処理回路をパターニングして共存さ
せるようにしている。しかも、上記光信号処理回路内を
伝搬させる光信号を出力するための発光素子や光信号を
受光するための受光素子を実装させ、これらの光素子を
駆動したり電気信号を処理したりする電気回路と光素子
間の電気配線での高速信号の劣化がほとんどないので、
高速で駆動したり、高速信号の光信号を電気的に処理し
たりすることができる。また、上記コア層の比誘電率
２．０８よりも少し高い材料を用いるので、光散乱損失
の原因となるドーパント量の添加を少なく抑えることが
できる。また、上記ドーパント量が少なくてすむことか
ら、熱膨張係数を小さくすることができるので、温度変
化に対して安定な光・電気複合回路を実現することがで
きる。
【００２６】
【発明の効果】本発明は次の如き優れた効果を発揮す
る。
る。
【００２７】（１）電気回路と光回路とを一つの基板上
に集積し、それぞれの回路の利点を損なうことなく共存
させた大容量・高速の光・電気複合回路を小型・高密度
実装構造で実現することができる。
に集積し、それぞれの回路の利点を損なうことなく共存
させた大容量・高速の光・電気複合回路を小型・高密度
実装構造で実現することができる。
【００２８】（２）メタル配線による遅延の問題、浮遊
容量の問題、抵抗増大の問題、などを抑制し、光の大容
量・高速信号処理や伝送も行うことができる。
容量の問題、抵抗増大の問題、などを抑制し、光の大容
量・高速信号処理や伝送も行うことができる。
【００２９】（３）コア層には比誘電率が２．０７より
も少し高い材料を用いることができるので、ドーパント
量の少ない材料、例えば、ＳｉＯ2 やＦを添加したＳｉ
Ｏ2を用いることができ、光散乱損失を小さくすること
ができる。また、熱膨張係数も小さくすることができる
ので、温度変化に対して安定な光・電気複合回路を実現
することができる。
も少し高い材料を用いることができるので、ドーパント
量の少ない材料、例えば、ＳｉＯ2 やＦを添加したＳｉ
Ｏ2を用いることができ、光散乱損失を小さくすること
ができる。また、熱膨張係数も小さくすることができる
ので、温度変化に対して安定な光・電気複合回路を実現
することができる。
【図１】本発明の一実施形態を示す光・電気複合回路の
側断面図である。
側断面図である。
【図２】本発明の一実施形態を示す光・電気複合回路の
平断面図である。
平断面図である。
【図３】本発明の一実施形態を示す光・電気複合回路の
側断面図である。
側断面図である。
【図４】本発明の一実施形態を示す光・電気複合回路の
平面図である。
平面図である。
【図５】従来の光・電気複合回路の斜視図である。
【図６】従来の光・電気複合回路の斜視図である。
１ 基板 ２ メタル層 ３−１、３−２ 低比誘電率層 ４ コア層 １０ コア層のパターン
Claims (6)
- 【請求項１】 比誘電率が２．０７以下の低比誘電率層
の中にその低比誘電率層よりも比誘電率が高く、断面が
矩形状で、光が伝搬するコア層のパターンが形成されて
いることを特徴とする光・電気複合回路。 - 【請求項２】 上記コア層のパターンは、光配線用、光
信号の分岐或いは合流用、複数波長の光信号の分波或い
は合波用、光信号の光路切換え用などの光信号処理回路
を少なくとも１つ以上形成していることを特徴とする請
求項１記載の光・電気複合回路。 - 【請求項３】 上記低比誘電率層は、メタル層の形成さ
れた基板上に形成されていることを特徴とする請求項１
又は２記載の光・電気複合回路。 - 【請求項４】 上記低比誘電率層の中及び表面にはメタ
ル配線パターンが形成されていることを特徴とする請求
項１〜３いずれか記載の光・電気複合回路。 - 【請求項５】 上記低比誘電率層若しくは基板、或いは
その両方の中か表面には電子デバイスか光デバイス、或
いはその両方が実装されていることを特徴とする請求項
４記載の光・電気複合回路。 - 【請求項６】 上記基板として、半導体、誘電体、高分
子、磁性体、或いはそれらの組み合わせからなる材料を
用いたことを特徴とする請求項１〜５いずれか記載の光
・電気複合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055027A JP2002258080A (ja) | 2001-02-28 | 2001-02-28 | 光・電気複合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055027A JP2002258080A (ja) | 2001-02-28 | 2001-02-28 | 光・電気複合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002258080A true JP2002258080A (ja) | 2002-09-11 |
Family
ID=18915274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001055027A Pending JP2002258080A (ja) | 2001-02-28 | 2001-02-28 | 光・電気複合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002258080A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152883A (ja) * | 2002-10-29 | 2004-05-27 | Shinko Electric Ind Co Ltd | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 |
| JP2004152884A (ja) * | 2002-10-29 | 2004-05-27 | Shinko Electric Ind Co Ltd | 半導体装置用基板及びこの製造方法、並びに半導体装置 |
| JP2009522608A (ja) * | 2006-10-02 | 2009-06-11 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 集積化されたｄｗｄｍ伝送器のための方法とシステム |
| JP2010512543A (ja) * | 2006-10-11 | 2010-04-22 | ファーウェイ テクノロジーズ カンパニー リミテッド | Ｐｌｃプラットフォーム上に集積されたｄｗｄｍ送信器アレイを監視するための回折格子タップのための方法およびシステム |
| US8285151B2 (en) | 2006-10-20 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for hybrid integrated 1XN DWDM transmitter |
| US8285150B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| WO2015002188A1 (ja) * | 2013-07-02 | 2015-01-08 | 住友ベークライト株式会社 | 光モジュール用部材、光モジュールおよび電子機器 |
-
2001
- 2001-02-28 JP JP2001055027A patent/JP2002258080A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152884A (ja) * | 2002-10-29 | 2004-05-27 | Shinko Electric Ind Co Ltd | 半導体装置用基板及びこの製造方法、並びに半導体装置 |
| JP2004152883A (ja) * | 2002-10-29 | 2004-05-27 | Shinko Electric Ind Co Ltd | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 |
| US8285149B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| JP2009522608A (ja) * | 2006-10-02 | 2009-06-11 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 集積化されたｄｗｄｍ伝送器のための方法とシステム |
| JP4938027B2 (ja) * | 2006-10-02 | 2012-05-23 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | 集積化されたｄｗｄｍ伝送器のための方法とシステム |
| US8285150B2 (en) | 2006-10-02 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for integrated DWDM transmitters |
| JP2010512543A (ja) * | 2006-10-11 | 2010-04-22 | ファーウェイ テクノロジーズ カンパニー リミテッド | Ｐｌｃプラットフォーム上に集積されたｄｗｄｍ送信器アレイを監視するための回折格子タップのための方法およびシステム |
| US8050525B2 (en) | 2006-10-11 | 2011-11-01 | Futurewei Technologies, Inc. | Method and system for grating taps for monitoring a DWDM transmitter array integrated on a PLC platform |
| US8285151B2 (en) | 2006-10-20 | 2012-10-09 | Futurewei Technologies, Inc. | Method and system for hybrid integrated 1XN DWDM transmitter |
| WO2015002188A1 (ja) * | 2013-07-02 | 2015-01-08 | 住友ベークライト株式会社 | 光モジュール用部材、光モジュールおよび電子機器 |
| CN105339820A (zh) * | 2013-07-02 | 2016-02-17 | 住友电木株式会社 | 光模块用部件、光模块以及电子设备 |
| JPWO2015002188A1 (ja) * | 2013-07-02 | 2017-02-23 | 住友ベークライト株式会社 | 光モジュール用部材、光モジュールおよび電子機器 |
| US9804345B2 (en) | 2013-07-02 | 2017-10-31 | Sumitomo Bakelite Co., Ltd. | Optical-module member, optical module, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8796811B2 (en) | Hybrid substrateless device with enhanced tuning efficiency | |
| US20060177173A1 (en) | Vertical stacking of multiple integrated circuits including SOI-based optical components | |
| US7245796B2 (en) | Optical interconnection device, photoelectric mixedly mounted device and electronic equipment using same | |
| US7536066B2 (en) | Semiconductor chip module | |
| JPH077177A (ja) | 半導体装置 | |
| KR20060048866A (ko) | 광 전자 장치 및 그 제조 방법 | |
| JP2006091241A (ja) | 光電気複合配線部品及びこれを用いた電子機器 | |
| JP2000081524A (ja) | 光送受信システム | |
| JP2004069798A (ja) | 光電融合ビアをもつ光電融合配線基板 | |
| JP2000199827A (ja) | 光導波装置およびその製造方法 | |
| Schröder et al. | glassPack—A 3D glass based interposer concept for SiP with integrated optical interconnects | |
| JP2002006161A (ja) | 光配線基板および光配線モジュール並びにそれらの製造方法 | |
| US20230314742A1 (en) | Photonic communication platform and related architectures, systems and methods | |
| KR20220084053A (ko) | 집적 전기 광학 가요성 회로 기판 | |
| JP2002258080A (ja) | 光・電気複合回路 | |
| EP3980845A1 (en) | Integrated plasmonic modulator | |
| US8861917B2 (en) | Opto-electric circuit board including metal-slotted optical waveguide and opto-electric simultaneous communication system | |
| JP3629713B2 (ja) | 光接続集積回路 | |
| JP4292476B2 (ja) | 光導波モジュール及び光情報処理装置 | |
| TWI281995B (en) | Thermo-optic switch and method of making the same | |
| JPH08293836A (ja) | 二次元自由空間双方向光接続装置 | |
| JP2004226646A (ja) | 光導波路型光スイッチ及びその製造方法 | |
| JP4604456B2 (ja) | ハイブリットモジュール基板及びその製造方法 | |
| Gaburro | Optical interconnect | |
| JP2002131565A (ja) | 実装用基板及びそれを用いたデバイスの搭載構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |